KR0135054B1

KR0135054B1 - Parallel data interface controlling method and apparatus

Info

Publication number: KR0135054B1
Application number: KR1019940008431A
Authority: KR
Inventors: 이승호
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1994-04-21
Filing date: 1994-04-21
Publication date: 1998-05-15
Also published as: KR950029911A

Abstract

본 발명은 마이크로프로세서의 입·출력 포트(INPUT/OUTPUT PORT)를 확장하기 위하여 사용하는 병렬데이타 인터페이스의 제어에 관한 것으로, 특히 정전기 및 노이즈의 입력으로 오동작이 발생하는 것을 방지하기 위한 방법 및 장치에 관한 것으로, 상기 제어부에서 오동작 검출시 상기병렬데이타 인터페이스를 재 동작시키기 위해 리셋하는 수단을 포함한다. 상기와 같은 본 발명은 마이크로프로세서가 주변장치인 병렬데이타 인터페이스의 오동작을 검출하여 오동작 이전의 상태로 복귀시키는 효과가 있다.The present invention relates to the control of a parallel data interface used to extend the INPUT / OUTPUT PORT of the microprocessor, and more particularly, to a method and apparatus for preventing malfunctions caused by the input of static electricity and noise. And means for resetting the parallel data interface to reactivate the parallel data interface upon detecting a malfunction in the control unit. The present invention as described above has the effect that the microprocessor detects a malfunction of the parallel data interface as a peripheral device and returns to a state before the malfunction.

Description

Parallel data interface control method and device

제 1도는 종래 병렬데이타 인터페이스 제어장치의 블럭도,1 is a block diagram of a conventional parallel data interface controller,

제 2도는 본 발명에 따른 병렬데이타 인터페이스 제어장치의 블럭도,2 is a block diagram of an apparatus for controlling a parallel data interface according to the present invention;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

40 : 마이크로프로세서40: microprocessor

50 : 직/병렬 변환부50: serial / parallel conversion unit

60 : 병렬데이타 인터페이스60: parallel data interface

본 발명은 마이크로프로세서의 입·출력 포트(INPUT/OUTPUT PORT)를 확장하기 위하여 사용하는 병렬데이타 인터페이스의 제어방법 및 장치에 관한 것으로, 특히 정전기 및 노이즈의 입력으로 오동작이 발생하는 것을 방지하기 위한 병렬데이타 인터페이스의 제어방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for controlling a parallel data interface used to extend an INPUT / OUTPUT PORT of a microprocessor. In particular, the present invention relates to a parallel to prevent a malfunction caused by input of static electricity and noise. A control method and apparatus for a data interface are provided.

제 1도는 종래의 병렬데이타 인터페이스 제어장치의 블럭도를 도시한 것이다. 병렬데이타 인터페이스(30)는 마이크로프로세서(10)의 입·출력 포트를 확장하기 위한 주변장치이다. 전원이 공급되면, 마이크로프로세서(10)와 병렬데이타 인터페이스(30)는 각각 리셋(RESET)된다. 마이크로프로세서(10)는 병렬데이타 인터페이스(30)의 포트로 출력할 데이타를 도시되지 않은 8비트 메모리 3개에 일시 저장한다. 그리고, 2비트 번지값으로 병렬데이타 인터페이스(30)의 세개 포트중 한개를 선택하고, 선택된 포트에 대응하는 메모리에 저장된 데이타를 직/병렬 변환부(20)에 전송한다. 직렬로 입력된 데이타는 직/병렬 변환부(20)에서 8비트의 데이타로 변환되어 병렬데이타 인터페이스(30)로 인가된다. 병렬데이타 인터페이스(30)는 8비트의 데이타를 선택된 포트로 출력한다. 그러나 이와 같은 종래의 마이크로프로세서(10)에는 병렬데이타 인터페이스(30)가 정상적으로 동작하고 있는지 검사할 수 있는 수단이 없다.1 is a block diagram of a conventional parallel data interface controller. The parallel data interface 30 is a peripheral device for expanding the input and output ports of the microprocessor 10. When the power is supplied, the microprocessor 10 and the parallel data interface 30 are reset, respectively. The microprocessor 10 temporarily stores data to be output to the port of the parallel data interface 30 in three 8-bit memories (not shown). Then, one of three ports of the parallel data interface 30 is selected as the 2-bit address value, and the data stored in the memory corresponding to the selected port is transmitted to the serial / parallel conversion unit 20. The serially input data is converted into 8-bit data by the serial / parallel converter 20 and applied to the parallel data interface 30. The parallel data interface 30 outputs 8 bits of data to the selected port. However, such a conventional microprocessor 10 has no means for checking whether the parallel data interface 30 is operating normally.

따라서 병렬데이타 인터페이스(30)는 정전기 및 노이즈 등이 입력될 때 원하지 않는 데이타를 출력하고, 마이크로 프로세서(10)는 이러한 병렬데이타 인터페이스(30)의 오동작을 제어할 수 없는 문제점이 있었다.Therefore, the parallel data interface 30 outputs unwanted data when static electricity and noise are input, and the microprocessor 10 has a problem in that it cannot control the malfunction of the parallel data interface 30.

상술한 문제점을 해결하기 위한 본 발명의 목적은 정전기 및 노이즈의 입력에 의한 병렬데이타 인터페이스의 오동작을 감지하여 병렬데이타 인터페이스가 오동작하기전의 데이타를 재전송하므로써, 병렬데이타 인터페이스의 오동작을 방지하는 제어방법을 제공함에 있다.An object of the present invention for solving the above problems is to detect a malfunction of the parallel data interface due to the input of static electricity and noise and to retransmit the data before the parallel data interface malfunctions, thereby preventing a malfunction of the parallel data interface. In providing.

본 발명의 다른 목적은 상술한 방법을 구현한 장치를 제공함에 있다.Another object of the present invention is to provide an apparatus implementing the above-described method.

상기와 같은 본 발명의 목적은 제어부의 입·출력 포트를 확장하기 위해 사용하는 병렬데이타 인터페이스를 제어하는 방법에 있어서, 상기 병렬 데이타 인터페이스의 포트중에서 데이타를 입·출력할 포트를 지정하여 상기 병렬데이타 인터페이스로 번지데이타를 인가하는 단계, 상기 제어부로부터 직렬신호를 입력받아 병렬데이타로 변환하여 상기 병렬데이타 인터페이스로 인가하는 단계, 상기 병렬데이타 인터페이스의 어느 하나의 포트에서 하나의 비트를 설정하고, 상기 설정된 비트는 일정한 신호를 출력하여 상기 제어부로 귀환하는 단계, 상기 병렬데이타 인터페이스의 지정된 포트로 데이타를 입·출력하는 단계, 상기 병렬데이타 인터페이스로부터 상기 제어부로 귀환되는 신호가 변하는 시점을 검출하여 상기 병렬데이타 인터페이스를 오동작으로 판단하는 단계, 상기 제어부에서 상기 병렬데이타 인터페이스의 오동작을 검출했을 때 상기 병렬데이타 인터페이스를 리셋하는 단계 및 상기 병렬데이타 인터페이스에 오동작하기전의 데이타를 재전송하는 단계로 구성되는 것을 특징으로 하는 병렬데이타 인터페이스의 제어방법에 의하여 달성된다.An object of the present invention as described above is a method for controlling a parallel data interface used to extend an input / output port of a control unit, wherein the parallel data is designated by specifying a port to input / output data from the ports of the parallel data interface. Applying a bungee data to an interface, receiving a serial signal from the controller, converting the serial signal into parallel data, and applying the same to the parallel data interface; setting one bit at any one port of the parallel data interface, Outputting a constant signal to the control unit; inputting / outputting data to a designated port of the parallel data interface; detecting a time point at which a signal returned from the parallel data interface to the control unit changes; Paulownia interface Determining the operation, resetting the parallel data interface when the controller detects a malfunction of the parallel data interface, and retransmitting data before malfunctioning to the parallel data interface. It is achieved by the control method of the interface.

본 발명의 다른 목적은 제어부의 입·출력 포트를 확장하기 위한 병렬 데이타 인터페이스에 있어서, 상기 제어부에서 상기 병렬데이타 인터페이스의 오동작을 검출하기 위해 상기 병렬데이타 인터페이스의 임의의 한개 포트의 한개 비트값을 세트하여 제어부로 귀환하는 수단, 및 상기 제어부에서 오동작 검출시 상기 병렬데이타 인터페이스를 재 동작시키기 위해 리셋하는 수단을 포함하는 병렬데이타 인터페이스의 제어장치에 의하여 달성된다.Another object of the present invention is a parallel data interface for extending an input / output port of a control unit, wherein the control unit sets one bit value of any one port of the parallel data interface to detect a malfunction of the parallel data interface. And means for returning to the control unit, and means for resetting the parallel data interface to reactivate the parallel data interface upon detecting a malfunction in the control unit.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 2도는 본 발명에 따른 병렬데이타 인터페이스 제어장치의 블럭도를 도시한 것이다. 병렬데이타 인터페이스(60)는 마이크로프로세서(40)의 출력단에 연결된다. 병렬데이타 인터페이스(60)는 마이크로프로세서(40)로부터 번지(ADDR)데이타와 리셋(RESET)신호를 인가받는다. 그리고, 제어(CTL)데이타 및 정보데이타는 직렬신호로 마이크로프로세서(40)에서 직/병렬변환부(50)로 인가된다. 직/병렬변환부(50)는 직렬로 입력된 제어데이타 및 정보데이타를 8비트의 병렬데이타로 변환하여 병렬데이타 인터페이스(60)로 인가한다. 병렬데이타 인터페이스(60)의 포트 A의 하위 1비트는 마이크로프로세서(10)의 인터럽트단(INTR)으로 귀환된다.2 is a block diagram of a parallel data interface controller according to the present invention. The parallel data interface 60 is connected to the output terminal of the microprocessor 40. The parallel data interface 60 receives address ADDR data and a reset signal from the microprocessor 40. The control (CTL) data and the information data are applied from the microprocessor 40 to the serial / parallel conversion unit 50 as serial signals. The serial / parallel conversion unit 50 converts the control data and the information data input in series into 8-bit parallel data and applies them to the parallel data interface 60. The lower 1 bit of port A of the parallel data interface 60 is fed back to the interrupt terminal INTR of the microprocessor 10.

전원이 공급되면 마이크로프로세서(40)는 리셋된다. 마이크로프로세서(40)는 병렬데이타 인터페이스(60)로 데이타를 전송하기전에, 병렬데이타 인터페이스(60)의 동작을 제어하기 위한 준비동작을 수행한다. 마이크로프로세서(40)는 먼저 인터럽트 요구단(INTR)에 인터럽트 동작을 금지하는 마스킹(Masking)을 수행한다. 마이크로프로세서(40)는 주변장치인 병렬데이타 인터페이스(60)의 리셋단에 리셋신호를 인가한다. 그리고 제어데이타를 메모리에 저장한 후 직/병렬변환부(50)를 거쳐 병렬데이타 인터페이스(60)로 인가한다. 마이크로프로세서(40)는 병렬데이타 인터페이스(60)의 포트A의 하위 1비트(PA₀; 도시되지 않음)가 항상 일정한 값을 출력하도록 제어한다. 본 발명의 일 실시예에서는 PA₀의 출력값을 하이레벨(High level)신호로 셋팅한다.The microprocessor 40 is reset when power is supplied. The microprocessor 40 performs a preparation operation for controlling the operation of the parallel data interface 60 before transmitting data to the parallel data interface 60. The microprocessor 40 first masks an interrupt operation to the interrupt request terminal INTR. The microprocessor 40 applies a reset signal to the reset terminal of the parallel data interface 60 as a peripheral device. After the control data is stored in the memory, the control data is applied to the parallel data interface 60 through the serial / parallel conversion unit 50. The microprocessor 40 controls the lower 1 bit (PA ₀ ; not shown) of the port A of the parallel data interface 60 to always output a constant value. In an embodiment of the present invention, the output value of PA ₀ is set as a high level signal.

이제 마이크로프로세서(40)는 인터럽트 요구단(INTR)의 마스킹을 해제하여 병렬데이타 인터페이스(60)의 동작을 제어하기 시작한다. 마이크로프로세서(40)는 번지데이타를 병렬데이타 인터페이스(60)에 인가하여 데이타가 출력될 포트를 지정한다. 마이크로프로세서(40)는 지정된 포트에 해당하는 메모리로부터 정보데이타를 직렬신호로 직/병렬변환부(50)에 인가한다. 직/병렬변환부(50)는 직렬로 입력되는 신호를 8비트 단위의 의미있는 병렬데이타신호로 전환하여 병렬데이타 인터페이스(60)로 인가한다. 병렬데이타 인터페이스(60)는 지정된 포트로 정보데이타를 출력한다.The microprocessor 40 now begins to control the operation of the parallel data interface 60 by unmasking the interrupt request stage INTR. The microprocessor 40 applies the address data to the parallel data interface 60 to designate a port to which data is output. The microprocessor 40 applies information data from the memory corresponding to the designated port to the serial / parallel converter 50 as a serial signal. The serial / parallel converter 50 converts a serially input signal into a meaningful parallel data signal in units of 8 bits and applies it to the parallel data interface 60. The parallel data interface 60 outputs information data to a designated port.

그런데 포트로 출력되는 값은 2진수 데이타이므로, 병렬데이타 인터페이스(60)에 정전기나 노이즈등이 입력되면 비트값은 쉽게 변한다. 즉 PA₀는 항상 하이레벨신호를 출력하고 있으나 정전기등이 입력되면 로우레벨(Low level)신호로 바뀐다.However, since the value output to the port is binary data, when the static electricity or noise is input to the parallel data interface 60, the bit value is easily changed. That is, PA ₀ always outputs a high level signal, but when an electrostatic lamp is input, it is changed to a low level signal.

따라서 마이크로프로세서(40)는 PA₀에서 출력되는 신호를 인터럽트 요구단(INTR)으로 귀환하여 병렬데이타 인터페이스(60)의 동작을 검사한다. 마이크로프로세서(40)는 하이레벨신호로 세트된 PA₀가 로우레벨값으로 바뀌어 인터럽트 요구단(INTR)으로 입력되면 병렬데이타 인터페이스(60)가 오동작을 한다고 판단한다. 이제 인터럽트 요구단(INTR)에서 네거티브에지(Negative Edge)신호가 검출되면 마이크로프로세서(40)는 병렬데이타 인터페이스(60)의 동작을 정상으로 되돌리기 위해 인터럽트를 처리한다.Therefore, the microprocessor 40 checks the operation of the parallel data interface 60 by returning the signal output from PA ₀ to the interrupt request terminal INTR. The microprocessor 40 determines that the parallel data interface 60 malfunctions when the PA ₀ set as the high level signal is changed to the low level value and input to the interrupt request terminal INTR. When a negative edge signal is detected at the interrupt request terminal INTR, the microprocessor 40 processes the interrupt to return the operation of the parallel data interface 60 to the normal state.

먼저 마이크로프로세서(40)는 병렬데이타 인터페이스(60)의 각 포트로 출력될 데이타를 모두 지우고 병렬데이타 인터페이스(60)를 재동작시키기 위해 리셋신호를 재인가한다. 마이크로프로세서(40)는 메모리에 저장되 있는 오동작이전의 제어데이타를 다시 출력한다. 그리고 로우레벨신호로 바뀐 PA₀에 하이레벨신호를 인가한다. 병렬데이타 인터페이스(60)는 제어데이타에 따라 오동작이전의 정보데이타를 지정된 포트로 재출력한다.First, the microprocessor 40 erases all data to be output to each port of the parallel data interface 60 and reapplies the reset signal to reactivate the parallel data interface 60. The microprocessor 40 again outputs the control data before the malfunction which is stored in the memory. Then, a high level signal is applied to PA ₀ converted to a low level signal. The parallel data interface 60 re-outputs the information data before the malfunction according to the control data to the designated port.

본 발명의 바람직한 실시예에서 출력포트는 포트A의 하위 1비트에만 국한되지 않고, 다수의 출력포트중에서 임의의 1개 비트를 이용하여 구성할 수 있다. 또한 상술한 실시예에서는 병렬데이타 인터페이스의 출력에 대한 설명만을 하였으나 입력시에는 본 발명의 실시예에서 개시된 방식의 역동작회로를 구성하는 것이 가능하다.In the preferred embodiment of the present invention, the output port is not limited to the lower 1 bit of the port A, and may be configured by using any one bit among the plurality of output ports. In addition, in the above-described embodiment, only the output of the parallel data interface has been described, but upon input, it is possible to configure a reverse operation circuit of the method disclosed in the embodiment of the present invention.

또한 상술한 실시예에서 마이크로프로세서는 인터럽트요구단으로 입력되는 신호가 네거티브 에지일 때 오동작임을 판단하는 장치를 설명하였으나, 귀환비트를 로우레벨신호로 세트하여 파지티브 에지(Positive Edge)에서 오동작을 검출할 수 있게 구성하는 것도 가능하다.In addition, in the above-described embodiment, the microprocessor has described an apparatus for determining that the signal input to the interrupt request terminal is a malfunction when the signal is input to the negative edge. However, by setting the feedback bit as a low level signal, the microprocessor detects the malfunction at the positive edge. It can also be configured to do so.

상기와 같은 본 발명은 마이크로프로세서가 주변장치인 병렬데이타 인터페이스의 오동작을 검출하여 오동작이전의 상태로 복귀시키는 효과가 있다.The present invention as described above has the effect that the microprocessor detects a malfunction of the parallel data interface as a peripheral device and returns to the state before the malfunction.

Claims

In the parallel data interface for expanding the input and output ports of the control unit,

Means for setting one bit value of any one port of the parallel data interface to the controller to detect a malfunction of the parallel data interface; And

And means for resetting the parallel data interface to re-operate the parallel data interface upon detecting a malfunction in the controller.

In the method of controlling the parallel data interface used to expand the input and output ports of the control unit,

Designating a port to input / output data from the ports of the parallel data interface and applying address data to the parallel data interface;

Receiving a serial signal from the controller and converting the serial signal into parallel data to apply the serial signal to the parallel data interface;

Setting one bit at any one port of the parallel data interface, and outputting a predetermined signal to the control unit to return to the controller;

Inputting / outputting data to a designated port of the parallel data interface;

Determining the parallel data interface as a malfunction by detecting a point in time at which the signal returned from the parallel data interface changes to the controller;

Resetting the parallel data interface when the controller detects a malfunction of the parallel data interface; And

And retransmitting data before malfunctioning to the parallel data interface.