KR100474547B1 - Data output buffer of semiconductor memory device - Google Patents

Data output buffer of semiconductor memory device Download PDF

Info

Publication number
KR100474547B1
KR100474547B1 KR1019970018733A KR19970018733A KR100474547B1 KR 100474547 B1 KR100474547 B1 KR 100474547B1 KR 1019970018733 A KR1019970018733 A KR 1019970018733A KR 19970018733 A KR19970018733 A KR 19970018733A KR 100474547 B1 KR100474547 B1 KR 100474547B1
Authority
KR
South Korea
Prior art keywords
signal
data output
slop
output buffer
reference signal
Prior art date
Application number
KR1019970018733A
Other languages
Korean (ko)
Other versions
KR19980083435A (en
Inventor
천정륜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970018733A priority Critical patent/KR100474547B1/en
Publication of KR19980083435A publication Critical patent/KR19980083435A/en
Application granted granted Critical
Publication of KR100474547B1 publication Critical patent/KR100474547B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 데이타 출력버퍼에 관한 것으로 데이타 출력버퍼 출력신호의 슬롭을 제어하는 장치를 구비하여 슬롭을 일정레벨로 조정함으로써 시스템 보드상의 노이즈를 최소화하기 위한 반도체 메모리 소자의 데이타 출력버퍼에 관한 것으로 본 발명을 구현하게 되면 노이즈를 최소화함으로써 효과적인 데이타의 전달이 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data output buffer of a semiconductor memory device, comprising a device for controlling the slop of a data output buffer output signal and adjusting the slop to a constant level to minimize the noise on the system board. The present invention implements an efficient data transmission by minimizing noise.

Description

반도체 메모리 소자의 데이타 출력버퍼Data Output Buffer of Semiconductor Memory Devices

본 발명은 반도체 메모리 소자의 데이타 출력버퍼에 관한 것으로, 특히 데이타 출력버퍼 출력신호의 슬롭(Slope)을 일정하게 유지시키는 제어장치를 구비하여 시스템의 고속화에 따른 보드상의 노이즈를 최소화하기 위한 반도체 메모리 소자의 데이타 출력버퍼에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data output buffer of a semiconductor memory device, and more particularly, to a semiconductor memory device for minimizing noise on a board due to a high speed of a system by including a control device for maintaining a constant slope of a data output buffer output signal. Data output buffer.

일반적으로 반도체 장치는 데이타 출력 드라이버의 사이즈로서 구동전류의 레벨을 조절해왔다. 시스템이 고속화되면서 반도체 장비가 구동해야 하는 전류의 레벨이 커지고 그로 인한 데이타 출력 드라이버의 사이즈가 커지게 된다.In general, semiconductor devices have regulated the level of the drive current as the size of the data output driver. As the system speeds up, the level of current that semiconductor equipment must drive increases, resulting in a larger data output driver.

반도체 장비 특히 디램(DRAM)은 모듈로 만들어져 시스템에 꽂히게 된다. 이 모듈의 특성이 시스템의 동작을 좌우할 수 있으므로 반도체 장치에 시스템 메이커는 촛점을 두고 있다. 따라서 반도체 장치 자체의 스피드와 전류의 특성을 모듈로서 구현하기 위해서는 모듈 구성과 크게는 System Mother Board의 모델링에서 반도체 장치와의 Matching이 중요하다.Semiconductor devices, especially DRAM, are made into modules and plugged into the system. The characteristics of this module can influence the operation of the system, so system makers are focusing on semiconductor devices. Therefore, in order to realize the characteristics of the speed and current of the semiconductor device itself as a module, matching with the semiconductor device is important in module configuration and modeling of the system mother board.

모듈의 구성과 시스템 보드는 물리적으로 구분되어 있는 회로를 서로 연결해주는 전달라인으로 모델링된다. 이 전달라인을 통해서 각 반도체 장치의 신호가 시스템 제어기에 도달하고 또한 시스템 제어기의 신호가 반도체 장치에 도달하게 된다.Module configuration and system boards are modeled as transmission lines that connect physically separated circuits to each other. Through this transmission line, the signal of each semiconductor device reaches the system controller and the signal of the system controller reaches the semiconductor device.

이 신호의 스피드가 갈수록 고속화되고 시스템에서의 하이 스피드라 함은 이 신호의 전달이 얼마나 빠른가를 말한다.The speed of this signal is getting higher and higher speed in the system is how fast the signal is transmitted.

상기한 시스템의 하이 스피드 구현을 위해서는 전달통로인 전달라인이 노이즈 없이 신호를 전달해야 되는데 이 노이즈와 반도체 장치의 데이타 출력 드라이버 출력신호의 슬롭(Slope)과 관계가 있다.In order to realize the high speed of the system, a transmission line, which is a transmission path, needs to transmit a signal without noise. The noise is related to a slope of a data output driver output signal of a semiconductor device.

종래 반도체 장치의 경우에는 데이타 출력 드라이버의 전류 구동 능력에만 촛점을 맞추었으며 그 결과로 데이타 출력버퍼의 사이즈는 계속 증가하게 되었다.In the case of the conventional semiconductor device, only the current driving capability of the data output driver is focused, and as a result, the size of the data output buffer continues to increase.

고속화의 또 다른 결과는 드라이버의 슬롭이 점점 빨라진다는 것이다.Another consequence of the higher speed is that the driver's slop gets faster.

슬롭이 점점 빨라지게 되면 반도체 장치와 연결되어 있는 모듈과 시스템 보드 상에서 노이즈를 유발시켜 전달이 제대로 이루어지지 못하는 문제점이 발생된다.As the slope becomes faster, noise may be generated on modules and system boards connected to the semiconductor device, thereby causing a problem in that the transmission may not be performed properly.

따라서 본 발명은 상기한 문제점을 해결하기 위해 창안된 것으로 데이타 출력버퍼 출력신호의 슬롭을 감지하고 비교하며 제어하는 슬롭 제어장치를 데이타 출력버퍼에 장착하여 슬롭을 일정하게 유지시킴으로써 시스템의 고속화에 따른 보드상의 노이즈를 최소화하기 위한 반도체 메모리 소자의 데이타 출력버퍼를 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problem, and the board according to the high speed of the system by keeping the slope constant by installing a slop control device for detecting, comparing and controlling the slop of the output signal of the data output buffer to the data output buffer. It is an object of the present invention to provide a data output buffer of a semiconductor memory device for minimizing noise on an image.

상기 목적 달성을 위한 본 발명은, 데이타 출력버퍼 인에이블 신호에 의해 액티브되는 데이타 출력버퍼 출력신호의 슬롭을 감지하는 슬롭 감지수단과, 데이타 출력버퍼 인에이블 신호에 의해 액티브되어 기준이 되는 슬롭을 갖는 기준신호를 발생하는 기준신호 발생수단과, 슬롭 감지수단의 출력신호와 기준신호 발생수단의 출력신호를 비교하는 비교수단, 및 비교수단의 비교 결과에 따라 출력신호의 슬롭이 기준신호 보다 빠른 경우 슬롭을 감소시키기 위한 제1신호를 데이터 출력버퍼로 출력하고, 출력신호의 슬롭이 기준신호 보다 느린 경우 슬롭을 감소시키기 위한 제2신호를 데이타 출력버퍼로 출력하는 슬롭 제어수단을 포함하는 것을 특징으로 한다.The present invention for achieving the above object has a slop detection means for detecting a slop of the data output buffer output signal activated by the data output buffer enable signal, and a slop activated by the data output buffer enable signal to become a reference Slop of the output signal is faster than the reference signal according to the comparison result of the reference signal generating means for generating the reference signal, the comparison means for comparing the output signal of the slop detection means and the output signal of the reference signal generating means, and the comparison means. And a slop control means for outputting a first signal for reducing the signal to the data output buffer, and outputting a second signal for reducing the slop to the data output buffer when the slope of the output signal is slower than the reference signal. .

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 1은 본 발명의 일실시예에 따른 슬롭 제어장치를 구비한 데이타 출력 드라이버의 개념도로서, 제1 노드(N1)에 접속되고 상기 제1 노드(N1)로 입력되는 데이타 출력버퍼 인에이블 신호(Doe)에 의해 액티브되어 데이타를 입력받아 제2 노드(N2)로 출력하는 데이타 출력버퍼(50)와, 상기 제2 노드(N2)상의 출력신호의. 슬롭(Slope)을 감지하여 비교부(30)의 일측 단자로 출력하는 슬롭 감지부(10)와, 상기 제1 노드(N1)상의 데이타 출력버퍼 인에이블 신호(Doe)에 의해 액티브되어 기준신호의 슬롭을 갖는 기준신호 발생부(20)와, 상기 슬롭 감지부(10)의 출력신호 및 상기 기준신호 발생부(20)의 출력신호를 상호 비교하여 슬롭 제어부(40)의 입력단자로 소정의 비교신호를 출력하는 비교부(30)와, 상기 비교부(30)의 비교신호를 입력받아 슬롭을 조정하는 제1 신호 또는 제2 신호를 상기 데이타 출력버퍼(50)의 입력단자로 출력하는 슬롭 제어부(40)로 구성된다.1 is a conceptual diagram of a data output driver having a slop control device according to an embodiment of the present invention, which is connected to a first node N1 and inputs a data output buffer enable signal input to the first node N1. A data output buffer 50 which is activated by Doe and receives data and outputs the data to the second node N2, and an output signal on the second node N2. The slope detection unit 10 detects a slope and outputs it to one terminal of the comparison unit 30, and is activated by a data output buffer enable signal Doe on the first node N1. A reference signal generator 20 having a slop, an output signal of the slop detector 10 and an output signal of the reference signal generator 20 are compared with each other, and a predetermined comparison is made with an input terminal of the slop controller 40. A slop control unit for outputting a signal and a slop control unit for receiving a comparison signal of the comparison unit 30 and a first signal or a second signal for adjusting the slop to the input terminal of the data output buffer 50 It consists of 40.

이하에서는 상기 구성으로 이루어진 데이타 출력 드라이버의 동작관계를 살펴보기로 한다.Hereinafter, an operation relationship of the data output driver having the above configuration will be described.

데이타 출력버퍼(50)를 인에이블시키는 데이타 출력버퍼 인에이블 신호(Doe)가 액티브되면서 데이타 출력버퍼(50)는 데이타를 입력받아 제2 노드(N2)로 출력하게 된다. 상기 제2 노드(N2)상으로 출력된 데이타는 슬롭 감지부(10)에서 슬롭을 감지하여 감지된 신호를 내보내게 된다. 상기 데이타 출력버퍼 인에이블 신호(Doe)는 데이타 출력버퍼(50)와 기준신호 발생부(20)를 동시에 액티브하게 되고 상기 기준신호 발생부(20)의 기준신호와 상기 슬롭 감지부(10)의 출력신호는 비교부(30)에서 비교되어 소정의 신호를 만들어 낸다. 상기 비교부(30)에서 만들어진 소정의 신호는 슬롭 제어부(40)에 전달되어 상기 기준신호의 슬롭보다 상기 슬롭 감지부(10)의 출력신호가 더 빠른 경우에는 제1 신호를 발생시켜 데이타 출력버퍼(50)로 입력시킴으로써 데이타의 슬롭을 감소시키고, 상기 기준신호의 슬롭보다 상기 슬롭 감지부(10)의 출력신호가 더 느린 경우에는 제2 신호를 발생시켜 데이타 출력버퍼(50)로 입력시킴으로써 데이타의 슬롭을 증가시키며 이러한 일련의 과정은 상기 기준신호의 슬롭과 같아질 때까지 계속된다.As the data output buffer enable signal Doe enabling the data output buffer 50 is activated, the data output buffer 50 receives data and outputs the data to the second node N2. The data output on the second node N2 detects a slop from the slop detector 10 and emits a detected signal. The data output buffer enable signal Doe activates the data output buffer 50 and the reference signal generator 20 simultaneously, and the reference signal of the reference signal generator 20 and the slop detector 10 of the data output buffer enable signal Doe. The output signals are compared in the comparator 30 to produce a predetermined signal. The predetermined signal generated by the comparing unit 30 is transmitted to the slop control unit 40, and when the output signal of the slop detecting unit 10 is faster than the slop of the reference signal, a first signal is generated to generate a data output buffer. By inputting to the 50, the slop of the data is reduced, and when the output signal of the slop detecting unit 10 is slower than the slop of the reference signal, a second signal is generated and input to the data output buffer 50. This series of processes continues until the slope of the reference signal is equal to the slope of the reference signal.

요약하면, 본 발명은 반도체 장치 내부의 데이타 전달능력(Access Time)이 비단 반도체 내부의 전달능력으로 끝나는 것이 아니라 시스템과 상호 인터페이스됨을 이용하여 보다 효과적인 데이타 전송을 위한 것으로 데이타 출력 드라이버의 슬롭을 일정하게 유지시키는 슬롭 제어장치를 구비하여 시스템의 고속화에 따른 보드상의 노이즈를 최소화하기 위한 것이다.In summary, the present invention provides a more efficient data transfer by using a data access capability within a semiconductor device and an interface with a system rather than ending with a transmission capability within a semiconductor. In order to minimize the noise on the board due to the high speed of the system by having a slop control device to maintain.

이상에서 설명한 슬롭 제어장치를 반도체 메모리 소자의 데이타 출력버퍼에 구현하게 되면 노이즈를 최소화하여 데이타의 전달이 용이해지는 효과가 있다.Implementing the above-described slop control device in the data output buffer of the semiconductor memory device has the effect of minimizing noise and facilitating data transfer.

본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 범위와 사상을 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.Preferred embodiments of the present invention are for the purpose of illustration and various modifications, changes, substitutions and additions are possible to those skilled in the art through the scope and spirit of the invention disclosed in the appended claims.

도 1은 본 발명의 일실시예에 따른 슬롭 제어장치를 구비한 데이타 출력 드라이버의 개념도.1 is a conceptual diagram of a data output driver having a slop control device according to an embodiment of the present invention.

＜ 도면의 주요 부분에 대한 부호의 설명 ＞<Description of the code | symbol about the principal part of drawing>

10 : 슬롭 감지부 20 : 기준신호 발생부 30 : 비교부10: Slop detection unit 20: Reference signal generator 30: Comparison unit

40 : 슬롭 제어부 50 : 데이타 출력버퍼40: Slop control unit 50: Data output buffer

Claims (1)

데이타 출력버퍼 인에이블 신호에 의해 액티브되는 데이타 출력버퍼출력신호의 슬롭을 감지하는 슬롭 감지수단과,A slop detecting means for detecting a slop of the data output buffer output signal activated by the data output buffer enable signal; 상기 데이타 출력버퍼 인에이블 신호에 의해 액티브되어 기준이 되는 슬롭을 갖는 기준신호를 발생하는 기준신호 발생수단과,Reference signal generating means for generating a reference signal having a slop as a reference activated by the data output buffer enable signal; 상기 슬롭 감지수단의 출력신호와 상기 기준신호 발생수단의 출력신호를 비교하는 비교수단, 및Comparison means for comparing the output signal of the slop detection means and the output signal of the reference signal generating means, and 상기 비교수단의 비교 결과에 따라 상기 출력신호의 슬롭이 상기 기준신호보다 빠른 경우 슬롭을 감소시키기 위한 제1신호를 상기 데이터 출력버퍼로 출력하고, 상기 출력신호의 슬롭이 상기 기준신호 보다 느린 경우 슬롭을 감소시키기 위한 제2 신호를 상기 데이타 출력버퍼로 출력하는 슬롭 제어수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.If the slope of the output signal is faster than the reference signal according to the comparison result of the comparison means, a first signal for reducing the slope is output to the data output buffer, and if the slope of the output signal is slower than the reference signal And a slop control means for outputting a second signal to the data output buffer for reducing the voltage.
KR1019970018733A 1997-05-15 1997-05-15 Data output buffer of semiconductor memory device KR100474547B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018733A KR100474547B1 (en) 1997-05-15 1997-05-15 Data output buffer of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018733A KR100474547B1 (en) 1997-05-15 1997-05-15 Data output buffer of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR19980083435A KR19980083435A (en) 1998-12-05
KR100474547B1 true KR100474547B1 (en) 2005-06-07

Family

ID=37302793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018733A KR100474547B1 (en) 1997-05-15 1997-05-15 Data output buffer of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100474547B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640783B1 (en) 2004-10-30 2006-11-01 주식회사 하이닉스반도체 Data output driver for reducing noise
KR101315462B1 (en) * 2008-07-04 2013-10-04 삼성전자주식회사 Memory controller, printed circuit board, computer system and method for adjusting signal output from memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166220A (en) * 1985-01-18 1986-07-26 Oki Electric Ind Co Ltd Output circuit
US4815113A (en) * 1986-10-21 1989-03-21 International Business Machines Corporation Method for digital slope control of output signals of power amplifiers in semiconductor chips
KR930003540A (en) * 1991-07-19 1993-02-24 김광호 Noise suppressed data output buffer
KR950021494A (en) * 1993-12-21 1995-07-26 문정환 Data output buffer
US5656960A (en) * 1995-05-30 1997-08-12 National Semiconductor Corporation Controlled slope output buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166220A (en) * 1985-01-18 1986-07-26 Oki Electric Ind Co Ltd Output circuit
US4815113A (en) * 1986-10-21 1989-03-21 International Business Machines Corporation Method for digital slope control of output signals of power amplifiers in semiconductor chips
KR930003540A (en) * 1991-07-19 1993-02-24 김광호 Noise suppressed data output buffer
KR930008656B1 (en) * 1991-07-19 1993-09-11 삼성전자 주식회사 Data output buffer for noise protected
KR950021494A (en) * 1993-12-21 1995-07-26 문정환 Data output buffer
US5656960A (en) * 1995-05-30 1997-08-12 National Semiconductor Corporation Controlled slope output buffer

Also Published As

Publication number Publication date
KR19980083435A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US5493234A (en) Voltage down converter for semiconductor memory device
US6344765B2 (en) Signal transmission with reduced ringing of signals
CN107039066B (en) Memory interface circuit, control method thereof and memory system
US11133802B2 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
KR100474547B1 (en) Data output buffer of semiconductor memory device
US9494958B2 (en) Semiconductor apparatus
KR100206604B1 (en) Semiconductor memory device
KR100541556B1 (en) Semiconductor integrated circuit device and on die termination circuit of this
KR100640783B1 (en) Data output driver for reducing noise
KR0140026B1 (en) Reset circuit
JP3344564B2 (en) Bidirectional serial bus repeater
US6101122A (en) Data latch circuit
KR100216648B1 (en) Interface circuit
KR100486200B1 (en) Bit line voltage generator for semiconductor device
JP4542334B2 (en) Data transmission control device and data transmission control method
KR20020043936A (en) Computing system capable of controlling program operation velocity
KR940010093A (en) Semiconductor memory device with level setting circuit
KR0135054B1 (en) Parallel data interface controlling method and apparatus
KR100214507B1 (en) Address transition detection signal generation circuit
KR20010063500A (en) Power up circuit
KR100327344B1 (en) Data output circuit for controlling a slewing rate of output data in semiconductor memory device
KR0186104B1 (en) Ground bounce preventing circuit of semiconductor memory device
US9436246B2 (en) Semiconductor apparatus and retaining voltage levels
KR20230116275A (en) Semiconductor memory device for reducing the number of power line
KR970007157Y1 (en) Interface apparatus between system bus and multiple parallel port

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee