KR0179688B1 - Selection control circuit for triple device - Google Patents
Selection control circuit for triple device Download PDFInfo
- Publication number
- KR0179688B1 KR0179688B1 KR1019950052269A KR19950052269A KR0179688B1 KR 0179688 B1 KR0179688 B1 KR 0179688B1 KR 1019950052269 A KR1019950052269 A KR 1019950052269A KR 19950052269 A KR19950052269 A KR 19950052269A KR 0179688 B1 KR0179688 B1 KR 0179688B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- selection
- selection control
- output
- status
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
본 발명은 동일한 구성을 가지는 세 개의 장치를 구비하여 정상인 어느 하나의 장치를 선택하여 동작시키는 것이다.The present invention comprises three apparatuses having the same configuration to select one of the normal apparatuses to operate.
본 발명은 각각의 장치들의 상태가 변화되어도 현재 선택하여 동작되는 장치가 정상일 경우에 그 장치를 계속 선택하여 동작시키고, 현재 선택하여 동작되는 장치가 비정상일 경우에 즉시 다른 장치를 선택하여 절체하며, 각각의 장치들의 순간적인 비정상 상태에 대한 내성을 갖도록 하여 순간적인 비정상이 발생할 경우에 동작되는 장치가 절체되지 않도록 하는 것으로서 장치 상태신호(/S3)(/S2)(/S1)를 논리 조합부(10)가 존리 조합하고, 논리 조합부(10)의 출력신호에 따라 쌍안정 래치(20)가 장치선택 제어신호(CS1)(CS2)(CS3)를 발생하며, 쌍안정 래치(20)가 발생한 장치선택 제어신호(CS1)(CD2)(CS3)에 따라, 우선권을 가지고 동작하는 엔코더(30)가 장치 선택신호(CE1)(CE2)(CE3)를 발생하여 하나의 장치를 선택 동작시킨다.The present invention can continuously select and operate the device when the device currently selected and operated is normal even if the status of each device is changed, and immediately selects and switches another device when the currently selected device is abnormal, (/ S 3 ) / S 2 (/ S 1 ) to the logic state of the device to prevent the device operated when the instantaneous abnormality occurs, The combination unit 10 performs the sine combination and the bistable latch 20 generates the device selection control signal CS 1 (CS 2 ) (CS 3 ) in accordance with the output signal of the logic combination unit 10, latch 20 and the device select control generated signal (CS 1) (CD 2) (CS 3), the encoder (30) that operates with priority and the device select signal (CE 1) in accordance with (CE 2) (CE 3) To select and operate one device.
Description
제1도는 본 발명의 선택 제어회로도이다.FIG. 1 is a selection control circuit diagram of the present invention. FIG.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : 논리 조합부 20~22 : 쌍안정 래치10: Logic combination part 20 to 22: Binary stable latch
30 : 우선권 엔코더 40 : 선택 출력부30: Priority encoder 40:
OR1~OR5: 오아 게이트 IV1~IV4: 인버터OR 1 to OR 5 : O gate IV 1 to IV 4 : Inverter
AND : 앤드 게이트 BF1~BF6: 버퍼AND: AND gate BF 1 to BF 6 : buffer
CS1~CS3: 장치선택 제어신호 /S1~/S3: 상태신호CS 1 to CS 3 : Device selection control signal / S 1 to / S 3 : Status signal
CE1~CE3: 장치 선택신호CE 1 to CE 3 : Device selection signal
본 발명은 동일한 구성을 가지는 세 개의 장치를 구비하고, 이들 3개의 장치 중에서 어느 하나를 선택하여 동작시키고, 나머지 두 개의 장치를 예비상태로 하는 삼중화 장치에 있어서, 각각의 장치 중에서 정상인 하나의 장치를 선택하여 동작시키는 삼중화 장치의 선택 제어회로에 관한 것이다.The present invention is directed to a triblock apparatus having three apparatuses having the same configuration, in which one of the three apparatuses is selected and operated, and the remaining two apparatuses are placed in a standby state, To operate the selection control circuit of the triple unit.
이동통신 교환기의 망 동기장치를 비롯하여 신뢰성이 요구되는 각종 장치들은 하나의 동작 장치와 두 개의 예비장치를 구비하고, 동작 장치에 고장이 발생하여 정상으로 동작하지 못할 경우에 다른 두 개의 예비장치 중에서 하나를 선택하여 동작시킴으로써 장치의 동작이 정지되지 않도록 하고 있다.Various devices requiring reliability, including a network synchronizing device of a mobile communication exchange, are provided with one operation device and two spare devices. When a failure occurs in the operation device and the device can not operate normally, one of the two spare devices So that the operation of the apparatus is not stopped.
이러한 삼중화 장치에서 어느 하나의 장치를 선택하여 동작시키고, 다른 두 개의 장치를 예비상태로 유지시키는 종래의 선택 제어회로는 여러 가지가 알려져 있다.Various conventional selection control circuits for selecting and operating one device in the triplet device and keeping the other two devices in a preliminary state are known.
그러나 이들 종래의 선택 제어회로는 각각의 장치에 우선권을 부여한 상태로 선택되는 것으로서 우선권이 부여된 장치에 고장이 발생하여 우선권이 부여되지 않은 장치가 동작하는 상태에서 우선권이 부여된 장치가 다시 정상으로 동작하게 되면, 그 우선권이 부여된 장치가 선택되어 동작하게 하였다.However, these conventional selection control circuits are selected in a state in which priority is given to each device, and when a device to which a priority has been given has a failure and a device to which a priority has not been assigned is operating, When it operates, the apparatus to which the priority is given is selected and operated.
그러므로 우선권이 부여된 장치의 고장이 잦을 경우에 선택되어 동작하는 장치가 빈번하게 절체되고, 이로 인하여 장치의 절체시 발생되는 순간적인 공백(空白) 현상이 많이 발생하여 신뢰성이 저하되는 문제점이 있었다.Therefore, when the apparatus having the priority is frequently operated, the apparatus is selected and operated frequently, so that there is a large amount of momentary blank that occurs when the apparatus is switched, thereby lowering the reliability.
또한 종래의 선택 제어회로는 순간적인 고장에 대한 내성(耐性)이 없으므로 현재 선택되어 동작되는 장치에 순간적으로 고장이 발생할 경우에도 다른 예비 장치가 선택되어 동작되는 등 동작되는 장치의 선택이 빈번하였다.In addition, since the conventional selection control circuit has no immunity against instantaneous failure, selection of a device to be operated is frequent when another device is selected and operated even if an instantaneous failure occurs in the currently selected device.
따라서 본 발명의 목적은 각각의 장치들의 상태가 변화되어도 현재 선택하여 동작되는 장치가 정상일 경우에 그 장치를 계속 선택하여 동작시키는 삼중화 장치의 선택 제어회로를 제공하는 데 있다.It is therefore an object of the present invention to provide a selection control circuit of a triple unit which continuously selects and operates the apparatus when the apparatus currently selected and operated is normal even if the state of each apparatus is changed.
본 발명의 다른 목적은 현재 선택하여 동작되는 장치가 비정상일 경우에 즉시 다른 장치를 선택하여 절체하는 삼중화 장치의 선택 제어회로를 제공하는 데 있다.Another object of the present invention is to provide a selection control circuit of a triple unit which selects and switches another apparatus immediately when the currently selected apparatus is abnormal.
본 발명의 또 다른 목적은 각각의 장치들의 순간적인 비정상 상태에 대한 내성을 갖도록 하여 순간적인 비정상이 발생할 경우에 동작되는 장치가 절체되지 않도록 하는 삼중화 장치의 선택 제어회로를 제공하는 데 있다.It is still another object of the present invention to provide a selection control circuit of a triple unit in which each device has immunity to a momentary abnormal state so that a device operated when an instantaneous abnormality occurs is not switched.
이러한 목적을 달성하기 위한 본 발명의 장치 상태신호를 논리 조합부가 논리 조합하고, 논리 조합부의 출력신호에 따라 쌍안정 래치가 장치선택 제어신호를 발생하며, 쌍안정 래치가 발생한 장치선택 제어신호에 따라, 우선권을 가지고 동작하는 엔코더가 장치 선택신호를 발생하여 하나의 장치를 선택 동작시키게 되는 것을 특징으로 한다.In order to achieve the above object, the apparatus status signal of the present invention is logically combined by logic combination, the bistable latch generates a device selection control signal according to the output signal of the logic combination, , And an encoder operating with priority generates a device selection signal to selectively operate one device.
이하, 첨부된 도면을 참조하여 본 발명의 삼중화 장치의 선택 제어회로를 상세히 설명한다.Hereinafter, the selection control circuit of the triple unit of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 선택 제어회로도이다. 이에 도시한 바와 같이, 장치 1, 장치 2 및 장치 3의 상태신호(/S1)(/S2)(/S3)를 논리 조합하는 논리 조합부(10)와, 상기 논리 조합부(10)의 논리 조합신호에 따라 인에이블되어 장치선택 제어신호(CS1)(CS2)(CS3)를 각기 발생하는 쌍안정(bistable) 래치(20)(21)(22)와, 상기 쌍안정 래치(20)(21)(22)에서 출력되어 입력단자(I1)(I2)(I3)이 인가되는 장치선택 제어신호(CS1)(CS2)(CS3)의 순서로 우선권(priority)을 가지고 입력신호를 엔코딩하여 출력단자(OT1)(OT2)(OT3)로 정상 동작하는 하나의 장치를 선택하게 장치 선택신호(CE1)(CE2)(CE3)를 발생하는 우선권 엔코더(30)와, 상기 쌍안정 래치(20)(21)(22)의 출력신호로 상기 우선권 엔코더(30)의 출력신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하고 3개의 장치에 모두 고장이 발생하였을 경우에 미리 정해진 신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 선택 출력부(40)로 구성하였다.FIG. 1 is a selection control circuit diagram of the present invention. FIG. A logical combination unit 10 for logically combining the status signals (/ S 1 ) / (S 2 ) (/ S 3 ) of the apparatus 1, the apparatus 2 and the apparatus 3, Bistable latches 20, 21 and 22, which are enabled in accordance with the logic combination signal of the device selection control signal CS 1 (CS 2 ) (CS 3 ) is output from the latch 20 (21) 22, an input terminal (I 1) (I 2) (I 3), the priority order of the device a selection control signal (CS 1), (CS 2) (CS 3) to be applied have a (priority) encoding an input signal to the output terminal (OT 1) (OT 2) (OT 3) in the normal operating conditions one choice to select a unit device signal (CE 1) (CE 2) (CE 3) , which And outputs the output signal of the priority encoder 30 to the output terminal of the device selection signal CE 1 (CE 2 ) (CE 3 (CE 3 )) by the output of the priority encoder 30 and the output signals of the bistable latches 20 And outputs a predetermined signal to the device when a failure occurs in all of the three devices. It was composed of a selection signal (CE 1) (CE 2) (CE 3) selection output unit 40 for outputting a.
여기서, 논리 조합부(10)는, 상태신호(/S1,/S2)(/S2,/S3)(/S3,/S1)를 각기 논리 합하여 쌍안정 래치(20)(21)(22)의 인에이블 신호를 발생하는 오아 게이트(OR1)(OR2)(OR3)와, 인버터(IV1)(IV2)에서 각기 반전된 상태신호(/S3)(/S2)를 상태신호(/S1)와 논리 합하여 상기 쌍안정 래치(20)의 입력신호를 발생하는 오아 게이트(OR4)와, 상기 인버터(IV3)에서 반전된 상태신호(/S3)를 상태신호(/S2)와 논리 합하여 상기 쌍안정 래치(21)의 입력신호를 발생하는 오아 게이트(OR5)를 구비하고, 쌍안정 래치(22)에는 상태신호(S3)가 직접 입력신호로 인가되게 구성하였다.Here, the logical combination unit 10, a status signal (/ S 1, / S 2 ) (/ S 2, / S 3) (/ S 3, / S 1) pairs of the respective logical sum stable latch 20 ( 21) (Iowa gate (OR 1) (OR 2) (OR 3) , an inverter (IV 1), (IV 2) each inverted status signal (/ S 3) from to generate the enable signal 22) (/ S 2) a status signal (/ S 1) and the logical sum the pair Iowa for generating an input signal of the stable latch 20 gates (OR 4) and the inverter (IV 3) a status signal (/ S 3 reversed in ) a status signal (/ S 2) and the logical sum and a Iowa gate (OR 5) for generating an input signal of the bistable latch 21, a bistable latch 22, a status signal (S 3) is directly So that it is applied as an input signal.
선택 출력부(40)는, 쌍안정 래치(20,21,22)의 출력신호로 장치 1, 장치 2 및 장치 3이 모두 비정상인 지를 판단하는 앤드 게이트(AND) 및 인버터(IV4)와, 장치 1, 장치 2 및 장치 3이 모두 비정상이 아닐 경우에 상기 앤드 게이트(AND) 및 인버터(IV4)의 출력신호에 따라 도통상태로 되어 상기 우선권 엔코더(30)의 출력신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 버퍼(BF1~BF3)와, 장치 1, 장치 2 및 장치 3이 모두 비정상일 경우에 상기 앤드 게이트(AND) 및 인버터(IV4)의 출력신호에 따라 도통상태로 되어 미리 정해진 신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 버퍼(BF4~BF6)로 구성하였다.Selection output unit 40, a pair of output signals of stable latch (20,21,22) device 1, device 2 and device 3 are both abnormal, the AND gate (AND) and an inverter (4 IV) for determining whether and, In the case where the device 1, the device 2 and the device 3 are both non-abnormal, the output signal of the priority encoder 30 is turned on according to the output signals of the AND gate and the inverter IV 4 , CE 1) (CE 2) ( CE 3) a buffer for outputting as (BF 1 ~ BF 3), a device 1, device 2 and device 3 are both the aND gate (aND) and an inverter in case of abnormality (IV 4) a is in the conductive state according to the output signal was composed of a buffer (BF 4 ~ BF 6) for outputting a predetermined signal to a device selection signal (CE 1) (CE 2) (CE 3).
상기에서 상태신호(/S1)(/S2)(/S3)는 장치 1, 장치 2 및 장치 3이 정상일 경우에 각기 저전위로 입력되고, 장치 선택신호(CE1)(CE2)(CE3)가 저전위로 출력될 경우에 장치 1, 장치 2 및 장치 3이 각기 선택되어 동작된다.The state signal / S 1 (/ S 2 ) / S 3 is input when the device 1, the device 2 and the device 3 are normal, respectively, and the device selection signals CE 1 and CE 2 ( CE 3 ) is output at a low potential, the device 1, the device 2 and the device 3 are selected and operated.
도면의 설명 중 미설명 부호 B+는 전원이다.In the description of the drawings, B + is a power source.
이와 같이 구성된 본 발명의 삼중화 장치의 선택 제어회로는 전원(B+)이 인가된 상태에서 장치 1, 장치 2 및 장치 3의 상태에 따른 상태신호(/S1)(/S2)(/S3)는 논리 조합부(10)에서 논리 조합되어 쌍방향 래치(20)(21)(22)의 인에이블 단자(EN1)(EN2)(EN3) 및 입력단자(D1)(D2)(D3)에 각기 인가된다.Thus the choice of the triple screen device of the present invention having the control circuit power supply (B +) is in the applied state device 1, device 2 and a state signal according to the state of the device 3 (/ S 1) (/ S 2) (/ S 3 are logically combined in the logic combination unit 10 to enable the enable terminals EN 1 (EN 2 ) (EN 3 ) and the input terminals D 1 (D ( 1 )) of the bidirectional latches 20 2 ) and (D 3 ), respectively.
여기서, 쌍방향 래치(20)(21)(22)의 인에이블 단자(EN1)(EN2)(EN3)에 인가되는 인에이블 신호를 논리식으로 나타내면 다음과 같다.Here, an enable signal applied to the enable terminal EN 1 (EN 2 ) (EN 3 ) of the bidirectional latches 20, 21, 22 is logically expressed as follows.
그리고 쌍방향 래치(20)(21)(22)의 입력단자(D1)(D2)(D3)에 각기 인가되는 입력신호를 논리식으로 나타내면 다음과 같다.The input signals applied to the input terminals D 1 , D 2 , and D 3 of the bidirectional latches 20, 21, and 22 are logically expressed as follows.
이와 같이 논리 조합부(10)의 인버터(IV1~IV3) 및 오아 게이트(OR1~OR5)가 상태신호(/S1)(/S2)(/S3)를 논리 조합하여 출력되는 인에이블 신호(EN1)(EN2)(EN3)가 고전위일 경우에 쌍방향 래치(20)(21)(22)가 인에이블 상태로 되는 것으로 쌍방향 래치(20)(21)(22)는 입력단자(D1)(D2)(D3)에 인가되는 입력신호를 장치선택 제어신호(CS1)(CS2)(CS3)를 출력하여 우선권 엔코더(30)의 입력단자(I1)(I2)(I3)에 각기 입력됨과 아울러 선택 출력부(40)의 앤드 게이트(AND)에 입력된다.In this manner, the inverters IV 1 to IV 3 and the OR gates OR 1 to OR 5 of the logic combination unit 10 logically combine the state signals / S 1 (/ S 2 ) / S 3 to output The bidirectional latches 20, 21 and 22 are set to the enable state when the enable signal EN 1 (EN 2 ) (EN 3 ) an input terminal (D 1) (D 2) (D 3) to select the input signal applied to the device control signal (CS 1), (CS 2) input terminals of a priority encoder 30 to output a (CS 3), (I a 1 ) (I 2 ) (I 3 ), and also inputted to the AND gate (AND) of the selection output unit 40.
여기서, 우선권 엔코더(30)는 입력단자(I1)→입력단자(I2)→입력단자(I3)의 순서로 우선권을 가지는 것으로서 입력단자(I1)(I2)(I3)의 신호를 엔코딩하여 선택 제어신호(CE1)(CE2)(CE3)를 출력하는 것으로서 선택 제어신호(CE1)(CE2)(CE3) 중에서 어느 하나를 저전위로 출력하게 된다.Here, the priority encoder 30 has an input terminal (I 1) → the input terminal (I 2) → the input terminal (I 3), an input terminal (I 1) (I 2) (I 3) as having a priority in the order of encoding the signal, and outputs a low potential to the top one of a selection control signal (CE 1) (CE 2) (CE 3) to output as a selection control signal (CE 1) (CE 2) (CE 3) to.
이 때, 앤드 게이트(AND)는 장치 1, 장치 2 및 장치 3이 모두 비정상인지를 판별하는 것으로서 장치 1, 장치 2 및 장치 3 중에서 어느 하나라도 정상으로 동작할 경우에 3개의 래치(20)(21)(22) 중에서 어느 하나가 저전위를 출력하여 앤드 게이트(AND)가 저전위를 출력하고, 인버터(IV4)가 고전위를 출력하게 된다.At this time, the AND gate (AND) judges whether the device 1, the device 2, and the device 3 are all abnormal, and when the device 1, the device 2 or the device 3 operates normally, three latches 20 21) 22 outputs a low electric potential, the AND gate AND outputs a low electric potential, and the inverter IV 4 outputs a high electric potential.
그러므로 버퍼(BF1~BF3)가 도통상태로 되고, 버퍼(BF4~BF6)는 차단상태로 되는 것으로서 상기한 바와 같이 우선권 엔코더(30)가 출력하는 선택 제어신호(CE1)(CE2)(CE3) 버퍼(BF1~BF3)를 통해 선택 제어신호(CE1)(CE2)(CE3)로 출력되어 정상 동작하는 장치 1, 장치 2 또는 장치 3을 선택한다.Therefore, the buffer (BF 1 ~ BF 3) is in a conductive state, the buffer (BF 4 ~ BF 6) has a cut-off state priority select control signal output from the encoder (30) (CE 1) as described above as being a (CE 2 ) (CE 3 ) Select device 1, device 2 or device 3 which is output to the selection control signal CE 1 (CE 2 ) (CE 3 ) through the buffers BF 1 to BF 3 and operates normally.
그리고 장치 1, 장치 2 및 장치 3이 모두 비정상으로 래치(20)(21)(22)가 모두 고전위를 출력할 경우에 앤드 게이트(AND)가 고전위를 출력하고, 인버터(IV4)가 저전위를 출력하게 된다.When the latches 20, 21 and 22 all output a high potential, the AND gate outputs a high potential and the inverter IV 4 outputs a high potential when the devices 1, 2 and 3 are abnormal. And outputs a low potential.
그러므로 상기와는 반대로 버퍼(BF1~BF3)가 차단상태로 되고, 버퍼(BF4~BF6)는 도통상태로 되는 것으로서 미리 설정된 신호, 즉 전원(B+)의 고전위가 버퍼(BF4,BF5)를 통과함과 아울러 접지의 저전위가 버퍼(BF6)를 통과하여 선택 제어신호(CE1(CE2)(CE3)로 출력된다.Thus, the on the contrary is in the buffer (BF 1 ~ BF 3) has a cut-off state, the buffer (BF 4 ~ BF 6) is a preset signal as being in a conductive state, that is, the high potential of the power source (B +) buffer (BF 4 and BF 5 and the low potential of the ground is passed through the buffer BF 6 and output to the selection control signal CE 1 (CE 2 ) (CE 3 ).
이와 같이 동작하는 본 발명의 삼중화 장치는 장치들의 동작상태를 나타내는 상태신호(/S3)(/S2)(/S1)에 따라 장치 1, 장치 2 또는 장치 3이 선택되어 동작되는 것으로서 상태신호(/S3)(/S2)(/S1)가 변환되는 각각의 경우로 분류하여 선택되는 장치를 설명한다.The tupper device of the present invention operating in this manner is one in which device 1, device 2 or device 3 is selected and operated according to the status signal / S 3 (/ S 2 ) / S 1 indicating the operational status of the devices And the state signal / S 3 (/ S 2 ) (/ S 1 ) is converted.
상기한 각각의 경우에 대하여 동작을 보인 도표에서 알 수 있는 바와 같이 어느 하나의 장치가 선택된 상태에서 상태신호(/S3)(/S2) 또는 (/S1)가 가변되어도 현재 선택한 장치가 정상으로 동작할 경우에 그 장치를 계속 선택하여 동작시키고, 현재 선택한 장치가 비정상일 경우에는 상태신호(/S3)(/S2)(/S1)에 따라 정상인 다른 하나의 장치를 선택하여 동작시키게 된다.(/ S 3 ) / S 2 (or / S 1 ) is varied in a state in which any one of the apparatuses is selected as shown in the table showing the operation of each of the above cases, When the device is operating normally, the device is continuously selected and operated. If the currently selected device is abnormal, another device that is normal is selected according to the status signal / S 3 (/ S 2 ) / S 1 .
이상에서와 같이 본 발명은 장치들의 상태가 가변되어도 현재 선택하여 동작 시키는 장치가 정상일 경우에 그 장치를 계속 선택하여 동작시키므로 장치가 정체되는 것이 줄어 들고, 이로 인하여 장치의 절체시 발생되는 순간적인 공백 현상을 최소로 줄일 수 있음은 물론 순간적인 비정상 상태에 대한 내성을 가져 장치가 절체되는 것을 줄일 수 있으며, 현재 선택한 장치가 비정상일 경우에 정상인 다른 장치를 빠른 시간내에 선택하여 동작시킬 수 있다.As described above, according to the present invention, even if the states of the apparatuses are variable, when the apparatuses currently selected and operated are normal, the apparatuses are continuously selected and operated so that the apparatuses are stagnated. As a result, It is possible to reduce the phenomenon to a minimum, reduce the transfer of the device due to the momentary resistance to the abnormal state, and to select and operate other normal devices in a short period of time when the currently selected device is abnormal.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052269A KR0179688B1 (en) | 1995-12-19 | 1995-12-19 | Selection control circuit for triple device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052269A KR0179688B1 (en) | 1995-12-19 | 1995-12-19 | Selection control circuit for triple device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970058079A KR970058079A (en) | 1997-07-31 |
| KR0179688B1 true KR0179688B1 (en) | 1999-05-15 |
Family
ID=19441593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052269A KR0179688B1 (en) | 1995-12-19 | 1995-12-19 | Selection control circuit for triple device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179688B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018835A (en) * | 2000-09-04 | 2002-03-09 | 김징완 | Triple input output apparatus |
-
1995
- 1995-12-19 KR KR1019950052269A patent/KR0179688B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020018835A (en) * | 2000-09-04 | 2002-03-09 | 김징완 | Triple input output apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970058079A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0632594B1 (en) | Latch controlled output driver | |
| EP0116440B1 (en) | Integrated semiconductor circuit device for generating a switching control signal | |
| US4032795A (en) | Input buffer | |
| KR0179688B1 (en) | Selection control circuit for triple device | |
| US5239214A (en) | Output circuit and data transfer device employing the same | |
| US5767696A (en) | Tri-state devices having exclusive gate output control | |
| US3917960A (en) | MOS transistor logic circuit | |
| KR940010677B1 (en) | Programmable logic device | |
| US5610535A (en) | Programmable two-line, two-phase logic array | |
| JP3543364B2 (en) | Microcomputer input / output circuit | |
| JP3490044B2 (en) | Power semiconductor circuit | |
| JPH04306725A (en) | Semiconductor device | |
| JPH0294812A (en) | Switch circuit | |
| KR100218315B1 (en) | Level shift circuit | |
| KR930006379B1 (en) | Circuit for changing address in personal computer | |
| US6369607B2 (en) | Digital circuit | |
| KR890002664B1 (en) | Parity detection circuit | |
| JPH03175728A (en) | Semiconductor memory device | |
| JP2721457B2 (en) | Signal switching circuit | |
| KR100451422B1 (en) | Power consumption reduction circuit, especially including a switch unit for controlling a power line supplied to a memory cell | |
| KR950007938B1 (en) | Reset method of plc | |
| KR100272560B1 (en) | Memory device | |
| KR19990004354A (en) | Reference voltage application circuit of semiconductor device | |
| EP0503671A2 (en) | Full adder | |
| KR950007464B1 (en) | Full adder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |