JP3959070B2 - 電子部品のめっき方法及びそれに用いるマスク用部材 - Google Patents

Description

本発明は、パーソナルコンピュータ、デジタルビデオカメラ（ＤＶＣ）機器、デジタルスチルカメラ（ＤＳＣ）機器、ミニディスク（ＭＤ）機器、移動体通信機器等のポータブル機器に使用される電子部品のめっき方法及びそれに用いるマスク用部材に関する。

特許文献１には、ドラム型フェライトコアに金属をマスクスパッタした後、当該金属上にニッケル（Ｎｉ）と銅（Ｃｕ）をこの順にめっきしてインダクタの電極部分を形成する方法が開示されている。また、特許文献２には、フェライト部品の表面部分をマスキングした後、マスキングされていない表面部分にめっき導体を形成する方法が開示されている。

図８は、ポータブル機器に使用されている電子部品のうち、従来の巻線型のインダクタ５１をプリント回路基板（ＰＣＢ）７上に実装した状態を巻線６３の中心軸を含む平面で切断した断面を示している。図８に示すように、インダクタ５１は断面が略長方形状に形成されている。インダクタ５１は、ＰＣＢ７上に実装した状態で断面がＨ状に形成されたフェライトコア６７を有している。フェライトコア６７は円柱状の巻芯部６７ｂと、巻芯部６７ｂの両端に一体的に形成された直方体状の鍔部６７ａとを有している。巻芯部６７ｂには巻線６３が例えば２重に巻き回されており、鍔部６７ａ上には内部電極６１が形成されている。巻線６３の両端部と内部電極６１とは巻線端末部６５で接続されている。

巻線６３、巻線端末部６５及び鍔部６７ａ側面上に形成された内部電極６１の外周囲を覆うように外装樹脂コート部５５が形成されている。外装樹脂コート部５５は巻線６３の中心軸に対して略対称となるように、巻線端末部６５と略一致する程度の厚さまで巻線６３上に形成されている。内部電極６１が露出する外装樹脂コート部５５の両端部を覆うように外部電極５３が形成され、外部電極５３は内部電極６１に電気的に接続されている。インダクタ５１の電極は内部電極６１と外部電極５３との２層構造になっている。外部電極５３はＰＣＢ７上に形成された半田ランド９に半田付けされ、この半田付けにより形成された半田フィレット１０によって、インダクタ５１はＰＣＢ７に実装されている。
特開平７−１４５４８５号公報 特開平７−２０１５７４号公報

近年のポータブル機器では、組み込まれる部品の小型化や薄型化が要求されている。さらに、低消費電力化の目的のため、インダクタ５１には、直流抵抗の低抵抗化（低Ｒｄｃ化）が要求されている。また、インダクタ５１に代表されるチップ型表面実装部品において、銀ペーストを塗布して焼付けして外部電極を形成する場合、銀ペーストの塗布ばらつきが発生し、外部電極の寸法精度が悪くなったり、外部電極の厚さが厚くなったりしてしまう。例えば、長さが２．０ｍｍ、幅が１．２５ｍｍ、高さが１．２５ｍｍの大きさの２０１２タイプのインダクタ５１では、外部電極の厚さは４０μｍ程度になる。このため、図８に示すように、インダクタ５１の外装樹脂コート部５５とＰＣＢ７との間隔ｄが長くなり、ＰＣＢ７のたわみに対するインダクタ５１の実装強度や部品破壊強度が低下してしまう。このため、インダクタ５１がＰＣＢ７から外れたり、機械的に破損したりしてしまう問題を有している。また、上記の形成方法では、外部電極５３の表面を平坦化することが困難なため、外部電極５３と半田ランド９との接触面積が小さくなり、実装強度が一層低下してしまう問題を有している。

また、外部電極５３や内部電極６１に銀（Ａｇ）のように比較的抵抗率の低い材料を用いると、外部電極５３や内部電極６１に渦電流が生じやすくなる。このため、外部電極５３や内部電極６１で渦電流損失が発生し、インダクタ５１のインダクタンス特性が劣化してしまう問題を有している。

さらに、インダクタンス特性を向上させるためにＮｉ等の比較的抵抗率が高く強磁性体の材料を外部電極５３や内部電極６１に用いるためには、フェライトコア６７は非導電材料であるため、マスクスパッタ法を用いてフェライトコア６７上にＮｉ等を成膜しなければならなくなる。このため、製造コストが増加して、インダクタ５１の高コスト化に繋がってしまう問題を有している。

本発明の目的は、実装強度及び部品破壊強度に優れる電子部品のめっき方法及びそれに用いるマスク用部材を提供することにある。
また、本発明の目的は、電子部品がインダクタの場合には、インダクタンス特性に優れ、低Ｒｄｃの電子部品のめっき方法及びそれに用いるマスク用部材を提供することにある。

上記目的は、弾性体で形成されたマスク用部材に設けた穴部に電子部品用部材を挿入し、前記マスク用部材を加温し、前記マスク用部材をめっき液に浸漬し、前記マスク用部材をマスクとして前記マスク用部材と接触しない前記電子部品用部材外表面をめっきすることを特徴とする電子部品のめっき方法によって達成される。

上記本発明の電子部品のめっき方法であって、前記マスク用部材と前記電子部品用部材との接触面の少なくとも一部は、前記マスク用部材の弾性力により密着していることを特徴とする。

上記本発明の電子部品のめっき方法であって、無電解めっき法を用いて前記マスク用部材と接触しない前記電子部品用部材外表面をめっきすることを特徴とする。

上記本発明の電子部品のめっき方法であって、シリコンゴムで形成された前記マスク用部材を用いることを特徴とする。

上記本発明の電子部品のめっき方法であって、前記マスク用部材と接触しない前記電子部品用部材外表面に電極を形成することを特徴とする。

また、上記目的は、電子部品用部材の表面を粗面化し、弾性体で形成されたマスク用部材に設けた穴部に前記電子部品用部材を挿入してめっき液に浸漬し、前記マスク用部材をマスクとして前記マスク用部材と接触しない前記電子部品用部材外表面をめっきすることを特徴とする電子部品のめっき方法によって達成される。

また、上記目的は、弾性体で形成されたマスク用部材に設けた穴部にフェライトコアを挿入してめっき液に浸漬し、無電解めっき法を用いて前記マスク用部材でマスクされていない前記フェライトコアの外表面に内部電極を形成し、前記フェライトコアを前記マスク用部材から取り外して前記フェライトコアに巻線を巻き回し、前記巻線と前記内部電極とを継線し、前記巻線及び前記内部電極の一部を覆うように外装樹脂コート部を成型し、前記外装樹脂コート部が成型された前記フェライトコアを前記マスク用部材に挿入して前記マスク用部材をめっき液に浸漬し、無電解めっき法を用いて前記マスク用部材から露出した前記外装樹脂コート部及び前記内部電極上に下層電極を形成し、前記フェライトコアを前記マスク用部材から取り外し、電解めっき法を用いて前記下層電極上に上層電極を形成して外部電極を形成することを特徴とするインダクタの製造方法によって達成される。

上記本発明のインダクタの製造方法であって、前記穴部に前記フェライトコアを挿入してから前記マスク用部材を加温することを特徴とする。

上記本発明のインダクタの製造方法であって、前記フェライトコアの表面を粗面化してから前記穴部に挿入することを特徴とする。

上記本発明のインダクタの製造方法であって、前記内部電極及び前記下層電極をＮｉで形成することを特徴とする。

上記本発明のインダクタの製造方法であって、前記上層電極をＳｎで形成することを特徴とする。

上記本発明のインダクタの製造方法であって、前記マスク用部材に代えて、前記外装樹脂コート部が成型された前記フェライトコアを前記マスク用部材とは別のマスク用部材に設けた穴部に挿入することを特徴とする。

本発明によれば、実装強度及び部品破壊強度に優れる電子部品を製造できる。
また、本発明によれば、インダクタンス特性に優れ、低Ｒｄｃのインダクタを製造できる。

本発明の一実施の形態による電子部品のめっき方法及びそれに用いるマスク用部材について図１乃至図７を用いて説明する。本実施の形態では、電子部品として、発振回路の一構成要素やスイッチング電源のリップル除去等に用いられるインダクタを例にとって説明する。図１は、巻線型のインダクタ１をプリント回路基板（ＰＣＢ）７上に実装した状態を示している。図１（ａ）は、インダクタ１の外観を示す斜視図であり、図１（ｂ）は、図１（ａ）の仮想線Ａ−Ａで切断した断面を示している。

図１（ａ）に示すように、インダクタ１は外装樹脂コート部５の両端部に外部電極３が形成された直方体状の外形を有している。例えば、２０１２タイプのインダクタ１では、長さがｌ１＝２．０ｍｍ、幅がｗ１＝１．２５ｍｍ、高さがｔ１＝１．２５ｍｍの大きさに形成されている。ＰＣＢ７上には配線１２及び半田ランド９が形成されている。インダクタ１は外部電極３を半田ランド９に半田付けして半田フィレット１０を形成することにより、半田ランド９と電気的及び機械的に接続されるようになっている。

図１（ｂ）に示すように、インダクタ１は断面が略長方形状に形成されている。インダクタ１はフェライトで形成されたフェライトコア１７を有している。フェライトコア１７は、インダクタ１をＰＣＢ７上に実装した状態で断面がＨ状に形成されている。フェライトコア１７は円柱状の巻芯部１７ｂと、巻芯部１７ｂの両端に一体的に形成された直方体状の鍔部１７ａとを有している。巻芯部１７ｂには巻線１３が例えば２重に巻き回されている。また、鍔部１７ａの巻芯部１７ｂが形成されている面と反対側の面（表面部）と当該表面部に直交する面（側面部）上には、無電解めっき法を用いて、ニッケル（Ｎｉ）を６μｍの厚さに成膜した内部電極１１が形成されている。巻線１３の両端部と内部電極１１とは巻線端末部１５で接続されている。

巻線１３、巻線端末部１５、鍔部１７ａ側面部上に形成された内部電極１１の外周囲を覆うように外装樹脂コート部５が形成されている。巻線１３の中心軸に対して略対称となるように、外装樹脂コート部５は巻線端末部１５と略一致する程度の厚さまで巻線１３上に形成されている。内部電極１１が露出する外装樹脂コート部５の両端部には、内部電極１１に接続された外部電極３が形成されている。外部電極３は、鍔部１７ａ表面部上に形成された内部電極１１と外装樹脂コート部５端部を覆うように、無電解めっき法を用いて形成された下層電極３ａを有している。さらに、外部電極３は、下層電極３ａを下地膜として電解めっき法を用いて形成された上層電極３ｂを有している。このように、外部電極３は両電極３ａ、３ｂからなる２層構造になっている。下層電極３ａはＮｉで膜厚３μｍに形成され、上層電極３ｂは錫（Ｓｎ）で膜厚６μｍに形成されている。従って、外部電極３の膜厚は９μｍと非常に薄くなる。

これにより、インダクタ１の外装樹脂コート部５とＰＣＢ７との間隔ｄを短くすることができるので、ＰＣＢ７のたわみに対するインダクタ１の実装強度や部品破壊強度が向上する。また、上記の形成方法によれば、外部電極３を平坦化することが容易なため、外部電極３と半田ランド９との接触面積は大きくなり、実装強度が一層向上して、インダクタ１の実装上の信頼性の向上を一層図ることができる。さらに、フェライトコア１７の寸法をＸＹＺ（長さ、幅、高さ）各方向にそれぞれ３０μｍ大きくすることができる。これにより、インダクタ１のインダクタンスを大きくとることができる。

次に、本実施の形態によるインダクタ１の製造方法について図２乃至図６を用いて説明する。図２に示すように、断面Ｈ状のフェライトで形成されたフェライトコア（電子部品用部材）１７を用意する。フェライトコア１７は鍔部１７ａの両表面部間の長さがｌ２＝１．９ｍｍ、巻芯部１７ｂの長さがｌ３＝１．２ｍｍ、鍔部１７ａ表面部の一辺の長さがｔ２＝１．１ｍｍの大きさに形成されている。

まず、苛性ソーダ溶液を用いてフェライトコア１７表面の脱脂処理を行う。これにより、フェライトコア１７表面に付着している油脂やごみを除去する。次に、塩化第一錫、硝酸又は燐酸の水溶液を用いてフェライトコア１７表面を粗面化する。次に、塩化パラジウム溶液を用いてフェライトコア１７の触媒化処理を行う。フェライトコア１７表面は荒らされているので、塩化パラジウムとの親和性が高められており、フェライトコア１７の触媒化処理を十分に行うことができる。なお、触媒化処理は複数回行ってもよい。

次に、図３に示すように、マスク用部材１９に設けた穴部２１にフェライトコア１７を挿入してめっき液に浸漬し、マスク用部材１９をマスクとしてマスク用部材１９と接触しないフェライトコア１７の鍔部１７ａをめっきする。図３は、マスク用部材１９を示している。図３（ａ）は、マスク用部材１９の斜視図を示し、図３（ｂ）は、図３（ａ）の仮想線Ｂ−Ｂで切断した断面を示している。

マスク用部材１９は例えば、長さがｌ４＝２１４ｍｍ、幅がｗ２＝１６４ｍｍ、厚さがｔ３＝１．３ｍｍの平板状に形成されたシリコンゴム等の弾性部材で形成された平板部２３と、平板部２３にマトリクス状に複数形成され、フェライトコア１７を挿入する円形状の穴部２１とを有している。平板部２３にシリコンゴムを用いる場合には、高重合度の線状のポリジメチルシロキサンあるいはその共重合体を中程度に架橋してゴム状弾性を示すようにしたシリコンゴムを用いる。また、平板部２３には耐酸系シリコンゴムを用いてもよい。平板部２３表面はマスク用部材１９がめっきされないように、鏡面状に形成されている。

穴部２１は平板部２３を貫通して形成されている。フェライトコア１７の挿入方向にほぼ直交する穴部２１の直径は、巻芯部１７ｂの直径より短く形成されている。図３（ｂ）に示すように、平板部２３は、金属板又は樹脂板等で形成され、穴部２１を開口する開口部を備えた補強部材２５を内包している。補強部材２５により、平板部２３は平坦な形状を維持できるようになっている。フェライトコア１７の挿入方向にほぼ直交する穴部２１の直径は、同方向の補強部材２５の開口部の直径より短く形成されている。マスク用部材１９は搬送等の便宜のために補強部材２５を内包しているが、補強部材２５を内包していなくてももちろんよい。

次に、図３（ａ）及び図３（ｂ）に示すように、マスク用部材１９の穴部２１にフェライトコア１７を挿入すると、穴部２１は平板部２３を貫通して形成されているので、鍔部１７ａのみが平板部２３の上下面に突出し、巻芯部１７ｂはマスク用部材１９でマスクされる。マスク用部材１９の厚さはｔ３＝１．３ｍｍであり、フェライトコア１７の巻芯部１７ｂの長さはｌ３＝１．２ｍｍであり、さらに、穴部２１の直径は巻芯部１７ｂの直径より短く形成されている。このため、マスク用部材１９とフェライトコア１７との接触面は、平板部２３の弾性力により密着する。なお、フェライトコア１７の挿入は作業者又は所定の挿入装置で行われる。

次に、図３（ｂ）に示すように、フェライトコア１７の鍔部１７ａ以外の部分をマスク用部材１９でマスクしたら、マスク用部材１９を例えば、７５℃に加温する。このとき、平板部２３は熱膨張により厚さｔ３が厚くなり、鍔部１７ａの巻芯部１７ｂが形成されている面（裏面部）と平板部２３との密着性はさらに高まる。マスク用部材１９を加温しないで用いる場合には、穴部２１の穴加工は精度よく加工する必要がある。

次に、図４に示すように、マスク用部材１９をＮｉのめっき液に浸漬し、無電解めっき法により、マスク用部材１９でマスクされていない鍔部１７ａの表面部及び側面部に例えば、Ｎｉで膜厚６μｍの内部電極１１を形成する。内部電極１１の膜厚はめっき時間を変えることにより任意に調整することができる。平板部２３表面は鏡面状に形成されているので、マスク用部材１９にめっき膜は付着しない。このため、マスク用部材１９は容易に再生して繰り返し使用することができる。また、マスク用部材１９全体をめっき液に浸漬して、マスク用部材１９の上下面に突出した鍔部１７ａに同時に内部電極１１を形成することができる。従って、マスク用部材１９の上下面の一方に突出した鍔部１７ａに内部電極１１を形成し、次いで他方の面に突出した鍔部１７ａに内部電極１１を形成しなくてもよいので、製造工程を簡略化することができる。

マスク用部材１９から取り外したフェライトコア１７には、図５（ａ）に示すように、鍔部１７ａの表面部及び側面部のみに内部電極１１が形成されている。次に、図５（ｂ）に示すように、例えば銅（Ｃｕ）等の導電性材料で形成され、電流が流れる方向に直交する断面の直径が８０μｍの巻線１３を巻芯部１７ｂに例えば２重に巻き回し、次いで、圧着温度６９０℃で、巻線１３の両端部と鍔部１７ａ側面部上に形成された内部電極１１との継線を行う。こうして、巻線１３は巻線端末部１５を介して内部電極１１と電気的に接続される。

次に、図５（ｃ）に示すように、非導電性樹脂にフェライトパウダーを混錬した外装樹脂コート部５を巻線１３、巻線端末部１５及び鍔部１７ａ側面部上に形成された内部電極１１を覆うように外装成型する。このとき、鍔部１７ａ表面部上に形成された内部電極１１上には、外装樹脂コート部５は形成されない。また、完成したインダクタ１の上下の方向性をなくすため、外装樹脂コート部５は巻線１３の中心軸に対して略対称になるように形成される。

次に、図６(ａ)に示すように、鍔部１７ａ上に形成された外装樹脂コート部５がマスク用部材１９の上下面に突出するように、フェライトコア１７をマスク用部材１９に挿入する。フェライトコア１７には外装樹脂コート部５が形成されている。このため、外装樹脂コート部５の巻線１３の中心軸に略直交する断面の一辺の長さは同方向の巻芯部１７ｂの断面の直径より大きくなっている。従って、外装樹脂コート部５と穴部２１内壁との密着性は巻芯部１７ｂと穴部２１内壁との密着性より高くなる。

次に、図６（ｂ）に示すように、マスク用部材１９を例えば６０℃に加温して、平板部２３の弾性力と平板部２３の熱膨張により外装樹脂コート部５とマスク用部材１９との密着性を高めて穴部２１内壁と外装樹脂コート部５との隙間をなくす。次いで、マスク用部材１９をＮｉのめっき液に浸漬し、無電解めっき法により、マスク用部材１９から露出している外装樹脂コート部５及び内部電極１１上に、Ｎｉで膜厚３μｍの下層電極３ａを形成する。これにより、下層電極３ａは内部電極１１に電気的に接続される。下層電極３ａの膜厚はめっき時間を変えることにより任意に調整することができる。下層電極３ａの寸法が内部電極１１の寸法と異なる場合には、別のマスク用部材を用いて下層電極３ａを形成してももちろんよい。当該マスク用部材は弾性部材で形成されていればよく、耐酸系シリコンゴム等であってもよい。

図６（ｃ）に示すように、マスク用部材１９から取り除いたフェライトコア１７には、鍔部１７ａ表面部上に形成された内部電極１１を覆って、外装樹脂コート部５の両端部上に下層電極３ａが形成されている。次に、電解めっき法を用いて下層電極３ａを下地膜としてＳｎで膜厚６μｍの上層電極３ｂを形成する。これにより、下層電極３ａ及び上層電極３ｂからなる２層構造の外部電極３は内部電極１１に電気的に接続される。上層電極３ｂの膜厚はめっき時間を変えることにより任意に調整することができる。こうして、図１に示すインダクタ１が完成する。

図７は、本実施の形態のインダクタ１及び従来のインダクタ５１のインダクタンス特性を示している。横軸は周波数（ＭＨｚ）を対数で表し、縦軸はインダクタンス（μＨ）を線形表示している。また、図中の曲線Ａはインダクタ１の特性を表し、図中の曲線Ｂはインダクタ５１の特性を表している。インダクタ１の電極部の構造は、内部側から順にフェライトコア１７、Ｎｉで形成された内部電極１１（膜厚６μｍ）、外装樹脂コート部５、Ｎｉで形成された下層電極３ａ（膜厚３μｍ）、Ｓｎで形成された上層電極３ｂ（膜厚６μｍ）となっている。このように、インダクタ１の下層電極３ａ及び内部電極１１は比較的抵抗率の低い銀、銀パラジウム又は銀合金で形成されず、比較的抵抗率が高く且つ強磁性体のＮｉで形成されているので、外部電極３や内部電極１１に生じる渦電流は小さくなる。このため、外部電極３や内部電極１１で渦電流損失が発生し難くなり、図７に示すように、インダクタ１は、インダクタ５１に比べて５０％程度のインダクタンス特性の向上が図られる。

一般に、ソレノイドコイルのインダクタンスは巻線の巻数の２乗と長さに比例し、抵抗値は巻線の長さに比例する。従って、インダクタンス特性は多少低下するものの、インダクタ１の巻線１３の巻数を減らして長さを短くすることにより、インダクタ１は低Ｒｄｃ化を図ることができる。例えば、インダクタ１の巻線１３の巻数を減らすことにより、インダクタ５１と同程度のインダクタンス特性を有し、且つ低Ｒｄｃ化されたインダクタ１を形成することができる。

以上説明したように、本実施の形態によれば、フェライトコア１７の巻芯部１７ｂをマスク用部材１９でマスクして、マスク用部材１９の弾性力と熱膨張によりフェライトコア１７とマスク用部材１９との密着性を高めて隙間をなくし、無電解めっき法を用いて露出した鍔部１７ａ上にＮｉ、Ｃｕ、Ｓｎ等の内部電極１１を形成することができる。同様の方法により、外装樹脂コート部５や内部電極１１上に外部電極３を形成することができる。これにより、２０１２サイズのインダクタ１においては、外部電極３の膜厚を９μｍと非常に薄く形成することができる。従って、インダクタ１の外装樹脂コート部５とＰＣＢ７との間隔ｄを短くすることができ、ＰＣＢ７のたわみに対するインダクタ１の実装強度や部品破壊強度は向上する。

さらに、マスクスパッタ法を用いずに安価な無電解めっき法によりフェライトコア１７上にＮｉ等を形成することができるので、製造コストの低下を図ることができる。またさらに、外部電極３に高価な銀ペースト、銀パラジウムペースト又は銀合金ペーストを用いなくてもよいので、インダクタ１の低コスト化を図ることができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、複数の穴部２１を有するマスク用部材１９、２７で内部電極１１や下層電極３ａを形成しているが、本発明はこれに限られない。例えば、リング形状のように１つの穴部２１を有するマスク用部材であっても、同様の効果が得られる。

また、上記実施の形態では、穴部２１は円形状に形成されているが、本発明はこれに限られない。例えば、穴部２１は正方形状や長方形状等であってもよい。また、穴部２１の断面形状はマスクされる電子部品用部材の断面形状に相似形であって、且つ断面積が小さくてもよい。

また、上記実施の形態では、インダクタ１を例に電子部品のめっき方法について説明したが、本発明はこれに限られない。例えば、コンデンサ等の電子部品のめっき方法にも適用することができる。

本発明の一実施の形態によるインダクタ１をプリント回路基板（ＰＣＢ）７上に実装した状態を示す図である。 本発明の一実施の形態によるインダクタ１に用いるフェライトコア１７の断面図である。 本発明の一実施の形態によるインダクタ１のめっき方法に用いるマスク用部材１９を示す図である。 本発明の一実施の形態によるインダクタ１の製造工程断面図である。 本発明の一実施の形態によるインダクタ１の製造工程断面図である。 本発明の一実施の形態によるインダクタ１の製造工程断面図である。 本発明の一実施の形態によるインダクタ１のインダクタンス特性を示す図である。 従来のインダクタ５１をＰＣＢ７上に実装した状態を示す断面図である。

符号の説明

１、５１ インダクタ
３、５３ 外部電極
３ａ 下層電極
３ｂ 上層電極
５、５５ 外装樹脂コート部
７ プリント回路基板
９ 半田ランド
１０ 半田フィレット
１１、６１ 内部電極
１２ 配線
１３、６３ 巻線
１５、６５ 巻線端末部
１７、６７ フェライトコア
１７ａ、６７ａ 鍔部
１７ｂ、６７ｂ 巻芯部
１９ マスク用部材
２１ 穴部
２３ 平板部
２５ 補強部材

Claims (11)

1. 弾性体で形成されたマスク用部材に設けた穴部に電子部品用部材を挿入し、
   前記マスク用部材を加温し、
   前記マスク用部材をめっき液に浸漬し、
   前記マスク用部材をマスクとして前記マスク用部材と接触しない前記電子部品用部材外表面をめっきすること
   を特徴とする電子部品のめっき方法。
2. 請求項１記載の電子部品のめっき方法であって、
   前記マスク用部材と前記電子部品用部材との接触面の少なくとも一部は、前記マスク用部材の弾性力により密着していることを特徴とする電子部品のめっき方法。
3. 請求項１又は２に記載の電子部品のめっき方法であって、
   無電解めっき法を用いて前記マスク用部材と接触しない前記電子部品用部材外表面をめっきすることを特徴とする電子部品のめっき方法。
4. 請求項１乃至３のいずれか１項に記載の電子部品のめっき方法であって、
   シリコンゴムで形成された前記マスク用部材を用いることを特徴とする電子部品のめっき方法。
5. 請求項１乃至４のいずれか１項に記載の電子部品のめっき方法であって、
   前記マスク用部材と接触しない前記電子部品用部材外表面に電極を形成することを特徴とする電子部品のめっき方法。
6. 弾性体で形成されたマスク用部材に設けた穴部にフェライトコアを挿入してめっき液に浸漬し、
   無電解めっき法を用いて前記マスク用部材でマスクされていない前記フェライトコアの外表面に内部電極を形成し、
   前記フェライトコアを前記マスク用部材から取り外して前記フェライトコアに巻線を巻き回し、
   前記巻線と前記内部電極とを継線し、
   前記巻線及び前記内部電極の一部を覆うように外装樹脂コート部を成型し、
   前記外装樹脂コート部が成型された前記フェライトコアを前記マスク用部材に挿入して前記マスク用部材をめっき液に浸漬し、
   無電解めっき法を用いて前記マスク用部材から露出した前記外装樹脂コート部及び前記内部電極上に下層電極を形成し、
   前記フェライトコアを前記マスク用部材から取り外し、
   電解めっき法を用いて前記下層電極上に上層電極を形成して外部電極を形成すること
   を特徴とするインダクタの製造方法。
7. 請求項６記載のインダクタの製造方法であって、
   前記穴部に前記フェライトコアを挿入してから前記マスク用部材を加温することを特徴とするインダクタの製造方法。
8. 請求項６又は７に記載のインダクタの製造方法であって、
   前記フェライトコアの表面を粗面化してから前記穴部に挿入することを特徴とするインダクタの製造方法。
9. 請求項６乃至８のいずれか１項に記載のインダクタの製造方法であって、
   前記内部電極及び前記下層電極をＮｉで形成することを特徴とするインダクタの製造方法。
10. 請求項６乃至９のいずれか１項に記載のインダクタの製造方法であって、
    前記上層電極をＳｎで形成することを特徴とするインダクタの製造方法。
11. 請求項６乃至１０のいずれか１項に記載のインダクタの製造方法であって、
    前記マスク用部材に代えて、前記外装樹脂コート部が成型された前記フェライトコアを前記マスク用部材とは別のマスク用部材に設けた穴部に挿入することを特徴とするインダクタの製造方法。

Images