JP3951311B2 - パチンコ機 - Google Patents
パチンコ機 Download PDFInfo
- Publication number
- JP3951311B2 JP3951311B2 JP14482894A JP14482894A JP3951311B2 JP 3951311 B2 JP3951311 B2 JP 3951311B2 JP 14482894 A JP14482894 A JP 14482894A JP 14482894 A JP14482894 A JP 14482894A JP 3951311 B2 JP3951311 B2 JP 3951311B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- system power
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【産業上の利用分野】
本発明は、パチンコ機において、近接スイッチ等から出力される出力信号の誤検出を防止する技術に関する。
【0002】
【従来の技術】
パチンコ機では、パチンコ球が所定の領域へ入賞又は通過すると、賞品球を払い出したり、図柄表示装置に表示される図柄を変動させたりする。この場合に、パチンコ球の入賞又は通過を検出する検出スイッチとしては、磁性の変化を利用する近接スイッチが一般的に用いられている。
上記の近接スイッチには所定の電圧(例えば、12〔V〕)の駆動系電源が常時供給されており、近接スイッチの出力側が分圧回路等を介してパチンコ機内の制御装置に接続されている。このため、上記制御装置には、パチンコ球が通過しない状態ではハイレベルの信号が入力され、パチンコ球が通過するときにはローレベルのパルス信号が入力される。したがって、制御装置内では、近接スイッチから出力される出力信号について負論理で処理し、入賞に対する賞品球の払い出し処理等を行なっていた。
【0003】
【発明が解決しようとする課題】
しかし、例えば瞬間的な停電のように何らかの原因によって、上記の駆動系電源の電圧が所定の電圧を一時的に下回るが、制御装置に供給される制御系電源の電圧はスレショルド電圧(threshold voltage )を維持する場合がある。このような場合では、駆動系電源の電圧低下のために近接スイッチから出力される出力信号はローレベルとなる。一方、制御装置では通常の処理が継続して実行される。したがって、制御装置は近接スイッチから出力される出力信号を誤って処理してしまい、例えば入賞装置にパチンコ球が入賞していないにもかかわらず賞品球が払い出されるという問題があった。
本発明はこのような点に鑑みてなされたものであり、電源電圧の低下による誤った出力信号を受けた場合でもパチンコ機の誤作動を防止する信号の誤検出防止装置を提供することを目的とする。
【0004】
【課題を解決するための手段】
本出願の請求項1に記載された発明は、パチンコ球を検出して信号を出力する検出スイッチと、一定の電圧を前記検出スイッチに供給する駆動系電源と、前記駆動系電源によって供給される電圧を監視し、この監視電圧が前記検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たない場合には電圧低下信号を出力する電圧監視手段と、前記検出スイッチから出力される出力信号と前記電圧監視手段から出力される前記電圧低下信号とを受ける制御装置と、前記駆動系電源によって供給される電圧よりも低い電圧を前記制御装置に供給する制御系電源とを備え、前記制御装置は、遊技中、前記電圧低下信号を受けている間は前記出力信号を無効化し、前記電圧低下信号を受けなくなると前記出力信号を有効化するように制御する構成とした。
【0005】
【作用】
請求項1の発明によれば、例えば瞬間的な停電のような何らかの原因によって、駆動系電源によって供給される電圧が検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たなくなると、電圧監視手段は電圧低下信号を出力する。制御装置は、遊技中、電圧低下信号を受けている間は出力信号を無効化し、電圧低下信号を受けなくなると出力信号を有効化するように制御を行う。このため、駆動系電源の低下による異常が検出されるので、パチンコ機の誤作動を防止できる。
【0006】
【実施例】
以下、本発明の一実施例を図面に基づいて説明する。
図2は信号の誤検出防止装置の構成を示すブロック図であって、本発明を実施するために必要な最小限の構成を示す。なお、本実施例では説明を簡単にするために、信号出力手段10の一つである近接スイッチ200から出力される出力信号を受けて、賞品球を払い出す処理過程について説明する。
図において、制御装置100は入力手段30の一つであって、CPU110、ROM102、RAM104、入力処理回路112および出力処理回路114によって構成されている。また、電圧監視回路150は電圧監視手段20の一つであって、抵抗R10,R12によって構成されている。
【0007】
まず、制御装置100の構成について説明する。CPU110は、ROM102に格納された誤検出防止プログラムに従って賞品球払出装置210の動作を制御する。ROM102には、EPROMあるいはEEPROMが使用される。RAM104はSRAM(あるいは、DRAM)やフラッシュRAM等が使用され、各種のデータあるいは入出力信号が格納される。
また、入力処理回路112は後述する電圧監視回路150から出力される検出信号と近接スイッチ200から出力される出力信号を受けて、制御装置100内で処理可能なデータ形式に変換し、バス106を介してCPU110又はRAM104へ転送する。出力処理回路114はCPU110からバス106を介して送られた指令データに従って、賞品球払出装置210に賞品球の払い出しを実行するための払出信号を送る。
なお、上記各構成要素は、いずれもバス106に互いに結合されている。
【0008】
次に、電圧監視回路150の構成について説明する。電圧監視回路150において、駆動系電源E2は直列に接続された抵抗R10と抵抗R12を通じてアースに接続されている。この抵抗R10と抵抗R12の抵抗値は、駆動系電源E2が正常の電源電圧(例えば、12〔V〕)であるときに、抵抗R12の両端にかかる電圧がスレショルド電圧に達するように定められる。そして、抵抗R10と抵抗R12の間の接続点P1が入力処理回路112に接続され、抵抗R12の両端にかかる電圧が検出信号として入力処理回路112に入力される。
【0009】
さらに、近接スイッチ200の接続構成について説明する。駆動系電源E2は近接スイッチ200の一端に接続されており、この近接スイッチ200の他端は直列に接続された抵抗R16と抵抗R18を通じてアースに接続されている。抵抗R16と抵抗R18の間の接続点は、抵抗R14を通じて入力処理回路112に接続されている。さらに、抵抗R14と入力処理回路112の接続点にはコンデンサCの一端が接続され、コンデンサCの他端はアースに接続されている。
なお、抵抗R16と抵抗R18は分圧回路を構成し、その抵抗値は駆動系電源E2が正常の電源電圧であるときに、抵抗R18の両端にかかる電圧がスレショルド電圧に達するように定められる。また、抵抗R14とコンデンサCは積分回路を構成し、近接スイッチ200にパチンコ球が通過する際に発生するパルス信号を、出力信号として入力処理回路112で検出できるように信号波形を整形する。
【0010】
次に、上記の構成において本発明を実行するための処理手順について、図3を参照しつつ説明する。ここで、図3は本発明を実施するための処理手順を示すフローチャートであって、入力手段30を具体化した処理である。また、このフローチャートは、図2に示す制御装置100においてROM102に格納された誤検出防止プログラムをCPU110が実行することによって実現され、一定期間(例えば、1ミリ秒)ごとに実行される。
なお、このフローチャートでは説明を簡単にするために、パチンコ球が入賞装置に入賞し、図2に示す近接スイッチ200がこの入賞を検出して賞品球を払い出す処理について説明する。また、電圧監視回路150から出力される検出信号と近接スイッチ200から出力される出力信号は、ともに負論理に従ってローレベル(例えば、0〔V〕)である場合を「オン」とし、ハイレベル(例えば、5〔V〕または3.3〔V〕)である場合を「オフ」とする。
【0011】
まず、検出信号がオンか否かを判別する(ステップS10)。もし、検出信号がオン(YES)、すなわち電圧低下信号であるならば本処理手順を終了する。一方、ステップS10において検出信号がオフ(NO)ならば、出力信号がオンか否かを判別する(ステップS12)。もし、出力信号がオフ(NO)ならば本処理手順を終了し、出力信号がオン(YES)ならば賞品球の払い出しを行う(ステップS14)。こうして、パチンコ球が入賞装置に入賞するごとに、所定数の賞品球が払い出される。
【0012】
上記のフローチャートを実行した場合における信号等の時系列的な変化を示すタイムチャートを図4に示す。
図4において、制御系電源E1については、基準電圧を「V1(例えば、5〔V〕または3.3〔V〕)」とし、スレショルド電圧を「V3」とする。また、駆動系電源E2については、基準電圧を「V2(例えば、12〔V〕)」とし、所定の電圧を「V4」とする。さらに、上記の検出信号と出力信号については、ローレベルを「L」で示し、ハイレベルを「H」で示す。
【0013】
上記の処理手順を実施した場合において、制御系電源E1の電圧300と駆動系電源E2の電圧302が何らかの原因によって、時刻t10で基準電圧V1,V2から下がり始め、時刻t16で元に戻っている。この間、制御系電源E1の電圧300はスレショルド電圧V3より越えているが、駆動系電源E2の電圧302は時刻t12から時刻t14までの間に所定の電圧V4を下回っている。
このため、駆動系電源E2の電圧302が所定の電圧V4よりも下回り、時刻t12にハイレベルからローレベルになる。また、駆動系電源E2の電圧302が所定の電圧V4に回復する時刻t14にローレベルからハイレベルに戻る。同様に、検出信号も時刻t12にハイレベルからローレベルになり、時刻t14にローレベルからハイレベルに戻るので、この間の出力信号は無視される。
【0014】
なお、時刻t18から時刻t20までの間の出力信号は、ローレベルになっている。これは、パチンコ球が入賞装置に入賞し、近接スイッチ200がこの入賞を検出したことを示す。このときには、制御系電源E1の電圧300と駆動系電源E2の電圧302がともに正常であるので、検出信号はオフのままであり、この間の出力信号は有効に処理される。こうして、入賞装置へのパチンコ球の入賞に対する賞品球の払い出しが行われる。
【0015】
したがって、駆動系電源E2の電圧が所定の電圧を満たさない場合には、電圧監視回路150から出力される検出信号によって近接スイッチ200から出力される出力信号が無視される。このため、誤った出力信号によるパチンコ機の誤作動を防止することができる。
また、電圧監視回路150は二つ抵抗R10,R12のみで構成したので、回路構成は非常に簡単であり、本発明を実施するために必要なコストを最小限に抑えることができる。なお、抵抗R10に代えて、ツェナダイオード(zener diode )D10を適用しても、上記実施例と同様の効果を得ることができる。
【0016】
次に、本発明における他の構成(電圧監視回路150の他の構成)について説明する。図5と図6は電圧監視回路の他の構成を示す図であって、図5にはトランジスタを中心に構成した回路を、図6にはオペアンプを中心に構成した回路をそれぞれ示す。
【0017】
まず、図5に示す回路について説明する。図中、「I/F」は図2に示す入力処理回路112に接続することを意味し、「SW」は近接スイッチ200に接続することを意味する。なお、図2と同一の要素には同一番号を付し、説明を省略する。図5(A)には、NPN型トランジスタを使用した場合の回路構成を示す。制御系電源E1は抵抗R20を通じてトランジスタQ20のコレクタ端子に接続され、トランジスタQ20のエミッタ端子はアースに接続されている。また、接続点P1はトランジスタQ20のベース端子に接続され、トランジスタQ20のコレクタ端子が入力処理回路112に接続されている。この回路構成において、通常の場合は、接続点P1における電圧VP1がトランジスタQ20のベース・エミッタ間電圧VBEよりも高くなり、出力される検出信号はオフ(ローレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1がトランジスタQ20のベース・エミッタ間電圧VBEよりも低くなり、出力される検出信号はオン(ハイレベル,電圧低下信号)になる。
【0018】
図5(B)には、PNP型トランジスタを使用した場合の回路構成を示す。制御系電源E1はトランジスタQ30のエミッタ端子に接続され、トランジスタQ30のコレクタ端子は抵抗R30を通じてアースに接続されている。また、接続点P1はトランジスタQ30のベース端子に接続され、トランジスタQ30のコレクタ端子が入力処理回路112に接続されている。この回路構成において、通常の場合は、接続点P1における電圧VP1が制御系電源E1の電圧からトランジスタQ30のベース・エミッタ間電圧VBEを減じた値よりも高くなり、出力される検出信号はオフ(ローレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1が制御系電源E1の電圧からトランジスタQ30のベース・エミッタ間電圧VBEを減じた値よりも低くなり、出力される検出信号はオン(ハイレベル,電圧低下信号)になる。
【0019】
図5(C)には、NPN型とPNP型のトランジスタを一個ずつ使用した場合の回路構成を示す。制御系電源E1は抵抗R40を通じてトランジスタQ40のエミッタ端子に接続され、トランジスタQ40のコレクタ端子は抵抗R46を通じてアースに接続されている。同様に、並列して制御系電源E1は抵抗R42を通じてトランジスタQ42のコレクタ端子に接続され、トランジスタQ42のエミッタ端子はツェナダイオードD40のカソード側端子に接続され、ツェナダイオードD40のアノード側端子はアースに接続されている。さらに、並列して制御系電源E1は抵抗R44を通じてツェナダイオードD40のカソード側端子に接続されている。なお、接続点P1はトランジスタQ42のベース端子に接続され、抵抗R42とトランジスタQ42のコレクタ端子の間の接続点はトランジスタQ40のベース端子に接続されている。そして、トランジスタQ40のコレクタ端子が入力処理回路112に接続されている。この回路構成において、通常の場合は、接続点P1における電圧VP1がツェナダイオードD40にかかる電圧VZよりも高くなり、出力される検出信号はオフ(ローレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1がツェナダイオードD40にかかる電圧VZよりも低くなり、出力される検出信号はオン(ハイレベル,電圧低下信号)になる。
【0020】
図5(D)には、PNP型トランジスタを二個使用した場合の回路構成を示す。制御系電源E1は、直列に接続された抵抗R60と抵抗R64を通じてアースに接続されている。同様に、並列して制御系電源E1は抵抗R62を通じてトランジスタQ60のエミッタ端子に接続され、トランジスタQ60のコレクタ端子は抵抗R66を通じてアースに接続されている。さらに、抵抗R62とトランジスタQ60のエミッタ端子の間の接続点はトランジスタQ62のエミッタ端子に接続され、トランジスタQ62のコレクタ端子はアースに接続されている。なお、接続点P1はトランジスタQ62のベース端子に接続され、抵抗R60と抵抗R64の間の接続点P60はトランジスタQ60のベース端子に接続されている。そして、トランジスタQ60のコレクタ端子が入力処理回路112に接続されている。この回路構成において、通常の場合は、接続点P1における電圧VP1が接続点P60における電圧VP60よりも高くなり、出力される検出信号はオフ(ハイレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1が接続点P60における電圧VP60よりも低くなり、出力される検出信号はオン(ローレベル,電圧低下信号)になる。
【0021】
次に、図6に示す回路について説明する。図5と同様に、「I/F」は図2に示す入力処理回路112に接続することを意味し、「SW」は近接スイッチ200に接続することを意味する。なお、図2と同一の要素には同一番号を付し、説明を省略する。図6(A)には、制御系電源E1の電圧を基準にした場合の回路構成を示す。制御系電源E1はオペアンプOP1の逆相入力端子(−)に接続され、接続点P1はオペアンプOP1の正相入力端子(+)に接続されている。そして、オペアンプOPの出力端子は入力処理回路112に接続されている。この回路構成において、通常の場合は、接続点P1における電圧VP1が制御系電源E1の電圧V1よりも高くなり、出力される検出信号はオフ(ハイレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1が制御系電源E1の電圧V1よりも低くなり、出力される検出信号はオン(ローレベル,電圧低下信号)になる。
【0022】
図6(B)には、制御系電源E1の電圧より低い電圧を基準にした場合の回路構成を示す。制御系電源E1は、直列に接続された抵抗R70と抵抗R72を通じてアースに接続されている。この抵抗R70と抵抗R72の間の接続点P70はオペアンプOP1の逆相入力端子(−)に接続され、接続点P1はオペアンプOP1の正相入力端子(+)に接続されている。そして、オペアンプOPの出力端子は入力処理回路112に接続されている。 この回路構成において、通常の場合は、接続点P1における電圧VP1が接続点P70における電圧VP70よりも高くなり、出力される検出信号はオフ(ハイレベル)になる。一方、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P1における電圧VP1が接続点P70における電圧VP70よりも低くなり、出力される検出信号はオン(ローレベル,電圧低下信号)になる。
【0023】
パチンコ機に最適な上記の六つの回路構成のいずれかを適用しても、駆動系電源E2の電圧が所定の電圧を満たさない場合には、電圧低下信号(オンの状態の検出信号)を入力処理回路112へ出力するので、その間に近接スイッチ200から出力される出力信号は無視される。このため、誤った出力信号によるパチンコ機の誤作動を防止することができる。また、これらの回路構成では、入力処理回路112へ出力する検出信号のレベルはハイレベルかローレベルかがはっきりしているので、入力処理回路112での誤検出が防止できる。
【0024】
なお、上記の実施例に代えて、図7に示すように、入力処理回路112に出力信号を入力させる前に異常を検出する構成としてもよい。図7は信号の誤検出防止装置の他の構成を示すブロック図であって、本発明を実施するために必要な最小限の構成を示す。なお、図2と同一の要素には同一番号を付し、説明を省略する。
ここで、図2と異なる点は、抵抗R100、NPN型のトランジスタQ100および入力手段30に対応する論理和回路220をさらに設けたことであり、次のような構成である。すなわち、制御系電源E1は、直列に接続された抵抗R100を通じてトランジスタQ100のコレクタ端子に接続され、トランジスタQ100のエミッタ端子はアースに接続されている。また、接続点P1はトランジスタQ100のベース端子に接続されている。さらに、抵抗R100とトランジスタQ100のコレクタ端子の間の接続点P10と、抵抗R14とコンデンサCの間の接続点P12がは論理和回路220の入力側端子に接続されている。そして、論理和回路220の出力側端子は入力処理回路112に接続されている。なお、入力処理回路112は論理和回路220から出力される検出信号を受けて、制御装置100内で処理可能なデータ形式に変換し、バス106を介してCPU110又はRAM104へ転送する処理を行う。
【0025】
この構成において、論理和回路220の入力(接続点P10と接続点P12)と出力(OUT,入力処理回路112の入力)の関係を示す真理値表400は図8に示すようになる。なお、真理値表400において、図4と同様にローレベルを「L」で示し、ハイレベルを「H」で示す。
真理値表400から明らかなように、駆動系電源E2の電圧が所定の電圧を満たさない場合には、接続点P10と接続点P12はともにローレベル(L)になるが、このときの出力はハイレベル(H)である。この場合、駆動系電源E2の電圧が所定の電圧を満たす場合の検出信号と同一のレベルと同じ、すなわち検出信号はオフであるので、パチンコ機は誤動作しない。なお、他の場合では、接続点P12の信号がそのまま入力処理回路112に入力されるので、通常の処理を行うことができる。
したがって、上記の構成では図3に示すような処理が不要になるので、パチンコ機処理の処理速度を向上させることができる。
【0026】
以上では信号の誤検出防止装置の一実施例について説明したが、この信号の誤検出防止装置におけるその他の部分の構造、形状、大きさ、材質、個数、配置および動作条件等についても、本実施例に限定されるものでない。
例えば、信号出力手段10として近接スイッチ200を適用したが、パチンコ球やコイン等の物体の通過を検出するために使用される接点スイッチ等のような他の検出スイッチにも適用することができる。
同様に、遊技場の全パチンコ機を管理する管理コンピュータや他のパチンコ機内の制御コンピュータとの間で通信データを送受信する場合においても、その通信線に管理コンピュータや制御コンピュータの電源電圧を通知する線を設けることにより、送受信されたデータを処理する場合にも適用することができる。
これらの場合でも、上記の実施例と同様の効果を得ることができる。
【0027】
【発明の効果】
本発明によれば、制御装置は、遊技中、電圧低下信号を受けている間は出力信号を無効化し、電圧低下信号を受けなくなると出力信号を有効化するように制御するので、誤った出力信号によるパチンコ機の誤作動が防止される。
特に、従来のように入賞装置にパチンコ球が入賞していないにもかかわらず、電圧異常のために賞品球払出装置が起動し、賞品球が払い出される不具合が防止される。
【図面の簡単な説明】
【図1】本発明の信号の誤検出防止装置の構成を示す概念図である。
【図2】信号の誤検出防止装置の構成を示すブロック図である。
【図3】本発明を実施するための処理手順を示すフローチャートである。
【図4】信号等の時系列的な変化を示すタイムチャートである。
【図5】電圧監視回路の他の構成を示す図である。
【図6】電圧監視回路の他の構成を示す図である。
【図7】信号の誤検出防止装置の他の構成を示すブロック図である。
【図8】論理和回路の入力と出力の関係を示す真理値表である。
【符号の説明】
10 信号出力手段
20 電圧監視手段
30 入力手段
Claims (1)
- パチンコ球を検出して信号を出力する検出スイッチと、
一定の電圧を前記検出スイッチに供給する駆動系電源と、
前記駆動系電源によって供給される電圧を監視し、この監視電圧が前記検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たない場合には電圧低下信号を出力する電圧監視手段と、
前記検出スイッチから出力される出力信号と、前記電圧監視手段から出力される前記電圧低下信号とを受ける制御装置と、
前記駆動系電源によって供給される電圧よりも低い電圧を前記制御装置に供給する制御系電源とを備え、
前記制御装置は、遊技中、前記電圧低下信号を受けている間は前記出力信号を無効化し、前記電圧低下信号を受けなくなると前記出力信号を有効化するように制御する構成としたことを特徴とするパチンコ機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14482894A JP3951311B2 (ja) | 1994-06-27 | 1994-06-27 | パチンコ機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14482894A JP3951311B2 (ja) | 1994-06-27 | 1994-06-27 | パチンコ機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08798A JPH08798A (ja) | 1996-01-09 |
JP3951311B2 true JP3951311B2 (ja) | 2007-08-01 |
Family
ID=15371397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14482894A Expired - Fee Related JP3951311B2 (ja) | 1994-06-27 | 1994-06-27 | パチンコ機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3951311B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002210095A (ja) * | 2001-01-23 | 2002-07-30 | Konami Parlor Entertainment Kk | 電源断処理装置および電源断処理方法 |
JP4572926B2 (ja) * | 2007-10-31 | 2010-11-04 | 株式会社三洋物産 | 遊技機 |
JP2013248461A (ja) * | 2013-07-31 | 2013-12-12 | Daito Giken:Kk | 遊技台 |
-
1994
- 1994-06-27 JP JP14482894A patent/JP3951311B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08798A (ja) | 1996-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5193887A (en) | Circuit configuration for an anti-lock-controlled brake system | |
JP3951311B2 (ja) | パチンコ機 | |
US4685053A (en) | Programmable controller with fault detection | |
US6003140A (en) | Method and device for monitoring an electronic computing unit | |
EP0545001A2 (en) | Failure detection in a redundant duplex system | |
KR20030013890A (ko) | 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로 | |
US5772205A (en) | System to detect inoperative switches in an amusement device | |
JPH01234010A (ja) | 負荷制御装置 | |
JP2005058498A (ja) | 遊技機の球センサ装置 | |
US4185277A (en) | Trip alarm circuit | |
US20030093725A1 (en) | Method and circuit for monitoring microcomputer for onboard electronic control device | |
JPH0142054Y2 (ja) | ||
KR100248274B1 (ko) | 485통신 ic 응용시스템의 자기진단 및 시스템 보호장치 및 그제어방법 | |
JP2683913B2 (ja) | パチンコ機の管理装置 | |
US6807514B2 (en) | Apparatus for monitoring the proper operation of components of an electrical system carrying out the same or mutually corresponding actions | |
US4680541A (en) | Meter drive inhibit circuit | |
JP2502012B2 (ja) | スイッチ状態検出装置 | |
KR100244804B1 (ko) | 다수의센서입/출력을위한다중입/출력처리장치 | |
KR950001258Y1 (ko) | 병렬 인터페이스 전원감지회로 | |
JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
JP3153151B2 (ja) | 負荷回路を用いた携帯情報端末のリセット制御回路 | |
JPH0736320A (ja) | 負荷異常検出装置 | |
JP2005318357A (ja) | インタフェイス回路およびインタフェイス方法 | |
SU1691819A1 (ru) | Устройство дл диагностировани радиоэлектронных объектов | |
JPH05322713A (ja) | 駆動回路の異常検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |