JP3947004B2 - リカバリ保護を有するサイリスタ装置 - Google Patents
リカバリ保護を有するサイリスタ装置 Download PDFInfo
- Publication number
- JP3947004B2 JP3947004B2 JP2001529079A JP2001529079A JP3947004B2 JP 3947004 B2 JP3947004 B2 JP 3947004B2 JP 2001529079 A JP2001529079 A JP 2001529079A JP 2001529079 A JP2001529079 A JP 2001529079A JP 3947004 B2 JP3947004 B2 JP 3947004B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- anode
- resistance
- cathode
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 230000036962 time dependent Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Description
【０００１】
本発明は、請求項１の上位概念に記載されたサイリスタ装置に関し、ここでこのサイリスタ装置は、
− カソードおよびアノードを有する少なくとも１つの主サイリスタと、
− カソードおよびアノードとを有する少なくとも１つの補助サイリスタと、
− 上記の補助サイリスタのカソードと、主サイリスタのカソードとを電気的に相互に接続しかつ０とは異なるオーム抵抗を定める抵抗装置と、
− 上記の補助サイリスタのアノードと、主サイリスタのアノードとを電気的に相互に接続するアノード接続部と、
− 補助サイリスタと抵抗装置とを介して上記の主サイリスタをオーバーヘッド点弧する点弧装置とを有する。
【０００２】
上記の形式のサイリスタ装置は、ＥＰ０３０１７６１Ｂ１から公知である。この公知の装置では、カソードおよびアノードを有する主サイリスタと、カソードおよびアノードを有する補助サイリスタと、抵抗装置と、短絡の形態のアノード接続部と、点弧装置とが、半導体材料からなる共通の基体に集積されている。
【０００３】
上記の抵抗装置はオーム抵抗からなる。この抵抗は、補助サイリスタと主サイリスタとの間の電流制限に使用される。
【０００４】
上記の点弧装置は電気的な点弧装置であり、この点弧装置と補助サイリスタとの間にも同様にオーム抵抗が配置されており、これも電流制限に使用される。
【０００５】
ＪＰ−Ａ−５９１４１２６９にも冒頭に述べた形式のサイリスタ装置が記載されており、ここではカソードおよびアノードを有する主サイリスタと、カソードおよびアノードを有する補助サイリスタと、抵抗装置と、アノード接続部と、点弧装置とが、半導体材料からなる共通の基体に集積されている。
【０００６】
この公知の装置の抵抗装置はただ１つの抵抗からなり、また点弧装置は電気的な点弧装置である。
【０００７】
この公知の装置では補助サイリスタの動作時間が主サイリスタの動作時間よりも長いという事実に基づいて、補助サイリスタの順方向電圧により、抵抗における電圧降下が補償され、またこの補助サイリスタでは、主サイリスタにおけるのと同じまたはそれよりも大きな電流密度を有する電流も流れる。例えばこの事実に基づいて一方ではこの補助サイリスタにより、跳躍的移行に対する配慮がなされ、他方では跳躍的移行時の電流集中による破壊が阻止される。
【０００８】
H. -J. Schulze, M. Ruff, B. Baur, F. Pfirsch, H. Kazba, U. Kellner, P. Voss: "Light Triggered 8 kV Thyristor with a New Type of Integrated Breakover Diode", Proceeding of PCIM, Maui, １９９６年、第４６５〜４７２頁から、半導体材料からなる基体に集積された主サイリスタを光ビームによって点弧する光点弧装置が公知であり、ここではこの点弧装置および補助サイリスタは、半導体材料からなる基体に集積されている。
【０００９】
本発明の課題は、良好なリカバリ保護を有するサイリスタ装置を提供することである。ここでリカバリ保護とは一般的につぎのものに対する保護のことである。すなわち、サイリスタのリカバリタイム中の回避不能な電圧上昇によって、このサイリスタが制御不能に点弧してしまい、これによって破壊され得ることに対する保護のことである（これについてはＤＥ１９６５０７６２Ａ１を参照されたい）。
【００１０】
この課題は、請求項１の特徴部分に記載された特徴的構成を有するサイリスタ装置によって解決される。
【００１１】
この解決手段で重要であるのは、抵抗装置によって時間に依存するオーム抵抗が定められ、これによって主サイリスタのターンオンフェーズ中にこの抵抗の抵抗値を大きくして、前記の補助サイリスタの電流が効果的に制限されるようにし、また主サイリスタの通流フェーズ中に抵抗値を小さくして、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまるようにすることである。
【００１２】
この解決手段は、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまるべきであるという知識に基づくものである。補助サイリスタを過剰に高いターンオン負荷から保護するためには保護抵抗が必要である。例えば集積化された光点弧装置によって補助サイリスタが利用されて、主サイリスタの制御されたオーバーヘッド点弧が行われる場合、保護抵抗が必要である。しかしながら大きすぎる保護抵抗、例えば５０Ωよりも大きな値を有する抵抗によって阻止されてしまうのは、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまることであり、ひいては例えばリカバリ保護の組み込みが阻止されてしまう可能性がある。
【００１３】
リカバリ保護に利用可能な、保護抵抗の最大許容値は、通例５０Ωよりも小さくなければならないことは実証可能である。
【００１４】
この一方で阻止しなければならないのは、補助サイリスタが、主サイリスタのターンオン中の過大な電流によって破壊されることである。これは５０Ωよりも大きな値の保護抵抗によって達成され、ここでもリカバリ保護の組み込みが阻止されるおそれがある。
【００１５】
この抵抗を、時間に依存する抵抗値を有する抵抗装置によって置き換える場合、すなわち、このサイリスタ装置のターンオンの始めに補助サイリスタの電流を効果的に制限し、かつ同時に主サイリスタの通流フェーズ中にこの抵抗装置の抵抗値が小さくなるように構成したおよび／またはこのように制御される抵抗装置によって置き換える場合、補助サイリスタをターンオン時に保護することも、これが主サイリスタの通流フェーズ中に導通状態にとどまることも可能であり、ひいてはリカバリ保護の組み込みが可能である。
【００１６】
この抵抗装置は、例えばオーム抵抗とすることができ、ここでその抵抗値は制御によって変更可能であり、制御が行われて抵抗値が主サイリスタのターンオンフェーズ中に比較的大きくかつ主サイリスタの通流フェーズ中に比較的小さいようにされる。
【００１７】
有利にはこの抵抗装置を構成して、抵抗がそれ自体で比較的大きな値から比較的小さい値に減少するようにする。
【００１８】
このような抵抗装置の有利な実施形態は、実質的に固定の値のオーム抵抗と、インダクタンスおよび／またはキャパシタンスとを有する。オーム抵抗、インダクタンスおよび／またはキャパシタンスからなる組み合わせをつぎのように選択するだけでよい。すなわち、ターンオン過程のはじめに抵抗装置の抵抗値が大きいが、その後所定のより小さな値に減少するように選択するだけでよい。
【００１９】
このような構成の有利な実施形態は請求項４〜７に記載されている。
【００２０】
本発明のサイリスタ装置の有利な実施形態では、カソードおよびアノードを有する主サイリスタ、カソードおよびアノードを有する補助サイリスタ、抵抗装置、アノード接続部および点弧装置は、半導体材料からなる共通の基体に集積される。
【００２１】
この実施形態において有利には抵抗装置が、集積されたインダクタンスを有し、ここでこれは半導体材料からなる基体に構成された、導電性材料からなるスパイラルの形態のインダクタンスである。
【００２２】
本発明のサイリスタ装置の別の有利な実施形態では、カソードおよびアノードを有する主サイリスタは、半導体材料からなる基体に集積され、またカソードおよびアノードを有する補助サイリスタは、半導体材料からなる別の基体に集積される。補助サイリスタが主サイリスタの外部にあるこの実施形態の利点は、抵抗装置を構成する際に、例えばオーム抵抗、インダクタンスおよび／またはキャパシタンスからなる組み合わせを有する抵抗装置を構成する際に格段に自由であることである。ここでは、例えばインダクタンスを構成する際に極めて大きな自由が得られる。
【００２３】
本発明のサイリスタ装置では点弧装置は有利には光点弧装置であり、これは補助サイリスタの、半導体材料からなる基体に集積される。この場合に主サイリスタと補助サイリスタとが、半導体材料からなる共通の基体に集積されていると、光学式に点弧可能な主サイリスタが得られる。これに対して補助サイリスタが外部に実現されておりかつ外部の抵抗装置を介して主サイリスタと接続されている場合、大体において電気的に点弧可能な主サイリスタが得られる。
【００２４】
本発明を以下、図面に基づき例示的に詳しく説明する。ここで、
図１は、本発明のサイリスタ装置の第１実施例を示しており、
図２は、第１実施例の変形実施例を示しており、
図３は、本発明のサイリスタ装置の第２実施例を示しており、
図４は、第２実施例の変形実施例を示しており、
図５は、スパイラルの形態の導電性材料からなるインダクタンスの平面図を示している。
【００２５】
図面は、概略図であり縮尺は正しくない。
【００２６】
図１〜４に示した本発明のサイリスタ装置の実施例では、主サイリスタは一般的に参照符号１で、補助サイリスタは一般的に参照符号２で、抵抗装置は一般的に参照符号３で、また点弧装置は一般的に参照符号４で示されている。
【００２７】
主サイリスタ１は、種々にドーピングされた半導体材料、例えばシリコンからなる基体１０と、カソードとして使用される電極１１と、アノードとして使用される電極１２とを有する。
【００２８】
カソード１１およびアノード１２は、基体１０の互いに反対の表面領域１０１ないしは１０２にそれぞれ形成されている。
【００２９】
基体１０は、カソード１１とアノード１２との間に、主サイリスタ１のカソード側のエミッタとして使用される、ｎドーピングされた半導体材料からなる領域１１０を有し、これはカソード１１の領域において基体１０の表面領域１０１に隣接する。
【００３０】
カソード側のエミッタ１１０には、主サイリスタ１のカソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体１０の領域１２０が隣接しており、これはカソード側のエミッタ１１０と共にｎｐ接合部１１２を構成する。
【００３１】
カソード側のベース１２０には、主サイリスタ１のアノード側のベースとして使用される、ｎ-ドーピングされた半導体材料からなる、基体１０の領域１３０が隣接しており、これはカソード側のベース１２０と共にｐｎ接続部１２３を構成する。
【００３２】
アノード側のベース１３０には、主サイリスタ１のアノード側のエミッタとして使用される、ｐ＋ドーピングされた半導体材料からなる、基体１０の領域１４０が隣接している。領域１４０は、一方ではアノード側のベース１２０と共にｐｎ接合部１３４を構成しており、他方ではアノード１２の領域において基体１０の表面区画１０２に隣接する。
【００３３】
図１〜３の実施例では補助サイリスタ２は、例えば、主サイリスタ１の基体１０からは離れた、種々にドーピングされた半導体材料、例えば同様にシリコンからなる別の基体２０と、カソードとして使用される電極２１と、アノードとして使用される電極２２とを有する。
【００３４】
補助サイリスタ２のカソード２１およびアノード２２は、基体２０の互いに反対の表面領域２０１ないしは２０２にそれぞれ形成されている。
【００３５】
基体２０は、カソード２１とアノード２２との間に補助サイリスタ２のカソード側のエミッタとして使用される、ｎドーピングされた半導体材料からなる領域２１０を有し、これはカソード２１の領域において基体２０の表面領域２０１に隣接する。
【００３６】
補助サイリスタ２のカソード側のエミッタ２１０には、補助サイリスタ２のカソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体２０の領域２２０が隣接しており、これはカソード側のエミッタ２１０と共にｎｐ接合部２１２を構成する。
【００３７】
カソード側のベース２２０には、補助サイリスタ２のアノード側のベースとして使用される、ｎ-ドーピングされた半導体材料からなる、基体２０の領域２３０が隣接しており、これはカソード側のベース２２０と共にｐｎ接続部２２３を構成する。
【００３８】
アノード側のベース２３０には、補助サイリスタ２のアノード側のエミッタとして使用される、ｐ＋ドーピングされた半導体材料からなる、基体２０の領域２４０が隣接する。領域２４０は、一方ではアノード側のベース２２０と共にｎｐ接合部２３４を構成し、他方ではアノード２２の領域において補助サイリスタ２の基体２０の表面区画２０２に隣接する。
【００３９】
図１，２および４の実施例は電気的なアノード接続部５を有しており、これは補助サイリスタ２のアノード２２と、主サイリスタ１のアノード１２とを電気的に相互に接続しかつ短絡の形態で構成されている。
【００４０】
図４の実施例と図１〜３の実施例との違いは、カソード１１およびアノード１２を有する主サイリスタ１と、カソード２１およびアノード２２を有する補助サイリスタ２とが、半導体材料からなる共通の基体、例えば主サイリスタ１の基体１０に集積されていることである。
【００４１】
補助サイリスタ２のカソード２１は、主サイリスタ１のカソード１１と同様ではあるが、中間空間１１１によって分離されて基体１０の表面領域１０１に形成されており、補助サイリスタ２のアノード２２は、主サイリスタ１のアノード１２と同様に基体１０の表面領域１０２に形成される。補助サイリスタ２のカソード側のエミッタは、ｎドーピングされた半導体材料からなる、基体１０の領域２１０によって形成される。
【００４２】
この領域２１０は、カソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体１０の領域１２０に配置されており、領域１２０と共にｎｐ接合部２１２を構成し、かつ補助サイリスタ２のカソード２１の領域において基体１０の表面領域１０１に隣接する。
【００４３】
この実施例において、種々にドーピングされた半導体材料からなる基体１０は、その他の点では補助サイリスタ２の領域においても、主サイリスタ１の領域においても共に同じに、したがって図１〜３の実施例と同じに形成されている。
【００４４】
補助サイリスタ２のアノード２２，主サイリスタ１のアノード１２および短絡の形態のアノード接続部５は、図４の実施例においてただ１つの電極１２′によって実現されており、これは基体１０の表面区画１０２に形成されている。
【００４５】
すべての実施例において抵抗装置３が設けられており、これは補助サイリスタ２のカソード２１と、主サイリスタのカソード１１とを電気的に相互に接続しかつ０とは異なるオーム抵抗を定める。
【００４６】
本発明では抵抗装置３を構成して、これが、時間に依存するオーム抵抗を定めて、この抵抗が主サイリスタ１のターンオンフェーズ中に比較的大きな値を有し、また主サイリスタ１の通流フェーズ中に比較的小さな値を有するようにする。
【００４７】
さらにすべての実施例において抵抗装置３を構成して、抵抗がそれ自体で比較的大きな値から比較的小さな値に減少するようにする。ここでこれは、実質的に固定の値のオーム抵抗と、インダクタンスおよび／またはキャパシタンスとからなる組み合わせを用いることによって達成される。
【００４８】
図１の実施形態において抵抗装置３は、参照符号３１で示した、実質的に固定の値のオーム抵抗と、参照符号３２で示したインダクタンスおよび／またはキャパシタンスとからなる直列回路を有する。
【００４９】
図２の実施例は図１の実施例の変形例であり、図１の実施例とはアノード接続部５の特殊な構成だけが異なり、これは参照符号５２で示したインダクタンスおよび／またはキャパシタンスと、並列回路とから構成される直列回路を有し、ここでこの並列回路は、参照符号５１によって示したオーム抵抗と、参照符号５３によって示した別のインダクタンスおよび／またはキャパシタンスとからなる。
【００５０】
図３の実施例では、抵抗装置３は、参照符号３１によって示した実質的に固定の値のオーム抵抗と、参照符号３２によって示したインダクタンスおよび／またはキャパシタンスとからなる並列回路を有する。
【００５１】
図４の実施例においても抵抗装置３は、参照符号３１によって示した実質的に固定の値のオーム抵抗と、参照符号３２によって示したインダクタンスおよび／またはキャパシタンスとからなる並列回路を有する。この実施例では、抵抗装置３は、半導体材料からなる共通の基体１０に、例えば基体１０の表面領域１０１の中間空間１１１に集積される。
【００５２】
オーム抵抗３１と、インダクタンスおよび／またはキャパシタンス３２とからなる図示の例示的な組み合わせの代わりに、別の組み合わせを使用することも可能である。同じことが図２の例のアノード接続部５に対して当てはまる。
【００５３】
図１〜３において参照符号６は、主サイリスタ１のカソード１１とアノード１２との間に電圧Ｖを形成する装置を示している。
【００５４】
図１〜４の実施例の特別な構成において抵抗装置３は、オーム抵抗３１と、キャパシタンスのないインダクタンス３２だけとからなる組み合わせを有する。
【００５５】
この実施形態において殊に重要であるのは、インダクタンス３２，５２または５３を十分に大きく設計して、主サイリスタ１のターンオンフェーズのはじめにに電流上昇が効果的に制限されるようにすることである。抵抗３１または５１の抵抗値が１０Ω〜２００Ωの範囲にあるのに対して、インダクタンス３２，５２または５３の値は１０μＨから数ｍＨの範囲になければならない。並列の抵抗のない直列のインダクタンス３２において、直列のインダクタンス３２の１００μＨまたは１ｍＨの値において補助サイリスタ２の温度上昇がインダクタンスがない場合（インダクタンス値＝０）よりも格段に低いことが示された。このことから結論付けられるのは、１ｍＨのオーダのインダクタンスによって補助サイリスタ２が効果的に保護されることである。抵抗３２においても、インダクタンス３２においても極めて短時間だけ電力が消費されるため、このことから生じる熱も簡単に制御することができる。
【００５６】
半導体材料からなる基体にインダクタンスを直接集積するためには、これを、導電性材料からなるスパイラルの形態でデポジットすることができ、ここでこのスパイラルは半導体材料からなる基体に形成される。図５にはこのようなスパイラルが、平面図で例示的に示されておりかつ参照符号７が付されている。これは導電性材料からなるストリップ７０からなり、これは例えば半導体材料からなる基体１０の表面領域１０１にスパイラル状に巻かれて構成されている。例えばこのようなスパイラル７は集積された抵抗を介して設けることができる。
【００５７】
補助サイリスタ２と抵抗装置３とを介して主サイリスタ１をオーバーヘッド点弧する点弧装置４は有利には光点弧装置であり、これは補助サイリスタ２２の、半導体材料からなる基体２０または１０に集積される。上記の刊行物Proceedings of PCIMに記載された光点弧装置はこのために有利である。
【００５８】
図４の実施例では抵抗装置３、アノード接続部５および光点弧装置４を、半導体材料からなる基体１０に共通に集積可能である。
【図面の簡単な説明】
【図１】 本発明のサイリスタ装置の第１実施例を示す図である。
【図２】 第１実施例の変形実施例を示す図である。
【図３】 本発明のサイリスタ装置の第２実施例を示す図である。
【図４】 第２実施例の変形実施例を示す図である。
【図５】 スパイラルの形態の導電性材料からなるインダクタンスの平面図である。
本発明は、請求項１の上位概念に記載されたサイリスタ装置に関し、ここでこのサイリスタ装置は、
− カソードおよびアノードを有する少なくとも１つの主サイリスタと、
− カソードおよびアノードとを有する少なくとも１つの補助サイリスタと、
− 上記の補助サイリスタのカソードと、主サイリスタのカソードとを電気的に相互に接続しかつ０とは異なるオーム抵抗を定める抵抗装置と、
− 上記の補助サイリスタのアノードと、主サイリスタのアノードとを電気的に相互に接続するアノード接続部と、
− 補助サイリスタと抵抗装置とを介して上記の主サイリスタをオーバーヘッド点弧する点弧装置とを有する。
【０００２】
上記の形式のサイリスタ装置は、ＥＰ０３０１７６１Ｂ１から公知である。この公知の装置では、カソードおよびアノードを有する主サイリスタと、カソードおよびアノードを有する補助サイリスタと、抵抗装置と、短絡の形態のアノード接続部と、点弧装置とが、半導体材料からなる共通の基体に集積されている。
【０００３】
上記の抵抗装置はオーム抵抗からなる。この抵抗は、補助サイリスタと主サイリスタとの間の電流制限に使用される。
【０００４】
上記の点弧装置は電気的な点弧装置であり、この点弧装置と補助サイリスタとの間にも同様にオーム抵抗が配置されており、これも電流制限に使用される。
【０００５】
ＪＰ−Ａ−５９１４１２６９にも冒頭に述べた形式のサイリスタ装置が記載されており、ここではカソードおよびアノードを有する主サイリスタと、カソードおよびアノードを有する補助サイリスタと、抵抗装置と、アノード接続部と、点弧装置とが、半導体材料からなる共通の基体に集積されている。
【０００６】
この公知の装置の抵抗装置はただ１つの抵抗からなり、また点弧装置は電気的な点弧装置である。
【０００７】
この公知の装置では補助サイリスタの動作時間が主サイリスタの動作時間よりも長いという事実に基づいて、補助サイリスタの順方向電圧により、抵抗における電圧降下が補償され、またこの補助サイリスタでは、主サイリスタにおけるのと同じまたはそれよりも大きな電流密度を有する電流も流れる。例えばこの事実に基づいて一方ではこの補助サイリスタにより、跳躍的移行に対する配慮がなされ、他方では跳躍的移行時の電流集中による破壊が阻止される。
【０００８】
H. -J. Schulze, M. Ruff, B. Baur, F. Pfirsch, H. Kazba, U. Kellner, P. Voss: "Light Triggered 8 kV Thyristor with a New Type of Integrated Breakover Diode", Proceeding of PCIM, Maui, １９９６年、第４６５〜４７２頁から、半導体材料からなる基体に集積された主サイリスタを光ビームによって点弧する光点弧装置が公知であり、ここではこの点弧装置および補助サイリスタは、半導体材料からなる基体に集積されている。
【０００９】
本発明の課題は、良好なリカバリ保護を有するサイリスタ装置を提供することである。ここでリカバリ保護とは一般的につぎのものに対する保護のことである。すなわち、サイリスタのリカバリタイム中の回避不能な電圧上昇によって、このサイリスタが制御不能に点弧してしまい、これによって破壊され得ることに対する保護のことである（これについてはＤＥ１９６５０７６２Ａ１を参照されたい）。
【００１０】
この課題は、請求項１の特徴部分に記載された特徴的構成を有するサイリスタ装置によって解決される。
【００１１】
この解決手段で重要であるのは、抵抗装置によって時間に依存するオーム抵抗が定められ、これによって主サイリスタのターンオンフェーズ中にこの抵抗の抵抗値を大きくして、前記の補助サイリスタの電流が効果的に制限されるようにし、また主サイリスタの通流フェーズ中に抵抗値を小さくして、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまるようにすることである。
【００１２】
この解決手段は、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまるべきであるという知識に基づくものである。補助サイリスタを過剰に高いターンオン負荷から保護するためには保護抵抗が必要である。例えば集積化された光点弧装置によって補助サイリスタが利用されて、主サイリスタの制御されたオーバーヘッド点弧が行われる場合、保護抵抗が必要である。しかしながら大きすぎる保護抵抗、例えば５０Ωよりも大きな値を有する抵抗によって阻止されてしまうのは、補助サイリスタが主サイリスタの通流フェーズ中にも導通状態にとどまることであり、ひいては例えばリカバリ保護の組み込みが阻止されてしまう可能性がある。
【００１３】
リカバリ保護に利用可能な、保護抵抗の最大許容値は、通例５０Ωよりも小さくなければならないことは実証可能である。
【００１４】
この一方で阻止しなければならないのは、補助サイリスタが、主サイリスタのターンオン中の過大な電流によって破壊されることである。これは５０Ωよりも大きな値の保護抵抗によって達成され、ここでもリカバリ保護の組み込みが阻止されるおそれがある。
【００１５】
この抵抗を、時間に依存する抵抗値を有する抵抗装置によって置き換える場合、すなわち、このサイリスタ装置のターンオンの始めに補助サイリスタの電流を効果的に制限し、かつ同時に主サイリスタの通流フェーズ中にこの抵抗装置の抵抗値が小さくなるように構成したおよび／またはこのように制御される抵抗装置によって置き換える場合、補助サイリスタをターンオン時に保護することも、これが主サイリスタの通流フェーズ中に導通状態にとどまることも可能であり、ひいてはリカバリ保護の組み込みが可能である。
【００１６】
この抵抗装置は、例えばオーム抵抗とすることができ、ここでその抵抗値は制御によって変更可能であり、制御が行われて抵抗値が主サイリスタのターンオンフェーズ中に比較的大きくかつ主サイリスタの通流フェーズ中に比較的小さいようにされる。
【００１７】
有利にはこの抵抗装置を構成して、抵抗がそれ自体で比較的大きな値から比較的小さい値に減少するようにする。
【００１８】
このような抵抗装置の有利な実施形態は、実質的に固定の値のオーム抵抗と、インダクタンスおよび／またはキャパシタンスとを有する。オーム抵抗、インダクタンスおよび／またはキャパシタンスからなる組み合わせをつぎのように選択するだけでよい。すなわち、ターンオン過程のはじめに抵抗装置の抵抗値が大きいが、その後所定のより小さな値に減少するように選択するだけでよい。
【００１９】
このような構成の有利な実施形態は請求項４〜７に記載されている。
【００２０】
本発明のサイリスタ装置の有利な実施形態では、カソードおよびアノードを有する主サイリスタ、カソードおよびアノードを有する補助サイリスタ、抵抗装置、アノード接続部および点弧装置は、半導体材料からなる共通の基体に集積される。
【００２１】
この実施形態において有利には抵抗装置が、集積されたインダクタンスを有し、ここでこれは半導体材料からなる基体に構成された、導電性材料からなるスパイラルの形態のインダクタンスである。
【００２２】
本発明のサイリスタ装置の別の有利な実施形態では、カソードおよびアノードを有する主サイリスタは、半導体材料からなる基体に集積され、またカソードおよびアノードを有する補助サイリスタは、半導体材料からなる別の基体に集積される。補助サイリスタが主サイリスタの外部にあるこの実施形態の利点は、抵抗装置を構成する際に、例えばオーム抵抗、インダクタンスおよび／またはキャパシタンスからなる組み合わせを有する抵抗装置を構成する際に格段に自由であることである。ここでは、例えばインダクタンスを構成する際に極めて大きな自由が得られる。
【００２３】
本発明のサイリスタ装置では点弧装置は有利には光点弧装置であり、これは補助サイリスタの、半導体材料からなる基体に集積される。この場合に主サイリスタと補助サイリスタとが、半導体材料からなる共通の基体に集積されていると、光学式に点弧可能な主サイリスタが得られる。これに対して補助サイリスタが外部に実現されておりかつ外部の抵抗装置を介して主サイリスタと接続されている場合、大体において電気的に点弧可能な主サイリスタが得られる。
【００２４】
本発明を以下、図面に基づき例示的に詳しく説明する。ここで、
図１は、本発明のサイリスタ装置の第１実施例を示しており、
図２は、第１実施例の変形実施例を示しており、
図３は、本発明のサイリスタ装置の第２実施例を示しており、
図４は、第２実施例の変形実施例を示しており、
図５は、スパイラルの形態の導電性材料からなるインダクタンスの平面図を示している。
【００２５】
図面は、概略図であり縮尺は正しくない。
【００２６】
図１〜４に示した本発明のサイリスタ装置の実施例では、主サイリスタは一般的に参照符号１で、補助サイリスタは一般的に参照符号２で、抵抗装置は一般的に参照符号３で、また点弧装置は一般的に参照符号４で示されている。
【００２７】
主サイリスタ１は、種々にドーピングされた半導体材料、例えばシリコンからなる基体１０と、カソードとして使用される電極１１と、アノードとして使用される電極１２とを有する。
【００２８】
カソード１１およびアノード１２は、基体１０の互いに反対の表面領域１０１ないしは１０２にそれぞれ形成されている。
【００２９】
基体１０は、カソード１１とアノード１２との間に、主サイリスタ１のカソード側のエミッタとして使用される、ｎドーピングされた半導体材料からなる領域１１０を有し、これはカソード１１の領域において基体１０の表面領域１０１に隣接する。
【００３０】
カソード側のエミッタ１１０には、主サイリスタ１のカソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体１０の領域１２０が隣接しており、これはカソード側のエミッタ１１０と共にｎｐ接合部１１２を構成する。
【００３１】
カソード側のベース１２０には、主サイリスタ１のアノード側のベースとして使用される、ｎ-ドーピングされた半導体材料からなる、基体１０の領域１３０が隣接しており、これはカソード側のベース１２０と共にｐｎ接続部１２３を構成する。
【００３２】
アノード側のベース１３０には、主サイリスタ１のアノード側のエミッタとして使用される、ｐ＋ドーピングされた半導体材料からなる、基体１０の領域１４０が隣接している。領域１４０は、一方ではアノード側のベース１２０と共にｐｎ接合部１３４を構成しており、他方ではアノード１２の領域において基体１０の表面区画１０２に隣接する。
【００３３】
図１〜３の実施例では補助サイリスタ２は、例えば、主サイリスタ１の基体１０からは離れた、種々にドーピングされた半導体材料、例えば同様にシリコンからなる別の基体２０と、カソードとして使用される電極２１と、アノードとして使用される電極２２とを有する。
【００３４】
補助サイリスタ２のカソード２１およびアノード２２は、基体２０の互いに反対の表面領域２０１ないしは２０２にそれぞれ形成されている。
【００３５】
基体２０は、カソード２１とアノード２２との間に補助サイリスタ２のカソード側のエミッタとして使用される、ｎドーピングされた半導体材料からなる領域２１０を有し、これはカソード２１の領域において基体２０の表面領域２０１に隣接する。
【００３６】
補助サイリスタ２のカソード側のエミッタ２１０には、補助サイリスタ２のカソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体２０の領域２２０が隣接しており、これはカソード側のエミッタ２１０と共にｎｐ接合部２１２を構成する。
【００３７】
カソード側のベース２２０には、補助サイリスタ２のアノード側のベースとして使用される、ｎ-ドーピングされた半導体材料からなる、基体２０の領域２３０が隣接しており、これはカソード側のベース２２０と共にｐｎ接続部２２３を構成する。
【００３８】
アノード側のベース２３０には、補助サイリスタ２のアノード側のエミッタとして使用される、ｐ＋ドーピングされた半導体材料からなる、基体２０の領域２４０が隣接する。領域２４０は、一方ではアノード側のベース２２０と共にｎｐ接合部２３４を構成し、他方ではアノード２２の領域において補助サイリスタ２の基体２０の表面区画２０２に隣接する。
【００３９】
図１，２および４の実施例は電気的なアノード接続部５を有しており、これは補助サイリスタ２のアノード２２と、主サイリスタ１のアノード１２とを電気的に相互に接続しかつ短絡の形態で構成されている。
【００４０】
図４の実施例と図１〜３の実施例との違いは、カソード１１およびアノード１２を有する主サイリスタ１と、カソード２１およびアノード２２を有する補助サイリスタ２とが、半導体材料からなる共通の基体、例えば主サイリスタ１の基体１０に集積されていることである。
【００４１】
補助サイリスタ２のカソード２１は、主サイリスタ１のカソード１１と同様ではあるが、中間空間１１１によって分離されて基体１０の表面領域１０１に形成されており、補助サイリスタ２のアノード２２は、主サイリスタ１のアノード１２と同様に基体１０の表面領域１０２に形成される。補助サイリスタ２のカソード側のエミッタは、ｎドーピングされた半導体材料からなる、基体１０の領域２１０によって形成される。
【００４２】
この領域２１０は、カソード側のベースとして使用される、ｐドーピングされた半導体材料からなる、基体１０の領域１２０に配置されており、領域１２０と共にｎｐ接合部２１２を構成し、かつ補助サイリスタ２のカソード２１の領域において基体１０の表面領域１０１に隣接する。
【００４３】
この実施例において、種々にドーピングされた半導体材料からなる基体１０は、その他の点では補助サイリスタ２の領域においても、主サイリスタ１の領域においても共に同じに、したがって図１〜３の実施例と同じに形成されている。
【００４４】
補助サイリスタ２のアノード２２，主サイリスタ１のアノード１２および短絡の形態のアノード接続部５は、図４の実施例においてただ１つの電極１２′によって実現されており、これは基体１０の表面区画１０２に形成されている。
【００４５】
すべての実施例において抵抗装置３が設けられており、これは補助サイリスタ２のカソード２１と、主サイリスタのカソード１１とを電気的に相互に接続しかつ０とは異なるオーム抵抗を定める。
【００４６】
本発明では抵抗装置３を構成して、これが、時間に依存するオーム抵抗を定めて、この抵抗が主サイリスタ１のターンオンフェーズ中に比較的大きな値を有し、また主サイリスタ１の通流フェーズ中に比較的小さな値を有するようにする。
【００４７】
さらにすべての実施例において抵抗装置３を構成して、抵抗がそれ自体で比較的大きな値から比較的小さな値に減少するようにする。ここでこれは、実質的に固定の値のオーム抵抗と、インダクタンスおよび／またはキャパシタンスとからなる組み合わせを用いることによって達成される。
【００４８】
図１の実施形態において抵抗装置３は、参照符号３１で示した、実質的に固定の値のオーム抵抗と、参照符号３２で示したインダクタンスおよび／またはキャパシタンスとからなる直列回路を有する。
【００４９】
図２の実施例は図１の実施例の変形例であり、図１の実施例とはアノード接続部５の特殊な構成だけが異なり、これは参照符号５２で示したインダクタンスおよび／またはキャパシタンスと、並列回路とから構成される直列回路を有し、ここでこの並列回路は、参照符号５１によって示したオーム抵抗と、参照符号５３によって示した別のインダクタンスおよび／またはキャパシタンスとからなる。
【００５０】
図３の実施例では、抵抗装置３は、参照符号３１によって示した実質的に固定の値のオーム抵抗と、参照符号３２によって示したインダクタンスおよび／またはキャパシタンスとからなる並列回路を有する。
【００５１】
図４の実施例においても抵抗装置３は、参照符号３１によって示した実質的に固定の値のオーム抵抗と、参照符号３２によって示したインダクタンスおよび／またはキャパシタンスとからなる並列回路を有する。この実施例では、抵抗装置３は、半導体材料からなる共通の基体１０に、例えば基体１０の表面領域１０１の中間空間１１１に集積される。
【００５２】
オーム抵抗３１と、インダクタンスおよび／またはキャパシタンス３２とからなる図示の例示的な組み合わせの代わりに、別の組み合わせを使用することも可能である。同じことが図２の例のアノード接続部５に対して当てはまる。
【００５３】
図１〜３において参照符号６は、主サイリスタ１のカソード１１とアノード１２との間に電圧Ｖを形成する装置を示している。
【００５４】
図１〜４の実施例の特別な構成において抵抗装置３は、オーム抵抗３１と、キャパシタンスのないインダクタンス３２だけとからなる組み合わせを有する。
【００５５】
この実施形態において殊に重要であるのは、インダクタンス３２，５２または５３を十分に大きく設計して、主サイリスタ１のターンオンフェーズのはじめにに電流上昇が効果的に制限されるようにすることである。抵抗３１または５１の抵抗値が１０Ω〜２００Ωの範囲にあるのに対して、インダクタンス３２，５２または５３の値は１０μＨから数ｍＨの範囲になければならない。並列の抵抗のない直列のインダクタンス３２において、直列のインダクタンス３２の１００μＨまたは１ｍＨの値において補助サイリスタ２の温度上昇がインダクタンスがない場合（インダクタンス値＝０）よりも格段に低いことが示された。このことから結論付けられるのは、１ｍＨのオーダのインダクタンスによって補助サイリスタ２が効果的に保護されることである。抵抗３２においても、インダクタンス３２においても極めて短時間だけ電力が消費されるため、このことから生じる熱も簡単に制御することができる。
【００５６】
半導体材料からなる基体にインダクタンスを直接集積するためには、これを、導電性材料からなるスパイラルの形態でデポジットすることができ、ここでこのスパイラルは半導体材料からなる基体に形成される。図５にはこのようなスパイラルが、平面図で例示的に示されておりかつ参照符号７が付されている。これは導電性材料からなるストリップ７０からなり、これは例えば半導体材料からなる基体１０の表面領域１０１にスパイラル状に巻かれて構成されている。例えばこのようなスパイラル７は集積された抵抗を介して設けることができる。
【００５７】
補助サイリスタ２と抵抗装置３とを介して主サイリスタ１をオーバーヘッド点弧する点弧装置４は有利には光点弧装置であり、これは補助サイリスタ２２の、半導体材料からなる基体２０または１０に集積される。上記の刊行物Proceedings of PCIMに記載された光点弧装置はこのために有利である。
【００５８】
図４の実施例では抵抗装置３、アノード接続部５および光点弧装置４を、半導体材料からなる基体１０に共通に集積可能である。
【図面の簡単な説明】
【図１】 本発明のサイリスタ装置の第１実施例を示す図である。
【図２】 第１実施例の変形実施例を示す図である。
【図３】 本発明のサイリスタ装置の第２実施例を示す図である。
【図４】 第２実施例の変形実施例を示す図である。
【図５】 スパイラルの形態の導電性材料からなるインダクタンスの平面図である。
Claims (11)
- カソード（１１）およびアノード（１２）を有する主サイリスタ（１）と、
カソード（２１）およびアノード（２２）を有する少なくとも１つの補助サイリスタ（２）と、
前記の補助サイリスタ（２）のカソード（２１）および主サイリスタ（１）のカソード（１１）を電気的に相互に接続しかつ０とは異なるオーム抵抗を定める抵抗装置（３）と、
前記の補助サイリスタ（２）のアノード（２２）および主サイリスタ（１）のアノード（１２）を電気的に相互に接続するアノード接続部（５）と、
前記の補助サイリスタ（２）および抵抗装置（３）を介して主サイリスタ（１）をオーバーヘッド点弧する点弧装置（４）とを有するサイリスタ装置において、
前記抵抗装置（３）により、時間に依存するオーム抵抗が定められて、前記主サイリスタ（１）のターンオンフェーズ中に当該抵抗の抵抗値を大きくして、前記の補助サイリスタの電流が効果的に制限されるようにし、また主サイリスタ（１）の通流フェーズ中に抵抗値を小さくして、前記の補助サイリスタが主サイリスタ（１）の通流フェーズ中にも導通状態にとどまるようにしたことを特徴とする、
サイリスタ装置。 - 前記抵抗値は、主サイリスタのターンオンフェーズから通流フェーズへの移行時にそれ自体で減少する、
請求項１に記載のサイリスタ装置。 - 前記抵抗装置（３）は、固定の値のオーム抵抗（３１）と、インダクタンスおよび／またはキャパシタンス（３２）とを有する、
請求項２に記載のサイリスタ装置。 - 前記抵抗装置（３）は、固定の値のオーム抵抗（３１）と、インダクタンスおよび／またはキャパシタンス（３２）とからなる並列回路である、
請求項３に記載のサイリスタ装置。 - 前記抵抗装置（３）は、固定の値のオーム抵抗（３１）と、インダクタンスおよび／またはキャパシタンス（３２）とからなる直列回路である、
請求項３に記載のサイリスタ装置。 - 前記の電気的なアノード接続（５４）は短絡である、
請求項４または５に記載のサイリスタ装置。 - 前記アノード接続部（５）は、インダクタンスおよび／またはキャパシタンス（５２）と並列回路とからなる直列回路を有しており、ここで該並列回路は、オーム抵抗（５１）と、別のインダクタンスおよび／またはキャパシタンス（５３）とからなる、
請求項５に記載のサイリスタ装置。 - 前記のカソード（１１）およびアノード（１２）を有する主サイリスタ（１）と、カソード（２１）およびアノード（２２）を有する補助サイリスタ（２）と、抵抗装置（３）と、アノード接続部（５）と、点弧装置（４）とが、半導体材料からなる共通の基体（１０）に集積されている、
請求項１から７までのいずれか１項に記載のサイリスタ装置。 - 前記抵抗装置（３）は、導電性材料からなるスパイラル（７）の形態の集積されたインダクタンスを有しており、ここで該スパイラルは半導体材料からなる基体（１０）に構成されている、
請求項８に記載のサイリスタ装置。 - 前記のカソード（１１）およびアノード（１２）を有する主サイリスタ（１）は、半導体材料からなる基体（１０）に集積されており、
前記のカソード（２１）およびアノード（２２）を有する補助サイリスタ（２）は半導体材料からなる別の基体（２０）に集積されている、
請求項１から７までのいずれか１項に記載のサイリスタ装置。 - 前記点弧装置（４）は光点弧装置であり、
該光点弧装置は、補助サイリスタ（２）の半導体材料からなる基体（１０，２０）で集積されている、
請求項８から１０までのいずれか１項に記載のサイリスタ装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19947036A DE19947036C1 (de) | 1999-09-30 | 1999-09-30 | Thyristoranordnung mit Freiwerdeschutz |
| DE19947036.7 | 1999-09-30 | ||
| PCT/DE2000/003440 WO2001026227A1 (de) | 1999-09-30 | 2000-09-29 | Thyristoranordnung mit freiwerdeschutz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003511862A JP2003511862A (ja) | 2003-03-25 |
| JP3947004B2 true JP3947004B2 (ja) | 2007-07-18 |
Family
ID=7923955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001529079A Expired - Fee Related JP3947004B2 (ja) | 1999-09-30 | 2000-09-29 | リカバリ保護を有するサイリスタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7521730B1 (ja) |
| EP (1) | EP1222738B1 (ja) |
| JP (1) | JP3947004B2 (ja) |
| DE (2) | DE19947036C1 (ja) |
| WO (1) | WO2001026227A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025082B4 (de) | 2004-05-21 | 2006-12-28 | Infineon Technologies Ag | Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung |
| DE102004062183B3 (de) * | 2004-12-23 | 2006-06-08 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE758745A (fr) * | 1969-11-10 | 1971-05-10 | Westinghouse Electric Corp | Perfectionnements aux ou en rapport avec les dispositifs semiconducteurs |
| DE2534703C3 (de) | 1975-08-04 | 1980-03-06 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abschaltbarer Thyristor |
| JPS5625371A (en) * | 1979-08-07 | 1981-03-11 | Fuji Electric Co Ltd | Ignition circuit for thyristor |
| JPS604618B2 (ja) * | 1979-09-21 | 1985-02-05 | 富士電機株式会社 | サイリスタ点弧回路 |
| JPS59141269A (ja) * | 1983-02-02 | 1984-08-13 | Mitsubishi Electric Corp | 制御整流素子 |
| JPS6097722A (ja) * | 1983-11-02 | 1985-05-31 | Toshiba Corp | ゲ−トタ−ンオフサイリスタのトリガ回路 |
| JPS61120468A (ja) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | 光半導体装置 |
| GB8717695D0 (en) * | 1987-07-25 | 1987-09-03 | Marconi Electronic Devices | Thyristors |
| US5317183A (en) * | 1991-09-03 | 1994-05-31 | International Business Machines Corporation | Substrate noise coupling reduction for VLSI applications with mixed analog and digital circuitry |
| DE19650762A1 (de) * | 1996-09-30 | 1998-07-02 | Eupec Gmbh & Co Kg | Thyristor mit Durchbruchbereich |
-
1999
- 1999-09-30 DE DE19947036A patent/DE19947036C1/de not_active Expired - Fee Related
-
2000
- 2000-09-29 US US10/089,303 patent/US7521730B1/en not_active Expired - Fee Related
- 2000-09-29 WO PCT/DE2000/003440 patent/WO2001026227A1/de active Application Filing
- 2000-09-29 DE DE50002217T patent/DE50002217D1/de not_active Expired - Lifetime
- 2000-09-29 JP JP2001529079A patent/JP3947004B2/ja not_active Expired - Fee Related
- 2000-09-29 EP EP00982942A patent/EP1222738B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1222738A1 (de) | 2002-07-17 |
| US7521730B1 (en) | 2009-04-21 |
| DE50002217D1 (de) | 2003-06-18 |
| JP2003511862A (ja) | 2003-03-25 |
| WO2001026227A1 (de) | 2001-04-12 |
| EP1222738B1 (de) | 2003-05-14 |
| DE19947036C1 (de) | 2001-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0014098B1 (en) | Gate turn-off thyristor | |
| US4967256A (en) | Overvoltage protector | |
| US4546401A (en) | Two-pole overcurrent protection device | |
| US4017882A (en) | Transistor having integrated protection | |
| US9741839B1 (en) | Gate structure of thyristor | |
| US11646365B2 (en) | Short-circuit semiconductor component and method for operating same | |
| EP0022355A1 (en) | Gate turn-off thyristor | |
| JP3947004B2 (ja) | リカバリ保護を有するサイリスタ装置 | |
| EP0100136B1 (en) | Thyristor with a self-protection function for breakover turn-on-failure | |
| NL8303776A (nl) | Stuurbaar halfgeleider-schakelelement. | |
| US3766450A (en) | Thyristor | |
| JPH0213824B2 (ja) | ||
| JPS6055993B2 (ja) | ゲートターンオフ形サイリスタ | |
| US5003369A (en) | Thyristor of overvoltage self-protection type | |
| JP2003510850A (ja) | リカバリタイムにおける電圧衝撃耐性をもつサイリスタ | |
| JPH0677472A (ja) | サージ防護素子 | |
| EP0190162A1 (en) | CONTROLLED SWITCHABLE THYRISTOR. | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| JPH1070289A (ja) | 非対称スナバ抵抗体 | |
| EP0505176A1 (en) | Breakover diode | |
| JPS5947549B2 (ja) | 電流制御装置 | |
| JP2688521B2 (ja) | 自己保護型サイリスタ | |
| CN114927516A (zh) | 用于进行电压限制的功率半导体器件和方法以及相应装置 | |
| US6445561B1 (en) | Circuit arrangement, in particular for triggering an ignition end stage | |
| GB2033661A (en) | Thyristors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3947004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |