JPS59141269A - 制御整流素子 - Google Patents
制御整流素子Info
- Publication number
- JPS59141269A JPS59141269A JP1659083A JP1659083A JPS59141269A JP S59141269 A JPS59141269 A JP S59141269A JP 1659083 A JP1659083 A JP 1659083A JP 1659083 A JP1659083 A JP 1659083A JP S59141269 A JPS59141269 A JP S59141269A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- auxiliary
- current
- main
- auxiliary thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000000903 blocking effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、主サイリスタと少な（とも１つの補助サイリ
スタとを有する制御整流素子に関し、特に、補助サイリ
スタ部のライフタイムを主サイリスタ部のそれより長く
することにより、補助サイリスタで転流失敗するように
しておき、転流失敗の電流集中による破壊を防止するよ
つにしたものである。
スタとを有する制御整流素子に関し、特に、補助サイリ
スタ部のライフタイムを主サイリスタ部のそれより長く
することにより、補助サイリスタで転流失敗するように
しておき、転流失敗の電流集中による破壊を防止するよ
つにしたものである。
一般に、サイリスタにおいて、サイリスタをターンオフ
する、即ちオン状態から阻止状態に移行させるためには
、逆バイアスをある一定期間以上印加することによりこ
れを行なうことができ、これを転流という。この際、逆
バイアス電圧をかける時間が短かければ、阻止状態に移
行できず、再印加電圧を印加しようとすると、再印加電
流が流れることになり、これを転流失敗という。この転
流が可能となる最小の逆バイアス電圧の印加時間をター
ン・オフ時間ｔ９と呼ぶ。
する、即ちオン状態から阻止状態に移行させるためには
、逆バイアスをある一定期間以上印加することによりこ
れを行なうことができ、これを転流という。この際、逆
バイアス電圧をかける時間が短かければ、阻止状態に移
行できず、再印加電圧を印加しようとすると、再印加電
流が流れることになり、これを転流失敗という。この転
流が可能となる最小の逆バイアス電圧の印加時間をター
ン・オフ時間ｔ９と呼ぶ。
ところで一方補助サイリスタつきサイリスタ構造は、タ
ーン・オン時のｄ ＊／ｄ を耐量を向上させるために
工夫されたものである。
ーン・オン時のｄ ＊／ｄ を耐量を向上させるために
工夫されたものである。
しかしながら、転流失敗の除滴れる再印加電流に対して
は、補助サイリスタは作用せず、主サイリスタに詔いて
再印加電流が流れ始める。したがって、再印加電流こと
対するｄ ｉ／ｄ を耐量は、電流が集中しやすい条件
のもとでは、即ち再印加電圧が印加される時間が電流が
集中しやすい時間となったような場合には、ターン・オ
ン時のｄ ｉ／ｄ を耐量に比較して非常に弱いものと
なる。
は、補助サイリスタは作用せず、主サイリスタに詔いて
再印加電流が流れ始める。したがって、再印加電流こと
対するｄ ｉ／ｄ を耐量は、電流が集中しやすい条件
のもとでは、即ち再印加電圧が印加される時間が電流が
集中しやすい時間となったような場合には、ターン・オ
ン時のｄ ｉ／ｄ を耐量に比較して非常に弱いものと
なる。
次に以上のことを第１図及び第３図を用いてより詳細に
説明する。ここで第１図は補助サイリスタつきサイリス
タを示し、図において、（１）はアノード電極、 ｉ２
１． ｆ３１ｔ ＋４１はそれぞれＰｇ 、 Ｎｉｌ
、 ＰＨ１層、（５）はゲート電極％（６）はカソード
電極、（７）はＮｘ層。
説明する。ここで第１図は補助サイリスタつきサイリス
タを示し、図において、（１）はアノード電極、 ｉ２
１． ｆ３１ｔ ＋４１はそれぞれＰｇ 、 Ｎｉｌ
、 ＰＨ１層、（５）はゲート電極％（６）はカソード
電極、（７）はＮｘ層。
（８）はショートエぐツタ、（９）は補助サイリスタ電
極、ａＱｌは補助サイリスタのＮ１層であり４（１１１
，１２はそれぞれ補助サイリスタ部及び主サイリスタ部
である。
極、ａＱｌは補助サイリスタのＮ１層であり４（１１１
，１２はそれぞれ補助サイリスタ部及び主サイリスタ部
である。
また、 ｔＪ３１は補助サイリスタ部ｄ旧こおける電流
がカソード電極（６）へ至る電流経路を示すとともに該
経路の抵抗を示しでいる。
がカソード電極（６）へ至る電流経路を示すとともに該
経路の抵抗を示しでいる。
また第３図はサイリスタがオン状態がら転流する場合の
電圧、電流の時間的変化を示し、図中実線で示す特性が
電流変化、破線で示す特性が電圧変化である。図におい
て、ａ４１はオン電圧％（１５１は逆回復電流、０６）
は逆バイアス電圧、ａηは再印加電圧、（１秒は転流失
敗した場合の再印加電流、０９）はオン電流である。
電圧、電流の時間的変化を示し、図中実線で示す特性が
電流変化、破線で示す特性が電圧変化である。図におい
て、ａ４１はオン電圧％（１５１は逆回復電流、０６）
は逆バイアス電圧、ａηは再印加電圧、（１秒は転流失
敗した場合の再印加電流、０９）はオン電流である。
サイリスタにおいては、第３図（ａ）に示すように一定
期間逆バイアス電圧Ｏｅを印加して、オン状態で蓄積さ
れている電荷を排出したのち、再印加電圧αηを印加す
ることにより阻止状態に移行できる。
期間逆バイアス電圧Ｏｅを印加して、オン状態で蓄積さ
れている電荷を排出したのち、再印加電圧αηを印加す
ることにより阻止状態に移行できる。
ところが、この電荷の排出が不十分なうちに、すなわち
、逆バイアス印加時間が短かいうちに、再印加電圧αη
を印加すると阻止状態に移行できず。
、逆バイアス印加時間が短かいうちに、再印加電圧αη
を印加すると阻止状態に移行できず。
同図（ｂ）に示すように再印加電流（］８１が流れてし
まう。
まう。
とくにターン・オフ時間【９ より少し短かい時間、逆
バイアス電圧−を印加した後、再印加電圧０ηを印加し
た場合、再印加電流ａ（至）が流れるが、電荷排出の不
均一等により、ある条件では、再印加電流は極めて集中
しやすい状況にある。
バイアス電圧−を印加した後、再印加電圧０ηを印加し
た場合、再印加電流ａ（至）が流れるが、電荷排出の不
均一等により、ある条件では、再印加電流は極めて集中
しやすい状況にある。
ところでサイリスタにおいてターン・オン時の電流集中
を改善するものとして、第１図で示すように主サイリス
タのアノードとゲート間に補助サイリスタを設けた補助
サイリスタつきサイリスタが採用されており、これによ
り、補助サイリスタαυからターン・オンさせることに
より、大きなｄｉ／ｄ を耐量のものが得られている。
を改善するものとして、第１図で示すように主サイリス
タのアノードとゲート間に補助サイリスタを設けた補助
サイリスタつきサイリスタが採用されており、これによ
り、補助サイリスタαυからターン・オンさせることに
より、大きなｄｉ／ｄ を耐量のものが得られている。
しかしながらこの補助サイリスタつきサイリスタでは、
補助サイリスタａυに流れるオン電流の電流密度は、同
一電流密度Ｉζおける順方向電圧Ｖｖが補助サイリスタ
ａ１１と主サイリスタｔｌａにおいて同一であるならば
、主サイリスタ部（功に詔けるカソード電極（６）と補
助サイリスタ部圓との間に抵抗０３があるため、かなり
小さいものとなる。このような状況において、補助サイ
リスタ部αＤと主サイリスタ部ｕ２１とのライフタイム
ＴＡ 、 ＴＭが同じであるならば、蓄積電荷は補助サ
イリスタｄｌｌの方が少ないため主サイリスタａ急にお
いて転流失敗することとなる。
補助サイリスタａυに流れるオン電流の電流密度は、同
一電流密度Ｉζおける順方向電圧Ｖｖが補助サイリスタ
ａ１１と主サイリスタｔｌａにおいて同一であるならば
、主サイリスタ部（功に詔けるカソード電極（６）と補
助サイリスタ部圓との間に抵抗０３があるため、かなり
小さいものとなる。このような状況において、補助サイ
リスタ部αＤと主サイリスタ部ｕ２１とのライフタイム
ＴＡ 、 ＴＭが同じであるならば、蓄積電荷は補助サ
イリスタｄｌｌの方が少ないため主サイリスタａ急にお
いて転流失敗することとなる。
従って、この補助サイリスタつきサイリスタは、ターン
・オン時、補助サイリスタ圓からターン・オン電流が流
れ始め、この電流がゲート局長のより長い主サイリス゛
りｕ２をターン・オンさせることにより、大きなｄ ｉ
／ｄ を耐量が得られるものであったが、転流失敗時に
は、再印加電流０８１は補助サイリスク（１１１からで
はな（１主サイリスタυりから直接流れてしまい、この
電流が集中した場合、ターン・オン時のような大きなｄ
ｉ／ｄ を耐量が得られないこととなる。
・オン時、補助サイリスタ圓からターン・オン電流が流
れ始め、この電流がゲート局長のより長い主サイリス゛
りｕ２をターン・オンさせることにより、大きなｄ ｉ
／ｄ を耐量が得られるものであったが、転流失敗時に
は、再印加電流０８１は補助サイリスク（１１１からで
はな（１主サイリスタυりから直接流れてしまい、この
電流が集中した場合、ターン・オン時のような大きなｄ
ｉ／ｄ を耐量が得られないこととなる。
この発明は、以上のような従来のものの欠点を除去する
ためになされたもので、補助サイリスタ部のライフタイ
ムを主サイリスタ部のライフタイムより長くすることに
より、転流失敗時の再印加電流に対しても補助サイリス
タから電流が流れ始めるようにして、再印加電流の集中
による破壊を防ぐことができる制御整流素子を提供する
ことを目的としている。
ためになされたもので、補助サイリスタ部のライフタイ
ムを主サイリスタ部のライフタイムより長くすることに
より、転流失敗時の再印加電流に対しても補助サイリス
タから電流が流れ始めるようにして、再印加電流の集中
による破壊を防ぐことができる制御整流素子を提供する
ことを目的としている。
〔発明の実施例）
以下２本発明の一実施例を第１図を用いて説明する。
本実施例に詔いては、補助サイリスタ部（１１１のライ
フタイムエムが主サイリスタ部ａりのライフタイムＴＭ
より長くなっており、そのため上述の説明から明らかな
ように転流失敗は補助サイリスタａ１１で生じやすく、
該補助サイリスタ（１１）で発生した再印加電流（１８
１は、主サイリスタｔｌＺのゲートから、カソード電極
（６）へ流れ込み、このとき、再び主サイリスタｕりを
ターン・オンさせる。このことにより、大きなｄ ｉ／
ｄ ｔの再印加電流止による破壊を防ぐ。
フタイムエムが主サイリスタ部ａりのライフタイムＴＭ
より長くなっており、そのため上述の説明から明らかな
ように転流失敗は補助サイリスタａ１１で生じやすく、
該補助サイリスタ（１１）で発生した再印加電流（１８
１は、主サイリスタｔｌＺのゲートから、カソード電極
（６）へ流れ込み、このとき、再び主サイリスタｕりを
ターン・オンさせる。このことにより、大きなｄ ｉ／
ｄ ｔの再印加電流止による破壊を防ぐ。
また、補助サイリスタ部（１１）のライフタイム’Ｉ’
ｉが主サイリスタ部＋１２のライフタイム１゛Ｍより長
ければ、同一電流密度におけるＪ＠方向電圧■７は、ラ
イフタイムが長い補助サイリスタ（１υのほうが小さく
なる。
ｉが主サイリスタ部＋１２のライフタイム１゛Ｍより長
ければ、同一電流密度におけるＪ＠方向電圧■７は、ラ
イフタイムが長い補助サイリスタ（１υのほうが小さく
なる。
このような場合、補助サイリスタαＤから、カソード電
極（６） −、の抵抗α渇による電圧降下分をこの補助
サイリスタＱｌｌの順方向電圧■？が補償することとな
り、補助サイリスタα旧こも主サイリスタｕ２と同等或
いはそれ以上の電流密度の電流が流れる。
極（６） −、の抵抗α渇による電圧降下分をこの補助
サイリスタＱｌｌの順方向電圧■？が補償することとな
り、補助サイリスタα旧こも主サイリスタｕ２と同等或
いはそれ以上の電流密度の電流が流れる。
ここで本実施例における。補助サイリスタａＤと主サイ
リスタｄ２の電流密度ｊと順方向電圧ＶＷとの関係につ
いて説明する。
リスタｄ２の電流密度ｊと順方向電圧ＶＷとの関係につ
いて説明する。
第２図は、補助サイリスタ（１１１と主サイリスタｄ２
１とに流れる電流の電流密度ｊに対する該両サイリスタ
αｎｔｔｚの順方向電圧Ｖ１の特性を示す図である。
１とに流れる電流の電流密度ｊに対する該両サイリスタ
αｎｔｔｚの順方向電圧Ｖ１の特性を示す図である。
同図（ａ）は補助サイリスタ（１υと主サイリスタＯ渇
とが同一電流密度に対して同じ順方向電圧をもつ場合、
一方向図（ｂ）は所定の電流密度範囲において補助サイ
リスタαＢの順方向電圧ＶＦムが主サイリスモ破線は、
補助サイリスタａ旧こ電流密度ｊの電流が流れたときの
電圧降下ＶＢを示す。図中実線は、電流密度ｊに対する
補助サイリスタ（１１＋ 、主サイリスタａりの順方向
電圧ＶＦＡ 、 ＶνＶを示し、一点鎖線は一補助すイ
リスタαＤに電流密度ｊの電流が流れたときの補助サイ
リスタαυの順方向電圧Ｖｙムと上記電圧降下ＶＢとの
和の電圧Ｖｓを示している。
とが同一電流密度に対して同じ順方向電圧をもつ場合、
一方向図（ｂ）は所定の電流密度範囲において補助サイ
リスタαＢの順方向電圧ＶＦムが主サイリスモ破線は、
補助サイリスタａ旧こ電流密度ｊの電流が流れたときの
電圧降下ＶＢを示す。図中実線は、電流密度ｊに対する
補助サイリスタ（１１＋ 、主サイリスタａりの順方向
電圧ＶＦＡ 、 ＶνＶを示し、一点鎖線は一補助すイ
リスタαＤに電流密度ｊの電流が流れたときの補助サイ
リスタαυの順方向電圧Ｖｙムと上記電圧降下ＶＢとの
和の電圧Ｖｓを示している。
ここで主サイリスタ（１２１に電流密度ｊｏの電流が流
れたときの順方向電圧■νＶと、補助サイリスタ１１）
の順方向電圧Ｖ１ムと抵抗分による電圧降ドＶＢとの和
の電圧Ｖａとは等しくなければならないから、第２図（
ａ）のように主サイリスタａ２と補助サイリスタ＋１１
１の順方向電圧ＶＰＭ 、 Ｖｙムが同じ場合、補助サ
イリスタＵ旧こ流れる電流の電流密度ｊムは主サイリス
タ＠に流れる電流の電流密度ｊｕに比較してかなり小さ
くな゛つている。
れたときの順方向電圧■νＶと、補助サイリスタ１１）
の順方向電圧Ｖ１ムと抵抗分による電圧降ドＶＢとの和
の電圧Ｖａとは等しくなければならないから、第２図（
ａ）のように主サイリスタａ２と補助サイリスタ＋１１
１の順方向電圧ＶＰＭ 、 Ｖｙムが同じ場合、補助サ
イリスタＵ旧こ流れる電流の電流密度ｊムは主サイリス
タ＠に流れる電流の電流密度ｊｕに比較してかなり小さ
くな゛つている。
一方、第２図（ｂ）のように補助サイリスタｕ１１の順
方向電圧７７人の方が小さい場合、補助サイリスタ０υ
にはかなり大きな電流密度ｊム１の電流が流れることと
なる。
方向電圧７７人の方が小さい場合、補助サイリスタ０υ
にはかなり大きな電流密度ｊム１の電流が流れることと
なる。
このことにより、蓄積電荷は補助サイリスタ（１１１に
も主サイリスタ（１４にも同等の段があることになり１
両サイリスタ部圓ａりのライフタイムの長短を考えあわ
せれば、転流失敗は確実に補助サイリスタＯ１ｌで生じ
、転流失敗による主サイリスタａりの破壊を防止するこ
とが可能となる。
も主サイリスタ（１４にも同等の段があることになり１
両サイリスタ部圓ａりのライフタイムの長短を考えあわ
せれば、転流失敗は確実に補助サイリスタＯ１ｌで生じ
、転流失敗による主サイリスタａりの破壊を防止するこ
とが可能となる。
以上のように１本発明によれば、補助サイリスタ部のラ
イフタイムを主サイリスタ部のライフタイムより長くし
たので、転流失敗時の再印加電流が補助サイリスタから
流れ始め、該再印加電流の集中による主サイリスタの破
壊を防止することができる効果がある。
イフタイムを主サイリスタ部のライフタイムより長くし
たので、転流失敗時の再印加電流が補助サイリスタから
流れ始め、該再印加電流の集中による主サイリスタの破
壊を防止することができる効果がある。
第１図は従来及び本発明の一実施例による制御整流素子
の断面図、第２図は上記素子に流れる電流の電流密度に
対する補助及び主サイリスタの順方向電圧特性を示す図
、第３図は上記素子の電圧。 電流変化を示す図である。 ＋１１）・・・補助サイリスタ部２面・・・主サイリス
タ部。 代理人 葛 野 信 − ｅｌ司 県１ｉｌｌ司 第３図 （Ｑ） 手続補正書（自発） １、事件の表示 特願昭５８−１６５９０ 号２
、発明の名称 制御整流素子 ３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄 ６、？ｉ＃ｉ正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正を
「増巾ゲート補助サイリスタ（以下補助サイリスタと称
す）」に訂正する。 以 上 特許請求の範囲 （１） 主サイリスクと少なくとも一つの」１翼己二
上補助サイリスタとを有する制御整流素子において、上
記いずれかの１垂ｆ二上補助サイリスタ部のライフタイ
ムが上記主サイリスタ部のライフタイムより長いことを
特徴とする制御整流素子。 （２） 上記」」易Ｃ二」−補助サイリスタの順方向
電圧が、所定の電流密度範囲において上記主サイリスタ
の順方向電圧よりも小さいことを特徴とする特許請求の
範囲第１項記載の制御整流素子。
の断面図、第２図は上記素子に流れる電流の電流密度に
対する補助及び主サイリスタの順方向電圧特性を示す図
、第３図は上記素子の電圧。 電流変化を示す図である。 ＋１１）・・・補助サイリスタ部２面・・・主サイリス
タ部。 代理人 葛 野 信 − ｅｌ司 県１ｉｌｌ司 第３図 （Ｑ） 手続補正書（自発） １、事件の表示 特願昭５８−１６５９０ 号２
、発明の名称 制御整流素子 ３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄 ６、？ｉ＃ｉ正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正を
「増巾ゲート補助サイリスタ（以下補助サイリスタと称
す）」に訂正する。 以 上 特許請求の範囲 （１） 主サイリスクと少なくとも一つの」１翼己二
上補助サイリスタとを有する制御整流素子において、上
記いずれかの１垂ｆ二上補助サイリスタ部のライフタイ
ムが上記主サイリスタ部のライフタイムより長いことを
特徴とする制御整流素子。 （２） 上記」」易Ｃ二」−補助サイリスタの順方向
電圧が、所定の電流密度範囲において上記主サイリスタ
の順方向電圧よりも小さいことを特徴とする特許請求の
範囲第１項記載の制御整流素子。
Claims (2)
- （１）主サイリスタと少な（とも一つの補助サイリスタ
とを有する制御整流素子において、上記いずれかの補助
サイリスタ部のライフタイムが上記主サイリスタ部のラ
イフタイムより長いことを特徴とする制御整流素子。 - （２） 上記補助サイリスタの順方向電圧が、所定の
電流密度範囲において上記主サイリスタの順方向電圧よ
りも小さいことを特徴とする特許請求の範囲第１項記載
の制御整流素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1659083A JPS59141269A (ja) | 1983-02-02 | 1983-02-02 | 制御整流素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1659083A JPS59141269A (ja) | 1983-02-02 | 1983-02-02 | 制御整流素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59141269A true JPS59141269A (ja) | 1984-08-13 |
Family
ID=11920489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1659083A Pending JPS59141269A (ja) | 1983-02-02 | 1983-02-02 | 制御整流素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0301761A2 (en) * | 1987-07-25 | 1989-02-01 | Plessey Semiconductors Limited | Thyristors |
| DE19947036C1 (de) * | 1999-09-30 | 2001-05-17 | Siemens Ag | Thyristoranordnung mit Freiwerdeschutz |
-
1983
- 1983-02-02 JP JP1659083A patent/JPS59141269A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0301761A2 (en) * | 1987-07-25 | 1989-02-01 | Plessey Semiconductors Limited | Thyristors |
| JPH01236653A (ja) * | 1987-07-25 | 1989-09-21 | Marconi Electron Devices Ltd | サイリスタ |
| DE19947036C1 (de) * | 1999-09-30 | 2001-05-17 | Siemens Ag | Thyristoranordnung mit Freiwerdeschutz |
| US7521730B1 (en) | 1999-09-30 | 2009-04-21 | Siemens Aktiengesellschaft | Thyristor arrangement with turnoff protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063749B1 (en) | Composite circuit for power semiconductor switching | |
| EP0684677A1 (en) | Overcurrent protective circuit and semiconductor device | |
| JPS59141269A (ja) | 制御整流素子 | |
| US6046516A (en) | Electronic switch for use with inductive loads | |
| US4792838A (en) | Gate turn-off thyristor | |
| US4464673A (en) | Semiconductor component | |
| US4445133A (en) | Semiconductor device | |
| JPS62243363A (ja) | タ−ンオフ可能なサイリスタ | |
| JPS59141268A (ja) | 制御整流素子 | |
| US4081821A (en) | Bistable semiconductor component for high frequencies having four zones of alternating opposed types of conductivity | |
| US3582684A (en) | Zero point switching circuit for initiating conduction of silicon-controlled rectifiers | |
| JPH0744439B2 (ja) | 制御回路 | |
| JPH0620127B2 (ja) | Ｇｔｏサイリスタ | |
| JPH04588Y2 (ja) | ||
| JPH08308213A (ja) | 電力用スイッチング素子の制御回路 | |
| JP2857898B2 (ja) | 半導体装置 | |
| JPH02228123A (ja) | 半導体スイッチ装置 | |
| JPH03270672A (ja) | サイリスタバルブ | |
| JPS5912621A (ja) | パワ−トランジスタ制御回路用トランジスタの保護回路 | |
| JPS5937880A (ja) | ゲ−トタ−ンオフサイリスタの保護方法 | |
| JPH03138979A (ja) | 半導体装置 | |
| JPS5910165A (ja) | ゲートターンオフサイリスタのスイッチング回路 | |
| JPS60156265A (ja) | 双方向スイツチング装置 | |
| JPH03161975A (ja) | 静電誘導サイリスタ | |
| JPS61182261A (ja) | ゲ−トタ−ンオフサイリスタの駆動法 |