JPS5937880A - ゲ−トタ−ンオフサイリスタの保護方法 - Google Patents
ゲ−トタ−ンオフサイリスタの保護方法Info
- Publication number
- JPS5937880A JPS5937880A JP14613382A JP14613382A JPS5937880A JP S5937880 A JPS5937880 A JP S5937880A JP 14613382 A JP14613382 A JP 14613382A JP 14613382 A JP14613382 A JP 14613382A JP S5937880 A JPS5937880 A JP S5937880A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- thyristor
- gate turn
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタの保一方法に関す
る。
る。
ゲートターンオフサイリスク（以Ｆ％ＧＴＯと称する。
）は、アノード、カソードおよびゲートを持つ三端子Ｐ
ＮＰＮ４）−構造の半導体素子で。
ＮＰＮ４）−構造の半導体素子で。
ゲートカソード間に正のゲー）Ｋ流（以下、オンパルス
と称する。）を通流することによシ、ターンオフし、ゲ
ートカソード間に負のゲート電流、（以−Ｆ、オフパル
スと称する。）を通流することによシターンオフする特
性倉もち、近年、各種回路への応用が活発である。
と称する。）を通流することによシ、ターンオフし、ゲ
ートカソード間に負のゲート電流、（以−Ｆ、オフパル
スと称する。）を通流することによシターンオフする特
性倉もち、近年、各種回路への応用が活発である。
一般に、ＧＴＯｔよりイリスタと比べて、転流回路が不
要、高速度スイッチングがり能であることから、システ
ム自体の間素化、尚速応答化がり能になるという利点を
もっている。この反曲、例えば、ＧＴＯの可制御アノー
ド電流以上の電流全ゲートターンオフすると（ＪＴＯが
永久破Ｊｓ等を生じて７ステム自体の運転継続が不可能
になる等の重大事故を生ずるおそれが多分にある。この
ため。
要、高速度スイッチングがり能であることから、システ
ム自体の間素化、尚速応答化がり能になるという利点を
もっている。この反曲、例えば、ＧＴＯの可制御アノー
ド電流以上の電流全ゲートターンオフすると（ＪＴＯが
永久破Ｊｓ等を生じて７ステム自体の運転継続が不可能
になる等の重大事故を生ずるおそれが多分にある。この
ため。
、（）ＴＯのアノード電流を監視し、アノード成流値が
短絡事故等の原因によシ、ＯＴ制御アノード成流値を超
えた場合には、オフパルスの通流を禁止する等の方法ケ
とることが一般的である。この保護方法の一例の回路構
成？示したものが、第１図であシ、タイムチャート金示
したものが第２図である。以下、第１図及び第２図を用
いて説明する。
短絡事故等の原因によシ、ＯＴ制御アノード成流値を超
えた場合には、オフパルスの通流を禁止する等の方法ケ
とることが一般的である。この保護方法の一例の回路構
成？示したものが、第１図であシ、タイムチャート金示
したものが第２図である。以下、第１図及び第２図を用
いて説明する。
第１図においてＧＴＵＩは負荷２．直流篭源３゜電流検
出器４の直列体に接続さ才１．．ＵＴＯＩのゲートカソ
ード間には、ゲート制御回路５が接続され、電流慣出器
４とゲート制何回Ｐ６５は接続されている。
出器４の直列体に接続さ才１．．ＵＴＯＩのゲートカソ
ード間には、ゲート制御回路５が接続され、電流慣出器
４とゲート制何回Ｐ６５は接続されている。
Ｕ ’１’ ０１はゲート制御回路５の出力する制御信
号によってオン、オフし、負荷２に電流を供給すめ。電
流恢出岳４は（［’０１のアノード電流が。
号によってオン、オフし、負荷２に電流を供給すめ。電
流恢出岳４は（［’０１のアノード電流が。
ＧＴＯＩの可制御１ノードー流を考慮して設足した判定
Ｉｆ＆を超えｆＣ，場合にゲート制御回路５にオフパル
ス禁止１８号を人力し、異富時にＧＴＵにオフパルス禁
止流すること？禁止する。この−作を示したものがタイ
ムチャート（ａ）である。しかし。
Ｉｆ＆を超えｆＣ，場合にゲート制御回路５にオフパル
ス禁止１８号を人力し、異富時にＧＴＵにオフパルス禁
止流すること？禁止する。この−作を示したものがタイ
ムチャート（ａ）である。しかし。
一旦、オフパルスが通電され始めるとアノード電流が判
に値ｒ＠えた場合にも、オフパルスの通流を完全に禁止
することはで＠なくなる。この動作を示したものがタイ
ムチャート（ｂ）である。すなわち、一旦、オフパルス
の通流が始まると、オフパルス禁止信号によシ、オフパ
ルスの通流を禁止しようとしても、オフパルスの通流径
路内のインダクタンス成分に蓄積されたエネルギーによ
シ、オフパルスを完全に禁止することはできない。この
ように、オフパルス通流期間中にアノード′電流が異常
になった場合には、オフパルス禁止することは困難であ
る。このため、オフパルス禁止信号によるオフパルスの
通流禁止は、オフパルス通流期間以外に行ない、オフパ
ルスの通流期間内のアノード′峨流異常に対しては、オ
フパルスの禁止は行なわない方法が一般的である。この
ため、場合によっては、ＵＴＯの可制御アノード電流金
超える１ノード電流をオフしてＧＴＯの永久破壊を生じ
る場合がある。
に値ｒ＠えた場合にも、オフパルスの通流を完全に禁止
することはで＠なくなる。この動作を示したものがタイ
ムチャート（ｂ）である。すなわち、一旦、オフパルス
の通流が始まると、オフパルス禁止信号によシ、オフパ
ルスの通流を禁止しようとしても、オフパルスの通流径
路内のインダクタンス成分に蓄積されたエネルギーによ
シ、オフパルスを完全に禁止することはできない。この
ように、オフパルス通流期間中にアノード′電流が異常
になった場合には、オフパルス禁止することは困難であ
る。このため、オフパルス禁止信号によるオフパルスの
通流禁止は、オフパルス通流期間以外に行ない、オフパ
ルスの通流期間内のアノード′峨流異常に対しては、オ
フパルスの禁止は行なわない方法が一般的である。この
ため、場合によっては、ＵＴＯの可制御アノード電流金
超える１ノード電流をオフしてＧＴＯの永久破壊を生じ
る場合がある。
不発明の目的ｅよ、アノード電流が異常となった場合に
はオフパルスの通流を完全に禁止し、ＵＴＯの永久破ｗ
１を確実に防止することのできるＧＴＯの保護方法を提
供するに６る。
はオフパルスの通流を完全に禁止し、ＵＴＯの永久破ｗ
１を確実に防止することのできるＧＴＯの保護方法を提
供するに６る。
不発明の特徴Ｖよ、オフパルス通流期間中にアノード電
流が異常になった場合、オフパルスを別回路にバイパス
させるようにした点にある。この方法によれば、オフパ
ルス通流期間中でめってもＧＴｏに対するオフパルス通
流を禁止することができるため、ＧＴＯの可制御１ノー
ド成流を超えるアノード電流Ｃオフすることはなく、Ｇ
ＴＯの永久破壊を確実に防止することができる。
流が異常になった場合、オフパルスを別回路にバイパス
させるようにした点にある。この方法によれば、オフパ
ルス通流期間中でめってもＧＴｏに対するオフパルス通
流を禁止することができるため、ＧＴＯの可制御１ノー
ド成流を超えるアノード電流Ｃオフすることはなく、Ｇ
ＴＯの永久破壊を確実に防止することができる。
以ド、不発明の一実施例を第３図？用いて説明する。第
３図が第１図と異なる点は、サイリスタ６、ダイオード
７〜９を設け、オフパルスのバイパス回路を構成した点
である。
３図が第１図と異なる点は、サイリスタ６、ダイオード
７〜９を設け、オフパルスのバイパス回路を構成した点
である。
以ド、この回路の動作を説明する。
ＧＴＯＩのオフパルス通流期間中にＧＴＯｌのアノード
電流が異Ｋに増加し、電流検出器４０刊足値を超えると
、電流検出器４はオフパルス禁止１ｇ号を出力する。オ
フパルス禁止信号によ）ゲート制御回路５はオフパルス
の通流を禁止する。同時に、オフパルス禁止信号をサイ
リスタ６に入力すると、サイリスタ６は点弧し、オフパ
ルス通流径路のインタフタンスに蓄積されたエネルギー
はサイリスタ６ｔバイパスし環流する。このため、電流
検出器４がオフパルス禁止１６号を発生すると、直ちＶ
ｃ、ｏ’ｔ’０１に通流していたオフパルスは零となる
。ここで、ダイオード７．８はサイリスタ６の順方向厄
圧降下によってＵＴＯＩにオフパルスが通流されること
金防止し、ダイオード９ｔｊ：オンパルスの通流径路勿
構成する動きをする。なお、サイリスタ６はＧ１１０、
トランジスタ等の他の半導体スイッチ素子であってもよ
い。
電流が異Ｋに増加し、電流検出器４０刊足値を超えると
、電流検出器４はオフパルス禁止１ｇ号を出力する。オ
フパルス禁止信号によ）ゲート制御回路５はオフパルス
の通流を禁止する。同時に、オフパルス禁止信号をサイ
リスタ６に入力すると、サイリスタ６は点弧し、オフパ
ルス通流径路のインタフタンスに蓄積されたエネルギー
はサイリスタ６ｔバイパスし環流する。このため、電流
検出器４がオフパルス禁止１６号を発生すると、直ちＶ
ｃ、ｏ’ｔ’０１に通流していたオフパルスは零となる
。ここで、ダイオード７．８はサイリスタ６の順方向厄
圧降下によってＵＴＯＩにオフパルスが通流されること
金防止し、ダイオード９ｔｊ：オンパルスの通流径路勿
構成する動きをする。なお、サイリスタ６はＧ１１０、
トランジスタ等の他の半導体スイッチ素子であってもよ
い。
ダイオード７．８はサイリスタトランジスタ０１１０等
のスイッチ素子を用いてもよく、また、サイリスタ６の
オンと同時にオフさせ、オフパルス径路をしヤ断する様
にしてもよい。ここで、電流検出器４の動作時の判定要
素はアノード区流値はかシでなく、１ノード電流の上昇
率であってもよい。また、Ｐｆ＋定のアノード域流値金
超えた場合のアノード電流上昇率のように両者を併用し
た判定要素であってもよい。
のスイッチ素子を用いてもよく、また、サイリスタ６の
オンと同時にオフさせ、オフパルス径路をしヤ断する様
にしてもよい。ここで、電流検出器４の動作時の判定要
素はアノード区流値はかシでなく、１ノード電流の上昇
率であってもよい。また、Ｐｆ＋定のアノード域流値金
超えた場合のアノード電流上昇率のように両者を併用し
た判定要素であってもよい。
本実施例によればオフパルス通流期間中であっても、Ｇ
ＴＵに対してオフパルス通流を禁止することができる／
ｌめ、ＧＴＯが可制御アノード電流を超えるアノード電
流をオフすることはｚ（、ＧＴＯの永久破壊を確実に防
止することができる。
ＴＵに対してオフパルス通流を禁止することができる／
ｌめ、ＧＴＯが可制御アノード電流を超えるアノード電
流をオフすることはｚ（、ＧＴＯの永久破壊を確実に防
止することができる。
次に、ＧＴ（Ｊｔインバータ、コンバータ等のシステム
に適用した場合について説明する。ＡｉＪ述のように、
オフパルスのバイパス回路をアノード′電流検出器の判
定によシ動作させれば、ＧＴＯのオフ失敗による永久破
壊は防止できる。この場合。
に適用した場合について説明する。ＡｉＪ述のように、
オフパルスのバイパス回路をアノード′電流検出器の判
定によシ動作させれば、ＧＴＯのオフ失敗による永久破
壊は防止できる。この場合。
咀流慣田器、バイパス回路の構成遅れ時間中のアノード
電流の上昇率が問題になる。すなわち、過電流等が生じ
てシステム自体を停止するような場合、アノード電流の
異盾勿検知してからオフパルス径路止するまでの遅れ時
間内におけるアノード電流の上昇率が大きいと遅れ時間
内にアノード電流力卸Ｊ制御アノード′屯流を幀える場
合がある。また、アノード電流異常慣知からオフパルス
を禁止するまでの遅れ時間中のオフパルスによりＧＴＯ
がオフする場合かある。この両者が同時に起きるとＧＴ
Ｏの永久破壊ケ生じることがある。従って、アノード′
電流異常検知からカフパルスを禁止するまでの遅れ時間
中のアノード電流の上昇率？何らかの方法で抑制する必
要がある。このような篭流抑制方法奮示したものが第４
図、第５図および第６図である。第４図の実施例では直
流電源３とインバータ１０の中間回路にリアクトル１２
を挿入して、アノード電流の上昇率を抑制する。
電流の上昇率が問題になる。すなわち、過電流等が生じ
てシステム自体を停止するような場合、アノード電流の
異盾勿検知してからオフパルス径路止するまでの遅れ時
間内におけるアノード電流の上昇率が大きいと遅れ時間
内にアノード電流力卸Ｊ制御アノード′屯流を幀える場
合がある。また、アノード電流異常慣知からオフパルス
を禁止するまでの遅れ時間中のオフパルスによりＧＴＯ
がオフする場合かある。この両者が同時に起きるとＧＴ
Ｏの永久破壊ケ生じることがある。従って、アノード′
電流異常検知からカフパルスを禁止するまでの遅れ時間
中のアノード電流の上昇率？何らかの方法で抑制する必
要がある。このような篭流抑制方法奮示したものが第４
図、第５図および第６図である。第４図の実施例では直
流電源３とインバータ１０の中間回路にリアクトル１２
を挿入して、アノード電流の上昇率を抑制する。
なお、実施例では直流電源３とインバータ１０の中間回
路にリアクトル１２を挿入した場合を示したが、直流域
＃、３のインピーダンスが大きい場合には、リアクトル
１２紫平ｒ＃コンデンサ１１と直列に挿入してもよい。
路にリアクトル１２を挿入した場合を示したが、直流域
＃、３のインピーダンスが大きい場合には、リアクトル
１２紫平ｒ＃コンデンサ１１と直列に挿入してもよい。
第５図の実施例は電流異常時に、直ちに、インバータ１
０の主回路ｒしヤ断する場合に好適なものであり、イン
バータ１０の主回路に常時はオン状態の（Ｊ’ｌ’０１
３を挿入したものである。電流異常時のオフパルス宗７
ｒ、４８号に同期した１ｇ号によシ・（ｊｉ’０１３は
オフし、インバータ１０の主回路ｔし′Ｐ断する。
０の主回路ｒしヤ断する場合に好適なものであり、イン
バータ１０の主回路に常時はオン状態の（Ｊ’ｌ’０１
３を挿入したものである。電流異常時のオフパルス宗７
ｒ、４８号に同期した１ｇ号によシ・（ｊｉ’０１３は
オフし、インバータ１０の主回路ｔし′Ｐ断する。
第６図の実施例は電流異常時に、直ちに、インバータＩ
Ｏの入力端子を低減する場合に好適ｌものであり、イン
バータｌＯと速効に常時はオフ状態の一力イリスタ１４
を挿入したものでるる。電流異常時のオフパルス禁止１
６号に同期した信号によりサイリスタエ４はオンし、イ
ンバータ１０の入力電流を分流して後、ＧＴＯＩ ３が
オフし、インバータ１０の主回路でしゃ断する。なお、
Ｇｉ’０１３はサイリスタ、トランジスタ等の半纏体ス
イッチ素子や電磁接ノ独器、ヒユーズ等であってもよく
、サイリスタ１４ｒよＵ１’０−？トランジスタ等の半
導体スイッチ素子ヤ岨磁接成器等でめってもよい。また
、第４図、第５図及び第６図に示したようにＧ１゛０に
通流される電流の異材はインバータ等システムの入力屯
随によシ判足してもよく、オフパルス通流の禁止はシス
テム中の咳数個のＧＴＯに対して行なってもよい。
Ｏの入力端子を低減する場合に好適ｌものであり、イン
バータｌＯと速効に常時はオフ状態の一力イリスタ１４
を挿入したものでるる。電流異常時のオフパルス禁止１
６号に同期した信号によりサイリスタエ４はオンし、イ
ンバータ１０の入力電流を分流して後、ＧＴＯＩ ３が
オフし、インバータ１０の主回路でしゃ断する。なお、
Ｇｉ’０１３はサイリスタ、トランジスタ等の半纏体ス
イッチ素子や電磁接ノ独器、ヒユーズ等であってもよく
、サイリスタ１４ｒよＵ１’０−？トランジスタ等の半
導体スイッチ素子ヤ岨磁接成器等でめってもよい。また
、第４図、第５図及び第６図に示したようにＧ１゛０に
通流される電流の異材はインバータ等システムの入力屯
随によシ判足してもよく、オフパルス通流の禁止はシス
テム中の咳数個のＧＴＯに対して行なってもよい。
本づ６明に↓ｔＬばアノード（社）流が異常となった場
合にｒ、、Ｊ：、オフパルスの通流全完全に防止できる
ので。
合にｒ、、Ｊ：、オフパルスの通流全完全に防止できる
ので。
（１）市価な（） Ｔ Ｏの永久破壊を防止できる。。
（２） （１）の効果によシステム自体のＩｆ ＩＪ
Ｑ性めるいは動作囲での安定性が向上すす。
Ｑ性めるいは動作囲での安定性が向上すす。
＝１図は代表的なゲートターンオフサイリスタの保趙回
路図、第２図はその動作を示すタイムチャート、第３図
は本発明のゲートターンオフサイリスタの保護回路図、
第４図、第５図及び第６図はシステムにゲートターンオ
アサイリスタを適用した場合の保訛回路図である。 １．１３・・・ＧＴＵ、２・・・負荷、３・・・直流電
源、４・・・上流検出器、５・・・ゲート制御回路、６
，１４・・・サイリスタ、７〜９・・・ダイオード、１
０・・・インバ＄ １ 口 第２０ Ｖノ （、ｅＰ−）＄４０ 不５団 第６ 図
路図、第２図はその動作を示すタイムチャート、第３図
は本発明のゲートターンオフサイリスタの保護回路図、
第４図、第５図及び第６図はシステムにゲートターンオ
アサイリスタを適用した場合の保訛回路図である。 １．１３・・・ＧＴＵ、２・・・負荷、３・・・直流電
源、４・・・上流検出器、５・・・ゲート制御回路、６
，１４・・・サイリスタ、７〜９・・・ダイオード、１
０・・・インバ＄ １ 口 第２０ Ｖノ （、ｅＰ−）＄４０ 不５団 第６ 図
Claims (1)
- 【特許請求の範囲】 一１． ゲートターンオフサイリスタ金保護するため
に、前記ゲートターンオフサイリスタの１ノ一ド亀流１
厘または電流上昇率の少くとも一方？監視し。 その値が所足値を超えた時点で前記ゲートターンオフサ
イリスタのオフゲートパルスを別回路にバイパスさせる
ようにしたことｋｎ徴とするゲートターンオフサイリス
タの保護方法。 ２、特許請求の範囲第１項の記載において、アノード電
流の電流値または電流上昇率の少くとも一方ｆ複数個の
ゲートターンオフサイリスタの甘ｉｔで監視し、前記複
数個のゲートターンオフサイリスタのオフゲートパルス
を別回路にバイパスさせること全特徴とするゲートター
ンオアサイリスタの保護方法。 ３、特許請求の範囲第１項および特許請求の範囲第２項
の記載に於て、ゲートターンオフサイリスタの入力側に
、電流値又は電流上昇率の少くとも一方の異常時の信号
によシ、直ちに過電流を抑制することを時機とするゲー
トターンオフサイリスタの保一方法。 ４、制限要素としてリアクトルを適用するようにしｆｃ
特許請求の範囲第３項ｄｄ載のゲートターンオフサイリ
スタの保護方法。 ５、制限要素として冨時はオン状悪にあるスイッチ素子
を適用するようにしたことに％＃とする特許請求の範囲
第３項ｄピ載のゲートターンオフサイリスタの保護方法
。 ６、 ４＋許請求の範囲第１項および特許請求の範囲第
２項に於て、ゲートターンオアサイリスタと並列に％電
流値又は゛電流上昇率の少くとも一方の異常時の信号に
よシ直ちに過電流を分流することｔ待惰とするゲートタ
ーンオフサイリスタの保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14613382A JPS5937880A (ja) | 1982-08-25 | 1982-08-25 | ゲ−トタ−ンオフサイリスタの保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14613382A JPS5937880A (ja) | 1982-08-25 | 1982-08-25 | ゲ−トタ−ンオフサイリスタの保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5937880A true JPS5937880A (ja) | 1984-03-01 |
Family
ID=15400883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14613382A Pending JPS5937880A (ja) | 1982-08-25 | 1982-08-25 | ゲ−トタ−ンオフサイリスタの保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262828A (ja) * | 1989-02-20 | 1990-10-25 | Fuji Electric Co Ltd | トランジスタインバータの過電流保護回路 |
| JP2008178295A (ja) * | 2001-02-23 | 2008-07-31 | Black & Decker Inc | 電気機器の界磁組立体用のシリンダ・磁石組立体、その製造方法、並びにシリンダ・磁石組立体が配置されたモータ及び動力工具 |
-
1982
- 1982-08-25 JP JP14613382A patent/JPS5937880A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262828A (ja) * | 1989-02-20 | 1990-10-25 | Fuji Electric Co Ltd | トランジスタインバータの過電流保護回路 |
| JP2008178295A (ja) * | 2001-02-23 | 2008-07-31 | Black & Decker Inc | 電気機器の界磁組立体用のシリンダ・磁石組立体、その製造方法、並びにシリンダ・磁石組立体が配置されたモータ及び動力工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819157A (en) | Overcurrent protection circuit for inverter device including majority circuit for turn-off of majority of conducting transistors | |
| JP5717915B2 (ja) | 電力用スイッチング回路 | |
| US9595949B2 (en) | Control of a clamp circuit during transient conditions | |
| US7570086B2 (en) | Switching element drive circuit | |
| KR102184786B1 (ko) | Ｄｃ 고장 전류 차단 기능을 갖는 모듈러 멀티레벨 컨버터 서브 모듈 및 이의 제어 방법 | |
| JPS61221528A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
| JPS5937880A (ja) | ゲ−トタ−ンオフサイリスタの保護方法 | |
| US20030086227A1 (en) | Device for protecting a power component against voltage surges | |
| JP3240489B2 (ja) | Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置 | |
| US5235487A (en) | Inverter with overload current protection | |
| JPH09331669A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US20240079947A1 (en) | Current-Limiting Control Strategy for Single-Loop Droop-Controlled Grid-Forming Inverters | |
| JPS6192165A (ja) | 昇圧チヨツパ装置の保護回路 | |
| JPS6031291B2 (ja) | 半導体しや断器 | |
| JPH01248956A (ja) | 変換装置とその転流方法 | |
| JPS6011750Y2 (ja) | ゲ−トタ−ンオフサイリスタの制御装置 | |
| JPS62100163A (ja) | ゲ−トタ−ンオフサイリスタの保護装置 | |
| JPH01128106A (ja) | 安定化電源装置の過電流保護回路 | |
| JPH07231674A (ja) | 自己消弧半導体素子を用いたインバータ装置の制御方法 | |
| JP3019555B2 (ja) | Ｇｔｏサイリスタインバータ | |
| JPS627334A (ja) | 電力変換装置における短絡保護方式 | |
| JPS5899264A (ja) | 変換器の保護方法 |