JPH01248956A - 変換装置とその転流方法 - Google Patents
変換装置とその転流方法Info
- Publication number
- JPH01248956A JPH01248956A JP1034878A JP3487889A JPH01248956A JP H01248956 A JPH01248956 A JP H01248956A JP 1034878 A JP1034878 A JP 1034878A JP 3487889 A JP3487889 A JP 3487889A JP H01248956 A JPH01248956 A JP H01248956A
- Authority
- JP
- Japan
- Prior art keywords
- valve
- current
- turn
- valve element
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 101100449819 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO3 gene Proteins 0.000 claims description 2
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 claims 1
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010304 firing Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/521—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、弁枝路がそれぞれ弁接枝回路を有する半導
体素子を備え、この半導体素子がターンオフ可能であり
かつ逆方向に阻止能力のある変換装置の弁枝路の間で被
注入電流を転流するための方法に関するものである。
体素子を備え、この半導体素子がターンオフ可能であり
かつ逆方向に阻止能力のある変換装置の弁枝路の間で被
注入電流を転流するための方法に関するものである。
〔従来の技術〕 □
このような弁枝路の順方向は変換装置のなかのその配置
により、電流の流れがこの方向にのみ可能であるように
定められている。それに対して反対の方向（″逆方向″
）では弁枝路は阻止すべきであり、このことは対称に阻
止するＧＴＯ（すなわちターンオフ信号による駆動の際
に陽極／陰極電圧の橿性に無関係に阻止しているＧＴＯ
）において自然に与えられており、またトランジスタま
。
により、電流の流れがこの方向にのみ可能であるように
定められている。それに対して反対の方向（″逆方向″
）では弁枝路は阻止すべきであり、このことは対称に阻
止するＧＴＯ（すなわちターンオフ信号による駆動の際
に陽極／陰極電圧の橿性に無関係に阻止しているＧＴＯ
）において自然に与えられており、またトランジスタま
。
たは非対称に阻止するＧＴＯ（すなわち正の陽極／陰極
電圧の際には電流をターンオフし得るが、反転した電圧
極性の際には阻止能力を有していないＧＴＯ）において
はダイオードとの直列接続により達成され得る。１！流
を転流するためには、電流を渡す弁枝路の弁素子がター
ンオフされ、また電流を受ける弁枝路の弁素子がターン
オンされる。
電圧の際には電流をターンオフし得るが、反転した電圧
極性の際には阻止能力を有していないＧＴＯ）において
はダイオードとの直列接続により達成され得る。１！流
を転流するためには、電流を渡す弁枝路の弁素子がター
ンオフされ、また電流を受ける弁枝路の弁素子がターン
オンされる。
このようなターンオフ可能でありかつ逆方向に阻止能力
を有する弁枝路を有するブリッジ回路が自然転流の範囲
内で作動させられれば、電流を受ける弁岐路のターンオ
ン自体は十分であり、その際に電流を渡す弁枝路は負の
陽極／陰極電圧を与えられ消弧する。その際に先ず逆電
流が生じ、この逆電流は続いて急峻な側縁で断たれる。
を有する弁枝路を有するブリッジ回路が自然転流の範囲
内で作動させられれば、電流を受ける弁岐路のターンオ
ン自体は十分であり、その際に電流を渡す弁枝路は負の
陽極／陰極電圧を与えられ消弧する。その際に先ず逆電
流が生じ、この逆電流は続いて急峻な側縁で断たれる。
その際に、弁接枝回路の寄生的インダクタンスに関係し
、また弁をｔａ偏する危険のある高い値をとり得る過電
圧が生ずる。
、また弁をｔａ偏する危険のある高い値をとり得る過電
圧が生ずる。
この危険を回避するため、通常のサイリスク回路におい
ては特に低抵抗かつ低インダクタンスに構成された弁接
枝回路が使用され得るが、このような弁接枝回路はター
ンオンの際にや、峻な電流衝撃を弁に与える。
ては特に低抵抗かつ低インダクタンスに構成された弁接
枝回路が使用され得るが、このような弁接枝回路はター
ンオンの際にや、峻な電流衝撃を弁に与える。
第４図には、好ましい例として、リアクトルＤＲを介し
て予め定められた実際上一定の直流電流を注入され、ま
たたとえば各１つの弁素子を有する例えば３つのブリッ
ジ枝路を含んでいるブリッジ回路の半部が示されており
、これらの弁素子は直列ダイオードＤ１、Ｄ３、Ｄ５を
有するトランジスタＴ１、Ｔ３、Ｔ５から成っている。
て予め定められた実際上一定の直流電流を注入され、ま
たたとえば各１つの弁素子を有する例えば３つのブリッ
ジ枝路を含んでいるブリッジ回路の半部が示されており
、これらの弁素子は直列ダイオードＤ１、Ｄ３、Ｄ５を
有するトランジスタＴ１、Ｔ３、Ｔ５から成っている。
駆動回路ＡＳ１、ＡＳ３、ＡＮ５はそれぞれ相応の制御
信号Ｓ１、Ｓ３、Ｓ５から増幅およびパルス整形により
弁の制御端子に対する制御電圧を形成する。
信号Ｓ１、Ｓ３、Ｓ５から増幅およびパルス整形により
弁の制御端子に対する制御電圧を形成する。
トランジスターダイオード直列回路に対して並列にそれ
ぞれＲＣＤ回路網が接続されている。しかし、このＲＣ
Ｄ回路網は部分的に、第４図中に示されているように、
少なからざる寄生インダクタンスを有する。駆動回路お
よびＲＣＤ保護回路は市販されており、たとえばインタ
ーナシラナル・レフティファイア−社の“サイリスタ応
用ノート“ＡＮ−３１５（米国、１９８２）の付録２か
ら公知である。
ぞれＲＣＤ回路網が接続されている。しかし、このＲＣ
Ｄ回路網は部分的に、第４図中に示されているように、
少なからざる寄生インダクタンスを有する。駆動回路お
よびＲＣＤ保護回路は市販されており、たとえばインタ
ーナシラナル・レフティファイア−社の“サイリスタ応
用ノート“ＡＮ−３１５（米国、１９８２）の付録２か
ら公知である。
弁Ｔ３およびＴ５の阻止状態において弁Ｔ１が電流を導
くかぎり、直流電圧端子Ｐの電圧は弁枝路の通過電圧を
除いてブリフジ回路の三相交流端子Ｒにかかる。いま三
相交流端子の図示されている極性において相応の制御信
号ｓｌおよびＳ３を介して同時に弁枝路Ｔ３がターンオ
ンされかつ弁ＴＩがターンオフされると、弁Ｔ３は電流
を受けるが、弁Ｔ１には逆電流と弁接紐回路内の電圧の
転極とが生ずる。この逆電流が断たれると、漏れインダ
クタンスが弁Ｔ１のいまは負の陽極／陰極電圧の高いピ
ークを発生し、−それにより弁Ｔ１が損傷される。
くかぎり、直流電圧端子Ｐの電圧は弁枝路の通過電圧を
除いてブリフジ回路の三相交流端子Ｒにかかる。いま三
相交流端子の図示されている極性において相応の制御信
号ｓｌおよびＳ３を介して同時に弁枝路Ｔ３がターンオ
ンされかつ弁ＴＩがターンオフされると、弁Ｔ３は電流
を受けるが、弁Ｔ１には逆電流と弁接紐回路内の電圧の
転極とが生ずる。この逆電流が断たれると、漏れインダ
クタンスが弁Ｔ１のいまは負の陽極／陰極電圧の高いピ
ークを発生し、−それにより弁Ｔ１が損傷される。
本発明の課題は、弁の回路または制御装置内のできるか
ぎり簡単な干渉によりこの危険を回避することである。
ぎり簡単な干渉によりこの危険を回避することである。
この課題は弁接紐回路と逆方向の阻止能力とを備えたタ
ーンオフ可能な弁素子を有する変換゛装置の弁枝路間で
被注入電流を転流するための方法であって、電流を受け
る弁抜路の弁素子が転流の際にターンオンされ、電流を
渡す枝路の弁素子が無電流になる方法において、電流を
受ける弁枝路のなかの弁素子のターンオンが、電流を渡
す枝路のなかの弁素子のターンオフによりその弁が実際
上無電流であるまで遅延されることにより解決される。
ーンオフ可能な弁素子を有する変換゛装置の弁枝路間で
被注入電流を転流するための方法であって、電流を受け
る弁抜路の弁素子が転流の際にターンオンされ、電流を
渡す枝路の弁素子が無電流になる方法において、電流を
受ける弁枝路のなかの弁素子のターンオンが、電流を渡
す枝路のなかの弁素子のターンオフによりその弁が実際
上無電流であるまで遅延されることにより解決される。
また、それぞれ逆方向に阻止能力を有する弁素子と、弁
接紐回路と、ターンオフのためにターンオフ信号を、ま
たターンオンのためにターンオン信号を供給され得る制
御１入力端とを有する複数個の弁枝路を含んでいる変換
装置において、弁素子に対するターンオフ信号の際にこ
の弁素子の弁の無電流を検出する状態信号を発生する状
態検出装置と、ターンオフすべき弁素子の状態検出が無
電流を検出する状態信号を発するときに初めてターンオ
ンすべき弁素子のターンオン信号をレリーズするレリー
ズ装置とを含んでいる変換装置により解決される。
接紐回路と、ターンオフのためにターンオフ信号を、ま
たターンオンのためにターンオン信号を供給され得る制
御１入力端とを有する複数個の弁枝路を含んでいる変換
装置において、弁素子に対するターンオフ信号の際にこ
の弁素子の弁の無電流を検出する状態信号を発生する状
態検出装置と、ターンオフすべき弁素子の状態検出が無
電流を検出する状態信号を発するときに初めてターンオ
ンすべき弁素子のターンオン信号をレリーズするレリー
ズ装置とを含んでいる変換装置により解決される。
本発明の有利な実施例は従属請求項にあげられている。
本発明は、電流を渡す半導体弁枝路のなかで逆電流およ
びそれと結びつけられた危険な逆電圧が、電流を渡す弁
枝路が負の弁電圧の際に阻止状態に移行するときにのみ
生ずるという認識から出発している。この負の弁電圧は
、電流を受ける弁が先ず正の陽極電圧の際に阻止され、
電流を渡す弁がまだ導通している間にまた電流を受ける
ためターンオンされるときに常に生ずる。しかし、逆電
流は、電流を渡す弁がその制４Ｂ電圧を介して、先ず正
の陽極電圧がこの弁に生ずるようにターンオフされると
きには生じない、続いて、すなわち電流を渡す弁を通る
電流が明らかに減ぜられている後に初めて、電流を受け
る弁が点弧されると、いまや阻止されており電流を渡す
弁に生じている負の陽極電圧は本質的な危険をもはや生
じ得ない。
びそれと結びつけられた危険な逆電圧が、電流を渡す弁
枝路が負の弁電圧の際に阻止状態に移行するときにのみ
生ずるという認識から出発している。この負の弁電圧は
、電流を受ける弁が先ず正の陽極電圧の際に阻止され、
電流を渡す弁がまだ導通している間にまた電流を受ける
ためターンオンされるときに常に生ずる。しかし、逆電
流は、電流を渡す弁がその制４Ｂ電圧を介して、先ず正
の陽極電圧がこの弁に生ずるようにターンオフされると
きには生じない、続いて、すなわち電流を渡す弁を通る
電流が明らかに減ぜられている後に初めて、電流を受け
る弁が点弧されると、いまや阻止されており電流を渡す
弁に生じている負の陽極電圧は本質的な危険をもはや生
じ得ない。
従って、電流を受ける枝路のなかの弁素子のターンオン
はそれぞれ、電流を渡す枝路のなかの弁素子のターンオ
フによりその弁が実際上無電流であるまで遅延される。
はそれぞれ、電流を渡す枝路のなかの弁素子のターンオ
フによりその弁が実際上無電流であるまで遅延される。
すなわち、この遅延時間の間は両弁は阻止されており、
電流はその際に電流を渡す枝路のなかの弁接紐回路に転
流し、また所望の正の陽極電圧をターンオフされた弁に
発生し得る。
電流はその際に電流を渡す枝路のなかの弁接紐回路に転
流し、また所望の正の陽極電圧をターンオフされた弁に
発生し得る。
遅延時間の終端は、過電圧が弁素子に生じないように、
直流回路から後供給された直流電流に電流を受ける枝路
を介して電流経路が開かれなければならないことにより
決定されている。たとえば電流監視、電圧監視または時
間監視により確認され得るこの限界内では、一方の弁の
ターンオフと他方の弁のターンオンとの間に、被注入直
−ｄＬ電流を有する従来の変換装置では許容し得ないが
、本発明によればかなりの時間にわたり継続し得る休止
時間が守られる。
直流回路から後供給された直流電流に電流を受ける枝路
を介して電流経路が開かれなければならないことにより
決定されている。たとえば電流監視、電圧監視または時
間監視により確認され得るこの限界内では、一方の弁の
ターンオフと他方の弁のターンオンとの間に、被注入直
−ｄＬ電流を有する従来の変換装置では許容し得ないが
、本発明によればかなりの時間にわたり継続し得る休止
時間が守られる。
しかしながら、このような休止時間は、被注入直流電圧
により動作するブリフジ回路では、一般に通常であり、
また、たとえば中間回路コンデンサから取り出される直
流電圧が、一方の弁がターンオンされかつ他方の弁がま
だその阻止能力を得ていないときに、短絡状に放電する
のを回避するために、しばしば必要でさえある。この場
合にターンオフの後に交流電圧側のインダクタンスを流
れる電流により生じ得る過電圧はフリーホイーリングダ
イオードにより回避される。このような回路において、
必要なスイッチング休止時間をできるかぎり短く保つ（
米国特許第４．５９７，０３８号明細書参照）という目
標は本発明の課題と正反対である。
により動作するブリフジ回路では、一般に通常であり、
また、たとえば中間回路コンデンサから取り出される直
流電圧が、一方の弁がターンオンされかつ他方の弁がま
だその阻止能力を得ていないときに、短絡状に放電する
のを回避するために、しばしば必要でさえある。この場
合にターンオフの後に交流電圧側のインダクタンスを流
れる電流により生じ得る過電圧はフリーホイーリングダ
イオードにより回避される。このような回路において、
必要なスイッチング休止時間をできるかぎり短く保つ（
米国特許第４．５９７，０３８号明細書参照）という目
標は本発明の課題と正反対である。
次に本発明の実施例を図面について説明する。
第１図には、そのために設けられている装置が弁接紐回
路ＲＣＤおよび駆動回路ＡＳを存する１つの対称に阻止
するＧＴＯを例として示されている。その際に状態検出
装置ｚはターンオフされる弁の無電流を検出し、相応の
状態信号ｚ１を発生する。弁またはその駆動装置Ａｓの
制御入力端の前にレリーズ装置ＦＧが接続されており、
このレリーズ装ＷＦＧは、ターンオフすべき弁素子の状
態検出装置が無電流を検出する状態信号を発するときに
初めて、ターンオンすべき弁素子のターンオン信号をレ
リーズする。
路ＲＣＤおよび駆動回路ＡＳを存する１つの対称に阻止
するＧＴＯを例として示されている。その際に状態検出
装置ｚはターンオフされる弁の無電流を検出し、相応の
状態信号ｚ１を発生する。弁またはその駆動装置Ａｓの
制御入力端の前にレリーズ装置ＦＧが接続されており、
このレリーズ装ＷＦＧは、ターンオフすべき弁素子の状
態検出装置が無電流を検出する状態信号を発するときに
初めて、ターンオンすべき弁素子のターンオン信号をレ
リーズする。
最も簡単な場合には、第１図中に破線の信号線により示
されているように、ＧＴＯの状態検出装置Ｚがその端子
で特に、弁導線のなかに配置されている１つの電流検出
器に接続されている。こうして他の弁枝路に対するレリ
ーズ信号は、弁を通る検出された電流が１つのしきい値
を下回るときに初めて発生される。この場合、変換装置
の各弁枝路に１つの適当な電流検出器が接続されている
。
されているように、ＧＴＯの状態検出装置Ｚがその端子
で特に、弁導線のなかに配置されている１つの電流検出
器に接続されている。こうして他の弁枝路に対するレリ
ーズ信号は、弁を通る検出された電流が１つのしきい値
を下回るときに初めて発生される。この場合、変換装置
の各弁枝路に１つの適当な電流検出器が接続されている
。
しかし、相応の状態信号ｚｌおよびターンオンすべき弁
枝路のレリーズ装置ＦＣを介してそのターンオンを、検
出された電圧がしきい値を上回るまで遅延させるため、
相応の電圧検出器を介して、電流を渡す枝路の弁素子に
おける電圧も検出され得る。このしきい値は阻止された
状態で最大存在する阻止電圧に一致していなければなら
ず、従ってまた、抑制すべき擾乱電圧にくらべての安全
問゛隔がごく小さい間隔であり得るように、比較的畜く
選定されなければならない。
枝路のレリーズ装置ＦＣを介してそのターンオンを、検
出された電圧がしきい値を上回るまで遅延させるため、
相応の電圧検出器を介して、電流を渡す枝路の弁素子に
おける電圧も検出され得る。このしきい値は阻止された
状態で最大存在する阻止電圧に一致していなければなら
ず、従ってまた、抑制すべき擾乱電圧にくらべての安全
問゛隔がごく小さい間隔であり得るように、比較的畜く
選定されなければならない。
第１図では状態検出装Ｈｚは、ＧＴＯの制御電圧を検出
し、またこの検出された制御電圧が予め定められたしき
い値に達するときに初めてレリーズ信号を発生するため
、ＧＴＯの制御端子に接続されている。
し、またこの検出された制御電圧が予め定められたしき
い値に達するときに初めてレリーズ信号を発生するため
、ＧＴＯの制御端子に接続されている。
場合によっては一方の弁の状態検出装ＴＩＺと他方の弁
のレリーズ装置ＦＣとの間に必要とされる電位隔離は、
光学的に光結合器ＯＰまたはホトダイオードを存する光
導波路を介して、または磁気的に行われ得る。
のレリーズ装置ＦＣとの間に必要とされる電位隔離は、
光学的に光結合器ＯＰまたはホトダイオードを存する光
導波路を介して、または磁気的に行われ得る。
レリーズ装置は、同一のブリッジ半部の他方の弁（また
はＧＴＯにより受けるべき電流を渡すために能力があり
かつ定められている変換装置の他の弁）の相応の状態信
号ｒ、３、ｚ５がこれらの弁の無電流を報知するまで、
ＧＴＯのターンオン信号ｓ１を阻止する。これは、駆動
信号ｓ１のターンオン状態および信号ｚ３およびｚ５の
レリーズされた状態がそれぞれ１”により示される最も
簡単な場合には簡単なアンドゲートであってよい論理演
算回路により行われる。
はＧＴＯにより受けるべき電流を渡すために能力があり
かつ定められている変換装置の他の弁）の相応の状態信
号ｒ、３、ｚ５がこれらの弁の無電流を報知するまで、
ＧＴＯのターンオン信号ｓ１を阻止する。これは、駆動
信号ｓ１のターンオン状態および信号ｚ３およびｚ５の
レリーズされた状態がそれぞれ１”により示される最も
簡単な場合には簡単なアンドゲートであってよい論理演
算回路により行われる。
第２図では状態検出装置は駆動回路の駆動入力端に（図
示されている場合にはレリーズ回路ＦＧの駆動入力端に
）接続されている。ＧＴＯがその電流のターンオフのた
めに相応のターンオフ信号“０″により駆動されると、
時限回路Ｔが始動され、この時限回路は予め定められた
遅延時間の後に初めてレリーズする状ｊｌｌ（を号ｚ１
−１を発生する。この簡単な変形例は、電位隔離が必要
でないという利点を有する。それに対して欠点は最適な
時間遅延の設定にある。最適な時間遅延はたとえば温度
および電流ならびにＧＴＯの蓄積時間または信号処理回
路の伝播時間のような多くの作動パラメータに関係する
。従って、遅延要素Ｔの遅延時間を変換装置の作動パラ
メータに関係して変更することは有利である。
示されている場合にはレリーズ回路ＦＧの駆動入力端に
）接続されている。ＧＴＯがその電流のターンオフのた
めに相応のターンオフ信号“０″により駆動されると、
時限回路Ｔが始動され、この時限回路は予め定められた
遅延時間の後に初めてレリーズする状ｊｌｌ（を号ｚ１
−１を発生する。この簡単な変形例は、電位隔離が必要
でないという利点を有する。それに対して欠点は最適な
時間遅延の設定にある。最適な時間遅延はたとえば温度
および電流ならびにＧＴＯの蓄積時間または信号処理回
路の伝播時間のような多くの作動パラメータに関係する
。従って、遅延要素Ｔの遅延時間を変換装置の作動パラ
メータに関係して変更することは有利である。
本発明はさまざまな変換装置、たとえば他の相数または
パルス数を有するブリッジ、並列接続されたブリッジま
たは半制御されるブリッジに応用され得る。第３図には
、このことが半制御されるブリッジを例として示されて
いる。その際に電流の制御された転流は１つのブリッジ
半部でのみ行われ、従ってこの制御されるブリッジ半部
の弁素子のみがそれぞれレリーズ装置ＦＧ１、ＦＧ３、
ＦＧ５および相応の状態検出装置Ｚ１、Ｚ３、Ｚ５を備
えている。その際に１つの弁の無電流状態に対する状態
信号は他の弁素子におけるレリーズ装置の入力端に与え
られている。もちろんここで、対称に阻止するゲートタ
ーンオフサイリスタＧＴ０１、ＧＴＯ３、ＧＴＯ５の代
わりに他の半導体弁も使用され得る。それぞれ必要な弁
接紐回路は第３図中には示されていない。
パルス数を有するブリッジ、並列接続されたブリッジま
たは半制御されるブリッジに応用され得る。第３図には
、このことが半制御されるブリッジを例として示されて
いる。その際に電流の制御された転流は１つのブリッジ
半部でのみ行われ、従ってこの制御されるブリッジ半部
の弁素子のみがそれぞれレリーズ装置ＦＧ１、ＦＧ３、
ＦＧ５および相応の状態検出装置Ｚ１、Ｚ３、Ｚ５を備
えている。その際に１つの弁の無電流状態に対する状態
信号は他の弁素子におけるレリーズ装置の入力端に与え
られている。もちろんここで、対称に阻止するゲートタ
ーンオフサイリスタＧＴ０１、ＧＴＯ３、ＧＴＯ５の代
わりに他の半導体弁も使用され得る。それぞれ必要な弁
接紐回路は第３図中には示されていない。
本発明によって構成された変換装置は系統においても回
転機においても使用することができる。
転機においても使用することができる。
第１図ないし第３図は本発明の実施例の回路図、第４図
は１つのブリッジ回路の半部の回路図である。 ＡＳＩ〜ＡＳ５・・・駆動回路 ＤＩ〜Ｄ５・・・直列ダイオード ＦＧＩ〜ＦＧ５・・・レリーズ装置 ＧＴＯ１〜ＧＴＯ５・・・ゲートターンオフサイリスタ ＯＰ・・・光結合器 ｓ１〜Ｓ５・・・制御信号 Ｔ・・・遅延要素 Ｔ１〜Ｔ５・・・トランジスタ ２１〜ｚ５・・・状態検出装置 ２１〜ｚ５・・・状態信号 ＩＧ ４ ＩＧ ３
は１つのブリッジ回路の半部の回路図である。 ＡＳＩ〜ＡＳ５・・・駆動回路 ＤＩ〜Ｄ５・・・直列ダイオード ＦＧＩ〜ＦＧ５・・・レリーズ装置 ＧＴＯ１〜ＧＴＯ５・・・ゲートターンオフサイリスタ ＯＰ・・・光結合器 ｓ１〜Ｓ５・・・制御信号 Ｔ・・・遅延要素 Ｔ１〜Ｔ５・・・トランジスタ ２１〜ｚ５・・・状態検出装置 ２１〜ｚ５・・・状態信号 ＩＧ ４ ＩＧ ３
Claims (1)
- 【特許請求の範囲】 １）弁接続回路と逆方向の阻止能力とを備えたターンオ
フ可能な弁素子（ＧＴＯ１、ＧＴＯ２、ＧＴＯ３）を有
する変換装置の弁枝路間で被注入電流を転流するための
方法であって、電流を受ける弁枝路の弁素子が転流の際
にターンオンされ、電流を渡す枝路の弁素子が無電流に
なる方法において、電流を受ける弁枝路のなかの弁素子
のターンオンが、電流を渡す枝路のなかの弁素子のター
ンオフによりその弁が実際上無電流であるまで遅延され
ることを特徴とする変換装置の転流方法。 ２）電流を渡す枝路内の電流が検出され、検出された電
流がしきい値を下回するまでターンオンが遅延されるこ
とを特徴とする請求項１記載の方法。 ３）電流を渡す枝路の弁素子の電圧が検出され、検出さ
れた電圧がしきい値を上回るまでターンオンが遅延され
ることを特徴とする請求項１記載の方法。 ４）電流を渡す枝路の弁素子の制御入力端における電圧
が検出され、検出された電圧が予め定められたしきい値
に達するまでターンオンが遅延されることを特徴とする
請求項１記載の方法。 ５）電流を渡す枝路をターンオフするための制御信号に
より遅延要素がトリガされ、この遅延要素が予め定めら
れた遅延時間の後に電流を受ける要素のターンオン信号
をレリーズすることを特徴とする請求項１記載の方法。 ６）遅延要素の遅延時間が変換装置の作動パラメータに
関係して予め定められることを特徴とする請求項５記載
の方法。 ７）被注入電流に対する変換装置であって、それぞれ逆
方向に阻止能力を有する弁素子と、弁接続回路と、ター
ンオフのためにターンオフ信号を、またターンオンのた
めにターンオン信号を供給され得る制御入力端とを有す
る複数個の弁枝路を含んでいる変換装置において、弁素
子に対するターンオフ信号（ｓ１）の際にこの弁素子の
弁（ＧＴＯ１）の無電流を検出する状態信号（ｚ１）を
発生する状態検出装置（Ｚ１、Ｚ２、Ｚ３）と、ターン
オフすべき弁素子の状態検出が無電流を検出する状態信
号を発するときに初めてターンオンすべき弁素子のター
ンオン信号をレリーズするレリーズ装置（ＦＧ１、ＦＧ
２、ＦＣ３）とを含んでいることを特徴とする変換装置
。 ８）弁枝路の状態検出装置の入力端がこの枝路における
電流検出器に接続されていることを特徴とする請求項７
記載の変換装置。 ９）弁枝路の状態検出装置の入力端が弁素子における電
圧降下に対する電圧検出器に接続されていることを特徴
とする請求項７記載の変換装置。 １０）弁素子の状態検出装置の入力端がこの弁素子の制
御入力端に接続されていることを特徴とする請求項７記
載の変換装置。 １１）弁素子の状態検出装置がガルバニック絶縁（ＯＰ
）を介して他の弁素子のレリーズ装置（ＦＧ）に接続さ
れていることを特徴とする請求項７記載の変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3804808 | 1988-02-16 | ||
| DE3804808.6 | 1988-02-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248956A true JPH01248956A (ja) | 1989-10-04 |
Family
ID=6347521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034878A Pending JPH01248956A (ja) | 1988-02-16 | 1989-02-14 | 変換装置とその転流方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4920473A (ja) |
| EP (1) | EP0328941A1 (ja) |
| JP (1) | JPH01248956A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3934044A1 (de) * | 1989-09-08 | 1991-03-21 | Asea Brown Boveri | Verfahren und vorrichtung zur bildung eines loeschsperrsignals fuer abschaltbare leistungshalbleiter |
| JP4328884B2 (ja) | 2003-07-24 | 2009-09-09 | 関西電力株式会社 | インバータ装置 |
| US9752990B2 (en) | 2013-09-30 | 2017-09-05 | Honeywell International Inc. | Low-powered system for driving a fuel control mechanism |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3165884D1 (en) * | 1980-02-01 | 1984-10-18 | Hasler Ag | Pulse transformer and its use as isolation transformer |
| US4342076A (en) * | 1981-02-12 | 1982-07-27 | Westinghouse Electric Corp. | Transistor turn off current sensing circuit |
| GB2137029A (en) * | 1983-03-14 | 1984-09-26 | Westinghouse Electric Corp | Switching Control Circuit for DC/AC Inverter |
| US4597038A (en) * | 1984-07-26 | 1986-06-24 | Westinghouse Electric Corp. | Switching overlap protection by control gate impedance monitoring |
| DE3434607A1 (de) * | 1984-09-18 | 1986-03-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zum betreiben eines abschalthyristors |
| DE3537050A1 (de) * | 1985-06-19 | 1987-01-02 | Siemens Ag | Verfahren und vorrichtung zur erkennung des sperrzustandes eines abschaltbaren thyristors |
| US4641231A (en) * | 1985-12-06 | 1987-02-03 | General Electric Company | Apparatus and method for failure testing of a control turn-off semiconductor |
| US4775925A (en) * | 1987-11-23 | 1988-10-04 | General Electric Company | Method and apparatus for determining the control electrode to cathode junction voltage of a control turn-off semiconductor device and use of such determined voltage in the control of the device |
-
1989
- 1989-02-01 EP EP89101739A patent/EP0328941A1/de not_active Ceased
- 1989-02-14 US US07/310,728 patent/US4920473A/en not_active Expired - Fee Related
- 1989-02-14 JP JP1034878A patent/JPH01248956A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0328941A1 (de) | 1989-08-23 |
| US4920473A (en) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139808B2 (en) | Semiconductor device and power conversion system | |
| US5467242A (en) | Method and apparatus for short circuit protection of power transistor device | |
| KR830002152B1 (ko) | 전원 트랜지스터 인버터의 판통 결함 보호장치 | |
| JP3764234B2 (ja) | 保護回路 | |
| US6603647B2 (en) | Method for controlling freewheeling paths in a matrix converter | |
| JP5511976B2 (ja) | 電力変換装置 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| US4745513A (en) | Protection of GTO converters by emitter switching | |
| US4757435A (en) | Static-controlled current-source AC/DC power converter and DC/AC power converter, and protection system embodying the same | |
| EP1439635A2 (en) | Synchronous soft-shutdown gate drive circuit | |
| US20160254658A1 (en) | Robust solid-state circuit protection apparatus | |
| JP2005137045A (ja) | 多レベル出力電力変換装置 | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US4674021A (en) | Static inverter with an overcurrent circuit upon a short circuit | |
| JP3160414B2 (ja) | 変換装置 | |
| US4415963A (en) | FET commutated current-FED inverter | |
| JPH01248956A (ja) | 変換装置とその転流方法 | |
| US4203040A (en) | Force commutated static isolator circuit | |
| JP3864793B2 (ja) | Ｐｗｍサイクロコンバータ及びｐｗｍサイクロコンバータの保護方法 | |
| WO1996000463A1 (fr) | Detecteur de defaillance pour convertisseur de puissance auto-commute sur une source de tension | |
| JP2007252020A (ja) | 電力変換装置 | |
| US20030160286A1 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JP4247771B2 (ja) | 電気回路 | |
| EP0392733A2 (en) | Improvements relating to solid state electric switching arrangements |