JP3944126B2

JP3944126B2 - スイッチング電源装置

Info

Publication number: JP3944126B2
Application number: JP2003174424A
Authority: JP
Inventors: 一宏堀井
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2003-06-19
Filing date: 2003-06-19
Publication date: 2007-07-11
Anticipated expiration: 2023-06-19
Also published as: JP2005012919A

Description

【０００１】
【発明の属する技術分野】
この発明は、直流電圧を所望の電圧に変換して電子機器に供給するスイッチング電源装置であって、特に同期整流回路を備えたスイッチング電源装置に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２０００−２６２０５２号公報
従来、直流電圧を変換するために、例えば同期整流回路を備えたシングルフォワードコンバータと称されるスイッチング電源装置が用いられている。このスイッチング電源装置は、図７の回路図に示すように、入力電源Ｖ１のプラス側の端子がメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に接続され、一次巻線Ｎ１のドットのない側の端子が、ＭＯＳ−ＦＥＴ等の主スイッチング素子ＴＲ１のドレインに接続されている。主スイッチング素子ＴＲ１のソースは、入力電源Ｖ１のマイナス側の端子に接続されている。さらに、主スイッチング素子ＴＲ１のゲートには、遅延回路２を介して制御回路４の制御信号が入力されている。制御回路４は、内部に発振回路を備え、主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。
【０００３】
メイントランスＴ１には、コアを介して二次巻線Ｎ２、及び三次巻線Ｎ３が設けられている。二次巻線Ｎ２のドットを付した側の端子は、フォワード側同期整流素子ＴＲ２のゲートに接続されているとともに、フライホイール側同期整流素子ＴＲ３のドレインに接続されている。さらに、二次巻線Ｎ２のドットを付した側の端子は、出力コンデンサＣ１の一端、及びプラス側の出力端子６に接続されている。二次巻線Ｎ２のドットのない側の端子は、フォワード側同期整流素子ＴＲ２のドレインに接続され、フォワード側同期整流素子ＴＲ２のソースが、出力チョークコイルＬ１のドットを付した側の端子、及びフライホイール側同期整流素子ＴＲ３のソースに接続されている。そして、出力チョークコイルＬ１のドットのない側の端子が、出力コンデンサＣ１の他端に接続されているとともに、マイナス側の出力端子８に接続されている。
【０００４】
また、三次巻線Ｎ３のドットのない側の端子はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、フライホイール側同期整流素子ＴＲ３のゲートに接続されているとともに、ＭＯＳ−ＦＥＴ等のスイッチ素子ＴＲ４のドレインに接続されている。三次巻線Ｎ３のドットを付した側の端子は、スイッチ素子ＴＲ４のソースに接続されているとともに、フライホイール側同期整流素子ＴＲ３のソースに接続されている。
【０００５】
また、メイントランスＴ１と並んで、信号伝達用トランスＴ２が設けられている。信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子が、制御回路４の出力に接続され、一次巻線Ｎ２１のドットのない側の端子が入力電源Ｖ１のマイナス側の端子に接続されている。さらに、信号伝達用トランスＴ２は、メイントランスＴ１とは別体のコアを介して二次巻線Ｎ２２を有し、二次巻線Ｎ２２のドットを付した側の端子が、スイッチ素子ＴＲ４のゲートに接続され、二次巻線２２のドットのない側の端子が、スイッチ素子ＴＲ４のソースに接続されている。
【０００６】
次に、この同期整流型シングルフォワードコンバータの回路動作について、図８を基に説明する。まず、図８（ａ）に示すように、制御回路４から主スイッチング素子ＴＲ１をオン／オフさせるための制御パルス信号が出力される。そして、図８の期間Ａで示されるように、制御回路４から出力されたパルス信号は、遅延回路２に入力され、一定の時間（図８中に示した遅延時間ｄ）だけ遅延されて、遅延回路２からパルス信号が出力される。遅延回路２の出力は、主スイッチング素子ＴＲ１のゲート電圧として入力される（図８（ｂ））。
【０００７】
主スイッチング素子ＴＲ１がオンすると、入力電源Ｖ１からメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に電流が流れ込む。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から電流が流れ出す。
【０００８】
メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力されると、フォワード側同期整流素子ＴＲ２のゲートに電圧が印加され（図８（ｅ））、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１のオンと同期してオンする。これにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から出力された電流は、出力コンデンサＣ１、若しくは出力端子６，８に接続されている図示されていない負荷を経由し、出力チョークコイルＬ１のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子ＴＲ２のソースからドレインを経て、メイントランスＴ１の二次巻線Ｎ２のドットの無い側の端子に流れ込む。このとき、出力チョークコイルＬ１のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルＬ１は、磁気エネルギーを蓄積する。
【０００９】
次に、期間Ａから期間Ｂへ移行する瞬間においては、制御回路４の出力がオフし、遅延時間ｄが経過して、主スイッチング素子ＴＲ１がオフすると（図８（ｃ））、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子への電流の流れ込みが止まる。同時に、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からの電流の流れ出しが止まる。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧は、プラス側からゼロまで低下する（図８（ｄ））。
【００１０】
そして、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧がプラスからゼロに変化すると、フォワード側同期整流素子ＴＲ２のゲート電圧もゼロになり、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１と同期してオフする（図８（ｅ））。
【００１１】
その後、期間Ｂにおいて、メイントランスＴ１に流れていた励磁電流によって、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子、およびメイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生し、メイントランスＴ１のリセット動作が行われる（図８のＴ１のリセット期間）。
【００１２】
メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子にマイナスの電圧が発生すると、メイントランスＴ１の三次巻線Ｎ３のドットのない側の端子にプラスの電圧が発生する。このときメイントランスＴ１の三次巻線Ｎ３に発生した電圧は、ダイオードＤ１を経由して、フライホイール側同期整流素子ＴＲ３のゲートに印加される。そして、フライホイール側同期整流素子ＴＲ３のゲート電圧が上昇して閾値Ｖｔｈを超えると、フライホイール側同期整流素子ＴＲ３がオンする（図８（ｆ））。
【００１３】
この期間Ｂの間は、上記期間Ａで出力チョークコイルＬ１が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルＬ１のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルＬ１のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子ＴＲ３のソースからドレインを経由し、出力コンデンサＣ１、もしくは、出力端子６，８間に接続されている図示されていない負荷を経て、出力チョークコイルＬ１のドットの無い側の端子へと電流が流れ込む。
【００１４】
次に制御回路４の出力がオンすると、遅延回路２および信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子ＴＲ１は、遅延回路２による遅延時間ｄだけ、遅延回路２からの出力が遅れるため、制御回路４がオンしたときにはオンしない。信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加されると、二次巻線Ｎ２２のドットを付した側の端子からプラスの電圧が出力される（図８（ｇ））。これにより、スイッチ素子ＴＲ４のゲートが充電され、スイッチ素子ＴＲ４がオンし、フライホイール側同期整流素子ＴＲ３のゲートが放電され（図８（ｆ））、フライホイール側同期整流素子ＴＲ３がオフする。
【００１５】
そして、制御回路４のオンから遅延時間ｄが経過すると、遅延回路２の出力がオンし、上記期間Ａ、期間Ｂ、期間Ｃの動作が繰り返される。
【００１６】
なお、この同期整流シングルフォワードコンバータの回路では、期間Ｃの存在は、そのスイッチング電源装置の損失を低減させるために必要な期間である。即ち、期間Ｃが存在することにより、主スイッチング素子ＴＲ１がオンするより先に、フライホイール側同期整流素子ＴＲ３が必ずオフしている。もし、主スイッチング素子ＴＲ１がオンしてからもフライホイール側同期整流素子ＴＲ３がオンする期間が存在すると、主スイッチング素子ＴＲ１のオンにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から流れ出した電流がフライホイール側同期整流素子ＴＲ３を通過し、フォワード側同期整流素子ＴＲ２を流れて、メイントランスＴ１のドットの無い側の端子に流れ込む。つまり、主スイッチング素子ＴＲ１とフライホイール側同期整流素子ＴＲ３が同時にオンしている期間は、メイントランスＴ１の二次巻線Ｎ２がショートされている状態となり、電源装置にとって著しい損失となるからである。
【００１７】
【発明が解決しようとする課題】
上記従来の技術のシングルフォワードコンバータの場合、以下に述べるような問題があった。先ず、フライホイール側同期整流素子ＴＲ３のゲートは、図８（ｆ）に示すように、メイントランスＴ１のリセット期間に、三次巻線Ｎ３に発生するリセット電圧を用いて充電される（図８の期間Ｂ１）。この電圧は、正弦波状の電圧波形となって電圧が上昇するため、フライホイール側同期整流素子ＴＲ３のゲート電圧が、そのＦＥＴがオンする閾値Ｖｔｈに達するまでにある程度の時間ｔｏを必要とし、ゲート電圧がその閾値Ｖｔｈまで達しない期間は、フライホイール側同期整流素子ＴＲ３はオフの状態である。従って、この時間ｔｏのフライホイール側同期整流素子ＴＲ３を流れる電流は、フライホイール側同期整流素子ＴＲ３の寄生ダイオードを流れる形となり、大きな損失を発生させると言う問題がある。
【００１８】
さらに、このシングルフォワードコンバータのフライホイール側同期整流素子ＴＲ３のゲートには、三次巻線Ｎ３のリセット電圧のピーク電圧が充電されており、大きな電荷がフライホイール側同期整流素子ＴＲ３のゲートに残留する。このため、フライホイール側同期整流素子ＴＲ３を放電させるスイッチ素子ＴＲ４には定格の大きな部品が必要になると言う問題もある。
【００１９】
また、図７に示すシングルフォワードコンバータでは、フォワード側同期整流素子ＴＲ２のゲートを、メイントランスＴ１の二次巻線Ｎ２のドットの有る端子に接続し、フォワード側同期整流素子ＴＲ２の駆動を行っている。しかしながら、図７に示す回路において、出力端子６，８間に外部から電圧を印加した場合、印加された電圧が、フォワード側同期整流素子ＴＲ２のゲートの閾値電圧以上の場合、フォワード側同期整流素子ＴＲ２がオンしてしまうと言う現象が生じる。そして、フォワード側同期整流素子ＴＲ２がオンしたことが、トリガとなって、メイントランスＴ１の２巻線Ｎ２側の回路で、フォワード側同期整流素子ＴＲ２とフライホイール側同期整流素子ＴＲ３が交互にオン・オフを繰り返すという、異常発振動作が誘発される。この異常発振状態では、メイントランスＴ１の二次巻線Ｎ２側から一次巻線Ｎ１側に電力が伝送される状態となり、制御回路４の制御下での動作ではないため、フライホイール側同期整流素子ＴＲ３、フォワード側同期整流素子ＴＲ２、及び主スイッチング素子ＴＲ１等の半導体部品の破損や、メイントランスＴ１の一次巻線Ｎ１側に電力が伝送されることで、入力電源Ｖ１の破損等が引き起こされる可能性もある。
【００２０】
また、以上の従来技術の他、スイッチング電源装置の効率を高めるための回路として、特許文献１に開示されているスイチング電源装置が提案されている。この回路では、主スイッチング素子がオフの期間のリセット電圧によりフライホイール側同期整流素子をオンさせるものである。さらに、制御装置が主スイッチング素子をオンさせる制御信号と同位相の信号により、放電用回路のトランジスタをオンし、フライホイール側同期整流素子のゲート容量の電荷を放電させるようにしたものである。
【００２１】
しかしながら、この場合も上記と同様に、主スイッチング素子がオフした後、二次巻線に発生する電圧がフライホイール側同期整流素子のＦＥＴの閾値電圧まで立ち上がるための一定の時間は、ＦＥＴの寄生ダイオードに電流が流れてしまい、この点で電源効率が低下するものであった。また、フォワード側同期整流素子のゲートには二次巻線のドットのある側の端子が接続されているため、上記異常発振動作を誘発する恐れもあるものであった。
【００２２】
この発明は、上記従来の技術の問題点に鑑みて成されたもので、電源装置としての効率が高く、半導体部品の小型化も可能であり、異常発振も生じないスイッチング電源装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この発明は、直流入力電力をオン・オフするＭＯＳ−ＦＥＴ等の主スイッチング素子と、上記主スイッチング素子に接続され上記主スイッチング素子のオン・オフを制御する制御回路と、一次巻線と二次巻線及び三次巻線を有するトランスを設け、上記一次巻線に入力電源と上記主スイッチング素子を接続し、上記二次巻線に、上記主スイッチング素子のオンと同期してオンし、主スイッチング素子のオフと同期してオフするＭＯＳ−ＦＥＴ等のフォワード側同期整流素子と、上記主スイッチング素子のオフと同期してオンし、上記主スイッチング素子のオンと同期してオフするＭＯＳ−ＦＥＴ等のフライホイール側同期整流素子とを接続し、上記各同期整流素子を駆動させる同期整流素子駆動回路と、上記制御回路から上記フライホイール側同期整流素子のゲートの放電タイミングを、絶縁回路を介して制御するゲート放電回路を備えたスイッチング電源装置についてのものである。上記同期整流素子駆動回路は、上記主スイッチング素子のオン期間に上記三次巻線に発生する電圧を用いて上記フォワード側同期整流素子のゲートの充電を行い、上記主スイッチング素子がオンからオフに移行するときに、上記主スイッチング素子のオン期間に上記フォワード側同期整流素子のゲートに蓄えられた電荷を、上記フライホイール側同期整流素子のゲートに分配するとともに、上記主スイッチング素子がオフする際に上記三次巻線に発生する電圧を利用して、上記フォワード側同期整流素子のゲート電荷を放電するとともに上記フライホイール側同期整流素子のゲートを充電する電流経路を備える。さらに、上記同期整流素子駆動回路は、上記主スイッチング素子がオフの期間に上記メイントランスの三次巻線のリセット電圧が低下するにつれて、上記フライホイール側同期整流素子のゲートに充電された電荷を回生し、上記フライホイール側同期整流素子のゲート電圧が所定の電圧まで降下した時点で、上記フライホイール側同期整流素子のゲート電圧を保持する電圧保持手段を備える。
【００２４】
上記主スイッチング素子がオフする際に上記フライホイール側同期整流素子のゲートを充電する上記同期整流素子駆動回路の上記電流経路は、上記フォワード側同期整流素子のゲートから、上記三次巻線の上記主スイッチング素子がオンの期間に電圧が発生する側である一方の端子を経て、上記三次巻線の他方の端子からツエナーダイオードのアノードに接続され、このツエナーダイオードのカソードが、上記フライホイール側同期整流素子のゲートに接続され、上記フライホイール側同期整流素子のソースから上記フォワード側同期整流素子のソースに接続された電流経路と、上記フライホイール側同期整流素子のソースから上記三次巻線の一方の端子へ、上記フライホイール側同期整流素子と同期してオン・オフするＭＯＳ−ＦＥＴ等のスイッチ素子を介して接続された電流経路とからなり、上記電圧保持手段は上記ツエナーダイオードにより構成されるものである。
【００２５】
また、上記電流経路には、上記フォワード側同期整流素子のゲートと上記三次巻線の一方の端子との間にコンデンサを介在させ、このコンデンサと上記フォワード側同期整流素子のゲートとの間にダイオードのカソードを接続し、このダイオードのアノードを上記フォワード側同期整流素子のソース側に接続したものである。
【００２６】
また、上記電流経路には、上記フォワード側同期整流素子のゲートと上記三次巻線の一方の端子との間にコンデンサを介在させ、上記フォワード側同期整流素子のゲートと上記フライホイール側同期整流素子のソースとの間に、上記フライホイール側同期整流素子と同期して同様にオン・オフするＭＯＳ−ＦＥＴ等のスイッチ素子を接続したものである。
【００２７】
【発明の実施の形態】
以下、この発明の実施形態について図面に基づいて説明する。図１〜図３はこの発明の第一実施形態について示すものであり、図７の従来技術と同様の構成は同一の符号を付して説明する。この実施形態のスイッチング電源装置は、図１の回路図に示すように、入力電源Ｖ１のプラス側の端子がメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に接続され、一次巻線Ｎ１のドットのない側の端子が、ＭＯＳ−ＦＥＴ等の主スイッチング素子ＴＲ１のドレインに接続されている。主スイッチング素子ＴＲ１のソースは、入力電源Ｖ１のマイナス側の端子に接続されている。さらに、主スイッチング素子ＴＲ１のゲートには、遅延回路２を介して制御回路４の制御信号が入力している。制御回路４は、内部に発振回路を備え、制御回路４により主スイッチング素子ＴＲ１をオン／オフさせるための信号を出力する。
【００２８】
メイントランスＴ１には、コアを介して二次巻線Ｎ２、及び三次巻線Ｎ３が設けられている。二次巻線Ｎ２のドットを付した側の端子は、フライホイール側同期整流素子ＴＲ３ドレインに接続されている。さらに、二次巻線Ｎ２のドットを付した側の端子は、出力コンデンサＣ１の一端、及びプラス側の出力端子６に接続されている。二次巻線Ｎ２のドットのない側の端子は、フォワード側同期整流素子ＴＲ２のドレインに接続され、フォワード側同期整流素子ＴＲ２のソースが、出力チョークコイルＬ１のドットを付した側の端子、及びフライホイール側同期整流素子ＴＲ３のソースに接続されている。そして、出力チョークコイルＬ１のドットのない側の端子が、出力コンデンサＣ１の他端に接続されているとともに、マイナス側の出力端子８に接続されている。
【００２９】
また、三次巻線Ｎ３は、同期整流素子駆動回路１０に接続され、同期整流素子駆動回路１０内で三次巻線Ｎ３のドットを付した側の端子が、フォワード側同期整流素子ＴＲ２のゲートに接続されているとともに、ＭＯＳ−ＦＥＴ等のスイッチ素子ＴＲ３２のドレインに接続されている。スイッチ素子ＴＲ３２のソースは、フォワード側同期整流素子ＴＲ２のソースおよびフライホイール側同期整流素子ＴＲ３のソースに接続されているとともに、ダイオードＤ３２アノードに接続され、ダイオードＤ３２のカソードが、三次巻線Ｎ３のドットのない側の端子に接続されている。また、スイッチ素子ＴＲ３２のゲートは、フライホイール側同期整流素子ＴＲ３のゲートおよび電圧保持手段であるツエナーダイオードＺＤ３１のカソードに接続されている。ツエナーダイオードＺＤ３１のアノードは、三次巻線Ｎ３のドットのない側の端子に接続されている。
【００３０】
また、メイントランスＴ１と並んで、絶縁回路を構成する信号伝達用トランスＴ２が設けられている。信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子が、制御回路４の出力に接続され、一次巻線Ｎ２１のドットのない側の端子が入力電源Ｖ１のマイナス側の端子に接続されている。
【００３１】
さらに、信号伝達用トランスＴ２は二次巻線Ｎ２２を有し、二次巻線Ｎ２２のドットを付した側の端子が、ＭＯＳ−ＦＥＴ等のスイッチ素子ＴＲ３１のゲートに接続され、二次巻線Ｎ２２のドットのない側の端子が、スイッチ素子ＴＲ３１のソースに接続されているとともに、フライホイール側同期整流素子ＴＲ３のソース側に接続されている。信号伝達用トランスＴ２とスイッチ素子ＴＲ３１により、フライホイール側同期整流素子ＴＲ３のゲート放電回路１２を構成している。
【００３２】
次に、この同期整流型シングルフォワードコンバータの回路動作について、図２を基に説明する。まず、図２（ａ）に示すように、制御回路４から主スイッチング素子ＴＲ１をオン／オフさせるための制御パルス信号が出力される。そして、図８の期間Ａで示されるように、制御回路４から出力されたパルス信号は、遅延回路２に入力され、一定の時間（図２中に示した遅延時間ｄ）だけ遅延されて、遅延回路２からパルス信号が出力される。遅延回路２の出力は、主スイッチング素子ＴＲ１のゲート電圧として入力される（図２（ｂ））。
【００３３】
主スイッチング素子ＴＲ１がオンすると、入力電源Ｖ１からメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子に電流が流れ込む。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から電流が流れ出す。
【００３４】
このとき同時に、三次巻線Ｎ３のドットのある側にプラスの電圧が出力され、図３（ａ）の矢印で電流経路を示すような電流が流れ（図２（ｆ））、フォワード側同期整流素子ＴＲ２のゲート容量が充電されることで、ゲートに電圧が印加され（図２（ｄ））、フォワード側同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１のオンと同期してオンする。これにより、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子から出力された電流は、出力コンデンサＣ１、若しくは出力端子６，８に接続されている図示されていない負荷を経由し、出力チョークコイルＬ１のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子ＴＲ２のソースからドレインを経て、メイントランスＴ１の二次巻線Ｎ２のドットの無い側の端子に流れ込む。このとき、出力チョークコイルＬ１のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルＬ１は、磁気エネルギーを蓄積する。
【００３５】
次に、期間Ａから期間Ｂへ移行する瞬間においては、制御回路４の出力がオフし、遅延時間ｄが経過して、主スイッチング素子ＴＲ１がオフすると（図２（ｃ））、メイントランスＴ１の一次巻線Ｎ１のドットを付した側の端子への電流が流れ込み、およびメイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子からの電流の流れ出しが止まる。このとき、メイントランスＴ１の二次巻線Ｎ２のドットを付した側の端子の電圧は、プラス側からゼロまで低下する。
【００３６】
同時にこの瞬間において、三次巻線Ｎ３のドットを付した側の端子の電圧も、プラス側からゼロまで低下する。これにより、フォワード側同期整流素子ＴＲ２のゲートに蓄えられていた電荷が、図３（ｂ）で電流経路を矢印で示すように、三次巻線Ｎ３およびツエナーダイオードＺＤ３１を経由してフライホイール側同期整流素子ＴＲ３のゲートに分配される。この動作は、図２（ｇ）の矢印ｊで示すように一瞬のパルスである。これにより、フォワード側同期整流素子ＴＲ２のゲート電圧が閾値以下となり、フォワード側同期整流素子ＴＲ２がオフする（図２（ｄ））。これにより、フライホイール側同期整流素子ＴＲ３のゲートは、従来例のように三次巻線Ｎ３のリセット電圧の上昇を待つことなく素早くチャージされて電圧上昇し（図２（ｅ））、従来技術の図８（ｆ）に示すようにゲート電圧が閾値Ｖｔｈに上昇するための時間ｔｏだけ、寄生ダイオードに電流が流れるといった現象を防ぐことができる。
【００３７】
この瞬間の後、さらに図２の期間Ｂ１において、主スイッチング素子ＴＲ１がオフしたときのメイントランスＴ１のリセット動作により、三次巻線Ｎ３のドットのない側の端子にプラスの電圧が発生し、三次巻線Ｎ３のドットのない端子から電流が流れ出し、ツエナーダイオードＺＤ３１のアノードからカソード、フライホイール側同期整流素子ＴＲ３のゲートからソース、フォワード側同期整流素子ＴＲ２のソースからゲートを経由し、三次巻線Ｎ３のドットの有る端子に流れ込み、フォワード側同期整流素子ＴＲ２のゲートの電荷が完全に放電される。フォワード側同期整流素子ＴＲ２のゲートの電荷が完全に放電されると、電流の流れる経路は、図３（ｃ）に矢印で示した電流経路に変化し、三次巻線Ｎ３のドットのない側の端子から、ツエナーダイオードＺＤ３１のアノードからカソード、フライホイール側同期整流素子ＴＲ３のゲートからソース、スイッチ素子ＴＲ３２のソースからドレイン、三次巻線Ｎ３のドットの有る側の端子へと電流が流れ、フライホイール側同期整流素子ＴＲ３のゲート電圧をさらに上昇させ（図２（ｅ））、フライホイール側同期整流素子ＴＲ３の導通抵抗をより低減する。
【００３８】
そして、主スイッチング素子ＴＲ１がオフしたときの、メイントランスＴ１のリセット動作により、三次巻線Ｎ３に発生した電圧がピークを超え、降下し始めると（図２の期間Ｂ２）、三次巻線Ｎ３のドットの有る端子から電流が流れ出すように電流経路が変化する。このとき、スイッチ素子ＴＲ３２のゲートは、フライホイール側同期整流素子ＴＲ３のゲートに接続されているため、スイッチ素子ＴＲ３２は、フライホイール側同期整流素子ＴＲ３と同期してオンする。このため、図３（ｄ）で電流経路を矢印で示すように、三次巻線Ｎ３のドットの有る側の端子から、スイッチ素子ＴＲ３２のドレインからソース、フライホイール側同期整流素子ＴＲ３のソースからゲート、ツエナーダイオードＺＤ３１カソードからアノード、三次巻線Ｎ３のドットのない側の端子へと電流が流れ、フライホイール側同期整流素子ＴＲ３のゲートに蓄えられていた電荷を、三次巻線Ｎ３に回生する（図２（ｇ，ｈ））。これにより、電圧保持手段であるツエナーダイオードＺＤ３１で決定される電圧まで、フライホイール側同期整流素子ＴＲ３およびスイッチ素子ＴＲ３２のゲート電圧が低下する（図２（ｅ））。
【００３９】
後に、スイッチ素子ＴＲ３１がオンすることで、フライホイール側同期整流素子ＴＲ３のゲートおよびスイッチ素子ＴＲ３２のゲートの電荷が放電されるが、フライホイール側同期整流素子ＴＲ３のゲートは、三次巻線Ｎ３に発生するピーク電圧よりも低い電圧となっているため、フライホイール側同期整流素子ＴＲ３のゲートを放電させる際に、スイッチ素子ＴＲ３１を通過するエネルギー量は、従来例のスイッチ素子ＴＲ４がフライホイール側同期整流素子ＴＲ３のゲートを放電させる際にスイッチ素子ＴＲ４を通過するエネルギー量よりも小さくてすむ。従って、スイッチ素子ＴＲ３１は、従来例のスイッチ素子ＴＲ４よりも小さな定格の素子を使用することが可能となる。
【００４０】
この期間Ｂの間は、上記期間Ａで出力チョークコイルＬ１が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルＬ１のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルＬ１のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子ＴＲ３のソースからドレインを経由し、出力コンデンサＣ１、もしくは、出力端子６，８間に接続されている図示されていない負荷を経て、出力チョークコイルＬ１のドットの無い側の端子へと電流が流れ込む。
【００４１】
次に、制御回路４の出力がオンすると、図２の期間Ｃにおいて、遅延回路２および信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子ＴＲ１は、遅延回路２による遅延時間ｄだけ、遅延回路２からの出力が遅れるため、制御回路４の出力がオンしたときにはオンしない。信号伝達用トランスＴ２の一次巻線Ｎ２１のドットを付した側の端子にプラスの電圧が印加されると、二次巻線Ｎ２２のドットを付した側の端子にプラスの電圧が出力される（図２（ｉ））。これにより、スイッチ素子ＴＲ３１のゲートが充電され、スイッチ素子ＴＲ３１がオンし、フライホイール側同期整流素子ＴＲ３のゲートが放電され（図２（ｅ））、フライホイール側同期整流素子ＴＲ３がオフする。
【００４２】
そして、制御回路４のオンから遅延時間ｄが経過すると、遅延回路２の出力がオンし、上記期間Ａ、期間Ｂ、期間Ｃの動作が繰り返される。
【００４３】
この実施形態のスイッチング電源装置によれば、主スイッチング素子ＴＲ１のオフに同期した三次巻線Ｎ３のドットのある端子の電圧の低下とともに、フォワード側同期整流素子ＴＲ２のゲートに蓄えられていた電荷が、三次巻線Ｎ３およびツエナーダイオードＺＤ３１を経由して、フライホイール側同期整流素子ＴＲ３のゲートに分配され、ゲート電圧が上昇する。従って、フライホイール側同期整流素子ＴＲ３のゲートは、従来例のように三次巻線Ｎ３のリセット電圧の上昇を待つことなく素早く充電されて電圧上昇し、寄生ダイオードに電流が流れるといったことがなく、スイッチング電源装置の効率向上に寄与する。さらに、主スイッチング素子ＴＲ１がオフしたときの三次巻線Ｎ３のリセット電圧により、スイッチ素子ＴＲ３２がオンし、フライホイール側同期整流素子ＴＲ３のゲート電圧をさらに上昇させ、フライホイール側同期整流素子ＴＲ３の導通抵抗をより低減する。
【００４４】
また、フライホイール側同期整流素子ＴＲ３と同期してスイッチ素子ＴＲ３２がオンしているため、フライホイール側同期整流素子ＴＲ３のゲートに蓄えられていた電荷が、メイントランスＴ１のリセット期間の後半で三次巻線Ｎ３に回生され、ツエナー電圧まで低下する。従って、この後、スイッチ素子ＴＲ３１がオンしてフライホイール側同期整流素子ＴＲ３のゲートの電荷が放電されるとき、そのゲート電圧は、三次巻線Ｎ３に発生するピーク電圧よりも低いツエナーダイオードＺＤ３１で決定される電圧となっている。このため、フライホイール側同期整流素子ＴＲ３のゲートを放電させる際に、スイッチ素子ＴＲ３１を通過するエネルギー量を小さくすることができ、スイッチ素子ＴＲ３１に小さな定格の素子を使用することが可能となる。
【００４５】
さらに、この実施形態の回路では、フォワード側同期整流素子ＴＲ２が、メイントランスＴ１の二次巻線Ｎ２のドットのある端子に直接接続されていないため、出力端子６，８から外部電圧が印加されても、フォワード側同期整流素子ＴＲ２が外部電圧によりオンすることが無い。従って、二次巻線Ｎ２に電流が流れることが無く、異常発振を誘起するような動作が発生しない。
【００４６】
次に、この発明のスイッチング電源装置の第二実施形態について、図４，図５を基にして説明する。ここで上記実施形態と同様の構成は同一符号を付して説明を省略する。この実施形態は、同期整流素子駆動回路１０において、フォワード側同期整流素子ＴＲ２のゲートと三次巻線Ｎ３のドットのある側の端子との間にコンデンサＣ３１を直列に設けるとともに、フォワード側同期整流素子ＴＲ２のゲートとソースとの間に、ダイオードＤ３１を設けたものである。ダイオードＤ３１は、アノードがフォワード側同期整流素子ＴＲ２のソースに接続され、カソードがフォワード側同期整流素子ＴＲ２のゲート側に接続されている。
【００４７】
この実施形態のスイッチング電源装置の動作は、上記第一実施形態と同様であり、特に、期間Ａから期間Ｂへ移行する瞬間においては、三次巻線Ｎ３のドットを付した側の端子の電圧は、プラス側からゼロまで低下する。これにより、フォワード側同期整流素子ＴＲ２のゲートおよびコンデンサＣ３１に蓄えられていた電荷が、図５（ａ）で矢印により示す電流経路のように、三次巻線Ｎ３およびツエナーダイオードＺＤ３１を経由してフライホイール側同期整流素子ＴＲ３のゲートに分配される。この動作は、上記実施形態の図２（ｇ）の矢印ｊで示すように一瞬のパルスである。これにより、フォワード側同期整流素子ＴＲ２のゲート電圧が閾値以下となり、フォワード側同期整流素子ＴＲ２がオフする。そして、フライホイール側同期整流素子ＴＲ３のゲートは、従来例のように三次巻線Ｎ３のリセット電圧の上昇を待つことなく素早く充電されて電圧上昇し、ゲート電圧が閾値Ｖｔｈに上昇するための時間ｔｏだけ、寄生ダイオードに電流が流れるといった現象を防ぐことができる。
【００４８】
この瞬間の後、さらに主スイッチング素子ＴＲ１がオフしたときのメイントランスＴ１のリセット動作により、三次巻線Ｎ３のドットのない側の端子にプラスの電圧が発生し、三次巻線Ｎ３のドットのない端子から電流が流れ出し、ツエナーダイオードＺＤ３１のアノードからカソード、フライホイール側同期整流素子ＴＲ３のゲートからソース、フォワード側同期整流素子ＴＲ２のソースからゲート、コンデンサＣ３１を経由し、三次巻線Ｎ３のドットの有る端子に流れ込み、フォワード側同期整流素子ＴＲ２のゲートおよびコンデンサＣ３１の電荷が完全に放電される。また、何らかの原因により、フォワード側同期整流素子ＴＲ２のゲートに充電された電荷量とコンデンサＣ３１に充電された電荷量に、アンバランスが生じ、コンデンサＣ３１に充電された電荷量が、フライホイール側同期整流素子ＴＲ３のゲートに充電された電荷量よりも多くなったとしても、フォワード側同期整流素子ＴＲ２のゲートの放電が終わった後に、図５（ａ）に示す電流経路の状態から、図５（ｂ）に示す電流経路の状態に変化し、ダイオードＤ３１を経由して、電流を通過させることで、コンデンサＣ３１を必ず放電させることができる。
【００４９】
フォワード側同期整流素子ＴＲ２のゲートの電荷およびコンデンサＣ３１の電荷が完全に放電されると、電流の流れる経路は、図５（ｃ）に矢印で示した電流経路に変化し、三次巻線Ｎ３のドットのない側の端子から、ツエナーダイオードＺＤ３１のアノードからカソード、フライホイール側同期整流素子ＴＲ３のゲートからソース、スイッチ素子ＴＲ３２のソースからドレイン、三次巻線Ｎ３のドットの有る側の端子へと電流が流れ、フライホイール側同期整流素子ＴＲ３のゲート電圧をさらに上昇させ、フライホイール側同期整流素子ＴＲ３の導通抵抗をより低減する。
【００５０】
そして、主スイッチング素子ＴＲ１がオフしたときの、メイントランスＴ１のリセット動作により、三次巻線Ｎ３に発生した電圧がピークを超え、降下し始めると、三次巻線Ｎ３のドットの有る端子から電流が流れ出すように電流経路が変化する。このとき、スイッチ素子ＴＲ３２のゲートは、フライホイール側同期整流素子ＴＲ３のゲートに接続されているため、スイッチ素子ＴＲ３２は、フライホイール側同期整流素子ＴＲ３と同期してオンしている。このため、図５（ｄ）で電流経路を矢印で示すように、三次巻線Ｎ３のドットの有る側の端子から、スイッチ素子ＴＲ３２のドレインからソース、フライホイール側同期整流素子ＴＲ３のソースからゲート、ツエナーダイオードＺＤ３１カソードからアノード、三次巻線Ｎ３のドットのない側の端子へと電流が流れ、フライホイール側同期整流素子ＴＲ３のゲートに蓄えられていた電荷を、三次巻線Ｎ３に回生する。これにより、電圧保持手段であるツエナーダイオードＺＤ３１で決定される電圧まで、フライホイール側同期整流素子ＴＲ３およびスイッチ素子ＴＲ３２のゲート電圧が低下する。
【００５１】
このとき、ツエナーダイオードＺＤ３１で決定される電圧まで、スイッチ素子ＴＲ３２のゲート電圧が低下し、その後スイッチ素子ＴＲ３１がオンしてフライホイール側同期整流素子ＴＲ３のゲートが放電されるが、フライホイール側同期整流素子ＴＲ３のゲートは、ツエナー電圧となっているため、フライホイール側同期整流素子ＴＲ３のゲートを放電させる際のスイッチ素子ＴＲ３１を通過するエネルギー量は、従来例のスイッチ素子ＴＲ４がフライホイール側同期整流素子ＴＲ３のゲートを放電させる際にスイッチ素子ＴＲ４を通過するエネルギー量よりも小さくてすむ。
【００５２】
この実施形態のスイッチング電源装置によれば、上記第一実施形態と同様の効果を得ることができるとともに、フォワード側同期整流素子ＴＲ２のゲートに直列にコンデンサＣ３１を挿入することで、フォワード側同期整流素子ＴＲ２のゲートに印加される電圧を自由に調整することができる。
【００５３】
次に、この発明のスイッチング電源装置の第三実施形態について、図６を基にして説明する。ここで上記実施形態と同様の構成は同一符号を付して説明を省略する。この実施形態は、上記第二実施形態の同期整流素子駆動回路１０において、フォワード側同期整流素子ＴＲ２のゲートとソースとの間に、ダイオードＤ３１に代えてＭＯＳ−ＦＥＴ等のスイッチ素子ＴＲ３３を設けたものである。スイッチ素子ＴＲ３３のドレインがフォワード側同期整流素子ＴＲ２のゲートに接続され、スイッチ素子ＴＲ３３のソースがフォワード側同期整流素子ＴＲ２のソースに接続されている。そして、スイッチ素子ＴＲ３３のゲートは、フライホイール側同期整流素子ＴＲ３のゲートに接続されている。
【００５４】
この実施形態のスイッチング電源装置の動作は、上記第二実施形態と同様であるが、特に図４のダイオードＤ３１の代わりに、スイッチ素子ＴＲ３３が設けられている。スイッチ素子ＴＲ３３は、フライホイール側同期整流素子ＴＲ３と同期してオン／オフする。従って、フォワード側同期整流素子ＴＲ２がオフしている期間は、スイッチ素子ＴＲ３３がオンしており、フォワード側同期整流素子ＴＲ２のゲート−ソース間がショートされた状態となっている。
【００５５】
本実施形態は、同期整流素子として使用されるＦＥＴとして、通過電力量の大きなＦＥＴを用いた場合に特に有用な効果を得ることができる。これは、通過電力量の大きなＦＥＴの場合、ＦＥＴがオフしている状態において、本来オフであるはずの期間であるにもかかわらず、ドレインとソースの間に高い電圧が印加されると、ドレイン−ゲート間の寄生容量を電流が透過し、ゲートが充電され、ゲートの電圧が上昇してしまい、ＦＥＴが誤オンしてしまうといった現象があるためである。
【００５６】
そこで、この実施形態のように、スイッチ素子ＴＲ３３によりフォワード側同期整流素子ＴＲ２のゲート−ソース間をショートした状態を作り出すことにより、フライホイール側同期整流素子ＴＲ３のオン期間（フォワード側同期整流素子ＴＲ２のオフ期間）は、フォワード側同期整流素子ＴＲ２のドレインとソースの間に高い電圧が印加されてもゲートの電圧が上昇することを防止し、フォワード側同期整流素子ＴＲ２が誤オンしてしまうといった現象を防止することができる。従って、この実施形態の回路は、特に大電力用のスイッチング電源装置に利用することができる。
【００５７】
なお、この発明のスイッチング電源装置は、上記各実施の形態に限定されず、各回路構成は適宜変更可能であり、同期整流素子やその他のスイッチ素子としては、n-チャネルＭＯＳ−ＦＥＴに限定されることはなく、p-チャネルＭＯＳ−ＦＥＴやその他のトランジスタ、ＩＧＢＴ等の素子を用いても良い。
【００５８】
【発明の効果】
この発明のスイッチング電源装置は、同期整流素子の損失を低減することを可能とし、電源効率が高く、半導体部品の小型化も可能であり、異常発振も生じないものである。これにより、スイッチング電源装置のより小型化・薄型化及び低コスト化に大きく貢献する。
【図面の簡単な説明】
【図１】この発明の第一実施形態のスイッチング電源装置としての同期整流型シングルフォワードコンバータの回路図である。
【図２】この実施形態のスイッチング電源装置である同期整流型シングルフォワードコンバータの動作を示すタイミングチャートである。
【図３】この実施形態の同期整流型シングルフォワードコンバータの動作時の電流経路を示した概略図（ａ）、（ｂ）、（ｃ）、（ｄ）である。
【図４】この発明の第二実施形態のスイッチング電源装置としての同期整流型シングルフォワードコンバータの回路図である。
【図５】この実施形態の同期整流型シングルフォワードコンバータの動作時の電流経路を示した概略図（ａ）、（ｂ）、（ｃ）、（ｄ）である。
【図６】この発明の第三実施形態のスイッチング電源装置としての同期整流型シングルフォワードコンバータの回路図である。
【図７】従来の技術の同期整流型シングルフォワードコンバータの回路図である。
【図８】従来の技術の同期整流型シングルフォワードコンバータの動作を示すタイミングチャートである。
【符号の説明】
２遅延回路
４制御回路
６，８出力端子
１０同期整流素子駆動回路
１２ゲート放電回路
Ｎ１，Ｎ２１一次巻線
Ｎ２，Ｎ２２二次巻線
Ｎ３三次巻線
Ｔ１メイントランス
Ｔ２信号伝達用トランス
ＴＲ１主スイッチング素子
ＴＲ２フォワード側同期整流素子
ＴＲ３フライホイール側同期整流素子
ＴＲ３１、ＴＲ３２、ＴＲ３３スイッチ素子
ＺＤ３１ツエナーダイオード

Claims

直流入力電力をオン・オフする主スイッチング素子と、上記主スイッチング素子に接続され上記主スイッチング素子のオン・オフを制御する制御回路と、一次巻線と二次巻線及び三次巻線を有するトランスを設け、上記一次巻線に入力電源と上記主スイッチング素子を接続し、上記二次巻線に、上記主スイッチング素子のオンと同期してオンし、主スイッチング素子のオフと同期してオフするフォワード側同期整流素子と、上記主スイッチング素子のオフと同期してオンし、上記主スイッチング素子のオンと同期してオフするフライホイール側同期整流素子とを接続し、上記各同期整流素子を駆動させる同期整流素子駆動回路と、上記制御回路から上記フライホイール側同期整流素子のゲートの放電タイミングを制御するゲート放電回路を備えたスイッチング電源装置において、
上記同期整流素子駆動回路は、上記主スイッチング素子のオン期間に上記三次巻線に発生する電圧を用いて上記フォワード側同期整流素子のゲートの充電を行い、上記主スイッチング素子がオンからオフに移行するときに、上記三次巻線に発生する電圧を利用して、上記フォワード側同期整流素子のゲート電荷を放電可能にし、上記主スイッチング素子のオン期間に上記フォワード側同期整流素子のゲートに蓄えられた上記電荷を上記フライホイール側同期整流素子のゲートに分配して、上記フライホイール側同期整流素子のゲートを充電する電流経路を備え、
上記電流経路は、上記フォワード側同期整流素子のゲートから、上記三次巻線の上記主スイッチング素子がオンの期間に電圧が発生する側である一方の端子を経て、上記三次巻線の他方の端子からツエナーダイオードのアノードに接続され、このツエナーダイオードのカソードが、上記フライホイール側同期整流素子のゲートに接続され、上記フライホイール側同期整流素子のソースから上記フォワード側同期整流素子のソースに接続された第一の電流経路と、上記フライホイール側同期整流素子のソースから上記三次巻線の一方の端子へ、上記フライホイール側同期整流素子と同期してオン・オフするスイッチ素子を介して接続された第二の電流経路とからなり、
上記ツエナーダイオードは、上記主スイッチング素子がオフの期間に、上記メイントランスの三次巻線のリセット電圧が低下するにつれて上記フライホイール側同期整流素子のゲートに充電された電荷を回生し、上記フライホイール側同期整流素子のゲート電圧が所定の電圧まで降下した時点で、上記フライホイール側同期整流素子のゲート電圧を保持する電圧保持手段として設けられたことを特徴とするスイッチング電源装置。
上記第一の電流経路には、上記フォワード側同期整流素子のゲートと上記三次巻線の一方の端子との間にコンデンサを介在させ、上記コンデンサと上記フォワード側同期整流素子のゲートとの間にダイオードのカソードを接続し、上記ダイオードのアノードを上記フォワード側同期整流素子のソース側に接続したことを特徴とする請求項１記載のスイッチング電源装置。
上記第一の電流経路には、上記フォワード側同期整流素子のゲートと上記三次巻線の一方の端子との間にコンデンサを介在させ、上記フォワード側同期整流素子のゲートと上記フライホイール側同期整流素子のソースとの間に、上記フライホイール側同期整流素子と同期して同様にオン・オフするスイッチ素子を接続したことを特徴とする請求項１記載のスイッチング電源装置。