JP3943999B2 - 平板型表示素子のスペーサの形成方法 - Google Patents
平板型表示素子のスペーサの形成方法 Download PDFInfo
- Publication number
- JP3943999B2 JP3943999B2 JP2002171065A JP2002171065A JP3943999B2 JP 3943999 B2 JP3943999 B2 JP 3943999B2 JP 2002171065 A JP2002171065 A JP 2002171065A JP 2002171065 A JP2002171065 A JP 2002171065A JP 3943999 B2 JP3943999 B2 JP 3943999B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- flat panel
- panel display
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
- H01J9/242—Spacers between faceplate and backplate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/18—Assembling together the component parts of electrode systems
- H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/865—Connection of the spacing members to the substrates or electrodes
- H01J2329/866—Adhesives
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component
Description
【０００１】
【発明の属する技術分野】
本発明は、平板型表示素子のスペーサの形成方法に係り、詳しくは、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；電界放出表示装置）のように、内部が真空状態に保持されることが要求される平板型表示素子のスペーサの形成方法に関する。
【０００２】
【従来の技術】
従来のＦＥＤのように、真空下にある真空空間に対して電子が放出され、この放出された電子によって蛍光体が励起されるといったような動作特性を有する平板型表示素子は、前面板と背面板及びそれらの間のスペーサを含んで構成されている。
【０００３】
このように内部に真空空間を有する平板型表示素子においては、大気圧から真空空間を隔絶すると共に、この真空空間を物理的に支持する構造物を保護するための部材としてスペーサを具備することが要求される。すなわち、このスペーサは、前面板と背面板との間に配置され、かつこの平板型表示素子の外部から作用する大気圧に対抗して前面板と背面板との間の間隔を一定に保持するものである。
【０００４】
ＦＥＤは、一般に、前面板にアノード電極と蛍光体層とが形成され、背面板の内面にはマイクロチップ、またはＣＮＴ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ；カーボンナノチューブ）等の電子放出源、及びこの電子放出源から放出される電子を制御するためのカソードやゲート電極等が積層された構造を有している。
【０００５】
このため、大気圧や、その他の外部から作用する圧力により、前面板または背面板が変形を生じると、この素子内部を構成する部材に損傷等が生じ、特に、前面板と背面板との間隔に変化が生じると、所望の電子放出を行わせるための制御が不可能となる場合がある。
【０００６】
そこで、ＦＥＤのような平板型表示素子は、前面板と背面板との間の間隔が一定に保持される必要がある。また、このように前面板と背面板との間に配置されるスペーサは、画像表示の際に特に障害とならないような領域に、正確に固定して配置されることが必要である。
【０００７】
このため、従来の通常の平板型表示素子の製造方法では、スペーサが個別に形成されたり、あるいは、プリント法によりスペーサが積層されたりするといった方法が採用されてきた。前記の個別にスペーサを形成する方法は、スペーサに接着剤を塗布した後で、このスペーサを固定させる対象物、例えば背面板の内面の所定位置に配列させて固定ささせる必要がある。このようにしてスペーサを個別に形成する方法では、スペーサへの接着剤の塗布、スペーサの配列、スペーサのローディング（装填）等の工程段階が必要となるため、比較的長時間を要することとなる。
【０００８】
その一方、前記スペーサを配列させて固定させる位置の誤差と、このスペーサに塗布された接着剤の濡れ広がりによって生じる背面板等の汚染の可能性も懸念される。特に、ＦＥＤの場合には、前面板の内面に形成されたアノードのブラックマトリックス間に前記スペーサが正確に配列される必要がある。このようにスペーサを所定位置に正確に配列させる装置には高精度な性能が要求される。しかしながら、このような高精度な性能を有する装置は非常に高価であるという問題がある。
【０００９】
また、前記の個別にスペーサを形成する方法では、まず、スペーサに接着剤を塗布した後、このスペーサを固定対象物に付着させるが、この工程段階で用いる接着剤を適切に選定して、プリント用マスクの最小値とされる５０μｍ以下のパターンサイズでスペーサを形成することは、これまで甚だ困難であった。
【００１０】
更に、前記従来のプリント法でスペーサを形成する際には、所望の高精度を具現するために、プリントを多数回にわたって繰り返し実行する必要があった。このため、前記従来のプリント法では工程が複雑化すると共に、高精度で高いアスペクトレシオの高さを有するスペーサを具現するには自ずから限界があった。
【００１１】
【発明が解決しようとする課題】
前記した問題点に鑑み、本発明の目的は、平板型表示素子に対するスペーサを高精度に配列させて固定させることができると共に、その工程を単純化することによりこのスペーサを形成する際に要する時間及び作業負荷を低減化させる平板型表示素子のスペーサの形成方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために、本発明は、（１）所定の形状の複数のスペーサを調製する段階と、（２）基板にカソード電極、ゲート電極及びゲート絶縁体を形成する段階と、（３）前記基板の上面に、感光性接着物質を所定の厚みに塗布して接着層を形成する段階と、（４）前記複数のスペーサを前記基板上に配列させた後、前記感光性接着物質を用いて付着させる段階と、（５）前記基板の上方から光を照射して前記感光性接着物質で前記スペーサが位置しない部分を感光させる段階と、（６）前記段階（５）の露光処理で露光された感光性接着物質の露光部分を除去する現像段階とを含み、前記スペーサがその下部に位置する前記感光性接着物質により前記基板上に固定されることを特徴とする平板型表示素子のスペーサの形成方法を提供する（請求項１）。
【００１３】
また、本発明は、前記段階（５）を実行する前に、前記感光性接着物質を熱源によりソフトベークする段階を更に行うことが望ましい（請求項２）。
更に、本発明は、前記段階（６）を実行した後に、前記基板を乾燥する乾燥段階及び前記スペーサを前記基板に固定するスペーサ下部の接着物質をアニーリングするアニーリング段階を更に備えることが望ましい（請求項３）。
【００１４】
また、本発明は、前記スペーサが、「＋」字形で構成されることが望ましい（請求項４）。更に、本発明は、前記接着層が、ポリイミドで構成されること（請求項５）が望ましい。そして、本発明は、前記基板が、電界放出構造物を含むＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；電界放出表示装置）の背面板で構成されることが望ましい（請求項６）。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る平板ディスプレーパネルのスペーサの形成方法の一実施形態について詳細に説明する。以下の実施形態では、その内部の空間が真空下にあることが要求される。ここでは、特に前面板と背面板（基板）との間にスペーサが設けられたＦＥＤ装置に基づいて本発明を説明する。
まず、本発明に係るスペーサの形成方法が適用される平板型表示素子であるＦＥＤの基本構成について説明する。
【００１６】
図１はＦＥＤで電子放出源（電界放出構造物）が設けられた背面板（以下、「基板１０」という）の一部を抜粋して模式的に示す平面図であり、図２は図１のＩＩ−ＩＩ線断面図である。
図１、図２を参照すると、基板の上に第１の方向（図面の縦方向）に複数のカソード電極Ｋ1、Ｋ2、Ｋ3、…、Ｋn、Ｋが所定の間隔をおいて配置されている。そして、このカソード電極Ｋの上にはゲート絶縁層２０が形成され、ゲート絶縁層２０の上には前記第１の方向と直交する第２の方向（図面の横方向）に複数のゲート電極Ｇ1、Ｇ2、Ｇ3、…、Ｇn、Ｇが配置されている。
【００１７】
ゲート絶縁層２０は、カソード電極Ｋの上に形成されたマイクロチップ３０が配置される空洞部を提供する貫通孔２１を有している。前記の各ゲート電極Ｇにおいて、カソード電極Ｋと交差する部位毎に、電子が通過する複数のゲートホールＧHが比較的密に形成されている。これらのゲートホールＧHは、ゲート絶縁層２０の貫通孔２１に対応するように形成されている。このように構成すれば、一つの画素（ゲートとカソードとの交差する部位）に対して複数のマイクロチップから電子放出する機構が設けられることとなる。
【００１８】
そして、このような構造物の上に、「＋」字形のスペーサ５０が固定される。このスペーサ５０は、ゲート電極Ｇとカソード電極Ｋとの間のギャップ部分、すなわち、電子が放出されない非画素領域に規則的に複数が配置されている。また、スペーサ５０は、ゲート電極Ｇ、及びゲート絶縁層２０の上面に対して接着層４０で固定されている。図２は、スペーサ５０がゲート電極Ｇに対して接着層４０で固定された状態を示す図である。本発明では、この接着層４０を、ポリイミドのようなフォトレジストで形成することができる。
【００１９】
本発明にあっては、スペーサ５０の厚みを５０μｍ程度とすることができる。このスペーサ５０の厚みは、ゲート電極Ｇとカソード電極Ｋとの間のギャップと同等、もしくはそれよりも薄くなっている。そして、スペーサ５０の一方向の長さは１ｍｍ程度である。このようなスペーサ５０は、従来公知の一般的なソーダライムガラスで製作することができる。
【００２０】
以下、本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を段階毎に説明する。
まず、図１及び図２に示すように、電子放出のためのカソード電極Ｋと、ゲート電極Ｇと、ゲート絶縁層２０等が形成された基板１０を調製する。また、スペーサ５０を、一つの基板に対して複数配列させる必要があり、所望の数だけ基板１０に配列させる。
なお、以下の説明で参照する図４以後の図面では、基板１０に形成されるカソード電極等の基板１０の上に形成される全ての要素は、複雑性を避けるべく、便宜上省略する。
【００２１】
次に、図４に示すように、前記したような、カソード電極、ゲート電極及びゲート絶縁層等の本発明で必要とされる構成要素が形成された基板１０の上に、ポリイミドのようなポジティブタイプのフォトレジストを所定の厚み、例えば３μｍ程度の厚みに塗布して接着層４０を形成する。この接着層４０は、従来の一般的なスピンコーティング法で塗布されることが望ましい。この接着層４０が基板１０に形成されると、この接着層４０は基板１０に塗布された状態で、その後引き続き実行されるスペーサを形成する工程段階で、基板１０に形成された構成要素を物理的かつ化学的に保護する。そして、この工程中、マイクロチップやゲート電極等が外部から受ける衝撃より保護される。
【００２２】
更に、図５に示すように、接着層４０の上に複数のスペーサ５０を配列させる。この際、スペーサ５０は、前記したように電子放出を阻害しないような領域のみに配置される。このとき、冶具等を適宜用いて、基板１０の上に複数のスペーサ５０を同時に設置してもよい。
【００２３】
続いて、図６に示すように、基板１０をホットプレート１００のような加熱装置に載置して、基板１０の上に形成された接着層４０のソフトベークを行う。
更に、図７に示すように、基板１０の上方から紫外線等を照射して接着層４０の露光処理を行う。このとき、接着層４０のうちで、スペーサ５０により遮蔽されていない露出部分が露光される。
【００２４】
そして、図８に示すように、基板１０をホットプレート１００に載置して、露光された接着層４０のベーキング（露光後ベーキング）を行う。このようにして露光された接着層４０のベーキング（露光後ベーキング）を行うことにより、接着層４０を構成するポリイミドの硬化が促進され、スペーサ５０が接着層４０により基板１０に強く固定される。
【００２５】
続いて、図９に示すように、この接着層４０を現像して露光された部分を除去する。この現像処理の工程段階は、一般的なフォトリソグラフィで行われる現像段階の一種であり、ここで用いられる現像液は、接着層４０のうち、露光された部分のみに対して溶解性を示す溶液のようなエッチング液である。そして、このような現像処理が行われた後で、基板１０の洗浄処理やリンスが行われ、基板１０の表面に残留した有機物等の汚染物質が除去される。
【００２６】
引き続いて、図１０に示すように、基板１０の一側の上方から、所定の傾斜角度で基板１０に空気を吹き付け、基板１０の上面に設けられたカソード電極、ゲート電極、ゲート絶縁層及びゲート絶縁層の上に接着層で固定されたスペーサ５０を乾燥させる。
【００２７】
そして、図１１に示すように、基板１０を真空チャンバ１１０の内部に挿入して、この内部の真空度を所定の減圧状態に保持した後、３５０℃程度の温度で加熱することにより真空アニーリングを行って、スペーサ５０が固定された所望とする平板型表示素子の基板が具現される。
【００２８】
以上説明したような工程段階を経てスペーサ５０が形成されたＦＥＤ基板の表面を実際に確認すべく、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ；走査型電子顕微鏡）によりこのＦＥＤ基板の表面観察を行った。
【００２９】
図１２は、このようなスペーサが形成された基板の平面写真である。図１２に示すように、「＋」字形に形成されたスペーサがこれ以外の部分と比べて顕著に目立って観察されなかった理由は、このスペーサが透明な材料で形成され、その下部の状態がこのスペーサを通して表面に投影されるためである。しかし、このスペーサを詳細に観察すると、基板の中央部で、他の部分に比べてやや暗い「＋」状の部分から構成されるスペーサを確認することができる。
【００３０】
図１３は、前記基板の上に形成されたスペーサを拡大して示すＳＥＭによる観察写真であり、図１４は、図１３に示す点線で囲まれた部分の拡大図である。図１３、図１４に示すように、スペーサの下部に広がる接着層を確認することができる。
【００３１】
図１５、図１６及び図１７は、スペーサを固定する接着層の厚み等を確認するために、スペーサを基板から強制的に剥離して分離した後、このスペーサが固定されていた部分を示す写真である。図１５は、このスペーサが固定されていた部分を遠視して撮影した写真であり、図１６は、図１５に示す点線で囲まれた部分の拡大写真であり、図１７は、図１６に示す点線で囲まれた部分の拡大写真である。
【００３２】
図１５、図１６、及び図１７に示すように、スペーサ５０を固定する接着層４０が一定の厚みでスペーサ５０を固定していることを確認することでき、特に、図１７に示すように接着層の連結部分に不規則的な切開面が示されていることから接着層によってスペーサが固定される強度が、非常に強くなっていることがわかる。
【００３３】
このようにして本発明に係る平板型表示素子の基板にスペーサを形成するに際し、本発明に当該分野で従来公知のフォトリソグラフィ法を適用することにより、前記接着層により基板に対してスペーサを非常に強く固定することができることはもちろんのこと、本発明にあっては、前記接着層をこのスペーサを固定するために必要な部分のみに形成し、これ以外の部分には前記接着層が全く残らないようにすることができる。
【００３４】
このため、平板型表示素子で前面板と背面板（基板）との間隔を保持するスペーサは、それ自体を固定するための前記接着層を形成する際に、所要の部分のみに前記接着層を残すフォトリソグラフィの工程段階を行うマスクとして利用される。また、前記接着層は、現像処理の段階の前までは、基板の全面に塗布されていることにより、この接着層の下部に配置されたマイクロチップ及びゲート電極等の平板型表示素子の重要な構成要素を保護するという役割を果たすものである。
【００３５】
【発明の効果】
以上説明した通りに構成される本発明によれば、以下の効果を奏する。すなわち、本発明によれば、基板に対して行われるスペーサの固定が、冶具によるスペーサの所定の位置への搭載、露光処理や、現像処理等によって行われる。また、本発明は、このような冶具によりスペーサを基板に同時に搭載させることができるので、この冶具により高精度にスペーサを配列させて固定することが可能である。このような本発明の特徴は平板型表示素子の大量生産体系に非常に効率的な方法である。
【００３６】
また、本発明は、接着剤としてポリイミドのようなフォトレジストを利用するために、スペーサを形成する工程段階中に、基板に塗布された状態で基板に形成された主要構成要素を物理化学的に保護することにより、スペーサを形成する工程段階中に、外部より受ける衝撃から、マイクロチップ、ゲート電極といった平板型表示素子の重要な構成要素を保護する役割を果たす。
【００３７】
以上、本発明をＦＥＤの平板型表示素子のスペーサに適用した場合を例として、本発明を具体的に説明したが、本発明に係る平板型表示素子のスペーサの形成方法は、このようなスペーサを必要とする平板型表示素子、特に、比較的高い密度で配列され、しかも強固に固定されることを必要とするあらゆる種類の平板型表示素子にも適用することが可能である。
したがって、本明細書の特許請求の範囲に記載された平板型表示素子は、このようなＦＥＤのみに限定されるものではなく、前記した通りあらゆる形態の平板型表示素子のスペーサの形成方法も、この特許請求の範囲に記載された本発明の技術的思想に基づく限りにおいて、本発明の範囲内に含まれることは言うまでもない。
【図面の簡単な説明】
【図１】本発明に係る平板表示素子のスペーサの形成方法で、スペーサが固定された電界放出平板型表示素子の一部を抜粋した模式的な平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】本発明に適用されるスペーサの構成を模式的に示す斜視図である。
【図４】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、所定の構成要素が形成された基板の上に、ポリイミドのようなポジティブタイプのフォトレジストを所定の厚みに塗布して接着層を形成する様子を模式的に示す図である。
【図５】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、接着層の上に複数のスペーサを配列させる様子を模式的に示す図である。
【図６】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板を加熱装置に載置して、基板の上に形成された接着層のソフトベークを行う様子を模式的に示す図である。
【図７】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板の上方から紫外線等を照射して接着層の露光処理を行う様子を模式的に示す図である。
【図８】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板をホットプレートに載置して、露光された接着層のベーキング（露光後ベーキング）を行う様子を模式的に示す図である。
【図９】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、接着層を現像して露光された部分を除去する様子を模式的に示す図である。
【図１０】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板の一側の上方から、所定の傾斜角度で基板に空気を吹き付け、基板の上面に設けられたカソード電極、ゲート電極、ゲート絶縁層及びゲート絶縁層の上に接着層で固定されたスペーサを乾燥させる様子を模式的に示す図である。
【図１１】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板を真空チャンバの内部に挿入して、この内部の真空度を所定の減圧状態に保持した後、加熱することにより真空アニーリングを行う様子を模式的に示す図である。
【図１２】本発明に係る平板型表示素子のスペーサの形成方法で形成されたスペーサが装着されたＦＥＤ（電界放出表示装置）の一部分のＳＥＭ（走査型電子顕微鏡）による観察写真である。
【図１３】本発明に係る平板型表示素子のスペーサの形成方法で形成されたスペーサが装着されたＦＥＤのスペーサ部分を拡大したＳＥＭ観察写真である。
【図１４】図１３に示す点線で囲まれた部分を拡大したＳＥＭ観察写真である。
【図１５】本発明により前記スペーサを固定する接着層の厚みなどを確認するためにスペーサを強制的に分離した後、スペーサが固定された部分を拡大したＳＥＭ観察写真である。
【図１６】図１５に示す点線で囲まれた部分の拡大ＳＥＭ観察写真である。
【図１７】図１６に示す点線で囲まれた部分の拡大ＳＥＭ観察写真である。
【符号の説明】
１０ 基板
２０ ゲート絶縁層
２１ 貫通孔
３０ マイクロチップ
４０ 接着層
５０ スペーサ
１００ ホットプレート
１１０ 真空チャンバ
Ｇ1、Ｇ2、Ｇ3、…、Ｇn、Ｇ ゲート電極
Ｋ1、Ｋ2、Ｋ3、…、Ｋn、Ｋ カソード電極
【発明の属する技術分野】
本発明は、平板型表示素子のスペーサの形成方法に係り、詳しくは、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；電界放出表示装置）のように、内部が真空状態に保持されることが要求される平板型表示素子のスペーサの形成方法に関する。
【０００２】
【従来の技術】
従来のＦＥＤのように、真空下にある真空空間に対して電子が放出され、この放出された電子によって蛍光体が励起されるといったような動作特性を有する平板型表示素子は、前面板と背面板及びそれらの間のスペーサを含んで構成されている。
【０００３】
このように内部に真空空間を有する平板型表示素子においては、大気圧から真空空間を隔絶すると共に、この真空空間を物理的に支持する構造物を保護するための部材としてスペーサを具備することが要求される。すなわち、このスペーサは、前面板と背面板との間に配置され、かつこの平板型表示素子の外部から作用する大気圧に対抗して前面板と背面板との間の間隔を一定に保持するものである。
【０００４】
ＦＥＤは、一般に、前面板にアノード電極と蛍光体層とが形成され、背面板の内面にはマイクロチップ、またはＣＮＴ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ；カーボンナノチューブ）等の電子放出源、及びこの電子放出源から放出される電子を制御するためのカソードやゲート電極等が積層された構造を有している。
【０００５】
このため、大気圧や、その他の外部から作用する圧力により、前面板または背面板が変形を生じると、この素子内部を構成する部材に損傷等が生じ、特に、前面板と背面板との間隔に変化が生じると、所望の電子放出を行わせるための制御が不可能となる場合がある。
【０００６】
そこで、ＦＥＤのような平板型表示素子は、前面板と背面板との間の間隔が一定に保持される必要がある。また、このように前面板と背面板との間に配置されるスペーサは、画像表示の際に特に障害とならないような領域に、正確に固定して配置されることが必要である。
【０００７】
このため、従来の通常の平板型表示素子の製造方法では、スペーサが個別に形成されたり、あるいは、プリント法によりスペーサが積層されたりするといった方法が採用されてきた。前記の個別にスペーサを形成する方法は、スペーサに接着剤を塗布した後で、このスペーサを固定させる対象物、例えば背面板の内面の所定位置に配列させて固定ささせる必要がある。このようにしてスペーサを個別に形成する方法では、スペーサへの接着剤の塗布、スペーサの配列、スペーサのローディング（装填）等の工程段階が必要となるため、比較的長時間を要することとなる。
【０００８】
その一方、前記スペーサを配列させて固定させる位置の誤差と、このスペーサに塗布された接着剤の濡れ広がりによって生じる背面板等の汚染の可能性も懸念される。特に、ＦＥＤの場合には、前面板の内面に形成されたアノードのブラックマトリックス間に前記スペーサが正確に配列される必要がある。このようにスペーサを所定位置に正確に配列させる装置には高精度な性能が要求される。しかしながら、このような高精度な性能を有する装置は非常に高価であるという問題がある。
【０００９】
また、前記の個別にスペーサを形成する方法では、まず、スペーサに接着剤を塗布した後、このスペーサを固定対象物に付着させるが、この工程段階で用いる接着剤を適切に選定して、プリント用マスクの最小値とされる５０μｍ以下のパターンサイズでスペーサを形成することは、これまで甚だ困難であった。
【００１０】
更に、前記従来のプリント法でスペーサを形成する際には、所望の高精度を具現するために、プリントを多数回にわたって繰り返し実行する必要があった。このため、前記従来のプリント法では工程が複雑化すると共に、高精度で高いアスペクトレシオの高さを有するスペーサを具現するには自ずから限界があった。
【００１１】
【発明が解決しようとする課題】
前記した問題点に鑑み、本発明の目的は、平板型表示素子に対するスペーサを高精度に配列させて固定させることができると共に、その工程を単純化することによりこのスペーサを形成する際に要する時間及び作業負荷を低減化させる平板型表示素子のスペーサの形成方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために、本発明は、（１）所定の形状の複数のスペーサを調製する段階と、（２）基板にカソード電極、ゲート電極及びゲート絶縁体を形成する段階と、（３）前記基板の上面に、感光性接着物質を所定の厚みに塗布して接着層を形成する段階と、（４）前記複数のスペーサを前記基板上に配列させた後、前記感光性接着物質を用いて付着させる段階と、（５）前記基板の上方から光を照射して前記感光性接着物質で前記スペーサが位置しない部分を感光させる段階と、（６）前記段階（５）の露光処理で露光された感光性接着物質の露光部分を除去する現像段階とを含み、前記スペーサがその下部に位置する前記感光性接着物質により前記基板上に固定されることを特徴とする平板型表示素子のスペーサの形成方法を提供する（請求項１）。
【００１３】
また、本発明は、前記段階（５）を実行する前に、前記感光性接着物質を熱源によりソフトベークする段階を更に行うことが望ましい（請求項２）。
更に、本発明は、前記段階（６）を実行した後に、前記基板を乾燥する乾燥段階及び前記スペーサを前記基板に固定するスペーサ下部の接着物質をアニーリングするアニーリング段階を更に備えることが望ましい（請求項３）。
【００１４】
また、本発明は、前記スペーサが、「＋」字形で構成されることが望ましい（請求項４）。更に、本発明は、前記接着層が、ポリイミドで構成されること（請求項５）が望ましい。そして、本発明は、前記基板が、電界放出構造物を含むＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；電界放出表示装置）の背面板で構成されることが望ましい（請求項６）。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る平板ディスプレーパネルのスペーサの形成方法の一実施形態について詳細に説明する。以下の実施形態では、その内部の空間が真空下にあることが要求される。ここでは、特に前面板と背面板（基板）との間にスペーサが設けられたＦＥＤ装置に基づいて本発明を説明する。
まず、本発明に係るスペーサの形成方法が適用される平板型表示素子であるＦＥＤの基本構成について説明する。
【００１６】
図１はＦＥＤで電子放出源（電界放出構造物）が設けられた背面板（以下、「基板１０」という）の一部を抜粋して模式的に示す平面図であり、図２は図１のＩＩ−ＩＩ線断面図である。
図１、図２を参照すると、基板の上に第１の方向（図面の縦方向）に複数のカソード電極Ｋ1、Ｋ2、Ｋ3、…、Ｋn、Ｋが所定の間隔をおいて配置されている。そして、このカソード電極Ｋの上にはゲート絶縁層２０が形成され、ゲート絶縁層２０の上には前記第１の方向と直交する第２の方向（図面の横方向）に複数のゲート電極Ｇ1、Ｇ2、Ｇ3、…、Ｇn、Ｇが配置されている。
【００１７】
ゲート絶縁層２０は、カソード電極Ｋの上に形成されたマイクロチップ３０が配置される空洞部を提供する貫通孔２１を有している。前記の各ゲート電極Ｇにおいて、カソード電極Ｋと交差する部位毎に、電子が通過する複数のゲートホールＧHが比較的密に形成されている。これらのゲートホールＧHは、ゲート絶縁層２０の貫通孔２１に対応するように形成されている。このように構成すれば、一つの画素（ゲートとカソードとの交差する部位）に対して複数のマイクロチップから電子放出する機構が設けられることとなる。
【００１８】
そして、このような構造物の上に、「＋」字形のスペーサ５０が固定される。このスペーサ５０は、ゲート電極Ｇとカソード電極Ｋとの間のギャップ部分、すなわち、電子が放出されない非画素領域に規則的に複数が配置されている。また、スペーサ５０は、ゲート電極Ｇ、及びゲート絶縁層２０の上面に対して接着層４０で固定されている。図２は、スペーサ５０がゲート電極Ｇに対して接着層４０で固定された状態を示す図である。本発明では、この接着層４０を、ポリイミドのようなフォトレジストで形成することができる。
【００１９】
本発明にあっては、スペーサ５０の厚みを５０μｍ程度とすることができる。このスペーサ５０の厚みは、ゲート電極Ｇとカソード電極Ｋとの間のギャップと同等、もしくはそれよりも薄くなっている。そして、スペーサ５０の一方向の長さは１ｍｍ程度である。このようなスペーサ５０は、従来公知の一般的なソーダライムガラスで製作することができる。
【００２０】
以下、本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を段階毎に説明する。
まず、図１及び図２に示すように、電子放出のためのカソード電極Ｋと、ゲート電極Ｇと、ゲート絶縁層２０等が形成された基板１０を調製する。また、スペーサ５０を、一つの基板に対して複数配列させる必要があり、所望の数だけ基板１０に配列させる。
なお、以下の説明で参照する図４以後の図面では、基板１０に形成されるカソード電極等の基板１０の上に形成される全ての要素は、複雑性を避けるべく、便宜上省略する。
【００２１】
次に、図４に示すように、前記したような、カソード電極、ゲート電極及びゲート絶縁層等の本発明で必要とされる構成要素が形成された基板１０の上に、ポリイミドのようなポジティブタイプのフォトレジストを所定の厚み、例えば３μｍ程度の厚みに塗布して接着層４０を形成する。この接着層４０は、従来の一般的なスピンコーティング法で塗布されることが望ましい。この接着層４０が基板１０に形成されると、この接着層４０は基板１０に塗布された状態で、その後引き続き実行されるスペーサを形成する工程段階で、基板１０に形成された構成要素を物理的かつ化学的に保護する。そして、この工程中、マイクロチップやゲート電極等が外部から受ける衝撃より保護される。
【００２２】
更に、図５に示すように、接着層４０の上に複数のスペーサ５０を配列させる。この際、スペーサ５０は、前記したように電子放出を阻害しないような領域のみに配置される。このとき、冶具等を適宜用いて、基板１０の上に複数のスペーサ５０を同時に設置してもよい。
【００２３】
続いて、図６に示すように、基板１０をホットプレート１００のような加熱装置に載置して、基板１０の上に形成された接着層４０のソフトベークを行う。
更に、図７に示すように、基板１０の上方から紫外線等を照射して接着層４０の露光処理を行う。このとき、接着層４０のうちで、スペーサ５０により遮蔽されていない露出部分が露光される。
【００２４】
そして、図８に示すように、基板１０をホットプレート１００に載置して、露光された接着層４０のベーキング（露光後ベーキング）を行う。このようにして露光された接着層４０のベーキング（露光後ベーキング）を行うことにより、接着層４０を構成するポリイミドの硬化が促進され、スペーサ５０が接着層４０により基板１０に強く固定される。
【００２５】
続いて、図９に示すように、この接着層４０を現像して露光された部分を除去する。この現像処理の工程段階は、一般的なフォトリソグラフィで行われる現像段階の一種であり、ここで用いられる現像液は、接着層４０のうち、露光された部分のみに対して溶解性を示す溶液のようなエッチング液である。そして、このような現像処理が行われた後で、基板１０の洗浄処理やリンスが行われ、基板１０の表面に残留した有機物等の汚染物質が除去される。
【００２６】
引き続いて、図１０に示すように、基板１０の一側の上方から、所定の傾斜角度で基板１０に空気を吹き付け、基板１０の上面に設けられたカソード電極、ゲート電極、ゲート絶縁層及びゲート絶縁層の上に接着層で固定されたスペーサ５０を乾燥させる。
【００２７】
そして、図１１に示すように、基板１０を真空チャンバ１１０の内部に挿入して、この内部の真空度を所定の減圧状態に保持した後、３５０℃程度の温度で加熱することにより真空アニーリングを行って、スペーサ５０が固定された所望とする平板型表示素子の基板が具現される。
【００２８】
以上説明したような工程段階を経てスペーサ５０が形成されたＦＥＤ基板の表面を実際に確認すべく、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ；走査型電子顕微鏡）によりこのＦＥＤ基板の表面観察を行った。
【００２９】
図１２は、このようなスペーサが形成された基板の平面写真である。図１２に示すように、「＋」字形に形成されたスペーサがこれ以外の部分と比べて顕著に目立って観察されなかった理由は、このスペーサが透明な材料で形成され、その下部の状態がこのスペーサを通して表面に投影されるためである。しかし、このスペーサを詳細に観察すると、基板の中央部で、他の部分に比べてやや暗い「＋」状の部分から構成されるスペーサを確認することができる。
【００３０】
図１３は、前記基板の上に形成されたスペーサを拡大して示すＳＥＭによる観察写真であり、図１４は、図１３に示す点線で囲まれた部分の拡大図である。図１３、図１４に示すように、スペーサの下部に広がる接着層を確認することができる。
【００３１】
図１５、図１６及び図１７は、スペーサを固定する接着層の厚み等を確認するために、スペーサを基板から強制的に剥離して分離した後、このスペーサが固定されていた部分を示す写真である。図１５は、このスペーサが固定されていた部分を遠視して撮影した写真であり、図１６は、図１５に示す点線で囲まれた部分の拡大写真であり、図１７は、図１６に示す点線で囲まれた部分の拡大写真である。
【００３２】
図１５、図１６、及び図１７に示すように、スペーサ５０を固定する接着層４０が一定の厚みでスペーサ５０を固定していることを確認することでき、特に、図１７に示すように接着層の連結部分に不規則的な切開面が示されていることから接着層によってスペーサが固定される強度が、非常に強くなっていることがわかる。
【００３３】
このようにして本発明に係る平板型表示素子の基板にスペーサを形成するに際し、本発明に当該分野で従来公知のフォトリソグラフィ法を適用することにより、前記接着層により基板に対してスペーサを非常に強く固定することができることはもちろんのこと、本発明にあっては、前記接着層をこのスペーサを固定するために必要な部分のみに形成し、これ以外の部分には前記接着層が全く残らないようにすることができる。
【００３４】
このため、平板型表示素子で前面板と背面板（基板）との間隔を保持するスペーサは、それ自体を固定するための前記接着層を形成する際に、所要の部分のみに前記接着層を残すフォトリソグラフィの工程段階を行うマスクとして利用される。また、前記接着層は、現像処理の段階の前までは、基板の全面に塗布されていることにより、この接着層の下部に配置されたマイクロチップ及びゲート電極等の平板型表示素子の重要な構成要素を保護するという役割を果たすものである。
【００３５】
【発明の効果】
以上説明した通りに構成される本発明によれば、以下の効果を奏する。すなわち、本発明によれば、基板に対して行われるスペーサの固定が、冶具によるスペーサの所定の位置への搭載、露光処理や、現像処理等によって行われる。また、本発明は、このような冶具によりスペーサを基板に同時に搭載させることができるので、この冶具により高精度にスペーサを配列させて固定することが可能である。このような本発明の特徴は平板型表示素子の大量生産体系に非常に効率的な方法である。
【００３６】
また、本発明は、接着剤としてポリイミドのようなフォトレジストを利用するために、スペーサを形成する工程段階中に、基板に塗布された状態で基板に形成された主要構成要素を物理化学的に保護することにより、スペーサを形成する工程段階中に、外部より受ける衝撃から、マイクロチップ、ゲート電極といった平板型表示素子の重要な構成要素を保護する役割を果たす。
【００３７】
以上、本発明をＦＥＤの平板型表示素子のスペーサに適用した場合を例として、本発明を具体的に説明したが、本発明に係る平板型表示素子のスペーサの形成方法は、このようなスペーサを必要とする平板型表示素子、特に、比較的高い密度で配列され、しかも強固に固定されることを必要とするあらゆる種類の平板型表示素子にも適用することが可能である。
したがって、本明細書の特許請求の範囲に記載された平板型表示素子は、このようなＦＥＤのみに限定されるものではなく、前記した通りあらゆる形態の平板型表示素子のスペーサの形成方法も、この特許請求の範囲に記載された本発明の技術的思想に基づく限りにおいて、本発明の範囲内に含まれることは言うまでもない。
【図面の簡単な説明】
【図１】本発明に係る平板表示素子のスペーサの形成方法で、スペーサが固定された電界放出平板型表示素子の一部を抜粋した模式的な平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】本発明に適用されるスペーサの構成を模式的に示す斜視図である。
【図４】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、所定の構成要素が形成された基板の上に、ポリイミドのようなポジティブタイプのフォトレジストを所定の厚みに塗布して接着層を形成する様子を模式的に示す図である。
【図５】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、接着層の上に複数のスペーサを配列させる様子を模式的に示す図である。
【図６】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板を加熱装置に載置して、基板の上に形成された接着層のソフトベークを行う様子を模式的に示す図である。
【図７】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板の上方から紫外線等を照射して接着層の露光処理を行う様子を模式的に示す図である。
【図８】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板をホットプレートに載置して、露光された接着層のベーキング（露光後ベーキング）を行う様子を模式的に示す図である。
【図９】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、接着層を現像して露光された部分を除去する様子を模式的に示す図である。
【図１０】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板の一側の上方から、所定の傾斜角度で基板に空気を吹き付け、基板の上面に設けられたカソード電極、ゲート電極、ゲート絶縁層及びゲート絶縁層の上に接着層で固定されたスペーサを乾燥させる様子を模式的に示す図である。
【図１１】本発明に係る平板型表示素子のスペーサの形成方法の一実施形態を示す工程図であり、基板を真空チャンバの内部に挿入して、この内部の真空度を所定の減圧状態に保持した後、加熱することにより真空アニーリングを行う様子を模式的に示す図である。
【図１２】本発明に係る平板型表示素子のスペーサの形成方法で形成されたスペーサが装着されたＦＥＤ（電界放出表示装置）の一部分のＳＥＭ（走査型電子顕微鏡）による観察写真である。
【図１３】本発明に係る平板型表示素子のスペーサの形成方法で形成されたスペーサが装着されたＦＥＤのスペーサ部分を拡大したＳＥＭ観察写真である。
【図１４】図１３に示す点線で囲まれた部分を拡大したＳＥＭ観察写真である。
【図１５】本発明により前記スペーサを固定する接着層の厚みなどを確認するためにスペーサを強制的に分離した後、スペーサが固定された部分を拡大したＳＥＭ観察写真である。
【図１６】図１５に示す点線で囲まれた部分の拡大ＳＥＭ観察写真である。
【図１７】図１６に示す点線で囲まれた部分の拡大ＳＥＭ観察写真である。
【符号の説明】
１０ 基板
２０ ゲート絶縁層
２１ 貫通孔
３０ マイクロチップ
４０ 接着層
５０ スペーサ
１００ ホットプレート
１１０ 真空チャンバ
Ｇ1、Ｇ2、Ｇ3、…、Ｇn、Ｇ ゲート電極
Ｋ1、Ｋ2、Ｋ3、…、Ｋn、Ｋ カソード電極
Claims (6)
- （１）所定の形状の複数のスペーサを調製する段階と、
（２）基板にカソード電極、ゲート電極及びゲート絶縁体を形成する段階と、
（３）前記基板の上面に、感光性接着物質を所定の厚みに塗布して接着層を形成する段階と、
（４）前記複数のスペーサを前記基板上に配列させた後、前記感光性接着物質を用いて付着させる段階と、
（５）前記基板の上方から光を照射して、前記感光性接着物質で前記スペーサが位置しない部分を露光させる段階と、
（６）前記段階（５）の露光処理で露光された感光性接着物質の露光部分を除去する現像段階とを含み、
前記スペーサがその下部に位置する前記感光性接着物質により前記基板上に固定されることを特徴とする平板型表示素子のスペーサの形成方法。 - 前記段階（５）が実行される前に、前記感光性接着物質を、熱源によりソフトベークする段階が更に行われることを特徴とする請求項１に記載の平板型表示素子のスペーサの形成方法。
- 前記段階（６）が実行された後に、前記基板を乾燥する乾燥段階及び前記スペーサを前記基板に固定するスペーサ下部の接着物質をアニーリングするアニーリング段階が更に行われることを特徴とする請求項１または請求項２に記載の平板型表示素子のスペーサの形成方法。
- 前記スペーサは、「＋」字形で構成されることを特徴とする請求項１〜３のいずれか１項に記載の平板型表示素子のスペーサの形成方法。
- 前記接着層は、ポリイミドで構成されることを特徴とする請求項１〜４のいずれか１項に記載の平板型表示素子の製造方法。
- 前記基板は電界放出構造物を含むＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；電界放出表示装置）の背面板で構成されることを特徴とする請求項１〜５のいずれか１項に記載の平板型表示素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-32950 | 2001-06-12 | ||
| KR10-2001-0032950A KR100416761B1 (ko) | 2001-06-12 | 2001-06-12 | 평판 표시 소자의 스페이서 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007211A JP2003007211A (ja) | 2003-01-10 |
| JP3943999B2 true JP3943999B2 (ja) | 2007-07-11 |
Family
ID=19710720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171065A Expired - Fee Related JP3943999B2 (ja) | 2001-06-12 | 2002-06-12 | 平板型表示素子のスペーサの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6749477B2 (ja) |
| EP (1) | EP1267382B1 (ja) |
| JP (1) | JP3943999B2 (ja) |
| KR (1) | KR100416761B1 (ja) |
| DE (1) | DE60200281T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268125A (ja) * | 2004-03-19 | 2005-09-29 | Hitachi Displays Ltd | 表示装置 |
| KR101783781B1 (ko) * | 2010-07-05 | 2017-10-11 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363020A (ja) * | 1986-09-04 | 1988-03-19 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置作製方法 |
| JPH0364736A (ja) * | 1989-08-03 | 1991-03-20 | Ricoh Co Ltd | 液晶表示セル及びその製造法 |
| US5268782A (en) * | 1992-01-16 | 1993-12-07 | Minnesota Mining And Manufacturing Company | Micro-ridged, polymeric liquid crystal display substrate and display device |
| JP2596279B2 (ja) * | 1992-01-30 | 1997-04-02 | 双葉電子工業株式会社 | 外囲器の支柱形成方法 |
| GB2276270A (en) | 1993-03-18 | 1994-09-21 | Ibm | Spacers for flat panel displays |
| FR2714764B1 (fr) * | 1993-12-30 | 1996-03-29 | Pixel Int Sa | Procédé de positionnement et pose de billes entretoises pour écrans plats tels que écrans fluorescents à micropointes, et équipement associé à ce procédé. |
| US5629583A (en) * | 1994-07-25 | 1997-05-13 | Fed Corporation | Flat panel display assembly comprising photoformed spacer structure, and method of making the same |
| US5486126A (en) * | 1994-11-18 | 1996-01-23 | Micron Display Technology, Inc. | Spacers for large area displays |
| JP3095057B2 (ja) * | 1995-11-17 | 2000-10-03 | ホーヤ株式会社 | 自発光型ディスプレイ用スペーサー付き基板の製造方法 |
| JPH1062789A (ja) * | 1996-08-23 | 1998-03-06 | Sharp Corp | 液晶表示装置及びその製造方法 |
| US5984746A (en) * | 1996-12-12 | 1999-11-16 | Micron Technology, Inc. | Attaching spacers in a display device |
| AU6454898A (en) * | 1997-03-10 | 1998-09-29 | Micron Technology, Inc. | Method for forming spacers in flat panel displays using photo-etching |
| US5919606A (en) * | 1997-05-09 | 1999-07-06 | University Technology Corporation | Liquid crystal cell and method for assembly thereof |
| JPH1138422A (ja) * | 1997-07-23 | 1999-02-12 | Sharp Corp | 液晶表示素子およびその製造方法 |
| JPH11191362A (ja) * | 1997-12-26 | 1999-07-13 | Canon Inc | 画像表示装置の製造方法 |
| GB9808221D0 (en) * | 1998-04-17 | 1998-06-17 | Sharp Kk | Liquid crystal device manufacturing methods |
| KR20010010961A (ko) * | 1999-07-23 | 2001-02-15 | 김영남 | 전계방출 표시소자용 고순도 형광막 형성 방법 |
| JP3861532B2 (ja) * | 1999-11-01 | 2006-12-20 | カシオ計算機株式会社 | インクジェットプリンタヘッドの製造方法 |
-
2001
- 2001-06-12 KR KR10-2001-0032950A patent/KR100416761B1/ko not_active IP Right Cessation
-
2002
- 2002-06-11 EP EP02254042A patent/EP1267382B1/en not_active Expired - Fee Related
- 2002-06-11 US US10/166,270 patent/US6749477B2/en not_active Expired - Fee Related
- 2002-06-11 DE DE60200281T patent/DE60200281T2/de not_active Expired - Lifetime
- 2002-06-12 JP JP2002171065A patent/JP3943999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60200281D1 (de) | 2004-04-29 |
| US6749477B2 (en) | 2004-06-15 |
| KR20020094980A (ko) | 2002-12-20 |
| US20020187709A1 (en) | 2002-12-12 |
| DE60200281T2 (de) | 2005-02-24 |
| EP1267382B1 (en) | 2004-03-24 |
| KR100416761B1 (ko) | 2004-01-31 |
| EP1267382A1 (en) | 2002-12-18 |
| JP2003007211A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863781B2 (ja) | 三極管カーボンナノチューブ電界放出アレイの製造方法 | |
| US6653232B2 (en) | Method of manufacturing member pattern and method of manufacturing wiring, circuit substrate, electron source, and image-forming apparatus | |
| JP2001076652A (ja) | 平板ディスプレイ装置及びその製造方法 | |
| CA2159370C (en) | Display apparatus having an enhanced resolution shadow mask and method of making same | |
| JP3270054B2 (ja) | 蛍光体画素を対応電界エミッタに整列させる内部構造を有する電界放出装置 | |
| JP2000215792A (ja) | 平面型表示装置の製造方法 | |
| US20060003480A1 (en) | Method of manufacturing thick dielectric pattern and method of manufacturing image displaying apparatus | |
| JP3943999B2 (ja) | 平板型表示素子のスペーサの形成方法 | |
| KR100499138B1 (ko) | 전계방출소자 | |
| US6312302B1 (en) | Manufacturing method for a flat panel display and the display with reinforced support spacers | |
| JP2005116500A (ja) | 電界放出表示装置及びその製造方法 | |
| JP4196079B2 (ja) | プラズマディスプレイパネルの製造方法 | |
| KR100630415B1 (ko) | 플라즈마 디스플레이 패널의 제조 방법 | |
| US7108575B2 (en) | Method for fabricating mesh of tetraode field-emission display | |
| EP1696464A1 (en) | Image display unit | |
| US20050280351A1 (en) | Field emission display (FED) and method of manufacture thereof | |
| KR100326454B1 (ko) | 평판디스플레이의제조방법및지지상태가강화된스페이서를갖는평판디스플레이 | |
| KR100542182B1 (ko) | 평판 디스플레이 장치 | |
| KR100315234B1 (ko) | 평판 디스플레이 장치 | |
| JP2003151473A (ja) | 平面表示装置 | |
| KR100373842B1 (ko) | 평판 디스플레이 | |
| KR20070049180A (ko) | 화상 표시 장치의 제조 방법 및 화상 표시 장치 | |
| JPH09306359A (ja) | 画像表示装置の製造方法 | |
| JPH0443529A (ja) | 蛍光面形成方法 | |
| JPS63124329A (ja) | カラ−ブラウン管用シヤドウマスクの露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |