JP3941609B2 - 多層基板形成用素板の検査装置及び検査方法 - Google Patents

多層基板形成用素板の検査装置及び検査方法 Download PDF

Info

Publication number
JP3941609B2
JP3941609B2 JP2002195074A JP2002195074A JP3941609B2 JP 3941609 B2 JP3941609 B2 JP 3941609B2 JP 2002195074 A JP2002195074 A JP 2002195074A JP 2002195074 A JP2002195074 A JP 2002195074A JP 3941609 B2 JP3941609 B2 JP 3941609B2
Authority
JP
Japan
Prior art keywords
protective film
multilayer substrate
base plate
forming
bottomed hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002195074A
Other languages
English (en)
Other versions
JP2004039870A (ja
Inventor
智宏 横地
芳太郎 矢崎
寛 長坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002195074A priority Critical patent/JP3941609B2/ja
Priority to US10/465,821 priority patent/US7061599B2/en
Priority to KR1020030044265A priority patent/KR100558903B1/ko
Priority to CNB031489826A priority patent/CN1251563C/zh
Publication of JP2004039870A publication Critical patent/JP2004039870A/ja
Application granted granted Critical
Publication of JP3941609B2 publication Critical patent/JP3941609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H05K2203/108Using a plurality of lasers or laser light with a plurality of wavelengths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/161Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Laminated Bodies (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層基板形成用素板に有底孔を形成したり、その有底孔に導電ペースト等の層間接続材料を充填する際に、多層基板形成用素板を保護する保護フィルムを用いた多層基板形成用素板の検査装置、検査方法に関する。
【0002】
【従来の技術】
多層基板を製造する際、多層基板形成用素板としての樹脂シートの一面に導体パターンを形成し、その導体パターンの形成面とは反対側の面から導体パターンを底面とするビアホールを形成し、そのビアホール内に導電ペーストを充填する処理を行なう場合がある。この導体パターンが形成され、かつビアホールに導電ペーストが充填された樹脂シートは、複数毎積層されて相互に接着されることによって多層基板を構成し、その際、多層基板内部において、導電ペーストにより隣接する導体パターン層の層間接続がなされる。
【0003】
このような導電ペーストの充填処理においては、導電ペーストをビアホールに充填するとき、導電ペーストがビアホール以外の樹脂シート表面に付着したり、その導電ペーストの充填工程において、樹脂シートが損傷することを防止するため、ビアホールの導電ペースト充填口側となる樹脂シートの表面に保護フィルムを貼り付ける。
【0004】
【発明が解決しようとする課題】
上記のビアホールは、保護フィルムが樹脂シートに貼り付けられた後に、保護フィルム及び樹脂シートに対して、例えばレーザを照射することによって形成される。従って、保護フィルムにも、樹脂シートのビアホールと同様の位置に貫通孔が形成され、この貫通孔を介して、導電ペーストが樹脂シートのビアホールに充填される。
【0005】
ここで、形成したビアホールの内部にごみ等が付着していたり、そのビアの径が設計値通りに形成されていないと、導体パターン層の層間接続が適切になされない場合が生ずる。また、ビアホール内部に導電ペーストを充填した際に、その導電ペーストの充填量が不足している場合も、同様に層間接続に問題が生ずる可能性がある。
【0006】
従って、ビアホールを形成した後、及び導電ペーストを充填した後等に、層間接続の信頼性を向上するために、画像認識技術を用いて、ビアホールの状態や導電ペーストの充填状態を検査することが望ましい。
【0007】
しかしながら、保護フィルムは、貼着,剥離等が容易に行なえるため、通常、ポリエチレンテレフタレート樹脂等の樹脂フィルムが用いられる。このような樹脂フィルムは、透明もしくは白色系であるため、光の反射率が大きい。従って、ビアホール底面の導体パターンあるいはビアホール内に充填される導電ペーストとのコントラストが小さくなり、ビアの形状やごみの付着、あるいは導電ペーストの充填不良等を画像認識することが困難であった。
【0008】
本発明は、上記の点を鑑みてなされたものであり、保護フィルムと有底孔とのコントラストを大きくすることにより、画像認識技術を用いた有底孔の検査を精度良く行なうことが可能な多層基板形成用素板の検査装置及び検査方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の多層基板形成用素板の検査装置は、一方の面に導体パターンが形成された多層基板形成用素板に、導体パターンを底面とする有底孔を形成し、その有底孔内に層間接続材料を充填することにより、多層基板形成用素板が積層された際に、層間接続材料を介して隣接する導体パターンが接続される多層基板形成用素板の検査装置であって、
導体パターンの形成面とは反対側の面において多層基板形成用素板に保護フィルムが貼着され、この保護フィルムの貼着面側から多層基板形成用素板への有底孔の形成及び当該有底孔内への層間接続材料の充填を行なうことにより、多層基板形成用素板が保護フィルムによって保護されるものであり、
保護フィルムは、樹脂フィルムと、紫外線の照射により粘着力が低下する粘着剤層とから構成され、樹脂フィルムと粘着剤層の少なくとも一方が光の反射率を低減可能な色に着色され、当該保護フィルムは、有底孔の形成及び当該有底孔内への層間接続材料の充填後に、紫外線の照射によって粘着剤層の粘着力が低下され、多層基板形成用素板から剥離されるものであり、
保護フィルムが貼着された多層基板形成用素板に対し、保護フィルムの貼着面に光を照射する照射部と、
有底孔底部の導体パターンもしくは有底孔内に充填された層間接続材料による光の反射率と、着色された保護フィルムによる光の反射率との相違に基づいて、有底孔の良否を検査する検査部とを有することを特徴とする。
【0010】
層間接続材料としては、金属粒子、有機溶剤等を含む導電ペーストを用いることができる。この導電ペースト中の溶剤の蒸発が進行すると、導電ペーストの保形性が低下し、保護フィルムの剥離時に、有底孔内に充填した導電ペーストが崩壊して充填量が不足する場合が生ずる。これに対し、上述したように、紫外線の照射によって粘着力が低下する粘着剤層を用いると、熱を加える必要がないので、保護フィルムの剥離工程において、導電ペースト中の溶剤の蒸発を抑制できる。そして、このように樹脂フィルムと粘着剤層の2層から保護フィルムを構成する場合には、少なくとも一方を着色することにより、保護フィルムの光の反射率を低減することができる。
このように、光の反射率を低減可能な色で保護フィルムを着色することにより、有底孔における光の反射率と保護フィルムの表面における光の反射率を大きく異ならせることができる。従って、有底孔の形成面を画像処理する際に、有底孔の状態や層間接続材料の充填状態を高精度に検査することができる。つまり、保護フィルムの貼着面に光を照射すると、有底孔における反射率と保護フィルムにおける反射率とに差が生じるため、保護フィルムと有底孔とを識別することができる。そして、有底孔として識別された部分の径を、設計値と比較することにより、有底孔の径を検査することができる。また、有底孔にごみ等が付着していると、有底孔底部の導体パターンの光の反射率よりも反射率が低下するので、ごみ等の付着の検査を行なうことができる。このようにして、有底孔の良否を検査することができるのである。
【0013】
請求項2に記載したように、保護フィルムの着色は、有機物系の染料によって行なわれることが好ましい。例えばクロム等を含む金属系の染料によって保護フィルムを着色し、その保護フィルムを着色する金属成分が多層基板形成用素板の表面に付着した場合、多層基板内層の導体パターンに電圧が印加されたときマイグレーションが発生する恐れが生ずる。このように、保護フィルムは、多層基板形成用素板の表面に貼着されるものであるため、素板への金属成分の付着を防止するため、有機系の染料によって着色することが好ましいのである。
【0016】
請求項3、請求項4には、多層基板形成用素板の検査方法が記載されているが、その作用効果については、上述した請求項1、請求項2の作用効果から明らかであるため、その説明を省略する。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
【0018】
まず、本発明による保護フィルムを用いた多層基板形成用素板への有底孔の形成方法並びに層間接続材料の充填方法、さらに、その多層基板形成用素板によって多層基板を形成する方法、すなわち多層基板の製造工程について説明する。図1および図2は、本実施形態における多層基板の製造工程を示す工程別断面図である。
【0019】
図1(a)において、21は熱可塑性樹脂からなる樹脂シート23の片面に貼着された導体箔(本例では厚さ18μmの銅箔)をエッチングによりパターン形成した導体パターン22を有する多層基板形成用樹脂シートである。なお、本例では、樹脂シート23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ25〜75μmの熱可塑性樹脂シートを用いる。
【0020】
図1(a)に示すように、導体パターン22の形成が完了すると、次に、図1(b)に示すように、多層基板形成用樹脂シート21の導体パターン22が形成された面と対向する面に保護フィルム81をラミネータ等を用いて貼着する。
【0021】
図1(b)には図示していないが、保護フィルム81は、図3(a)に示すように、樹脂フィルム82と、この樹脂フィルム82の樹脂シート23への貼着面側にコーティングされた粘着剤層83とからなる。粘着剤層83を形成する粘着剤は、アクリレート樹脂を主成分とする所謂紫外線硬化型の粘着剤であり、紫外線が照射されると架橋反応が進行し、粘着力が低下する特性を有するものである。
【0022】
本例では、この粘着剤層83を形成する粘着剤に有機物系の染料を混入して着色した。着色する色に関しては、本来、保護フィルム81が有する光の反射率を低減し、例えばビアホール24の底面の銅箔との反射率との差を大きくすることができるものであれば良いが、光の吸収率の高い黒、青、緑等の色に着色することが好ましい。
【0023】
また、本例では、厚さ12μmのポリエチレンテレフタレート樹脂からなる樹脂フィルム82に厚さ5μmの粘着剤層をコーティングした保護フィルム81を採用している。樹脂フィルム82の厚さが8μm未満であると、保護フィルム81のハンドリング性が悪化する。また、樹脂フィルム82の厚さが50μmを超えると、後述するビアホール24形成時のレーザ出力が増加するとともに、保護フィルム81の剥離時に保護フィルム81と導電ペースト50との接触面積が増大し、導電ペースト50に過大な応力が加わり好ましくない。上記の要因を考慮すると、樹脂フィルム82の厚さは12μm前後が特に好ましい。
【0024】
図1(b)に示すように、保護フィルム81の貼着が完了すると、次に、図1(c)に示すように、保護フィルム81側から炭酸ガスレーザを照射して、樹脂フィルム23に導体パターン22を底面とする有底孔であるビアホール24を形成する。導体パターン22のビアホール24の底面となる部位は、後述する導体パターン22の層間接続時に電極となる部位である。なお、ビアホール24の形成は、炭酸ガスレーザの出力と照射時間等を調整することで、導体パターン22に穴を開けないようにしている。
【0025】
このとき、当然ではあるが、保護フィルム81にも、ビアホール24と略同径の開口81aが形成される。
【0026】
炭酸ガスレーザの照射後に、紫外線(UV)レーザがビアホール24に向けて照射される。これは、ビアホール24内の、特に底面の導体パターン22上に炭酸ガスレーザによる樹脂の燃えカス(スミア)が残っている場合、層間接続不良の原因となるため、UVレーザによりスミアを蒸散させて除去するためである。
【0027】
なお、UVレーザの照射に代えて、導体パターン22のビアホール24に面する部位を薄くエッチング処理したり、還元処理してもよい。
【0028】
図1(c)に示すように、ビアホール24の形成が完了すると、次に、図1(d)に示すように、ビアホール24内に層間接続材料である導電ペースト50を充填する。導電ペースト50は、平均粒径5μm、比表面積0.5m/gの錫粒子300gと、平均粒径1μm、比表面積1.2m/gの銀粒子300gとに、有機溶剤であるテルピネオール60gを加え、これをミキサーによって混練しペースト化したものである。
【0029】
導電ペースト50は、スクリーン印刷機等により、保護フィルム81の開口81a側から多層基板形成用樹脂シート21のビアホール24内に充填される。
【0030】
ビアホール24内への導電ペースト50の充填が完了すると、紫外線ランプを用い保護フィルム81側から紫外線を照射する。これにより、透明な樹脂フィルム82を介して紫外線が粘着剤層83に達するため、図3(a)に図示した保護フィルム81の粘着剤層83が硬化され、粘着剤層83の粘着力が低下する。
【0031】
保護フィルム81への紫外線照射が完了すると、多層基板形成用樹脂シート21から保護フィルム81を剥離除去し、図1(e)に示すようなビアホール24内に導電ペースト50を充填した多層基板形成用樹脂シート21を得る。保護フィルム81を剥離除去するとき、図3(b)に示す粘着剤層83は粘着力が低下しているので、樹脂シート23に大きなストレスを加えることなく容易に保護フィルム81を剥離することができる。
【0032】
ここで、保護フィルム81を構成する粘着剤層83として、紫外線硬化型の粘着剤層を用いた場合、粘着剤層の粘着力低下のために加熱等を行なう必要はない。従って、導電ペースト50中の有機溶剤を強制的に乾燥させることがない。また、本例のビアホール24は有底孔であるため、導電ペースト50の露出面積が小さく、充填した導電ペースト50が乾燥し難い。それゆえ、導電ペースト50中の有機溶剤が乾燥する前に、保護フィルム81を多層基板形成用樹脂シート21から剥離することが可能であり、このとき導電ペースト50は保形性を維持しているので、保護フィルム81の剥離によって充填した導電ペースト50の一部を取り除いてしまうことを防止できる。
【0033】
なお、導電ペースト50が良好な保形性を有するためには、導電ペースト50中に、金属粒子(本例では、錫粒子と銀粒子)に対し6重量%以上の有機溶剤が含まれていることが好ましい。
【0034】
図1(e)に示すようなビアホール24内に導電ペースト50を充填した多層基板形成用樹脂シート21が得られると、図2(a)に示すように、多層基板形成用樹脂シート21を複数枚(本例では4枚)積層する。このとき、下方側の2枚の多層基板形成用樹脂シート21は導体パターン22が設けられた側を下側として、上方側の2枚の多層基板形成用樹脂シート21は導体パターン22が設けられた側を上側として積層する。
【0035】
図2(a)に示すように多層基板形成用樹脂シート21を積層したら、これらの上下両面から真空加熱プレス機により加熱しながら加圧する。本例では、250〜350℃の温度に加熱し、1〜10MPaの圧力で10〜40分間加圧した。
【0036】
これにより、図2(b)に示すように、各多層基板形成用樹脂シート21が相互に接着される。すなわち、樹脂シート23同士が熱融着して一体化するとともに、ビアホール24内の導電ペースト50が焼結して一体化した導電性組成物51となり、隣接する導体パターン22間を層間接続した多層基板100が得られる。
【0037】
ここで、導体パターン22の層間接続のメカニズムを簡単に説明する。ビアホール24内に充填された導電ペースト50は、真空加熱プレス機により減圧されることにより有機溶剤であるテルピネオールが蒸発乾燥し、錫粒子と銀粒子とが混合された状態にある。そして、このペースト50が250〜350℃に加熱されると、錫粒子の融点は232℃であり、銀粒子の融点は961℃であるため、錫粒子は融解し、銀粒子の外周を覆うように付着する。この状態で加熱が継続すると、融解した錫は、銀粒子の表面から拡散を始め、錫と銀との合金(融点480℃)を形成する。このとき、導電ペースト50には1〜10MPaの圧力が加えられているため、錫と銀との合金形成に伴い、ビアホール24内には、焼結により一体化した合金からなる導電性組成物51が形成される。さらに、導電性組成物51は、加圧により導体パターン22のビアホール24の底部を構成している面に圧接される。これにより、導電性組成物51中の錫成分と、導体パターン22を構成する銅箔の銅成分とが相互に固相拡散し、導電性組成物51と導体パターン22との界面に固相拡散層を形成して電気的に接続する。
【0038】
次に、保護フィルム81及び多層基板形成用樹脂シート21に形成したビアホール24の検査装置について説明する。
【0039】
すなわち、ビアホール24の内部にごみの付着やスミアの残留があったり、ビアホール24の底面の銅箔にえぐれや穴が開いていたり、そのビアホールの径が設計値通りに形成されていないと、隣接する導体パターン22間を適切に接続することができなかったり、接続信頼性の低下を招く。また、ビアホール24内部に導電ペースト50を充填した際に、その導電ペースト50の充填量が不足している場合も、同様に導体パターン22間の接続に問題が生ずる可能性がある。
【0040】
従って、本検査装置は、保護フィルム81及び多層基板形成用樹脂シート21にビアホール24を形成した後や、ビアホール24内に導電ペースト50を充填した後に、画像認識技術を用いて、ビアホール24の状態や導電ペースト50の充填状態を検査する。
【0041】
図4に検査装置の構成を示す。図4に示すように、検査装置は、検査対象である多層基板形成用樹脂シート21を照明するためのランプ3,4を備えている。カメラ2は、ランプ3,4によって多層基板形成用樹脂シート21が照明されているときの、多層基板形成用樹脂シートの画像を撮像し、その画像データをECU1に出力する。ECU1では、カメラ2から入力された画像データを画像処理して、ビアホール24の状態や導電ペースト50の充填状態が適切か否かを判別し、不良と判断された場合には、図示しない報知手段を用いて、その旨を報知する。
【0042】
次に、ECU1における画像処理について説明する。ECU1は、カメラ2から入力された画像データを、白黒画像に変換する。これにより、その白黒画像には、画像各部の輝度の相違が示される。そして、保護フィルム81よりもビアホール24の部分の方が光の反射率が高いことを利用し、そのビアホール24の大きさ、ごみの付着やスミアの残留の有無、あるいは、導電ペースト50の充填量不足を検出する。
【0043】
ただし、保護フィルム81を構成する樹脂フィルム82や粘着剤層82の本来の色は、透明もしくは白色系であるため、その本来の色のままでは、ビアホール24部分の光の反射率との差は僅かである。例えば、図5(a)は、樹脂フィルム82及び粘着剤層82を本来の色のまま用いた場合の、ビアホール24が形成された部分の画像の輝度を示すものであるが、ビアホール24と保護フィルム81とは、ほぼ同様の輝度を持っており、両者を識別することは非常に困難である。
【0044】
そのため、本実施形態では、保護フィルム81の粘着剤層83を着色して、保護フィルム81の光の反射率を低減させ、画像における保護フィルム81とビアホール24部分とで輝度に明確な差を生じさせた。例えば、図5(b)は、粘着剤層83を青色の染料によって着色した場合のビアホール24形成部分の画像輝度を示すものであり、図5(c)は、粘着剤層83を緑色の染料によって着色した場合のビアホール24形成部分の画像輝度を示すものである。図5(b)、(c)に示すように、保護フィルム82を着色した場合には、ビアホール24部分とその周囲の保護フィルム81とで輝度に明確な差を生じさせることができる。
【0045】
そして、例えば、ビアホールの大きさに関しては、その輝度の高い領域が所定の大きさを有しているかどうかによって、その適否を判断することができ、ごみの付着やスミアの残留に関しては、ビアホール24の輝度がそのごみやスミアがあった場合には、その部分だけ低下するため、そのビアホール形成領域における輝度が所定値以上の輝度を有するかどうかによって、判断することができる。
【0046】
なお、ビアホール24は、導電ペースト50が充填される前は、その底面の銅箔によって光が反射されるため、高い輝度を示す。また、導電ペースト50が充填された後は、その導電ペースト50に含まれる金属粒子(錫、銀)によって、ビアホール24部分の輝度が高くなる。ただし、ビアホール24の底面の銅箔がえぐれていたり、導電ペースト50の充填量が不足している場合には、銅箔や導電ペースト50の表面に傾斜や凹凸が発生するため、部分的に輝度が変化する。従って、その輝度の変化に基づいて、ビアホール24底面の銅箔のえぐれや導電ペースト50の充填量不足を検出することができる。
【0047】
(他の実施形態)
上記実施形態において、粘着剤層83を着色する例について説明したが、樹脂フィルム82の原料に染料を混入して、樹脂フィルム82を着色しても良い。但し、その着色に際しては、粘着剤層83には紫外線を照射する必要があるため、樹脂フィルム82が紫外線の所定の透過率を有するように、染料自身、染料の混入量等を適宜選択することが必要である。
【0048】
また、保護フィルム81の樹脂フィルム82には、ポリエチレンテレフタレート樹脂フィルムを用いたが、穴あけ加工が容易に行なえるものであれば、ポリエチレンナフタレート樹脂フィルム等を採用することもできる。
【0049】
また、樹脂シート23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる樹脂シートを用いたが、これに限らず、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)もしくはポリエーテルイミド(PEI)を単独で使用することも可能である。
【0050】
さらに、熱可塑性ポリイミド、または所謂液晶ポリマー等の熱可塑性樹脂を用いてもよい。加熱プレス時の加熱温度において弾性率が1〜1000MPaであり、後工程である半田付け工程等で必要な耐熱性を有する樹脂フィルムであれば好適に用いることができる。
【図面の簡単な説明】
【図1】(a)〜(e)は、多層基板形成用樹脂シートにより多層基板を形成する製造工程の一部を示す工程別断面図である。
【図2】(a),(b)は、図1(e)に示す工程に引き続いて行なわれる多層基板の製造工程の残りを示す工程別断面図である。
【図3】多層基板の製造工程において、(a)は保護フィルムの剥離前の状態、(b)は保護フィルムの剥離後の状態を示す要部断面図である。
【図4】検査装置の構成を示す構成図である。
【図5】(a)は保護フィルムに着色を行なわい場合の、ビアホール24形成領域を含む画像の輝度を示すグラフ、(b)は保護フィルムを青色で着色した場合の、ビアホール形成領域を含む画像の輝度を示すグラフ、及び(c)は保護フィルムを緑色で着色した場合の、ビアホール形成領域を含む画像の輝度を示すグラフである。
【符号の説明】
1 制御部
2 カメラ
3,4 照明
21 多層基板形成用樹脂シート
22 導体パターン
23 樹脂シート
24 ビアホール
50 導電ペースト
81 保護フィルム
82 樹脂フィルム
83 粘着剤層

Claims (4)

  1. 一方の面に導体パターンが形成された多層基板形成用素板に、前記導体パターンを底面とする有底孔を形成し、その有底孔内に層間接続材料を充填することにより、前記多層基板形成用素板が積層された際に、前記層間接続材料を介して隣接する導体パターンが接続される多層基板形成用素板の検査装置であって、
    前記導体パターンの形成面とは反対側の面において前記多層基板形成用素板に保護フィルムが貼着され、この保護フィルムの貼着面側から前記多層基板形成用素板への有底孔の形成及び当該有底孔内への層間接続材料の充填を行なうことにより、前記多層基板形成用素板が前記保護フィルムによって保護されるものであり
    前記保護フィルムは、樹脂フィルムと、紫外線の照射により粘着力が低下する粘着剤層とから構成され、前記樹脂フィルムと粘着剤層の少なくとも一方が光の反射率を低減可能な色に着色され、当該保護フィルムは、前記有底孔の形成及び当該有底孔内への層間接続材料の充填後に、紫外線の照射によって前記粘着剤層の粘着力が低下され、前記多層基板形成用素板から剥離されるものであり、
    前記保護フィルムが貼着された多層基板形成用素板に対し、前記保護フィルムの貼着面に光を照射する照射部と、
    前記有底孔底部の導体パターンもしくは前記有底孔内に充填された層間接続材料による光の反射率と、着色された保護フィルムによる光の反射率との相違に基づいて、前記有底孔の良否を検査する検査部と、
    を有することを特徴とする多層基板形成用素板の検査装置。
  2. 前記保護フィルムの着色は、有機物系の染料によって行なわれることを特徴とする請求項1に記載の多層基板形成用素板の検査装置。
  3. 一方の面に導体パターンが形成された多層基板形成用素板の、当該導体パターンの形成面とは反対側の面に、保護フィルムを貼着する貼着工程と、
    前記保護フィルムの貼着面側から、前記導体パターンを底面とする有底孔を前記保護フィルム及び多層基板形成用素板に形成する有底孔形成工程と、
    前記保護フィルムと多層基板形成用素板に形成された有底孔に層間接続材料を充填する充填工程と、
    前記有底孔形成工程もしくは前記充填工程後に、前記保護フィルムの貼着面に光を照射し、前記有底孔底部の導体パターンもしくは前記有底孔内に充填された層間接続材料による光の反射率と、着色された保護フィルムによる光の反射率との相違に基づいて、前記有底孔の良否を検査する検査工程とを備え、
    前記保護フィルムは、樹脂フィルムと、紫外線の照射により粘着力が低下する粘着剤層とから構成され、前記樹脂フィルムと粘着剤層の少なくとも一方が光の反射率を低減可能な色に着色されるとともに、当該保護フィルムは、前記有低孔形成工程、前記充填工程、及び前記検査工程の完了後に、紫外線の照射によって前記粘着剤層の粘着力が低下され、前記多層基板形成用素板から剥離されるものであることを特徴とする多層基板形成用素板の検査方法。
  4. 前記保護フィルムの着色は、有機物系の染料によって行なわれることを特徴とする請求項3に記載の多層基板形成用素板の検査方法。
JP2002195074A 2002-07-03 2002-07-03 多層基板形成用素板の検査装置及び検査方法 Expired - Fee Related JP3941609B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002195074A JP3941609B2 (ja) 2002-07-03 2002-07-03 多層基板形成用素板の検査装置及び検査方法
US10/465,821 US7061599B2 (en) 2002-07-03 2003-06-20 Protective film for base substrates of multi-layered board and method and apparatus for inspecting base substrates
KR1020030044265A KR100558903B1 (ko) 2002-07-03 2003-07-01 다층 기판 형성용 소자판의 보호 필름, 소자판의 검사장치 및 검사 방법
CNB031489826A CN1251563C (zh) 2002-07-03 2003-07-03 多层基板形成用素板的保护膜、素板检查装置及检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002195074A JP3941609B2 (ja) 2002-07-03 2002-07-03 多層基板形成用素板の検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JP2004039870A JP2004039870A (ja) 2004-02-05
JP3941609B2 true JP3941609B2 (ja) 2007-07-04

Family

ID=31703599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002195074A Expired - Fee Related JP3941609B2 (ja) 2002-07-03 2002-07-03 多層基板形成用素板の検査装置及び検査方法

Country Status (4)

Country Link
US (1) US7061599B2 (ja)
JP (1) JP3941609B2 (ja)
KR (1) KR100558903B1 (ja)
CN (1) CN1251563C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093438A (ja) 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7379185B2 (en) * 2004-11-01 2008-05-27 Applied Materials, Inc. Evaluation of openings in a dielectric layer
CN101022700B (zh) * 2007-03-19 2010-09-01 友达光电股份有限公司 印刷电路板及检测异向性导电膜的方法
JP5024484B2 (ja) * 2009-11-10 2012-09-12 株式会社村田製作所 多層基板およびその製造方法
US9201015B2 (en) 2011-07-14 2015-12-01 International Business Machines Corporation Plated through hole void detection in printed circuit boards by detecting a pH-sensitive component
KR101355430B1 (ko) * 2013-03-06 2014-01-27 주식회사 엘제이텍 인쇄회로기판의 이력 관리 시스템
JP6630527B2 (ja) * 2015-09-30 2020-01-15 日東電工株式会社 貫通孔を有する粘着フィルムの検査方法
JP7090608B2 (ja) * 2016-12-27 2022-06-24 エルジー・ケム・リミテッド 液晶変色素子の配線部の形成方法および液晶変色素子
CN113939115B (zh) * 2021-12-15 2022-05-27 深圳市信维通信股份有限公司 一种多层lcp基板的加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2238166B1 (ja) * 1973-07-17 1977-12-23 Sopelem
US4145714A (en) * 1978-02-27 1979-03-20 Robert W. MacDonald Television flaw detector for inspecting the wall surface of a hole through a circuit board
US4560273A (en) * 1982-11-30 1985-12-24 Fujitsu Limited Method and apparatus for inspecting plated through holes in printed circuit boards
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
TW322680B (ja) * 1996-02-29 1997-12-11 Tokyo Ohka Kogyo Co Ltd
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates

Also Published As

Publication number Publication date
KR20040004117A (ko) 2004-01-13
JP2004039870A (ja) 2004-02-05
US20040037966A1 (en) 2004-02-26
CN1487784A (zh) 2004-04-07
CN1251563C (zh) 2006-04-12
KR100558903B1 (ko) 2006-03-10
US7061599B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
KR100765503B1 (ko) 회로기판 및 그 제조방법
JP3941609B2 (ja) 多層基板形成用素板の検査装置及び検査方法
JPH0553129A (ja) 液晶表示素子およびその製造方法
CN105723528A (zh) 微发光二极管的转移方法、制造方法、装置和电子设备
JP2018506166A (ja) マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
WO2013190717A1 (ja) プリント配線板、プリント配線板集合体、プリント配線板の製造方法及び照明装置
CN104241263B (zh) 高低压隔离内埋功率模块
CN110112279B (zh) 一种用于led的热电分离基板的加工方法
CN116314534A (zh) 封装结构、封装结构的制作方法以及led光源组件
CN101026148A (zh) 光电芯片的多芯片增层封装构造及其制造方法
JP2004127970A (ja) 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
CN113038729A (zh) 印刷电路板的线路修补方法
JP2006049917A (ja) プラズマディスプレイパネルの電極接合方法、及びプラズマディスプレイパネル
JP2010129575A (ja) プリント配線板およびその製造方法
US20210351317A1 (en) Method for manufacturing a light-emitting device
TWI760230B (zh) 晶片檢測方法、晶片檢測結構以及晶片承載結構
CN212783455U (zh) 发光元件阵列结构
JP5050924B2 (ja) 多層プリント配線板とその検査方法および製造方法
JP2003008226A (ja) プリント基板の製造方法
JPH11307883A (ja) 配線基板
CN112543551B (zh) 一种COB Mini/Micro LED印制电路板△E色差管控的加工工艺
CN218336607U (zh) 用于线路板的阻焊胶膜、线路板及电子产品
TWI767839B (zh) 印刷電路板的雙層防焊結構、其製法及雙層防焊乾膜
CN217470370U (zh) 一种纳米铝覆盖膜、线路板及led电子组件
KR20230094634A (ko) Led 장치 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent or registration of utility model

Ref document number: 3941609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees