JP3938262B2 - Integrated circuit device - Google Patents
Integrated circuit device Download PDFInfo
- Publication number
- JP3938262B2 JP3938262B2 JP30216899A JP30216899A JP3938262B2 JP 3938262 B2 JP3938262 B2 JP 3938262B2 JP 30216899 A JP30216899 A JP 30216899A JP 30216899 A JP30216899 A JP 30216899A JP 3938262 B2 JP3938262 B2 JP 3938262B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- regulator
- hysteresis
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、集積回路装置、特に、動作状態/待機状態の切り替えが可能な内部回路を有する集積回路装置に関するものである。
【0002】
【従来の技術】
電源電圧が所定の範囲内にあるときのみ内部回路が動作し、それ以外の場合は内部回路が待機状態となるように、外部から入力される信号に応じて内部回路の動作状態/待機状態が切り替わる集積回路装置が提供されている。このような集積回路装置によれば、内部回路の過電圧による破壊、及び、内部回路の減電圧による誤動作を防止することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、これを実現するためには、集積回路装置の内部回路の動作状態/待機状態が電源電圧に応じて適切に切り替わるように、集積回路装置に対して外部から信号を入力する必要があり、集積回路装置を搭載するシステムを簡略化することができない。
【0004】
そこで、本発明は、電源電圧に起因する内部回路の破壊及び誤動作を防止した上で、当該集積回路装置が搭載されるシステムの簡略化を実現することができる集積回路装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本発明の集積回路装置では、動作状態と待機状態とを有し動作状態では入力された電源電圧をレギュレートして出力するレギュレータと、前記入力された電源電圧を監視して前記レギュレータの待機状態から動作状態への切り替えと動作状態から待機状態への切り替えの各々にヒステリシスを持たせた上で前記入力された電源電圧の大きさに応じて前記レギュレータの動作状態/待機状態を切り替える電源監視回路とを内蔵しており、前記電源監視回路は第1の電圧を基準電圧として電源電圧の低い側でヒステリシス制御動作する第1のヒステリシスコンパレータと第1の電圧より高く且つ第1の電圧とは反対の極性で入力された第2の電圧を基準電圧として前記電源電圧の高い側でヒステリシス制御動作する第2のヒステリシスコンパレータとを備え、第1,第2のヒステリシスコンパレータの出力によって前記レギュレータを制御することを特徴とする。
【0006】
この構成によれば、電源電圧に応じて内部回路の動作状態/待機状態を切り替える回路を集積回路装置に内蔵しているので、過電圧による内部回路の破壊、及び、減電圧による内部回路の誤動作を集積回路装置側で防止することができる。
【0007】
また、内部回路の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせているので、内部回路の動作状態/待機状態の切り替わりが発振状態になるという不具合を集積回路装置側で低減させることができる。
【0008】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の実施形態である集積回路装置100のブロック図を図1に示す。同図において、レギュレータ1は、電源電圧VCCが所定値より低いときには、電源電圧VCCに比例した電圧を出力するが、上記所定値以上であるときには、出力電圧VOUTがある一定の値(以下、「レギュレート値」と言う)で安定する。
【0009】
尚、レギュレータ1の出力電圧VOUTは端子TOUTから外部に出力されるとともに、集積回路装置100内の不図示の他の回路の電源電圧として供給されるようになっている。
【0010】
電源監視回路2はレギュレータ1の電源電圧VCCを監視しており、レギュレータ1の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせた上で、電源電圧VCCに応じてレギュレータ1の動作状態/待機状態を切り替える。
【0011】
レギュレータ1及び電源監視回路2の具体的な回路図を図2に示す。まず、レギュレータ1について説明する。基準電圧源11は端子TINに入力される電源電圧VCCから基準電圧VREFを生成して出力する。尚、基準電圧源11には電源電圧VCCがNPN型のトランジスタ12を介して与えられており、トランジスタ12のベースは低電圧側が接地された定電圧源13の高電圧側と、端子TINに入力される電源電圧VCCで動作する定電流回路14の出力側との接続点に接続されている。したがって、電源電圧VCCがある程度大きな値になるまでは、トランジスタ12がOFFであり、電源が供給されないので、基準電圧源11は待機状態となる。
【0012】
基準電圧源11の出力電圧は演算増幅器15の反転入力端子(−)に接続されている。演算増幅器15の出力端子にはPNP型のトランジスタ16のベースが接続されている。トランジスタ16のエミッタは端子TINに接続されている。トランジスタ16のコレクタは直列接続された抵抗17、18を介して接地されているとともに、端子TOUTに接続されている。抵抗17、18同士の接続点は演算増幅器15の非反転入力端子(+)に接続されている。尚、サーマルシャットダウン回路19は、温度が上昇して閾値よりも高くなったときには、演算増幅器15の動作を停止させる。
【0013】
以上の構成により、レギュレータ1では、端子TOUTからの出力電圧VOUTを抵抗17と抵抗18とで分圧した電圧が基準電圧VREFと等しくなるように制御され、出力電圧VOUTはレギュレート値で安定する。
【0014】
電源監視回路2について説明する。ヒステリシスコンパレータ21の非反転入力端子(+)は定電圧源22の高電圧側に、反転入力端子(−)は電源電圧VCCとグランドとの間に直列接続された2つの抵抗23、24同士の接続点に、それぞれ接続されている。定電圧源22の低電圧側は接地されている。
【0015】
ヒステリシスコンパレータ25の非反転入力端子(+)は電源電圧VCCとグランドとの間に直列接続された2つの抵抗26、27同士の接続点に、反転入力端子(−)は定電圧源28の高電圧側に、それぞれ接続されている。定電圧源28の低電圧側は接地されている。
【0016】
以上の構成により、図3の(イ)に示すように、電源電圧VCCが第1下限値MIN1以上である状態から第1下限値MIN1よりも低い状態になると、ヒステリシスコンパレータ21の出力電圧V1がローレベルからハイレベルに変化し、また、電源電圧VCCが第1下限値MIN1よりも大きな値である第2下限値MIN2よりも低い状態から第2下限値MIN2以上である状態になると、ヒステリシスコンパレータ21の出力電圧V1がハイレベルからローレベルに変化する。
【0017】
さらに、図3の(ロ)に示すように、電源電圧VCCが第1上限値MAX1以下である状態から第1上限値MAX1よりも高い状態になると、ヒステリシスコンパレータ25の出力電圧V2がローレベルからハイレベルに変化し、また、電源電圧VCCが第1上限値MAX1よりも小さな値である第2上限値MAX2よりも高い状態から第2上限値MAX2以下である状態になると、ヒステリシスコンパレータ25の出力電圧V2がハイレベルからローレベルに変化する。
【0018】
尚、第2下限値MIN2は、レギュレータ1の出力電圧VOUTがレギュレート値で安定した状態となる電源電圧VCCの最小値に合わし込まれている。また、第2下限値MIN2<第2上限値MAX2となるように、各回路素子の定数が決定されている。また、第1上限値MAX1は、レギュレータ1の破壊を招かない電源電圧VCCの最大値に合わし込まれている。
【0019】
そして、ヒステリシスコンパレータ21、25の出力電圧は、それぞれNPN型のトランジスタ29、30のベースに入力されている。トランジスタ29及び30のエミッタは接地されており、コレクタはレギュレータ1の演算増幅器15の動作電流が流れる線路に接続されている。
【0020】
したがって、ヒステリシスコンパレータ21及び25の出力電圧がローレベルであるときには、トランジスタ29及び30がOFFであり、レギュレータ1の演算増幅器15に動作電流が供給されるので、レギュレータ1は動作状態となるが、ヒステリシスコンパレータ21または25の出力電圧がハイレベルであるときには、トランジスタ29または30がONであり、レギュレータ1の演算増幅器15の動作電流が短絡されるので、レギュレータ1は待機状態となり、レギュレータ1の出力電圧はほぼグランドレベルとなる。
【0021】
以上から、端子TINに入力される電源電圧VCCと端子TOUTからの出力電圧VOUTとの関係は図4に示すようになる。例えば、電源投入直後は電源電圧VCCが上昇して第2下限値MIN2以上になると、レギュレータ1は動作状態となり、出力電圧VOUTはレギュレータ値REGとなる。その後、電源電圧VCCが上昇して第1上限値MAX1よりも高くなった場合は、レギュレータ1は待機状態となり、出力電圧VOUTはほぼグランドレベルとなる。その後、電源電圧VCCが下降して第2上限値MAX2以下になった場合は、レギュレータ1は動作状態となり、出力電圧VOUTはレギュレート値REGとなる。その後、電源電圧VCCがさらに下降して第1下限値MIN1よりも低くなった場合には、レギュレータ1が待機状態となり、出力電圧VOUTはほぼグランドレベルとなる。尚、各限界値としては、例えば、MIN1=1.5[V]、MIN2=5.0[V]、MAX1=9.5[V]、MAX2=10.0[V]のように設定すればよい。
【0022】
このように、本実施形態の集積回路装置100では、電源電圧に応じてレギュレータ1の動作状態/待機状態を切り替える電源監視回路2を内蔵しているので、過電圧によるレギュレータ1の回路素子の破壊、及び、減電圧によるレギュレータ1の誤動作を集積回路装置100側で防止することができる。したがって、レギュレータ1の動作状態/待機状態を切り替える信号を集積回路装置100の外部から入力する必要はなくなり、集積回路装置100を搭載するシステムの簡略化を実現することができる。
【0023】
また、本実施形態の集積回路装置100では、レギュレータ1の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせているので、レギュレータ1の動作状態/待機状態の切り替わりが発振状態になるという不具合を集積回路装置100側で低減させることができる。したがって、集積回路装置100を搭載するシステム側に負担をかけることなく、より安定した動作を実現することができる。
【0024】
ヒステリシスコンパレータ21の反転入力端子(−)またはヒステリシスコンパレータ25の非反転入力端子(+)に抵抗を介して接続される端子を設けておけば、この端子に入力する電圧によって、レギュレータ1の動作状態/待機状態が切り替わる閾値を調整することができるようになるので、電源電圧と内部回路の動作状態との関係を任意に設定することができ、便利である。
【0025】
尚、本発明の実施形態としてレギュレータを有する集積回路装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、レギュレータの出力により動作状態/待機状態の切り替え対象となる回路を直接制御するようにしてもよい。
【0026】
【発明の効果】
以上説明したように、本発明によれば、例えば、レギュレータの動作を制御する場合は、他の内部回路に過電圧や動作不能な低電圧が印加されることがなくなるので、過電圧による内部回路の破壊、及び、減電圧による内部回路の誤動作を集積回路装置側で防止することができる。言い換えれば、レギュレータとその動作を制御する回路(実施形態の中での電源監視回路)のみを過電圧にも耐えれるように回路的、レイアウト的、プロセス的に対応させておけば、他の回路は従来通りのものが使える。また、内部回路の動作状態/待機状態を切り替える信号を集積回路装置に対して外部から入力する必要はなくなるので、集積回路装置が搭載されるシステムの簡略化を実現することができる。
【0027】
また、本発明によれば、内部回路の動作状態/待機状態の切り替わりが発振状態になるという不具合を集積回路装置側で低減させることができるので、集積回路装置を搭載するシステム側に負担をかけることなく、より安定した動作を実現することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態である集積回路装置のブロック図である。
【図2】 レギュレータ及び電源監視回路の回路図である。
【図3】 電源電圧とヒステリシスコンパレータの出力電圧との関係を示す図である。
【図4】 電源電圧と出力電圧との関係を示す図である。
【符号の説明】
1 レギュレータ
2 電源監視回路
11 基準電圧源
12 NPN型のトランジスタ
13 定電圧源
14 定電流回路
15 演算増幅器
16 PNP型のトランジスタ
17、18 抵抗
19 サーマルシャットダウン回路
21 ヒステリシスコンパレータ
22 定電圧源
23、24 抵抗
25 ヒステリシスコンパレータ
26、27 抵抗
28 定電圧源
29、30 NPN型のトランジスタ
100 集積回路装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an integrated circuit device, and more particularly to an integrated circuit device having an internal circuit capable of switching between an operation state and a standby state.
[0002]
[Prior art]
The internal circuit operates only when the power supply voltage is within a predetermined range, and in other cases, the internal circuit is in a standby state. A switching integrated circuit device is provided. According to such an integrated circuit device, it is possible to prevent a breakdown due to an overvoltage of the internal circuit and a malfunction due to a reduced voltage of the internal circuit.
[0003]
[Problems to be solved by the invention]
However, in order to realize this, it is necessary to input a signal from the outside to the integrated circuit device so that the operation state / standby state of the internal circuit of the integrated circuit device is appropriately switched according to the power supply voltage. A system on which an integrated circuit device is mounted cannot be simplified.
[0004]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an integrated circuit device capable of realizing simplification of a system in which the integrated circuit device is mounted, while preventing destruction and malfunction of an internal circuit due to a power supply voltage. And
[0005]
[Means for Solving the Problems]
In order to achieve the above object, an integrated circuit device according to the present invention has an operating state and a standby state, and regulates and outputs an input power supply voltage in the operating state, and monitors the input power supply voltage. to switching between the regulator according to the magnitude of the input supply voltage on which a hysteresis to each of the switching to the standby state from the operating state to the operating state from the standby state of the regulator operating state / A power supply monitoring circuit for switching a standby state, the power supply monitoring circuit having a first voltage as a reference voltage , a first hysteresis comparator that performs a hysteresis control operation on a low power supply voltage side, and higher than the first voltage and the the first voltage operating hysteresis control in the high side of the power supply voltage a second voltage that is input as a reference voltage with
[0006]
According to this configuration, since the circuit for switching the operation state / standby state of the internal circuit in accordance with the power supply voltage is built in the integrated circuit device, the internal circuit is destroyed due to overvoltage, and the internal circuit malfunctions due to the reduced voltage. This can be prevented on the integrated circuit device side.
[0007]
In addition, since there is a hysteresis between the switching from the operating state of the internal circuit to the standby state and the switching from the standby state to the operating state, the switching of the operating state / standby state of the internal circuit becomes an oscillation state. Problems can be reduced on the integrated circuit device side.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of an
[0009]
Note that the output voltage V OUT of the
[0010]
The power
[0011]
A specific circuit diagram of the
[0012]
The output voltage of the reference voltage source 11 is connected to the inverting input terminal (−) of the operational amplifier 15. The base of a PNP transistor 16 is connected to the output terminal of the operational amplifier 15. The emitter of the transistor 16 is connected to the terminal T IN . The collector of the transistor 16 is grounded via
[0013]
With the above configuration, the
[0014]
The power
[0015]
The non-inverting input terminal (+) of the
[0016]
With the above configuration, as shown in FIG. 3A, when the power supply voltage V CC is equal to or higher than the first lower limit value MIN1, the output voltage V1 of the
[0017]
Further, as shown in FIG. 3B, when the power supply voltage V CC becomes lower than the first upper limit value MAX1 from the state where the power supply voltage V CC is equal to or lower than the first upper limit value MAX1, the output voltage V2 of the
[0018]
Note that the second lower limit value MIN2 is set to the minimum value of the power supply voltage V CC at which the output voltage V OUT of the
[0019]
The output voltages of the
[0020]
Therefore, when the output voltages of the
[0021]
From the above, the relationship between the power supply voltage V CC input to the terminal T IN and the output voltage V OUT from the terminal T OUT is as shown in FIG. For example, immediately after the power is turned on, when the power supply voltage V CC increases and becomes equal to or higher than the second lower limit value MIN2, the
[0022]
As described above, the
[0023]
Further, in the
[0024]
If a terminal connected via a resistor is provided to the inverting input terminal (−) of the
[0025]
Although an integrated circuit device having a regulator has been described as an example of an embodiment of the present invention, the present invention is not limited to this, and a circuit to be switched between an operating state / standby state by an output of the regulator. You may make it control directly.
[0026]
【The invention's effect】
As described above, according to the present invention, for example, when controlling the operation of a regulator, an overvoltage or an inoperable low voltage is not applied to other internal circuits. Further, malfunction of the internal circuit due to the reduced voltage can be prevented on the integrated circuit device side. In other words, if only the regulator and the circuit that controls its operation (the power supply monitoring circuit in the embodiment) are supported in terms of circuit, layout, and process so that they can withstand overvoltage, The conventional one can be used. Further, since it is not necessary to input a signal for switching the operation state / standby state of the internal circuit from the outside to the integrated circuit device, simplification of the system in which the integrated circuit device is mounted can be realized.
[0027]
In addition, according to the present invention, the problem that the switching between the operating state / standby state of the internal circuit becomes an oscillation state can be reduced on the integrated circuit device side, which places a burden on the system side on which the integrated circuit device is mounted. Therefore, more stable operation can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram of an integrated circuit device according to an embodiment of the present invention.
FIG. 2 is a circuit diagram of a regulator and a power supply monitoring circuit.
FIG. 3 is a diagram illustrating a relationship between a power supply voltage and an output voltage of a hysteresis comparator.
FIG. 4 is a diagram illustrating a relationship between a power supply voltage and an output voltage.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30216899A JP3938262B2 (en) | 1999-10-25 | 1999-10-25 | Integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30216899A JP3938262B2 (en) | 1999-10-25 | 1999-10-25 | Integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127252A JP2001127252A (en) | 2001-05-11 |
JP3938262B2 true JP3938262B2 (en) | 2007-06-27 |
Family
ID=17905753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30216899A Expired - Fee Related JP3938262B2 (en) | 1999-10-25 | 1999-10-25 | Integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938262B2 (en) |
-
1999
- 1999-10-25 JP JP30216899A patent/JP3938262B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001127252A (en) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0238803B1 (en) | Stabilized power-supply circuit | |
JP3821717B2 (en) | DC stabilized power supply | |
JP3938262B2 (en) | Integrated circuit device | |
JP3558938B2 (en) | DC stabilized power supply | |
JP2003029855A (en) | Constant voltage circuit device | |
JP2001337729A (en) | Series regulator | |
JP4627894B2 (en) | Power supply | |
JP2861693B2 (en) | Comparator starting circuit | |
JP3711893B2 (en) | Power circuit equipment | |
JP2555789Y2 (en) | Constant voltage power supply circuit | |
JPS63253420A (en) | Two-wire type switch | |
JPS61276007A (en) | Stabilizing voltage supplying circuit | |
JP3365865B2 (en) | Constant voltage power supply circuit | |
JPS6114275Y2 (en) | ||
JPH0749541Y2 (en) | Transistor switch circuit | |
JP2605803Y2 (en) | Overload detection circuit | |
JP2900684B2 (en) | Constant voltage generator | |
JP3476064B2 (en) | DC stabilized power supply circuit | |
JP2591805Y2 (en) | Power supply voltage monitoring circuit | |
JPS5914818Y2 (en) | DC voltage stabilization circuit | |
JPH063451Y2 (en) | Current supply circuit | |
JPH0746291B2 (en) | DC constant voltage power supply | |
JPH0245813A (en) | Integrated power source circuit | |
JPH0528950Y2 (en) | ||
KR20010010985A (en) | High voltage switching circuit in a monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |