JPS5914818Y2 - DC voltage stabilization circuit - Google Patents

DC voltage stabilization circuit

Info

Publication number
JPS5914818Y2
JPS5914818Y2 JP3873378U JP3873378U JPS5914818Y2 JP S5914818 Y2 JPS5914818 Y2 JP S5914818Y2 JP 3873378 U JP3873378 U JP 3873378U JP 3873378 U JP3873378 U JP 3873378U JP S5914818 Y2 JPS5914818 Y2 JP S5914818Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
turned
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3873378U
Other languages
Japanese (ja)
Other versions
JPS54141450U (en
Inventor
滋明 和智
欽也 阿久津
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP3873378U priority Critical patent/JPS5914818Y2/en
Publication of JPS54141450U publication Critical patent/JPS54141450U/ja
Application granted granted Critical
Publication of JPS5914818Y2 publication Critical patent/JPS5914818Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【考案の詳細な説明】 本考案はスイッチングレギュレータあるいはシノーズレ
ギュレータ等の直流電圧安定化回路に関し、特にその制
御用トランジスタを直流過負荷電流による破壊から有効
に保護することのできるものを提案せんとするものであ
る。
[Detailed description of the invention] The present invention relates to DC voltage stabilization circuits such as switching regulators or sinose regulators, and in particular proposes a device that can effectively protect the control transistors from destruction due to DC overload current. It is something to do.

以下に第1図を参照して、かかる目的を達威し得る直流
電圧安定化回路の参考例を説明する。
Referring to FIG. 1, a reference example of a DC voltage stabilizing circuit that can achieve this purpose will be described below.

この第1図の例はスイッチングレギュレータの場合であ
る。
The example shown in FIG. 1 is a switching regulator.

1は非安定直流電源で、之は入力端子4a及び4bより
の商用交流電圧を整流器回路3にて整流し、これを平滑
用コンデンサ4にて平滑して、+側及び−側出力端子2
a及び2b間に非安定直流電圧が得られるようにして構
成されている。
1 is an unstable DC power supply, which rectifies the commercial AC voltage from input terminals 4a and 4b with a rectifier circuit 3, smooths it with a smoothing capacitor 4, and outputs it to + and - side output terminals 2.
The structure is such that an unstable DC voltage can be obtained between a and 2b.

35 a及び35 bは+側及び−側の安定化直流電圧
の出力端子である。
35a and 35b are output terminals for the stabilized DC voltage on the + side and the - side.

非安定直流電源1の一端2aと安定化直流電圧の出力端
子の一方35 aとの間に直列にコレクタ・エミッタ間
が接続された制御用トランジスタ5が設けられている。
A control transistor 5 whose collector and emitter are connected in series is provided between one end 2a of the unstable DC power supply 1 and one of the output terminals 35a of the stabilized DC voltage.

この制御用トランジスタ5はスイッチングトランジスタ
であって、ダーリントン接続されたNPN形トランジス
タ6及びPNP形トシトランジスタフら構成されている
The control transistor 5 is a switching transistor, and is composed of a Darlington-connected NPN transistor 6 and a PNP transistor.

そして、トランジスタ6のコレクタが出力端子2aに接
続され、エミッタが出力端子35 aに接続されている
The collector of the transistor 6 is connected to the output terminal 2a, and the emitter is connected to the output terminal 35a.

トランジスタ7のコレクタはトランジスタ6のベースに
接続され、トランジスタ7のエミッタは出力端子2aに
接続されている。
The collector of transistor 7 is connected to the base of transistor 6, and the emitter of transistor 7 is connected to output terminal 2a.

36は平滑回路で、コイル(インダクタ)33及びコン
テ゛ンサ26から構成され、トランジスタ6のエミッタ
がコイル33を通じて出力端子35 aに接続されると
共に、コンデンサ26が出力端子35a及び35 b間
に並列に接続されている。
36 is a smoothing circuit, which is composed of a coil (inductor) 33 and a capacitor 26, in which the emitter of the transistor 6 is connected to the output terminal 35a through the coil 33, and the capacitor 26 is connected in parallel between the output terminals 35a and 35b. has been done.

又、34はコイル33のエネルギー放出用のダイオード
で、そのカソードがトランジスタ6のエミッタに接続さ
れ、そのアノードが出力端子2bに接続されている。
Further, 34 is a diode for emitting energy of the coil 33, and its cathode is connected to the emitter of the transistor 6, and its anode is connected to the output terminal 2b.

8は基準電圧素子であって本例ではツェナータイオード
である。
8 is a reference voltage element, which in this example is a Zener diode.

9は安定化直流電圧に関連した検出電圧と基準電圧素子
8の基準電圧とを比較して、その比較出力に基づいて制
御用トランジスタ5を制御する比較回路である。
A comparison circuit 9 compares the detected voltage related to the stabilized DC voltage with the reference voltage of the reference voltage element 8, and controls the control transistor 5 based on the comparison output.

この比較回路9は本例ではPNP形トランジスタ10及
び11を有する差動回路構成となっており、トランジス
タ10及び11のエミッタが抵抗器12を通じて出力端
子2aに接続され、トランジスタ10のコレクタが出力
端子2bに接続され、トランジスタ11のコレクタが負
荷抵抗器13を通じて出力端子2bに接続されている。
In this example, the comparison circuit 9 has a differential circuit configuration having PNP type transistors 10 and 11, the emitters of the transistors 10 and 11 are connected to the output terminal 2a through the resistor 12, and the collector of the transistor 10 is connected to the output terminal 2a. 2b, and the collector of the transistor 11 is connected to the output terminal 2b through a load resistor 13.

そしてツェナーダイオード8のカソードがトランジスタ
10のベースに接続され、アノードが出力端子2bに接
続されている。
The cathode of the Zener diode 8 is connected to the base of the transistor 10, and the anode is connected to the output terminal 2b.

又、ツェナーダイオード8のカソードは抵抗器16を通
じて出力端子2aに接続されている。
Further, the cathode of the Zener diode 8 is connected to the output terminal 2a through a resistor 16.

22は安定化直流電圧(負荷電圧)を分圧する摂抗電圧
分割器であって、抵抗器23、ポテンショメータ24及
び抵抗器25の直列回路から戊り、出力端子35 a及
び35 b間に接続されている。
22 is a resistive voltage divider for dividing the stabilized DC voltage (load voltage), which is disconnected from the series circuit of resistor 23, potentiometer 24, and resistor 25, and connected between output terminals 35a and 35b. ing.

このポテンショメータ24の可動中間端子がトランジス
タ11のベースに接続されている。
A movable intermediate terminal of the potentiometer 24 is connected to the base of the transistor 11.

そして、この比較回路9の比較出力によって制御用トラ
ンジスタ5がスイッチング制御されるように威されてい
るが、本例ではNPN形のトランジスタ14が設けられ
、そのエミッタが出力端子2bに接続されると共に、そ
のコレクタが抵抗器15を介してトランジスタ7のベー
スに接続され、トランジスタ14のベースがトランジス
タ11のコレクタに接続されている。
The switching of the control transistor 5 is controlled by the comparison output of the comparison circuit 9. In this example, an NPN type transistor 14 is provided, and its emitter is connected to the output terminal 2b. , its collector is connected to the base of transistor 7 via resistor 15, and the base of transistor 14 is connected to the collector of transistor 11.

このスイッチングレギュレータで゛は、出力端子35
a及び35 b間の直流電圧を抵抗電圧分割器22で分
割した検出電圧が比較回路9のトランジスタ11のベー
スに供給されると共に、ツェナーダイオード8の基準電
圧がトランジスタ10のベースに供給され、これら電圧
が比較される。
In this switching regulator, the output terminal 35 is
A detection voltage obtained by dividing the DC voltage between a and 35b by the resistive voltage divider 22 is supplied to the base of the transistor 11 of the comparator circuit 9, and the reference voltage of the Zener diode 8 is supplied to the base of the transistor 10. Voltages are compared.

そして、検出電圧が基準電圧よりも高くなると、トラン
ジスタ11がオフとなり、これによりトランジスタ14
もオフとなる。
Then, when the detection voltage becomes higher than the reference voltage, the transistor 11 is turned off, which causes the transistor 14 to turn off.
is also turned off.

従って、トランジスタ7及びトランジスタ6もオフとな
る。
Therefore, transistor 7 and transistor 6 are also turned off.

又、検出電圧が基準電圧よりも低くなると、トランジス
タ11がオンとなり、これによりトランジスタ14がオ
ンとなり、トランジスタ7及びトランジスタ6は共にオ
ンとなる。
Further, when the detection voltage becomes lower than the reference voltage, the transistor 11 is turned on, which turns on the transistor 14, and both the transistor 7 and the transistor 6 are turned on.

従って、このスイッチングレギュレータでは、検出電圧
と基準電圧との大小に応じて制御用トランジスタ5がオ
ン、オフし、そのオンオフによって得られたパルス電圧
が平滑回路36によって平滑され、出力端子35 a及
び35 b間に安定化された直流電圧として出力される
Therefore, in this switching regulator, the control transistor 5 is turned on and off depending on the magnitude of the detected voltage and the reference voltage, and the pulse voltage obtained by turning on and off is smoothed by the smoothing circuit 36 and output to the output terminals 35a and 35. b is output as a stabilized DC voltage.

更に基準電圧素子8に並列に自己保持形スイッチ回路1
7が接続されると共に、出力端子35 a及び35 b
間に接続される負荷に流れる直流負荷電流が所定値以上
となったことを検出する過電流検出回路27が設けられ
る。
Further, a self-holding switch circuit 1 is connected in parallel to the reference voltage element 8.
7 is connected, and the output terminals 35 a and 35 b
An overcurrent detection circuit 27 is provided for detecting that the DC load current flowing through the load connected between the two has exceeded a predetermined value.

自己保持形スイッチ回路17は本例ではサイリスタ構成
に接続されたPNP形トランジスタ18及びNPN形ト
ランジスタ19及び抵抗器20から構成されている。
In this example, the self-holding switch circuit 17 is composed of a PNP transistor 18 and an NPN transistor 19 connected in a thyristor configuration, and a resistor 20.

即ち、トランジスタ18のエミッタがトランジスタ10
のベースに接続され、トランジスタ18のベース・エミ
ッタ間に抵抗器20が接続され、トランジスタ18のベ
ースがトランジスタ19のコレクタに接続され、トラン
ジスタ18のコレクタがトランジスタ19のベースに接
続され、トランジスタ19のエミッタが出力端子2bに
接続されるものである。
That is, the emitter of transistor 18 is the same as transistor 10.
A resistor 20 is connected between the base and emitter of the transistor 18, the base of the transistor 18 is connected to the collector of the transistor 19, the collector of the transistor 18 is connected to the base of the transistor 19, and the resistor 20 is connected between the base and emitter of the transistor 18. The emitter is connected to the output terminal 2b.

過電流検出回路29は出力端子2bと出力端子35 b
との間に直列に挿入された抵抗値の低い抵抗器(0,2
2Ω)28と積分回路29とにより構成されている。
The overcurrent detection circuit 29 has an output terminal 2b and an output terminal 35b.
A low resistance resistor (0, 2
2Ω) 28 and an integrating circuit 29.

抵抗器28に流れる電流によってその両端に発生した電
圧降下は抵抗器(220Ω)31及びコンデンサ(10
0μF)30から成る積分回路29によって積分され、
抵抗器32及び21の直列回路から戒る電圧分割器によ
って電圧分割されてトランジスタ19のベース・エミッ
タ間に供給される。
The voltage drop generated across the resistor 28 due to the current flowing through it is applied to the resistor (220Ω) 31 and the capacitor (10Ω).
0 μF) by an integrating circuit 29 consisting of 30,
The voltage is divided by a voltage divider from the series circuit of resistors 32 and 21 and supplied between the base and emitter of transistor 19.

抵抗器21は半固定抵抗器で、感度調整用として供し得
るが、この抵抗器21はなくてもよい。
The resistor 21 is a semi-fixed resistor and can be used for sensitivity adjustment, but this resistor 21 may be omitted.

積分回路29はインラッシュに対して自己保持形スイッ
チ回路17が動作しないようにするためのものである。
The integrating circuit 29 is provided to prevent the self-holding switch circuit 17 from operating due to inrush.

このスイッチングレギュレータに於いて、出力端子35
a及び35 b間に負荷が接続され、その直流負荷電
流が所定値以上になると過電流検出用抵抗器28の両端
の電圧も所定電圧以上となり、これにより通常はオフで
あるトランジスタ19がオンとなり、このため、通常は
オフであるトランジスタ18もオンとなり、このトラン
ジスタ19によりツェナーダイオード8の両端は略短絡
され、トランジスタ10のベース電位が低下してこれが
オンとなり、このためトランジスタ11がオフとなり、
この結果トランジスタ5はオフとなる。
In this switching regulator, the output terminal 35
When a load is connected between a and 35 b, and the DC load current exceeds a predetermined value, the voltage across the overcurrent detection resistor 28 also exceeds a predetermined voltage, which turns on the transistor 19, which is normally off. Therefore, the transistor 18, which is normally off, is also turned on, and both ends of the Zener diode 8 are substantially shorted by this transistor 19, and the base potential of the transistor 10 is lowered and turned on, so that the transistor 11 is turned off.
As a result, transistor 5 is turned off.

この場合、過電流検出用抵抗器28に流れる直流負荷電
流が所定値以下となっても、自己保持形スイッチ回路1
7はオンのままなので、トランジスタ5はオフのままで
ある。
In this case, even if the DC load current flowing through the overcurrent detection resistor 28 falls below a predetermined value, the self-holding switch circuit 1
Since transistor 7 remains on, transistor 5 remains off.

これを解除するには、非安定直流電源を一旦切って、再
び入れるようにすればよい。
To cancel this problem, simply turn off the unstable DC power supply and then turn it on again.

即ち、この場合は入力端子4a及び4bへの商用交流電
圧の供給を一時的に断てばよい。
That is, in this case, it is sufficient to temporarily cut off the supply of commercial AC voltage to the input terminals 4a and 4b.

しかして、本考案は第1図の参考例の回路を更に簡素化
して、制御用トランジスタを直流過負荷電流による破壊
から有効に保護することのできる直流電圧安定化回路を
提案しようとするものである。
Therefore, the present invention aims to further simplify the circuit of the reference example shown in Figure 1 and propose a DC voltage stabilizing circuit that can effectively protect the control transistor from destruction due to DC overload current. be.

次に第2図を参照して本考案の一実施例を説明する。Next, an embodiment of the present invention will be described with reference to FIG.

この第2図の実施例は第1図の回路の一部を改良したも
のであって、その一部のみを図示しである。
The embodiment of FIG. 2 is a partial improvement of the circuit of FIG. 1, and only a portion thereof is shown.

この第2図の例では、自己保持形スイッチ回路17を第
1図の如くトランジスタ18.19及び抵抗器20にて
構成する代りに、トランジスタ19、トランジスタ10
及び抵抗器21にて構成した場合である。
In the example shown in FIG. 2, instead of the self-holding switch circuit 17 consisting of transistors 18, 19 and resistor 20 as shown in FIG.
and a resistor 21.

即ち、トランジスタ19のコレクタを直接トランジスタ
10のベースに接続し、トランジスタ10のコレクタを
トランジスタ19のベースに接続する。
That is, the collector of transistor 19 is directly connected to the base of transistor 10, and the collector of transistor 10 is connected to the base of transistor 19.

そしてトランジスタ19のエミッタを出力端子2bに接
続すると共に、そのベース・エミッタ間に抵抗器21を
接続する。
The emitter of the transistor 19 is connected to the output terminal 2b, and a resistor 21 is connected between its base and emitter.

尚、比較回路9の比較出力はトランジスタ11のコレク
タがらトランジスタ14のベースに供給されることは第
1図と同様で゛ある。
Note that, as in FIG. 1, the comparison output of the comparison circuit 9 is supplied from the collector of the transistor 11 to the base of the transistor 14.

この第2図の回路に於いても、過電流検出用抵抗器28
に所定値以上の直流負荷電流が流れるとトランジスタ1
9がオンとなり、このためトランジスタ10もオンとな
り、トランジスタ11がオフとなって制御用トランジス
タ5がオフとなる。
In the circuit shown in FIG. 2 as well, the overcurrent detection resistor 28
When a DC load current of a predetermined value or more flows through transistor 1
9 is turned on, therefore transistor 10 is also turned on, transistor 11 is turned off, and control transistor 5 is turned off.

この場合も過電流検出用抵抗器28に流れる過電流が所
定値以下となってもトランジスタ1oに電流が流れてい
るため、抵抗器21の両端の電圧によってトランジスタ
19に深いバイアスがかけられるから、依然としてトラ
ンジスタ10はオン状態を保持し、従って制御用トラン
ジスタ5もオフのままである。
In this case as well, even if the overcurrent flowing through the overcurrent detection resistor 28 becomes less than a predetermined value, current continues to flow through the transistor 1o, so that a deep bias is applied to the transistor 19 by the voltage across the resistor 21. The transistor 10 still remains on, and therefore the control transistor 5 also remains off.

上述せる本考案によれば、第1図の回路のサイリスタ構
成の自己保持形スイッチ回路17の一対のトランジスタ
18.19のうち一方のトランジスタ18を、比較回路
(差動形比較回路)9の差動の一対のトランジスタ(第
2及び第1のトランジスタ)10、11の一方(第2の
トランジスタ)10と兼用せしめ、第2及び第3のトラ
ンジスタ10.19にてサイリスタ構成の自己保持形ス
イッチ回路17を構成したので、第1図の回路に比しト
ランジスタの1石分だけ回路が簡素化された上で、負荷
に過大直流電流が流れようとしても、直ちにこれを検出
して制御用トランジスタをオフにするので、過負荷直流
電流による制御用トランジスタの破壊を有効に回避する
ことのできる直流電圧安定化回路を得ることができる。
According to the present invention described above, one transistor 18 of the pair of transistors 18 and 19 of the self-holding switch circuit 17 having a thyristor configuration in the circuit shown in FIG. A self-holding switch circuit having a thyristor configuration in which the second and third transistors 10 and 19 are used also as one of a pair of dynamic transistors (second and first transistors) 10 and 11 (second transistor) 10. 17, the circuit is simplified by one transistor compared to the circuit shown in Figure 1, and even if an excessive DC current attempts to flow into the load, it is immediately detected and the control transistor is switched on. Since the control transistor is turned off, it is possible to obtain a DC voltage stabilizing circuit that can effectively avoid destruction of the control transistor due to overload DC current.

上述の実施例では、本考案をスイッチングレギュレータ
に適用した場合であるが、シリーズレギュレータに適用
してもよい。
In the above embodiment, the present invention is applied to a switching regulator, but it may also be applied to a series regulator.

その場合は制御用トランジスタは可変インピーダンス素
子として動作するが、過負荷直流電流時にはその制御用
トランジスタのインピーダンスが最大となるようにする
In that case, the control transistor operates as a variable impedance element, but the impedance of the control transistor is maximized at the time of overload DC current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は直流電圧安定化回路の参考例を示す回路結線図
、第2図は本考案の一実施例の要部を示す回路結線図で
ある。 1は非安定直流電源、2a、2bはその出力端子、5は
制御用トランジスタ、8は基準電圧素子、9は比較回路
、10.11は差動トランジスタ(第2及び第1のトラ
ンジスタ)、17は自己保持形スイッチ回路、19はト
ランジスタ(第3のトランジスタ)、27は過電流検出
回路である。
FIG. 1 is a circuit diagram showing a reference example of a DC voltage stabilizing circuit, and FIG. 2 is a circuit diagram showing a main part of an embodiment of the present invention. 1 is an unstable DC power supply, 2a and 2b are its output terminals, 5 is a control transistor, 8 is a reference voltage element, 9 is a comparator circuit, 10.11 is a differential transistor (second and first transistor), 17 1 is a self-holding switch circuit, 19 is a transistor (third transistor), and 27 is an overcurrent detection circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 非安定直流電源の一端と安定化直流電圧の出力端子の一
方との間に直列にコレクタ・エミッタ間が接続された制
御用トランジスタと、基準電圧素子と、上記安定化直流
電圧に関連した検出電圧と上記基準電圧素子の基準電圧
とを夫々差動の第1及び第2のトランジスタに供給して
比較してその比較出力に基づいて上記制御用トランジス
タを制御する差動形比較回路と、上記基準電圧素子に並
列に接続された自己保持形スイッチ回路と、上記出力端
子間に接続される負荷に流れる直流負荷電流が所定値以
上となったことを検出する過電流検出回路とを有し、上
記自己保持形スイッチ回路は上記第2のトランジスタ及
び第3のトランジスタにてサイリスタを構成するように
接続されて成り、上記直流負荷電流が上記所定値以上に
なったとき上記自己保持形スイッチ回路をオンにして上
記制御用トランジスタをオフにするようにしたことを特
徴とする直流電圧安定化回路。
A control transistor whose collector and emitter are connected in series between one end of the unstable DC power source and one of the output terminals of the stabilized DC voltage, a reference voltage element, and a detection voltage related to the stabilized DC voltage. and a reference voltage of the reference voltage element, respectively, are supplied to differential first and second transistors for comparison, and the control transistor is controlled based on the comparison output; A self-holding switch circuit connected in parallel to the voltage element, and an overcurrent detection circuit that detects when the DC load current flowing through the load connected between the output terminals exceeds a predetermined value, The self-holding switch circuit includes the second transistor and the third transistor connected to form a thyristor, and turns on the self-holding switch circuit when the DC load current exceeds the predetermined value. A DC voltage stabilizing circuit characterized in that the control transistor is turned off when the control transistor is turned off.
JP3873378U 1978-03-25 1978-03-25 DC voltage stabilization circuit Expired JPS5914818Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3873378U JPS5914818Y2 (en) 1978-03-25 1978-03-25 DC voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3873378U JPS5914818Y2 (en) 1978-03-25 1978-03-25 DC voltage stabilization circuit

Publications (2)

Publication Number Publication Date
JPS54141450U JPS54141450U (en) 1979-10-01
JPS5914818Y2 true JPS5914818Y2 (en) 1984-05-01

Family

ID=28904252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3873378U Expired JPS5914818Y2 (en) 1978-03-25 1978-03-25 DC voltage stabilization circuit

Country Status (1)

Country Link
JP (1) JPS5914818Y2 (en)

Also Published As

Publication number Publication date
JPS54141450U (en) 1979-10-01

Similar Documents

Publication Publication Date Title
US3819986A (en) Excess voltage protecting circuit
US4091434A (en) Surge current protection circuit
JPS5914818Y2 (en) DC voltage stabilization circuit
JP2646646B2 (en) Inrush current limiting circuit
JPH0119589Y2 (en)
JPH0312030Y2 (en)
JPS627775B2 (en)
JPH01148064A (en) Protection circuit for power source
JPH0138656Y2 (en)
JP2518478Y2 (en) Overcurrent protection circuit for stabilized power supply
JPS591418Y2 (en) Switching type power supply circuit
JPH0546097Y2 (en)
JP2555789Y2 (en) Constant voltage power supply circuit
JP2954443B2 (en) DC / DC converter
JP2558621B2 (en) Power supply circuit
JP3090299B2 (en) Power supply circuit
JPS5932212Y2 (en) switching regulator
JPH0431613Y2 (en)
JP2536111Y2 (en) Switch circuit
JPH0132084Y2 (en)
JPH0542482Y2 (en)
JPH06233533A (en) Overcurrent control circuit of variable output regulator
JPH054014Y2 (en)
JP2854684B2 (en) Overcurrent detection device
JPH0528950Y2 (en)