JPS591418Y2 - Switching type power supply circuit - Google Patents

Switching type power supply circuit

Info

Publication number
JPS591418Y2
JPS591418Y2 JP9641378U JP9641378U JPS591418Y2 JP S591418 Y2 JPS591418 Y2 JP S591418Y2 JP 9641378 U JP9641378 U JP 9641378U JP 9641378 U JP9641378 U JP 9641378U JP S591418 Y2 JPS591418 Y2 JP S591418Y2
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
switching
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9641378U
Other languages
Japanese (ja)
Other versions
JPS5515907U (en
Inventor
幸夫 大坂
隆春 池田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP9641378U priority Critical patent/JPS591418Y2/en
Publication of JPS5515907U publication Critical patent/JPS5515907U/ja
Application granted granted Critical
Publication of JPS591418Y2 publication Critical patent/JPS591418Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 本考案は、スイッチング形電源回路に関し、特に電源ス
ィッチをオンした時にスイッチング素子にかかる負担を
軽減するようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching type power supply circuit, in particular, to reduce the load on switching elements when a power switch is turned on.

従来のスイッチング形電源回路の一例が第1図に示され
ている。
An example of a conventional switching type power supply circuit is shown in FIG.

1は交流電源、2は交流電源1に対して電源スィッチS
Wを介して接続された整流用のダイオードブリッジで゛
ある。
1 is an AC power supply, 2 is a power switch S for AC power supply 1
It is a diode bridge for rectification connected via W.

ダイオードブリッジ2の出力端子3 a 、3 b間に
平滑用のコンテ゛ンサ4が挿入されると共に、出力端子
3aがスイッチング素子としてのトランジスタ5のコレ
クタに接続され、出力端子3bが接地される。
A smoothing capacitor 4 is inserted between output terminals 3 a and 3 b of the diode bridge 2, and the output terminal 3 a is connected to the collector of a transistor 5 as a switching element, and the output terminal 3 b is grounded.

トランジスタ5は、ドライブトランス6を介してパルス
幅変調回路7から供給されるスイッチングパルスによっ
てスイッチング動作を行なう。
The transistor 5 performs a switching operation in response to a switching pulse supplied from a pulse width modulation circuit 7 via a drive transformer 6.

トランジスタ5のエミッタがチョークコイル8を介して
出力端子9と接続され、チョークコイル8の一端及び接
地間にフライホイール(電流持続用)ダイオード10が
挿入されると共に、その他端及び接地間に平滑用のコン
デンサ11が挿入される。
The emitter of the transistor 5 is connected to the output terminal 9 via a choke coil 8, and a flywheel (current sustaining) diode 10 is inserted between one end of the choke coil 8 and ground, and a smoothing diode 10 is inserted between the other end and ground. A capacitor 11 is inserted.

出力端子9及び接地間に挿入された可変抵抗器12の可
動子に出力電圧に比例した検出電圧V1が取り出され、
この検出電圧■1が比較回路13にて基準電圧■、と比
較されることによって制御電圧■2が形成され、制御電
圧V2によって幅変調回路7で形成されるスイッチング
パルスのデユーティファクタが制御される。
A detection voltage V1 proportional to the output voltage is taken out to the movable element of the variable resistor 12 inserted between the output terminal 9 and the ground.
By comparing this detection voltage (1) with the reference voltage (2) in the comparison circuit 13, a control voltage (2) is formed, and the duty factor of the switching pulse formed in the width modulation circuit 7 is controlled by the control voltage (V2). Ru.

かかるスイッチング形電源回路では、トランジスタ5の
オン期間でチョークコイル8にエネルギーが貯えられる
と共に、コンデンサ11が充電され、このオフ期間でチ
ョークコイル8に貯えられているエネルギーによってフ
ライホイールダイオード10を通じて電流が流れると共
に、コンデンサ11が充電される。
In such a switching power supply circuit, energy is stored in the choke coil 8 during the ON period of the transistor 5, and the capacitor 11 is also charged, and a current flows through the flywheel diode 10 by the energy stored in the choke coil 8 during the OFF period. As the current flows, the capacitor 11 is charged.

従ってスイッチングパルスのテ゛ニーティファクタに応
じた割合で入力電圧が小さくされた出力電圧が発生する
Therefore, an output voltage is generated in which the input voltage is reduced at a rate corresponding to the duty factor of the switching pulse.

出力電圧の変動を打ち消すようにスイッチングパルスの
デユーティファクタを変化させる制御電圧v2が比較回
路13によって形成される。
The comparison circuit 13 generates a control voltage v2 that changes the duty factor of the switching pulse so as to cancel out fluctuations in the output voltage.

ここで電源スィッチSWのオン時を考えると、出力電圧
がオンの瞬間には発生してないために検出電圧■1がO
■であり、従ってスイッチングパルスのデユ−ティファ
クタが最大のものとなる。
Here, if we consider when the power switch SW is on, the detection voltage
(2) Therefore, the duty factor of the switching pulse becomes maximum.

また、トランジスタ5のコレクタ電流のピーク値も大き
いものとなる。
Furthermore, the peak value of the collector current of transistor 5 also becomes large.

このようにトランジスタ5のコレクタに高い入力電圧が
印加された状態で大きなコレクタ電流が長いオン期間で
流れると、トランジスタ5が破壊されるおそれがあり、
そのためにトランジスタ5としてASO(安全動作領域
)の秀れたものを用いなければならない。
If a large collector current flows for a long on period while a high input voltage is applied to the collector of the transistor 5, the transistor 5 may be destroyed.
For this purpose, a transistor with excellent ASO (safe operating area) must be used as the transistor 5.

一般にこのようなトランジスタは高価であって単に電源
スィッチSWをオンする時の対策のためだけに高価なト
ランジスタを使用することは実用的ではない。
Generally, such transistors are expensive, and it is not practical to use such expensive transistors simply for the purpose of turning on the power switch SW.

本考案はこの従来の問題点を解決したもので、スイッチ
ング素子としてのトランジスタ5に電源スィッチSWの
オン時に過大な負担がかからないようにしたものである
The present invention solves this conventional problem and prevents an excessive load from being placed on the transistor 5 as a switching element when the power switch SW is turned on.

以下、第2図を参照して本考案の一実施例について説明
する。
An embodiment of the present invention will be described below with reference to FIG.

この例では、電源スィッチSWとダイオードブリッジ2
との間にヒユーズFが挿入されると共に、ダイオードブ
リッジ2の出力端子3bが接地されず出力端子9に接続
されており、トランジスタ5が破壊されてそのコレクタ
・エミッタ間が短絡したときにヒユーズFが溶断させて
高い入力電圧がそのまま出力端子9に現れる危険が防止
されている。
In this example, power switch SW and diode bridge 2
At the same time, the output terminal 3b of the diode bridge 2 is not grounded and is connected to the output terminal 9, so that when the transistor 5 is destroyed and its collector-emitter is short-circuited, the fuse F This prevents the risk of the high input voltage appearing as it is at the output terminal 9 due to melting.

また、14で示されるPNP形トランジスタが比較用ト
ランジスタである。
Further, a PNP type transistor indicated by 14 is a comparison transistor.

トランジスタ5のコレクタ及び接地間に入力電圧を平滑
するために、抵抗器15及びコンデンサ16の直列回路
が挿入され、両者の接続点が抵抗器17を介してツェナ
ーダイオード18のカソードに接続され、そのアノード
が接地され、ツェナーダイオード18によって形成され
た基準電圧■、がトランジスタ14のエミッタに供給さ
れる。
In order to smooth the input voltage between the collector of the transistor 5 and the ground, a series circuit of a resistor 15 and a capacitor 16 is inserted, and the connection point between the two is connected to the cathode of a Zener diode 18 via a resistor 17. The anode is grounded and a reference voltage 1, formed by a Zener diode 18, is supplied to the emitter of the transistor 14.

このツェナーダイオード18と並列にコンテ゛ンサ19
が接続される。
A capacitor 19 is connected in parallel with this Zener diode 18.
is connected.

トランジスタ14のベースには、可変抵抗器12から検
出電圧■1が加えられ、そのコレクタに制御電圧■2が
発生し、制御電圧V2が非安定マルチバイブレータ等で
構成されるパルス幅変調回路7の制御端子7aに供給さ
れる。
A detection voltage ■1 is applied to the base of the transistor 14 from a variable resistor 12, and a control voltage ■2 is generated at its collector. The signal is supplied to the control terminal 7a.

このトランジスタ14のコレクタ及び接地間に平滑用の
コンデンサ20及び抵抗器21の直列回路が挿入される
と共に、リミッタ手段としてのツェナーダイオード22
が挿入される。
A series circuit of a smoothing capacitor 20 and a resistor 21 is inserted between the collector of this transistor 14 and the ground, and a Zener diode 22 as a limiter means is inserted.
is inserted.

なお、第2図に示す回路の動作原理は次の通りである。The operating principle of the circuit shown in FIG. 2 is as follows.

まず、トランジスタ5がオンになると、ダイオードブリ
ッジ2の出力端子3a→トランジスタ5→チヨークコイ
ル8→ダイオードブリツジ2の出力端子3bと電流が流
れてチョークコイル8にエネルギーが貯えられる。
First, when the transistor 5 is turned on, a current flows from the output terminal 3a of the diode bridge 2 to the transistor 5 to the choke coil 8 to the output terminal 3b of the diode bridge 2, and energy is stored in the choke coil 8.

次に、トランジスタ5がオフになると、チョークコイル
8に貯えられたエネルギーによる電流が、接地→ダイオ
ード10→チョークコイル8→出力端子9→負荷(図示
せず)→接地と流れ、このとき、コンデンサ11が充電
される。
Next, when the transistor 5 is turned off, a current due to the energy stored in the choke coil 8 flows from the ground to the diode 10 to the choke coil 8 to the output terminal 9 to the load (not shown) to the ground. 11 is charged.

従って、負荷に動作電圧が供給される。Therefore, an operating voltage is supplied to the load.

定常時においては、検出電圧■1と基準電圧■。In steady state, the detection voltage ■1 and the reference voltage ■.

とが比較され、出力電圧の大きさが規定の場合に発生す
る制御電圧■2によってスイッチングパルスのデユーテ
ィファクタが例えば50%となるように調整されている
The duty factor of the switching pulse is adjusted to, for example, 50% by the control voltage (2) generated when the magnitude of the output voltage is specified.

ここで出力電圧が規定のものより大きくなると制御電圧
■2が下げられてスイッチングパルスのデユ−ティファ
クタが小さくなり、逆に規定のものより出力電圧が小さ
くなると制御電圧■2が上昇してスイッチングパルスの
デユーティファクタが大きくなるようになされる。
When the output voltage becomes larger than the specified value, the control voltage 2 is lowered and the duty factor of the switching pulse becomes smaller, and conversely, when the output voltage becomes smaller than the specified value, the control voltage 2 is increased and the switching pulse is reduced. The duty factor of the pulse is increased.

このような制御は、パルス幅変調回路7を非安定マルチ
バイブレークで構成し、その一方のトランジスタのベー
ス電位を制御する構成その他によって実現できる。
Such control can be realized by a configuration in which the pulse width modulation circuit 7 is configured with an unstable multi-by-break circuit and the base potential of one of the transistors is controlled.

定常時の安定化動作の際に発生する制御電圧■2は、ツ
ェナーダイオード22のツェナー電圧を越えない。
The control voltage (2) generated during the stabilizing operation in steady state does not exceed the Zener voltage of the Zener diode 22.

また、電源スィッチSWをオンした時では、出力電圧が
発生せず、検出電圧■1がO■である。
Further, when the power switch SW is turned on, no output voltage is generated and the detected voltage ■1 is O■.

従って制御電圧V2が上昇する。Therefore, the control voltage V2 increases.

しかし、制御電圧■2は、ツェナーダイオード22のツ
ェナー電圧以上となることはできず、スイッチングパル
スのデユーティファクタも成る値に制限される。
However, the control voltage (2) cannot exceed the Zener voltage of the Zener diode 22, and is limited to a value that also satisfies the duty factor of the switching pulse.

電源スィッチSWをオンする時の過渡状態を過ぎれば、
上述と同様の定常動作に移る。
After passing the transient state when turning on the power switch SW,
The routine moves on to the same steady operation as described above.

このように本考案に依れば、電源スィッチSWをオンし
た時のスイッチングパルスのテ゛ニーティファクタが所
定値以上とならないようにできるから、トランジスタ5
としてASOが殊更に広いものを必要としないですむ利
点がある。
As described above, according to the present invention, the tenity factor of the switching pulse when the power switch SW is turned on can be prevented from exceeding a predetermined value.
This has the advantage that the ASO does not need to be especially wide.

また、電源スィッチSWをオンする時の過渡状態を過ぎ
ればそのまま定常動作に移行することができる。
Further, once the transient state when the power switch SW is turned on is passed, the operation can be directly shifted to the steady state.

更に、上述実施例のように基準電圧■、を入力電圧に基
いて形成し、コンデンサ19によって電源スィッチSW
をオンする時に直ちに基準電圧■、を発生させず、立上
り時定数を持つように構成すれば、一層効果的である。
Furthermore, as in the above embodiment, the reference voltage (2) is formed based on the input voltage, and the capacitor 19 is used to connect the power switch SW.
It will be more effective if the reference voltage (2) is not generated immediately when turning on, but is configured to have a rise time constant.

即ち制御電圧v2のレベルは、基準電圧■、と検出電圧
■1との差(V、−V、)によって定まるから、基準電
圧Vrが立上り時定数を持つことによって実質的に過渡
時の制御電圧■2のレベルを制限することができる。
That is, since the level of the control voltage v2 is determined by the difference (V, -V,) between the reference voltage ■ and the detection voltage ■1, the reference voltage Vr has a rise time constant, so that it is essentially the control voltage during a transient period. ■It is possible to limit the level of 2.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のスイッチング形電源回路の接続図、第2
図は本考案の一実施例の接続図である。 SWは電源スィッチ、2はダイオードブリッジ、7はパ
ルス幅変調回路、9は出力端子、14は比較用トランジ
スタ、18.22はツェナーダイオードである。
Figure 1 is a connection diagram of a conventional switching type power supply circuit, Figure 2
The figure is a connection diagram of an embodiment of the present invention. SW is a power switch, 2 is a diode bridge, 7 is a pulse width modulation circuit, 9 is an output terminal, 14 is a comparison transistor, and 18.22 is a Zener diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力電圧をスイッチング素子により断続して得られるパ
ルス電圧を平滑して出力電圧を形成すると共に、上記断
続の割合を制御電圧で制御して上記出力電圧を安定化す
るようにしたスイッチング形電源回路において、そのエ
ミッタに所定の立上り時定数を持つ基準電圧が供給され
、そのベースに上記出力電圧に比例した検出電圧が供給
され、そのコレクタから上記制御電圧が取り出される比
較用トランジスタが設けられ、この比較用トランジスタ
のコレクタに上記制御電圧を制限するリミッタ手段が接
続されたスイッチング形電源回路。
In a switching type power supply circuit, in which an output voltage is formed by smoothing a pulse voltage obtained by intermittent input voltage by a switching element, and the output voltage is stabilized by controlling the above-mentioned intermittent ratio with a control voltage. , a reference voltage having a predetermined rise time constant is supplied to its emitter, a detection voltage proportional to the output voltage is supplied to its base, and a comparison transistor is provided from which the control voltage is taken out from its collector. A switching power supply circuit in which a limiter means for limiting the control voltage is connected to the collector of the transistor for use in the switching mode.
JP9641378U 1978-07-13 1978-07-13 Switching type power supply circuit Expired JPS591418Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9641378U JPS591418Y2 (en) 1978-07-13 1978-07-13 Switching type power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9641378U JPS591418Y2 (en) 1978-07-13 1978-07-13 Switching type power supply circuit

Publications (2)

Publication Number Publication Date
JPS5515907U JPS5515907U (en) 1980-01-31
JPS591418Y2 true JPS591418Y2 (en) 1984-01-14

Family

ID=29030276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9641378U Expired JPS591418Y2 (en) 1978-07-13 1978-07-13 Switching type power supply circuit

Country Status (1)

Country Link
JP (1) JPS591418Y2 (en)

Also Published As

Publication number Publication date
JPS5515907U (en) 1980-01-31

Similar Documents

Publication Publication Date Title
US4763235A (en) DC-DC converter
US3368139A (en) Switching mode series voltage regulator
JPS6024664B2 (en) Switching type power supply circuit
JPS591418Y2 (en) Switching type power supply circuit
JPS6024669B2 (en) Intermittent transistor DC converter
US4369491A (en) Protective circuitry for transistorized d-c/d-c converter
JPH0315423B2 (en)
JPH01148064A (en) Protection circuit for power source
JPS644307Y2 (en)
JP2588032B2 (en) Battery quick charger
JPS5820549B2 (en) switching regulator
JPS5914822Y2 (en) switching circuit
JPH0138656Y2 (en)
JPS60190165A (en) Power source
JP2797545B2 (en) Switching power supply circuit
JPS5914818Y2 (en) DC voltage stabilization circuit
JPH0119590Y2 (en)
JPS6125354Y2 (en)
JPH01315259A (en) Dc converter
JP2563188B2 (en) Self-exciting converter with overcurrent protection
JPH01315258A (en) Dc converter
JPS5930032B2 (en) Constant voltage control method
JPS6223270Y2 (en)
JPH0112547Y2 (en)
JP2517284Y2 (en) Ringing chuck converter