JP3711893B2 - Power circuit equipment - Google Patents

Power circuit equipment Download PDF

Info

Publication number
JP3711893B2
JP3711893B2 JP2001172493A JP2001172493A JP3711893B2 JP 3711893 B2 JP3711893 B2 JP 3711893B2 JP 2001172493 A JP2001172493 A JP 2001172493A JP 2001172493 A JP2001172493 A JP 2001172493A JP 3711893 B2 JP3711893 B2 JP 3711893B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit device
supply circuit
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001172493A
Other languages
Japanese (ja)
Other versions
JP2002366235A (en
Inventor
哲哉 牧原
真清 堀江
卓哉 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001172493A priority Critical patent/JP3711893B2/en
Publication of JP2002366235A publication Critical patent/JP2002366235A/en
Application granted granted Critical
Publication of JP3711893B2 publication Critical patent/JP3711893B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電源電圧に基づいて安定化電圧を生成し、前記電源電圧よりも低い耐圧の設計基準によって形成される電源回路装置に関する。
【0002】
【従来の技術】
例えば、車両のバッテリ電源からECU(Electronic Control Unit) 等の電装品に供給する電源Vccを生成する電源回路をICとして構成する場合、従来はバッテリの電源電圧Vbattに対する耐圧を考慮してバイポーラプロセスで形成することが一般的であった。ところが、ECUの中心をなすマイクロコンピュータはCMOSプロセスで形成されることが多いため、電源回路についても同様のプロセスで形成することができれば製造工程上メリットがある。
【0003】
そこで、図4に示すように電源回路装置1をCMOSプロセスのICとして形成することが試みられている。電源回路装置1の電源入力端子1aにはバッテリ2の電源Vbattが電流制限抵抗(抵抗値r1)3を介して印加されて、動作用電圧Vclp が供給されるようになっている。電源回路装置1は、基準電圧発生回路部4,クランプ回路部5及びレギュレータ回路部6を備えて構成されている。基準電圧発生回路部4は例えばバンドギャップリファレンスであり、動作用電圧Vclp を受けて基準電圧Vref (約1.24V)を生成し、クランプ回路部5及びレギュレータ回路部6に供給するようになっている。
【0004】
クランプ回路部5において、電源Vclp とグランドとの間にはオペアンプ7,NチャネルMOSFET8が接続されていると共に、分圧抵抗9及び10の直列回路が接続されている。オペアンプ7の反転入力端子には、基準電圧Vref が与えられており、非反転入力端子は分圧抵抗9及び10(抵抗値r2及びr3)の共通接続点に接続されている。そして、オペアンプ7の出力端子は、FET8のゲートに接続されている。
【0005】
レギュレータ回路部6において、オペアンプ11はオペアンプ7と共に電源Vclp によって動作し、その非反転入力端子には基準電圧Vref が与えられている。安定化電圧Vcc参照用の端子1bとグランドとの間には分圧抵抗12及び13(抵抗値r4及びr5)の直列回路が接続されており、両者の共通接続点はオペアンプ11の反転入力端子に接続されている。そして、オペアンプ11の出力端子は、電源回路装置1の端子1cを介して外部に配置されているNPNトランジスタ14のベースに接続されている。
【0006】
トランジスタ14のエミッタはグランドに接続されており、コレクタは、PNPトランジスタ15のベースに接続されている。トランジスタ15のエミッタはバッテリ2に接続されている、コレクタは、安定化電圧Vcc(例えば5V)を出力するようになっている。
【0007】
尚、基準電圧発生回路部4は、電圧Vbattの上昇過程で動作用電圧Vclp が2V程度に達すると1.24Vの基準電圧Vref を発生させるが、この基準電圧Vref の定格値は、クランプ回路部5またはレギュレータ回路部6が定常的に動作するまでに確定されていれば良い。
【0008】
以上のように構成された電源回路装置1では、レギュレータ回路部6のオペアンプ11は、電源Vccの分圧電位と基準電圧Vref との差に基づいて外部のトランジスタ14のベースに供給する電流を出力する。トランジスタ14がオンした場合はトランジスタ15もオンするのでバッテリ2より電流が供給され、電源Vccの電位が一定となるように(Vcc=(r4+r5)×Vref /r5)調整される。即ち、バッテリ2の電源電圧Vbattは例えば6V〜18Vの間で変動するため安定化させて一定電圧Vccを生成し、その安定化電圧Vccを図示しない各部に電源として供給するようになっている。
【0009】
また、クランプ回路部5のオペアンプ7は、電源Vclp の分圧電位と基準電圧Vref との差に基づいてFET8のゲートに印加する電圧を制御する。即ち、電源回路装置1は、バッテリ2の電圧Vbattよりも耐圧が低く設定された(例えば5.5V)CMOSプロセスで形成されている。そのため、クランプ回路部5は、電圧Vclp がその耐圧を上回ることがないように(Vclp =(r2+r3)×Vref /r3,例えば5.2V)、電圧Vbattが電圧Vrs以上であればFET8を介して電流をバイパスさせることで調整を行う。斯様なクランプ回路部5を配置することで、電源回路装置1をCMOSプロセスで形成することを可能としている。
【0010】
図5には、バッテリ2の電源電圧Vbattと電圧Vclp ,Vccとの関係を示す。電圧Vbattのレベルが高いほど電流制限抵抗3を介してクランプ回路部5に流れ込む電流i1は増加するため電圧Vclp も上昇する。そして、電圧Vclp が、オペアンプ11が動作可能なレベル以上であれば、トランジスタ14のベースに電流が供給されて電圧Vccが出力される。
【0011】
【発明が解決しようとする課題】
ここで、Vccが(r4+r5)×Vref /r5に達する場合の電圧Vbattを最低起動電圧Vlと定義し、バッテリ2の電圧Vbattが定常状態(例えば12V)にある場合の、電流制限抵抗3の抵抗値r1とバッテリ2の消費電流及び電圧Vlとの関係を図6に示す。即ち、抵抗値r1を小さくすると電流i1が増加するため、バッテリ2を接続した場合の電圧Vclp は十分なレベルに達する。その結果、バッテリ2の電圧Vbattが低いレベルにある場合でも所定レベルの安定化電圧Vccを供給することが可能となり、最低起動電圧Vlは低くなる。しかし、その一方で、電圧Vbattが低い場合でも、電圧Vclp の上昇を抑制するために電流をバイパスさせるFET8が動作することになり電流消費が増加してしまう。逆に、抵抗値r1を大きく設定した場合は、電流i1が減少することから最低起動電圧Vlは高くなるが電流消費を抑制できる。
【0012】
車載用の電源回路装置1では、バッテリ2の消耗を抑制するため抵抗値r1を大きな値に設定することが一般的である。そのため、装置1における最低起動電圧Vlは高めに設定され、バッテリ2の電圧Vbattが低い領域では安定化電圧Vccが所定のレベルを維持できなくなるという問題があった。
【0013】
本発明は上記事情に鑑みてなされたものであり、その目的は、電流消費を増加させることなく、電源電圧が低い場合でも必要なレベルの安定化電圧を生成できる電源回路装置を提供することにある。
【0014】
【課題を解決するための手段】
請求項1記載の電源回路装置によれば、クランプ回路部は、電源の出力電圧を抵抗を介して降圧することで耐圧未満となるようにクランプした動作用電圧を生成し、レギュレータ回路部は、電源の出力電圧を安定化するために外部に配置された電圧降下用素子を制御して安定化電圧を生成する。そして、コンパレータは、安定化電圧と動作用電圧とを比較して、前者が後者を所定レベル以上上回ると2つの出力側端子に安定化電圧と動作用電圧とが夫々印加されているスイッチング素子をオンさせる。
【0015】
即ち、電源が電源回路装置に接続された場合に上記の条件が成立してコンパレータがスイッチング素子をオンさせると、安定化電圧側からも動作用電圧側に電流が供給されるため動作用電圧は瞬間的に上昇する。従って、消費電力を抑制するため前記抵抗の抵抗値を大きく設定した場合でも、コンパレータ及びスイッチング素子の作用によって動作用電圧の上昇を促進してレギュレータ回路部の動作を開始させることが可能となる。その結果、従来構成よりも最低起動電圧を低くすることができるため、電源電圧が低いレベルにある場合でも所定レベルの安定化電圧を生成することができる。
【0016】
請求項2記載の電源回路装置によれば、CMOSプロセスによって形成される半導体集積回路装置として構成するので、例えば、上述したマイクロコンピュータのような素子に安定化電圧を供給する電源回路に適用した場合は、両者を同一の半導体基板上に形成して一体に構成することが可能であり、全体を小形化することができる。
【0017】
【発明の実施の形態】
以下、本発明を車両に搭載される電源回路装置に適用した場合の一実施例について図1乃至図3を参照して説明する。尚、図4と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【0018】
電気的構成を示す図1において、本実施例の電源回路装置21は、電源回路装置1にコンパレータ22とPチャネルMOSFET(スイッチング素子)23とを加えて構成されている。コンパレータ22の非反転入力端子はオペアンプ7の非反転入力端子に接続されており、反転入力端子はオペアンプ11の反転入力端子に接続されている。そして、コンパレータ22の出力端子は、FET23のゲートに接続されている。FET23のソース(出力側端子)は電源入力端子21aに接続されており、ドレイン(出力側端子)は安定化電圧Vcc参照用の端子21bに接続されている。
【0019】
コンパレータ22は、反転入力端子の電位が非反転入力端子の電位よりも0.1V上回った場合に出力信号レベルがハイからロウに切り替わるように内部のしきい値が設定されている。その他の構成は図4と同様である。
【0020】
次に、本実施例の作用について図2及び図3をも参照して説明する。図2は、図5相当図である。図5と同様に、電圧Vbattのレベルに応じて電圧Vclp は上昇し、オペアンプ11が動作可能なレベルに達している場合は電圧Vccも出力される。電圧Vbattのレベルが上昇するのに伴って傾きが異なる電圧Vclp と電圧Vccとの上昇直線は交差するが、電圧Vccのレベルが電圧Vclp のレベルを0.1V上回る状態になると(Vcc≧Vclp +0.1)コンパレータ22の出力レベルはハイからロウに切り替わり、FET23はオンする。すると、FET23のドレイン側(電圧Vcc側)からソース側(電圧Vclp 側)に電流i2(図1参照)が供給されるので、電圧Vclp のレベルは瞬間的に上昇する。尚、図2では、電圧Vclp のレベル上昇を誇張して図示しているが、実際には電圧Vccと同程度に上昇する。
【0021】
即ち、電圧Vbattのレベルに応じた電圧Vclp の変化軌跡はコンパレータ22及びFET23の作用により非線形となる。従って、電源回路装置21に対してバッテリ2が最初に接続された場合に、電圧Vbattが極めて短い時間内で過渡的に上昇する場合を想定すると、電圧Vclp は非線形に変化して上昇することになり、最低起動電圧Vlは上昇する。
【0022】
そして、電圧Vccが(r4+r5)×Vref /r5に達していれば、従来と同様にレギュレータ回路部6の動作によって電圧Vccは安定化され、そのレベルを維持するように制御される。また、電圧Vclp が(r2+r3)×Vref /r3に達している場合はクランプ回路部5が動作してそのレベルを維持するように制御される。そして、電圧Vccが所定レベルに安定化される定常状態にあっては、FET23はオンすることはない。
【0023】
従って、図3に示すように、電流制限抵抗3の抵抗値r1を従来と同様に大きく設定しレギュレータ回路部6の動作開始電圧Vrsを同様に設定した場合でも、最低起動電圧Vlが従来構成よりも低くなるため、バッテリ2が比較的消耗した状態にある電圧Vbattのレベルがより低い場合であっても、安定化電圧Vccが生成可能となっている。そして、FET23は、バッテリ2が電源回路装置21に最初に接続され定常状態に至る間にだけオンするので、定常状態においては、コンパレータ22に流れる数10μA程度の消費電流が増加するのみである。
【0024】
以上のように本実施例によれば、電源回路装置21のクランプ回路部5は、バッテリ2の出力電圧Vbattを電流制限抵抗3を介して降圧することでクランプした動作用電圧Vclp を生成し、レギュレータ回路部6は、電圧Vbattを安定化するために外部に配置されたトランジスタ(電圧降下用素子)14,15を制御して安定化電圧Vccを生成する。そして、コンパレータ22は、安定化電圧Vccと動作用電圧Vclp とを比較して、前者が後者を0.1V以上上回るとFET23をオンさせて動作用電圧Vclp を上昇させるようにした。
【0025】
従って、消費電力を抑制するため電流制限用抵抗3の抵抗値を大きく設定した場合でも、コンパレータ22及びFET23の作用により動作用電圧Vclp の上昇を促進してレギュレータ回路部6の動作を開始させることが可能となる。その結果、従来構成よりも最低起動電圧Vlを低くすることができるため、バッテリ2の電圧Vbattが低いレベルにある場合でも所定レベルの安定化電圧Vccを生成することが可能となる。
【0026】
また、電源回路装置21を半導体集積回路装置として構成したので、マイクロコンピュータのようにCMOSプロセスで構成される素子に電圧Vccを供給する電源回路に適用すれば、両者を同一の半導体基板上に形成して一体に構成することができ、全体を小形化することが可能となる。
【0027】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
所定レベルは0.1Vに限ることなく、個別の設定に応じて適宜設定すれば良い。
電圧降下用素子はトランジスタに限らず、IGBTやパワーMOSFETなどを用いても良い。
基準電圧発生回路部4は、バンドギャップリファレンスを用いて構成するものに限らず、ツェナーダイオードなどを用いても良い。
スイッチング素子はPチャネルMOSFET23に限ることなく、コンパレータ22の入力端子の接続を逆にしてNチャネルMOSFETを使用しても良い。電源回路装置は、独立したICとして構成しても良い。また、同じCMOSプロセスで形成されて安定化電源Vccが動作用電源として供給されるマイクロコンピュータと同一の半導体基板上に一体で形成しても良い。
更に、電源回路装置はCMOSプロセスでICとして構成するものに限らずディスクリート素子で構成しても良いし、バイポーラプロセスで形成されるものあってもバッテリ2の電圧よりも低い耐圧基準で形成される電源回路装置であれば適用が可能である。
また、車両の電装品などに適用するものに限ることはない。
【図面の簡単な説明】
【図1】本発明を車両に搭載される電源回路装置に適用した場合の一実施例であり、電気的構成を示す図
【図2】電源電圧Vbattと動作用電圧Vclp ,安定化電圧Vccとの関係を示す図
【図3】電圧Vbattが定常状態にある場合の、電流制限抵抗の抵抗値r1とバッテリの消費電流及び最低起動電圧Vlとの関係を示す図
【図4】従来技術を示す図1相当図
【図5】図2相当図
【図6】図3相当図
【符号の説明】
2はバッテリ(電源)、3は電流制限抵抗(抵抗)、5はクランプ回路部、6はレギュレータ回路部、14及び15はトランジスタ(電圧降下用素子)、21は電源回路装置、22はコンパレータ、23はPチャネルMOSFET(スイッチング素子)を示す。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply circuit device that generates a stabilization voltage based on a power supply voltage and is formed based on a design standard having a breakdown voltage lower than the power supply voltage.
[0002]
[Prior art]
For example, when a power supply circuit that generates a power supply Vcc to be supplied to an electrical component such as an ECU (Electronic Control Unit) from a battery power supply of a vehicle is configured as an IC, a bipolar process is conventionally considered in consideration of a withstand voltage against the battery power supply voltage Vbatt It was common to form. However, since the microcomputer forming the center of the ECU is often formed by a CMOS process, there is an advantage in the manufacturing process if the power supply circuit can be formed by the same process.
[0003]
Therefore, an attempt has been made to form the power supply circuit device 1 as a CMOS process IC as shown in FIG. A power supply Vbatt of the battery 2 is applied to the power supply input terminal 1a of the power supply circuit device 1 via a current limiting resistor (resistance value r1) 3 so that an operating voltage Vclp is supplied. The power supply circuit device 1 includes a reference voltage generation circuit unit 4, a clamp circuit unit 5, and a regulator circuit unit 6. The reference voltage generation circuit unit 4 is, for example, a bandgap reference, receives the operation voltage Vclp, generates a reference voltage Vref (about 1.24 V), and supplies it to the clamp circuit unit 5 and the regulator circuit unit 6. Yes.
[0004]
In the clamp circuit unit 5, an operational amplifier 7 and an N-channel MOSFET 8 are connected between the power source Vclp and the ground, and a series circuit of voltage dividing resistors 9 and 10 is connected. A reference voltage Vref is applied to the inverting input terminal of the operational amplifier 7, and the non-inverting input terminal is connected to a common connection point of the voltage dividing resistors 9 and 10 (resistance values r2 and r3). The output terminal of the operational amplifier 7 is connected to the gate of the FET 8.
[0005]
In the regulator circuit unit 6, the operational amplifier 11 is operated by the power source Vclp together with the operational amplifier 7, and a reference voltage Vref is applied to a non-inverting input terminal. A series circuit of voltage dividing resistors 12 and 13 (resistance values r4 and r5) is connected between the stabilization voltage Vcc reference terminal 1b and the ground, and the common connection point between them is the inverting input terminal of the operational amplifier 11. It is connected to the. The output terminal of the operational amplifier 11 is connected to the base of the NPN transistor 14 disposed outside via the terminal 1 c of the power supply circuit device 1.
[0006]
The emitter of the transistor 14 is connected to the ground, and the collector is connected to the base of the PNP transistor 15. The emitter of the transistor 15 is connected to the battery 2, and the collector outputs a stabilized voltage Vcc (for example, 5V).
[0007]
The reference voltage generation circuit unit 4 generates a reference voltage Vref of 1.24V when the operating voltage Vclp reaches about 2V in the process of increasing the voltage Vbatt. The rated value of the reference voltage Vref is the clamp circuit unit. 5 or the regulator circuit unit 6 only needs to be determined before it steadily operates.
[0008]
In the power supply circuit device 1 configured as described above, the operational amplifier 11 of the regulator circuit unit 6 outputs a current supplied to the base of the external transistor 14 based on the difference between the divided potential of the power supply Vcc and the reference voltage Vref. To do. When the transistor 14 is turned on, the transistor 15 is also turned on, so that a current is supplied from the battery 2 and the potential of the power source Vcc is adjusted to be constant (Vcc = (r4 + r5) × Vref / r5). That is, since the power supply voltage Vbatt of the battery 2 fluctuates between 6V and 18V, for example, it is stabilized to generate a constant voltage Vcc, and the stabilized voltage Vcc is supplied as a power source to each unit (not shown).
[0009]
The operational amplifier 7 of the clamp circuit unit 5 controls the voltage applied to the gate of the FET 8 based on the difference between the divided potential of the power source Vclp and the reference voltage Vref. That is, the power supply circuit device 1 is formed by a CMOS process whose breakdown voltage is set lower than the voltage Vbatt of the battery 2 (for example, 5.5 V). For this reason, the clamp circuit unit 5 prevents the voltage Vclp from exceeding its breakdown voltage (Vclp = (r2 + r3) × Vref / r3, for example, 5.2 V), and if the voltage Vbatt is equal to or higher than the voltage Vrs, the FET 8 Adjustments are made by bypassing the current. By disposing such a clamp circuit unit 5, the power supply circuit device 1 can be formed by a CMOS process.
[0010]
FIG. 5 shows the relationship between the power supply voltage Vbatt of the battery 2 and the voltages Vclp and Vcc. As the level of the voltage Vbatt is higher, the current i1 flowing into the clamp circuit unit 5 through the current limiting resistor 3 increases, and thus the voltage Vclp also increases. If the voltage Vclp is equal to or higher than the level at which the operational amplifier 11 can operate, current is supplied to the base of the transistor 14 and the voltage Vcc is output.
[0011]
[Problems to be solved by the invention]
Here, the voltage Vbatt when Vcc reaches (r4 + r5) × Vref / r5 is defined as the minimum starting voltage Vl, and the resistance of the current limiting resistor 3 when the voltage Vbatt of the battery 2 is in a steady state (for example, 12 V) FIG. 6 shows the relationship between the value r1, the consumption current of the battery 2, and the voltage Vl. That is, if the resistance value r1 is decreased, the current i1 increases, so that the voltage Vclp when the battery 2 is connected reaches a sufficient level. As a result, even when the voltage Vbatt of the battery 2 is at a low level, it is possible to supply a predetermined level of the stabilized voltage Vcc, and the minimum starting voltage Vl is lowered. However, on the other hand, even when the voltage Vbatt is low, the FET 8 that bypasses the current operates in order to suppress the increase in the voltage Vclp, resulting in an increase in current consumption. On the contrary, when the resistance value r1 is set large, the current i1 decreases, so that the minimum starting voltage Vl increases but the current consumption can be suppressed.
[0012]
In the in-vehicle power supply circuit device 1, the resistance value r <b> 1 is generally set to a large value in order to suppress the consumption of the battery 2. For this reason, the minimum starting voltage Vl in the device 1 is set high, and there is a problem that the stabilization voltage Vcc cannot be maintained at a predetermined level in a region where the voltage Vbatt of the battery 2 is low.
[0013]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power supply circuit device capable of generating a necessary level of stabilization voltage even when the power supply voltage is low without increasing current consumption. is there.
[0014]
[Means for Solving the Problems]
According to the power supply circuit device of the first aspect, the clamp circuit unit generates the operation voltage clamped to be less than the withstand voltage by stepping down the output voltage of the power supply through the resistor, and the regulator circuit unit includes: In order to stabilize the output voltage of the power supply, a voltage drop element arranged outside is controlled to generate a stabilized voltage. The comparator compares the stabilization voltage with the operation voltage, and when the former exceeds the latter by a predetermined level or more, the switching element in which the stabilization voltage and the operation voltage are respectively applied to the two output side terminals. Turn it on.
[0015]
That is, when the power supply is connected to the power supply circuit device, when the above condition is satisfied and the comparator turns on the switching element, current is supplied from the stabilization voltage side to the operation voltage side. It rises momentarily. Therefore, even when the resistance value of the resistor is set to be large in order to suppress power consumption, the operation of the regulator circuit unit can be started by promoting the increase of the operating voltage by the action of the comparator and the switching element. As a result, since the minimum starting voltage can be made lower than that of the conventional configuration, a stabilization voltage of a predetermined level can be generated even when the power supply voltage is at a low level.
[0016]
Since the power supply circuit device according to claim 2 is configured as a semiconductor integrated circuit device formed by a CMOS process, for example, when applied to a power supply circuit that supplies a stabilization voltage to an element such as the microcomputer described above. The two can be formed integrally on the same semiconductor substrate, and the whole can be miniaturized.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the present invention is applied to a power supply circuit device mounted on a vehicle will be described with reference to FIGS. The same parts as those in FIG. 4 are denoted by the same reference numerals, and the description thereof is omitted. Only different parts will be described below.
[0018]
In FIG. 1 showing an electrical configuration, a power supply circuit device 21 of the present embodiment is configured by adding a comparator 22 and a P-channel MOSFET (switching element) 23 to the power supply circuit device 1. The non-inverting input terminal of the comparator 22 is connected to the non-inverting input terminal of the operational amplifier 7, and the inverting input terminal is connected to the inverting input terminal of the operational amplifier 11. The output terminal of the comparator 22 is connected to the gate of the FET 23. The source (output side terminal) of the FET 23 is connected to the power input terminal 21a, and the drain (output side terminal) is connected to the terminal 21b for referring to the stabilization voltage Vcc.
[0019]
The comparator 22 has an internal threshold value set so that the output signal level is switched from high to low when the potential of the inverting input terminal is higher by 0.1 V than the potential of the non-inverting input terminal. Other configurations are the same as those in FIG.
[0020]
Next, the operation of this embodiment will be described with reference to FIGS. FIG. 2 is a view corresponding to FIG. As in FIG. 5, the voltage Vclp rises according to the level of the voltage Vbatt, and when the operational amplifier 11 has reached a level at which it can operate, the voltage Vcc is also output. The rising lines of the voltage Vclp and the voltage Vcc, which have different slopes as the voltage Vbatt rises, intersect, but when the voltage Vcc exceeds the voltage Vclp by 0.1 V (Vcc ≧ Vclp + 0) .1) The output level of the comparator 22 is switched from high to low, and the FET 23 is turned on. Then, since the current i2 (see FIG. 1) is supplied from the drain side (voltage Vcc side) to the source side (voltage Vclp side) of the FET 23, the level of the voltage Vclp rises instantaneously. In FIG. 2, the level increase of the voltage Vclp is exaggerated, but in reality, it increases to the same level as the voltage Vcc.
[0021]
That is, the change locus of the voltage Vclp according to the level of the voltage Vbatt becomes nonlinear due to the action of the comparator 22 and the FET 23. Therefore, assuming that the voltage Vbatt rises transiently within a very short time when the battery 2 is first connected to the power supply circuit device 21, the voltage Vclp rises by changing nonlinearly. Thus, the minimum starting voltage Vl increases.
[0022]
If the voltage Vcc reaches (r4 + r5) × Vref / r5, the voltage Vcc is stabilized by the operation of the regulator circuit section 6 as in the prior art, and is controlled to maintain that level. Further, when the voltage Vclp reaches (r2 + r3) × Vref / r3, the clamp circuit unit 5 is controlled so as to maintain the level. In a steady state where the voltage Vcc is stabilized at a predetermined level, the FET 23 is not turned on.
[0023]
Therefore, as shown in FIG. 3, even when the resistance value r1 of the current limiting resistor 3 is set to be large as in the conventional case and the operation start voltage Vrs of the regulator circuit unit 6 is set in the same manner, the minimum starting voltage Vl is higher than that in the conventional configuration. Therefore, the stabilized voltage Vcc can be generated even when the level of the voltage Vbatt when the battery 2 is relatively exhausted is lower. Since the FET 23 is turned on only while the battery 2 is first connected to the power supply circuit device 21 and reaches the steady state, the current consumption of only about several tens of μA flowing through the comparator 22 is increased in the steady state.
[0024]
As described above, according to the present embodiment, the clamp circuit unit 5 of the power supply circuit device 21 generates the operation voltage Vclp clamped by stepping down the output voltage Vbatt of the battery 2 through the current limiting resistor 3. The regulator circuit unit 6 controls the transistors (voltage drop elements) 14 and 15 arranged outside in order to stabilize the voltage Vbatt, and generates the stabilized voltage Vcc. The comparator 22 compares the stabilization voltage Vcc with the operating voltage Vclp, and when the former exceeds the latter by 0.1 V or more, the FET 23 is turned on to increase the operating voltage Vclp.
[0025]
Therefore, even when the resistance value of the current limiting resistor 3 is set large in order to suppress power consumption, the operation of the regulator circuit unit 6 is started by promoting the increase of the operating voltage Vclp by the action of the comparator 22 and the FET 23. Is possible. As a result, since the minimum starting voltage Vl can be made lower than that in the conventional configuration, it is possible to generate the stabilization voltage Vcc at a predetermined level even when the voltage Vbatt of the battery 2 is at a low level.
[0026]
In addition, since the power supply circuit device 21 is configured as a semiconductor integrated circuit device, if the power supply circuit device 21 is applied to a power supply circuit that supplies a voltage Vcc to an element configured by a CMOS process, such as a microcomputer, both are formed on the same semiconductor substrate. Thus, it can be configured integrally, and the whole can be miniaturized.
[0027]
The present invention is not limited to the embodiments described above and illustrated in the drawings, and the following modifications or expansions are possible.
The predetermined level is not limited to 0.1 V, and may be set as appropriate according to individual settings.
The voltage drop element is not limited to a transistor, and an IGBT, a power MOSFET, or the like may be used.
The reference voltage generation circuit unit 4 is not limited to a configuration using a band gap reference, and a Zener diode or the like may be used.
The switching element is not limited to the P-channel MOSFET 23, and an N-channel MOSFET may be used with the connection of the input terminal of the comparator 22 reversed. The power supply circuit device may be configured as an independent IC. Alternatively, they may be formed integrally on the same semiconductor substrate as the microcomputer formed by the same CMOS process and supplied with the stabilized power supply Vcc as the operation power supply.
Further, the power supply circuit device is not limited to being configured as an IC by a CMOS process, but may be configured by a discrete element, and even if it is formed by a bipolar process, it is formed with a withstand voltage reference lower than the voltage of the battery 2. Any power supply circuit device can be applied.
Moreover, it is not restricted to what is applied to the electrical component etc. of a vehicle.
[Brief description of the drawings]
FIG. 1 is a diagram showing an electrical configuration according to an embodiment in which the present invention is applied to a power supply circuit device mounted on a vehicle. FIG. 2 shows a power supply voltage Vbatt, an operating voltage Vclp, and a stabilization voltage Vcc. FIG. 3 is a diagram showing the relationship between the resistance value r1 of the current limiting resistor, the battery consumption current, and the minimum starting voltage Vl when the voltage Vbatt is in a steady state. Fig. 1 equivalent diagram [Fig. 5] Fig. 2 equivalent diagram [Fig. 6] Fig. 3 equivalent diagram [Explanation of symbols]
2 is a battery (power source), 3 is a current limiting resistor (resistor), 5 is a clamp circuit unit, 6 is a regulator circuit unit, 14 and 15 are transistors (voltage drop elements), 21 is a power circuit device, 22 is a comparator, Reference numeral 23 denotes a P-channel MOSFET (switching element).

Claims (2)

電源電圧を安定化させて安定化電圧を生成するものであり、前記電源電圧よりも低い耐圧の設計基準によって形成される電源回路装置において、
前記電源電圧を抵抗を介して降圧することで前記耐圧未満となるようにクランプした動作用電圧を生成するクランプ回路部と、
前記電源電圧を安定化するために外部に配置された電圧降下用素子の駆動を制御することで、前記安定化電圧を生成するように構成されるレギュレータ回路部と、
2つの出力側端子に、前記安定化電圧と前記動作用電圧とが夫々印加されるスイッチング素子と、
前記安定化電圧と前記動作用電圧とを比較して、前者が後者を所定レベル以上上回った場合に前記スイッチング素子をオンさせるように制御するコンパレータとを備えたことを特徴とする電源回路装置。
In a power supply circuit device that generates a stabilized voltage by stabilizing a power supply voltage and is formed according to a design standard having a withstand voltage lower than the power supply voltage,
A clamp circuit unit that generates an operation voltage clamped to be less than the withstand voltage by stepping down the power supply voltage through a resistor;
A regulator circuit unit configured to generate the stabilization voltage by controlling driving of a voltage drop element arranged outside to stabilize the power supply voltage;
A switching element to which the stabilization voltage and the operating voltage are applied to two output-side terminals,
A power supply circuit device comprising: a comparator that compares the stabilization voltage with the operating voltage and controls the switching element to be turned on when the former exceeds the latter by a predetermined level or more.
CMOSプロセスによって形成される半導体集積回路装置として構成されていることを特徴とする請求項1記載の電源回路装置。2. The power supply circuit device according to claim 1, wherein the power supply circuit device is configured as a semiconductor integrated circuit device formed by a CMOS process.
JP2001172493A 2001-06-07 2001-06-07 Power circuit equipment Expired - Fee Related JP3711893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001172493A JP3711893B2 (en) 2001-06-07 2001-06-07 Power circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001172493A JP3711893B2 (en) 2001-06-07 2001-06-07 Power circuit equipment

Publications (2)

Publication Number Publication Date
JP2002366235A JP2002366235A (en) 2002-12-20
JP3711893B2 true JP3711893B2 (en) 2005-11-02

Family

ID=19014104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001172493A Expired - Fee Related JP3711893B2 (en) 2001-06-07 2001-06-07 Power circuit equipment

Country Status (1)

Country Link
JP (1) JP3711893B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271393B2 (en) 2019-10-31 2023-05-11 ローム株式会社 Semiconductor integrated circuits, automotive electronic components, automotive electronic equipment

Also Published As

Publication number Publication date
JP2002366235A (en) 2002-12-20

Similar Documents

Publication Publication Date Title
US7215183B2 (en) Reference voltage generator circuit
US7218496B2 (en) Overcurrent protection circuit
JP7356072B2 (en) regulator device
JPH10133754A (en) Regulator circuit and semiconductor integrated circuit device
WO2006016456A1 (en) Circuit protection method, protection circuit and power supply device using the protection circuit
US6954058B2 (en) Constant current supply device
US20200371538A1 (en) Power control semiconductor device, variable output voltage power supply, and designing method
WO2005062459A1 (en) System for controlling generator for vehicle
JP4614750B2 (en) regulator
KR100812876B1 (en) Power supply circuit for clamping excessive input voltage at predetermined voltage
JP3711893B2 (en) Power circuit equipment
JP2013255002A (en) Undervoltage lockout circuit
JP4286763B2 (en) Overcurrent protection circuit and voltage generation circuit
JP2001337729A (en) Series regulator
JP2003198277A (en) Mos transistor output circuit
JP6393674B2 (en) Semiconductor integrated circuit and constant current drive system
JP3864906B2 (en) Power circuit
JP2002095244A (en) Regulator circuit
JP7273622B2 (en) Power supply circuit and power supply
JP2000081919A (en) Starting circuit
JP3003455B2 (en) Overheat detection circuit
KR100618536B1 (en) Circuit for regulator of e.c.u of car
KR100577552B1 (en) Internal voltage converter of a semiconductor memory device
JP2010057237A (en) Voltage stabilizing circuit
JPS6093535A (en) Voltage stabilization apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees