JPS61276007A - Stabilizing voltage supplying circuit - Google Patents

Stabilizing voltage supplying circuit

Info

Publication number
JPS61276007A
JPS61276007A JP11783985A JP11783985A JPS61276007A JP S61276007 A JPS61276007 A JP S61276007A JP 11783985 A JP11783985 A JP 11783985A JP 11783985 A JP11783985 A JP 11783985A JP S61276007 A JPS61276007 A JP S61276007A
Authority
JP
Japan
Prior art keywords
voltage
transistor
emitter
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11783985A
Other languages
Japanese (ja)
Inventor
Noriyuki Yamashita
紀之 山下
Tokuya Fukuda
福田 督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11783985A priority Critical patent/JPS61276007A/en
Publication of JPS61276007A publication Critical patent/JPS61276007A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid the lateral transistor, executing saturating action by provid ing stabilizing and the voltage control and electric current control parts, to operate in accordance with the emitter collector voltage or electric current of the lateral transistor. CONSTITUTION:When an output voltage V0 is changed, a comparing circuit part 20 generates the output in accordance with the voltage change, in accordance with it, a transistor Tr 15 is operated, the voltage between emitter bases of a lateral transistor Tr 13 is changed and the change of the voltage V0 is suppressed. A Tr 34 detects the voltage between emitter collectors of the Tr 13 to receive the control by the Tr 15, operated in accordance with the detecting voltage, and when an input voltage V1 is decreased to the prescribed value or below, the voltage obtained at the collector of the Tr 13 is reduced, and the voltage between emitter collectors of the Tr 13 is kept to the prescribed value or above. A Tr 36 detects the emitter collector passage electric current of the Tr 13, operates in accordance with it, and even when the collector voltage of the Tr 13 is reduced by the Tr 34, an the emitter collector passage electric current of the Tr 13 is limited to the prescribed value or below.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ラテラル・トランジスタが入出力端子間に接
続される制御トランジスタとして用いられた直列形の安
定過電圧供給回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a series-type stable overvoltage supply circuit in which a lateral transistor is used as a control transistor connected between input and output terminals.

(発明の概要) 本発明は、ラテラル・トランジスタが入出力端子間に接
続される制御トランジスタとして用いられて直列形に構
成される安定過電圧供給回路において、ラテラル・トラ
ンジスタのエミッタ−コレクタ間電圧に応じて作動し、
それを所定値以上に保つべく、ラテラル・トランジスタ
の出力側端子に得られる電圧を制御する電圧制御部と、
ラテラル・トランジスタのエミッタ−コレクタ通路電流
に応じて作動し、それを所定値以下に保つ制御を行う電
流制御部とを設けることにより、ラテラル・トランジス
タの入力側端子に供給される電圧が低下した場合にもラ
テラル・トランジスタが飽和動作領域で動作する状態と
されることを回避でき、かつ、ラテラル・トランジスタ
に過大電流が流れることを防止できるようにしたもので
ある。
(Summary of the Invention) The present invention provides a stable overvoltage supply circuit configured in series in which lateral transistors are used as control transistors connected between input and output terminals. operates,
a voltage control unit that controls the voltage obtained at the output terminal of the lateral transistor in order to keep it above a predetermined value;
By providing a current control section that operates according to the emitter-collector path current of the lateral transistor and controls to keep it below a predetermined value, the voltage supplied to the input side terminal of the lateral transistor decreases. Accordingly, it is possible to prevent the lateral transistor from operating in the saturation operation region, and to prevent excessive current from flowing through the lateral transistor.

(従来の技術) 電子回路技術の分野においては極めて広い範囲に亙って
集積回路化が図られており、電源電圧としての比較的低
い安定化された直流電圧を供給する回路を構成するにあ
たっても集積回路素子が適用されている。例えば、制御
素子としてPNP トランジスタが用いられて集積回路
化された直列形安定過電圧供給回路が提案されており、
斯かる場合のPNP )ランジスタはラテラル・トラン
ジスタとされる。
(Prior art) In the field of electronic circuit technology, integrated circuits are being developed over a very wide range of areas, and even when configuring circuits that supply a relatively low stabilized DC voltage as a power supply voltage, Integrated circuit devices have been applied. For example, a series-type stable overvoltage supply circuit that uses a PNP transistor as a control element and is integrated into an integrated circuit has been proposed.
The PNP transistor in such a case is a lateral transistor.

第2図は、従来提案された、ラテラル・PNPトランジ
スタが制御トランジスタとされた直列形安定過電圧供給
回路を示す。この回路においては、安定化されていない
入力電圧Viが供給される入力端子11にエミッタが接
続され、また、安定化されたものとなされる出力電圧V
oが送出される出力端子12にコレクタが接続されたラ
テラル・PNPトランジスタ13が、エミッタ−ベース
間に抵抗14を伴って設けられ、このトランジスタ13
のベースには、トランジスタ13に対する安定化制御部
を形成するPNP )ランジスタ15が接続されている
FIG. 2 shows a conventionally proposed series type stable overvoltage supply circuit in which a lateral PNP transistor is used as a control transistor. In this circuit, an emitter is connected to an input terminal 11 to which an unstabilized input voltage Vi is supplied, and an output voltage V to be stabilized.
A lateral PNP transistor 13 whose collector is connected to the output terminal 12 from which o is sent out is provided with a resistor 14 between the emitter and the base.
A PNP transistor 15 forming a stabilization control for the transistor 13 is connected to the base of the transistor 13 .

そして、トランジスタ13のコレクタに得られる出力電
圧Voが、抵抗16及び17で分圧されて得られる電圧
Vo’ として検出され、この電圧Vo’ と、トラン
ジスタ13のコレクタに抵抗18を介して接続され゛た
定電圧源19により得られる基準電圧Vrとが、比較回
路部20に供給される。比較回路部20は、電圧Vo’
及び基準電圧Vrが夫々供給されるNPN )ランジス
タ22及び23と定電流源24とで形成される差動部と
、この差動部の負荷となる、抵抗25R及び26RとP
NP )ランジスタ25,26及び27とで形成される
カレントミラ一部とで構成されており、電圧Vo’ と
基準電圧Vrとの比較結果に応じた電流を、トランジス
タ23とトランジスタ26との間に接続されたNPN 
I−ランジスタ28のベースに流し込む。トランジスタ
28のエミッタには定電流源29が接続されるとともに
、トランジスタ15のベースが接続されでおり、従って
、トランジスタ15のベース電流は、トランジスタ28
のコレクターエミッタ通路電流の増加に伴って減少する
ものとされる。
Then, the output voltage Vo obtained at the collector of the transistor 13 is detected as a voltage Vo' obtained by dividing the voltage by the resistors 16 and 17, and this voltage Vo' is connected to the collector of the transistor 13 via the resistor 18. The reference voltage Vr obtained by the constant voltage source 19 is supplied to the comparator circuit section 20 . The comparison circuit section 20 has a voltage Vo'
and a reference voltage Vr are supplied, respectively) A differential section formed by transistors 22 and 23 and a constant current source 24, and resistors 25R and 26R and P that serve as a load for this differential section.
NP) consists of a part of a current mirror formed by transistors 25, 26, and 27, and supplies a current between the transistors 23 and 26 according to the comparison result between the voltage Vo' and the reference voltage Vr. Connected NPN
Pour into the base of the I-transistor 28. A constant current source 29 is connected to the emitter of the transistor 28, and the base of the transistor 15 is also connected to the emitter of the transistor 28. Therefore, the base current of the transistor 15 is connected to the emitter of the transistor 28.
is assumed to decrease as the collector-emitter path current increases.

斯かる構成のもとで、例えば、入力電圧Viの正常値が
5■とされ、これに対して、4.2vの安定化された出
力電圧■0が得られる。出力電圧VOは、入力電圧Vi
の変動あるいは出力端子12に接続される負荷の変動に
応じて変化しようとするが、例えば、出力電圧Voが上
昇したとすると、抵抗16と抵抗17との間の接続点に
得られる電圧Vo’が上昇し、それにより、トランジス
タ22のコレクターエミッタ通路電流が増加してトラン
ジスタ23のコレクターエミッタ通路電流が減少する状
態となる。トランジスタ25とトランジスタ26の夫々
のエミッタ−コレクタ通路電流は、カレントミラー動作
によって等しいものとされるので、トランジスタ23の
コレクターエミッタ通路電流の減少に応じて、トランジ
スタ28のベース電流が増加することになる。それによ
り、トランジスタ28のコレクターエミッタ通路電流が
増加し、それに伴ってトランジスタ15のベース電流が
減少する。このため、トランジスタ15のエミッタ−コ
レクタ通路電流が減少し、抵抗14の両端間電圧が減少
して、トランジスタ13のエミッタ−ベース間電圧が低
下する。その結果、トランジスタ13のエミッタ−コレ
クタ間インピーダンスが増加して出力電圧■0が低下さ
れることになり、結局、出力電圧Voの上昇が抑えられ
ることになる。
Under such a configuration, for example, the normal value of the input voltage Vi is 5.times., whereas a stabilized output voltage of 4.2 V, .times.0, is obtained. The output voltage VO is equal to the input voltage Vi
For example, if the output voltage Vo increases, the voltage Vo' obtained at the connection point between the resistors 16 and 17 increases, thereby creating a state in which the collector-emitter path current of transistor 22 increases and the collector-emitter path current of transistor 23 decreases. Since the emitter-collector path currents of transistors 25 and 26 are made equal by current mirror operation, the base current of transistor 28 increases as the collector-emitter path current of transistor 23 decreases. . As a result, the collector-emitter path current of transistor 28 increases, and the base current of transistor 15 decreases accordingly. Therefore, the emitter-collector path current of the transistor 15 decreases, the voltage across the resistor 14 decreases, and the emitter-base voltage of the transistor 13 decreases. As a result, the emitter-collector impedance of the transistor 13 increases, and the output voltage (2)0 is lowered, and as a result, the increase in the output voltage Vo is suppressed.

また、出力電圧VOが下降したとすると、各部の電流及
び電圧が上述とは増減関係において逆の変化をし、トラ
ンジスタ13のエミッタ−コレクタ間インピーダンスが
減少して出力電圧■0が上昇せしめられることになり、
結局、出力電圧■0の下降が抑えられることになる。
Furthermore, if the output voltage VO decreases, the current and voltage of each part will change in the opposite relationship to the above, and the emitter-collector impedance of the transistor 13 will decrease, causing the output voltage 0 to increase. become,
As a result, the drop in the output voltage 0 can be suppressed.

このようにして、入力電圧Viの変動あるいは出力端子
12に接続される負荷の変動があっても、それらが所定
の変動範囲内にある場合には、安定化された出力電圧■
0が得られるのである。
In this way, even if there are fluctuations in the input voltage Vi or fluctuations in the load connected to the output terminal 12, if these are within a predetermined fluctuation range, the stabilized output voltage
0 is obtained.

(発明が解決しようとする問題点) 上述の如くの従来提案されている制御トランジスタがラ
テラル・トランジスタとされた直列形安定過電圧供給回
路においては、入力電圧Viの、例えば、正常値である
5Vからの変動に対して、出力電圧Voが、例えば、4
.2■に安定化されて得られることになるが、このため
、入力電圧Viが低下して、安定化されて得られる出力
電圧V。
(Problems to be Solved by the Invention) In the conventionally proposed series-type stable overvoltage supply circuit in which the control transistor is a lateral transistor as described above, when the input voltage Vi is changed from the normal value of 5V, for example, For example, if the output voltage Vo is 4.
.. Therefore, the input voltage Vi decreases and the output voltage V is stabilized.

に近接するものとなる場合には、制御トランジスタであ
るラテラル・PNP トランジスタ13が飽和動作領域
で動作する状態におかれる。ラテラル・PNP )ラン
ジスタ13が飽和動作領域で動作するものとされると、
斯かるトランジスタ13を含む集積回路素子における半
導体サブストレートに、トランジスタ13に付随して形
成されることになる寄生トランジスタの作用によって比
較的大なる電流が流れることになってしまう。そして、
斯かる半導体サブストレートを流れる比較的大なる電流
は、集積回路素子の信頬性の低下をまねく虞があり、ま
た、入力端子11に接続される電圧源に大なる負tE1
.をかける不都合を生じる。
, the lateral PNP transistor 13, which is a control transistor, is placed in a state where it operates in a saturation operating region. Lateral/PNP) If the transistor 13 is assumed to operate in the saturated operating region, then
A relatively large current will flow through the semiconductor substrate of the integrated circuit device including the transistor 13 due to the effect of the parasitic transistor formed in association with the transistor 13. and,
A relatively large current flowing through such a semiconductor substrate may lead to deterioration of the reliability of the integrated circuit device, and may also cause a large negative tE1 to be applied to the voltage source connected to the input terminal 11.
.. This will cause inconvenience.

斯かる点に鑑み、本発明は、ラテラル・トランジスタが
入出力端子間に接続される制御トランジスタとして用い
られて直列形に構成され、入力端子に供給される入力端
子の変動あるいは出力端子に接続される負荷の変動に対
して安定化された出力電圧を得ることができ、しかも、
入力電圧の低下が生じた場合にも制御トランジスタとし
て用いられたラテラル・トランジスタが飽和動作領域で
動作する状態とされることを回避できるようにされた安
定過電圧供給回路を提供することを目的とする。
In view of these points, the present invention provides that lateral transistors are used as control transistors connected between input and output terminals, are configured in series, and are configured in series to compensate for fluctuations in the input terminal supplied to the input terminals or as control transistors connected to the output terminals. It is possible to obtain a stabilized output voltage against load fluctuations, and
An object of the present invention is to provide a stable overvoltage supply circuit that can prevent a lateral transistor used as a control transistor from operating in a saturation operation region even when a drop in input voltage occurs. .

(問題点を解決するための手段) 上述の目的を達成すべ(、本発明に係る安定過電圧供給
回路は、入力端子と出力端子との間にエミッタ−コレク
タ通路が接続されたラテラル・トランジスタと、出力端
子に得られる出力電圧もしくは出力電圧に応じて得られ
る電圧と基準電圧とを比較する比較部と、比較部の出力
に応じてラテラル・トランジスタのエミッタ−ベース間
電圧を制御して出力電圧を安定化する安定化制御部と、
ラテラル・トランジスタのエミッタ−コレクタ間電圧に
応じて作動してラテラル・トランジスタの出力端子に接
続された端子に得られる電圧を制御する電圧制御部と、
ラテラル・トランジスタのエミッタ−コレクタ通路電流
に応じて作動する電流制御部とを備えて構成され、電圧
制御部によりラテラル・トランジスタのエミッタ−コレ
クタ間電圧が所定値以上に保たれるとともに、電流制御
部によりラテラル・トランジスタのエミッタ−コレクタ
通路電流が所定値以下に制限されるものとされる。
(Means for Solving the Problems) To achieve the above object, a stable overvoltage supply circuit according to the present invention includes a lateral transistor having an emitter-collector path connected between an input terminal and an output terminal; A comparison section that compares the output voltage obtained at the output terminal or a voltage obtained according to the output voltage with a reference voltage, and the output voltage is adjusted by controlling the emitter-base voltage of the lateral transistor according to the output of the comparison section. a stabilization control section that stabilizes;
a voltage control section that operates according to the emitter-collector voltage of the lateral transistor to control the voltage obtained at the terminal connected to the output terminal of the lateral transistor;
The voltage control section maintains the emitter-collector voltage of the lateral transistor at a predetermined value or higher, and the current control section operates according to the emitter-collector path current of the lateral transistor. Accordingly, the emitter-collector path current of the lateral transistor is limited to a predetermined value or less.

(作 用) 上述の如くの本発明に係る安定過電圧供給回路において
は、入力端子に供給される入力電圧の変動あるいは出力
端子に接続される負荷の変動に起因して出力電圧が変化
すると、比較部が出力電圧の変化に応じた出力を発生し
、それに応じて安定化制御部が作動してラテラル・トラ
ンジスタのエミッタ−ベース間電圧を変化せしめ、それ
によって出力電圧の変化を抑圧する。そして、電圧制御
部が、安定化制御部による制御を受けるラテラル・トラ
ンジスタのエミッタ−コレクタ間電圧を検出してそれに
応じて作動するものとなり、入力′電圧が所定値以下に
低下する場合には、ラテラル・トランジスタの出力端子
に接続された端子に得られる電圧を低下させてラテラル
・トランジスタのエミッタ−コレクタ間電圧が所定値以
上に保たれるようになす機能を果たし、また、電流制御
部が、ラテラル・トランジスタのエミッタ−コレクタ通
路電流を検出してそれに応じて作動するものとなり、電
圧制御部によりラテラル・トランジスタの出力端子に接
続された端子に得られる電圧が低下せしめられる状況に
おいても、ラテラル・トランジスタのエミッタ−コレク
タ通路電流を所定値以下に制限する機能を果たす。
(Function) In the stable overvoltage supply circuit according to the present invention as described above, when the output voltage changes due to fluctuations in the input voltage supplied to the input terminal or fluctuations in the load connected to the output terminal, the comparison The section generates an output in response to a change in the output voltage, and the stabilization control section operates in response to change the emitter-base voltage of the lateral transistor, thereby suppressing the change in the output voltage. The voltage control section detects the emitter-collector voltage of the lateral transistor controlled by the stabilization control section and operates accordingly, and when the input voltage drops below a predetermined value, The current controller functions to lower the voltage obtained at the terminal connected to the output terminal of the lateral transistor so that the emitter-collector voltage of the lateral transistor is maintained at a predetermined value or higher; It detects the emitter-collector path current of the lateral transistor and operates accordingly, so that even in situations where the voltage control section reduces the voltage obtained at the terminal connected to the output terminal of the lateral transistor, the lateral It functions to limit the emitter-collector path current of the transistor to a predetermined value or less.

従って、本発明に係る安定過電圧供給回路によれば、入
力電圧の変動あるいは負荷の変動がある場合にも安定化
された出力電圧の供給を行うことができ、しかも、入力
電圧が所定値以下に低下しても制御トランジスタである
ラテラル・トランジスタのエミッタ−コレクタ間電圧が
所定値以上に保たれて、ラテラル・トランジスタが飽和
動作領域で動作する状態におかれることがなく、かつ、
ラテラル・トランジスタのエミッタ−コレクタ通路電流
が過大になることが防止される。
Therefore, according to the stable overvoltage supply circuit according to the present invention, it is possible to supply a stabilized output voltage even when there are fluctuations in the input voltage or fluctuations in the load, and moreover, when the input voltage is below a predetermined value. The emitter-collector voltage of the lateral transistor, which is a control transistor, is maintained at a predetermined value or higher even when the voltage decreases, and the lateral transistor does not operate in a saturation operating region, and
The emitter-collector path current of the lateral transistor is prevented from becoming excessive.

(実施例) 以下、本発明の実施例について述べる。(Example) Examples of the present invention will be described below.

第1図は、本発明に係る安定過電圧供給回路の一例を示
す。この例は、第2図に示される回路と同様に構成され
た部分を有するものとされており、第1図において第2
図に示される各部に対応する部分は、第2図と共通の符
号が付されて示されており、それらについての重複説明
は省略される。
FIG. 1 shows an example of a stable overvoltage supply circuit according to the present invention. This example has parts configured similarly to the circuit shown in FIG.
Portions corresponding to the respective parts shown in the figures are shown with the same reference numerals as those in FIG. 2, and redundant explanation thereof will be omitted.

第1図に示される例においては、入力端子11と出力端
子12との間にエミッタ−コレクタ通路が接続された制
御トランジスタであるラテラル・PNPトランジスタ1
3のエミッタ−ベース間に、第2図に示される抵抗14
に代わるものとして、抵抗30及び31が直列に接続さ
れており、これら抵抗30と抵抗31との間の接続点に
ベースが接続されたNPN トランジスタ32が、その
コレクタがトランジスタ13のエミッタに接続されると
ともにそのエミッタが抵抗33を介して接地されて設け
られている。また、PNP トランジスタ34が、その
ベースがトランジスタ32のエミッタと抵抗33との間
に、そのエミッタがトランジスタ13のコレクタに夫々
接続されるとともに、そのコレクタが抵抗35を介して
接地されて設けられ、さらに、他のNPN)ランジスタ
36が、そのベースがトランジスタ34のコレクタと抵
抗35との間に、そのコレクタがNPN)ランジスタ2
2のコレクタに夫々接続されるとともに、そのエミッタ
が接地されて設けられている。
In the example shown in FIG. 1, a lateral PNP transistor 1 is a control transistor with an emitter-collector path connected between an input terminal 11 and an output terminal 12.
3 between the emitter and base of the resistor 14 shown in FIG.
Alternatively, resistors 30 and 31 are connected in series, and an NPN transistor 32 is connected at its base to the junction between resistors 30 and 31, and its collector is connected to the emitter of transistor 13. and its emitter is grounded via a resistor 33. Further, a PNP transistor 34 is provided with its base connected between the emitter of the transistor 32 and the resistor 33, its emitter connected to the collector of the transistor 13, and its collector grounded via the resistor 35, Furthermore, another NPN) transistor 36 whose base is between the collector of the transistor 34 and the resistor 35, whose collector is connected to the NPN) transistor 2
2 collectors, and their emitters are grounded.

トランジスタ34は、トランジスタ13のエミッタ−コ
レクタ間電圧に応じて作動してトランジスタ13のコレ
クタに得られる電圧を制御する電圧制御部を形成し、ま
た、トランジスタ36は、トランジスタ13のエミッタ
−コレクタ通路電流に応じて作動してトランジスタ13
のエミッタ−コレクタ通路電流を制限する電流制御部を
形成するものとされている。そして、その他の部分は、
第2図に示される回路と同様に構成されている。
The transistor 34 operates according to the emitter-collector voltage of the transistor 13 to form a voltage control section that controls the voltage obtained at the collector of the transistor 13, and the transistor 36 controls the emitter-collector path current of the transistor 13. transistor 13
A current control section is formed to limit the emitter-collector path current of the transistor. And the other parts are
The circuit is constructed similarly to the circuit shown in FIG.

斯かる構成のもとに、入力電圧Viが所定値、例えば、
4.7Vを越えている場合には、抵抗30及び31の直
列接続によりベースバイアス電圧が与えられてオン状態
とされたトランジスタ32のエミッタ電位、即ち、トラ
ンジスタ34のベース電位がトランジスタ34をオフ状
態に保つものとされる。このため、トランジスタ34が
オフとされ、また、それに伴ってトランジスタ36もオ
フとされて、第2図に示される回路と実質的に同等とな
る。このような状態では、入力電圧Viの変動あるいは
出力端子12に接続される負荷の変動に起因して出力電
圧vOの上昇もしくは下降が生じると、前述の第2図に
示される回路における動作と同様の動作が行われて、安
定化制御部を形成するPNP )ランジスタ15のエミ
ッタ−コレクタ通路電流が出力電圧■0の上昇もしくは
下降に対して減少もしくは増加し、そのため、抵抗30
及び31の直列接続の両端間電圧が減少もしくは増加し
て、トランジスタ13のエミッタ−ベース間電圧が低下
もしくは上昇する。その結果、トランジスタ13のエミ
ッタ−コレクタ間インピーダンスが増加もしくは減少し
て出力電圧Voが下降もしくは上昇せしめられることに
なり、結局、出力電圧Voの上昇もしくは下降が抑えら
れることになって、例えば、4.2Vに安定化された出
力電圧■0が得られる。このように、入力電圧Viが所
定値、例えば、4.7■を越えている場合には、トラン
ジスタ13のエミッタ−ベース間電圧は、所定値、例え
ば、0.5 V以上となり、トランジスタ13が飽和動
作領域で動作する状態となることはない。
Under such a configuration, the input voltage Vi is set to a predetermined value, for example,
If the voltage exceeds 4.7V, the emitter potential of the transistor 32 turned on by applying a base bias voltage through the series connection of the resistors 30 and 31, that is, the base potential of the transistor 34 turns the transistor 34 off. It is assumed that the Therefore, transistor 34 is turned off, and accordingly transistor 36 is also turned off, resulting in a circuit substantially equivalent to that shown in FIG. 2. In such a state, if the output voltage vO rises or falls due to fluctuations in the input voltage Vi or fluctuations in the load connected to the output terminal 12, the same operation as in the circuit shown in FIG. 2 described above occurs. As a result, the emitter-collector path current of the PNP resistor 15 forming the stabilization control section decreases or increases with respect to the rise or fall of the output voltage ■0, and therefore the resistor 30
The voltage across the series connection of transistors 13 and 31 decreases or increases, and the emitter-base voltage of transistor 13 decreases or increases. As a result, the emitter-collector impedance of the transistor 13 increases or decreases, causing the output voltage Vo to drop or rise.In the end, the rise or fall of the output voltage Vo is suppressed. An output voltage 0 stabilized at .2V is obtained. In this way, when the input voltage Vi exceeds a predetermined value, for example, 4.7V, the emitter-base voltage of the transistor 13 becomes a predetermined value, for example, 0.5 V or more, and the transistor 13 There is no possibility of operating in the saturated operating region.

一方、入力電圧Viが所定値以下、例えば、4゜7V以
下に低下すると、トランジスタ32のエミッタ電位、従
って、トランジスタ34のベース電位がトランジスタ3
4をオン状態にする値にまで低下する。これにより、ト
ランジスタ34がオン状態とされ、トランジスタ13の
コレクタからトランジスタ34のエミッタ−コレクタ通
路及び抵抗35を通じる電流11が流れて、トランジス
タ13のコレクタに得られる電圧、即ち、出力電圧■0
が低下せしめられて、トランジスタ13の工゛↓ミツタ
ーベース間電圧が、所定値、例えば、0.5■以上に維
持されるようになされる。このとき、出力電圧■0の低
下により、抵抗16と抵抗17との間の接続点に得られ
る電圧vO” も低下するので、前述した比較回路部2
0及びNPNトランジスタ28の作動により、トランジ
スタ15のエミッタ−コレクタ通路電流が増加せしめら
れ、それによってトランジスタ13のベース電流が補充
されて、トランジスタ13のエミッタ−コレクタ通路電
流が増加せしめられる。
On the other hand, when the input voltage Vi decreases below a predetermined value, for example, below 4°7V, the emitter potential of the transistor 32 and, therefore, the base potential of the transistor 34 decreases.
4 to the value that turns it on. As a result, the transistor 34 is turned on, and the current 11 flows from the collector of the transistor 13 through the emitter-collector path of the transistor 34 and the resistor 35, and the voltage obtained at the collector of the transistor 13, that is, the output voltage 0
is lowered, so that the power-to-base voltage of the transistor 13 is maintained at a predetermined value, for example, 0.5μ or more. At this time, due to the decrease in the output voltage 0, the voltage vO'' obtained at the connection point between the resistor 16 and the resistor 17 also decreases.
0 and NPN transistor 28 causes the emitter-collector path current of transistor 15 to increase, thereby supplementing the base current of transistor 13 and increasing the emitter-collector path current of transistor 13.

入力電圧Viが一段と低下すると、トランジスタ13の
コレクタからトランジスタ34のエミッタ−コレクタ通
路及び抵抗35を通じる電流11が増加し、それに伴っ
て抵抗35の両端間電圧が上昇して、トランジスタ36
のベース電位がトランジスタ36をオン状態にする値に
まで上昇する。
When the input voltage Vi further decreases, the current 11 flowing from the collector of the transistor 13 through the emitter-collector path of the transistor 34 and the resistor 35 increases, and the voltage across the resistor 35 increases accordingly, causing the voltage across the resistor 35 to increase.
The base potential of increases to a value that turns transistor 36 on.

トランジスタ36がオン状態になると、トランジスタ2
5のコレクタからトランジスタ22のコレクターエミッ
タ通路に流れていた電流の一部が、電流12としてトラ
ンジスタ36のコレクターエミッタ通路に分流すること
になり、そのため、トランジスタ25のエミッタ−コレ
クタ通路電流が増加せしめられる。トランジスタ25と
トランジスタ26の夫々のエミッタ−コレクタ通路電流
は、カレントミラー動作によって等しいものとされるの
で、トランジスタ25のコレクターエミッタ通路電流の
増加に応じてトランジスタ26のエミッタ−コレクタ通
路電流が増加することになり、そのため、トランジスタ
28のベース電流が増加する。それにより、トランジス
タ28のコレクターエミッタ通路電流が増加し、それに
伴ってトランジスタ15のベース電流が減少してトラン
ジスタ15のエミッタ−コレクタ通路電流が減少し、ト
ランジスタ13のベース電流が減少せしめられる。
When transistor 36 is turned on, transistor 2
A part of the current flowing from the collector of transistor 5 to the collector-emitter path of transistor 22 is shunted as current 12 to the collector-emitter path of transistor 36, so that the emitter-collector path current of transistor 25 increases. . Since the emitter-collector path currents of transistors 25 and 26 are made equal by current mirror operation, the emitter-collector path current of transistor 26 increases as the collector-emitter path current of transistor 25 increases. Therefore, the base current of transistor 28 increases. As a result, the collector-emitter path current of transistor 28 increases, the base current of transistor 15 decreases, the emitter-collector path current of transistor 15 decreases, and the base current of transistor 13 decreases.

この結果、トランジスタ13のエミッタ−コレクタ通路
電流の増加が抑圧されて、所定値以下に制限される。
As a result, an increase in the emitter-collector path current of the transistor 13 is suppressed and limited to a predetermined value or less.

このようにして、入力電圧Viが所定値以下、例えば、
4.7V以下に低下する場合において、電圧制御部を形
成するトランジスタ34の作動により、トランジスタ1
3のエミソクーコレクク間電圧が所定値、例えば、0.
5■以上に保たれ、従って、トランジスタ13が飽和動
作領域で動作する状態にはされないことになり、かつ、
電流制限部を形成するトランジスタ36の作動により、
トランジスタ13のエミッタ−コレクタ通路電流が制限
されて過大にならないようにされるのである。
In this way, if the input voltage Vi is below a predetermined value, for example,
When the voltage drops below 4.7V, the transistor 1
3, the voltage between the emitter and the collector is a predetermined value, for example, 0.
5■ or more, therefore, the transistor 13 is not allowed to operate in the saturation operation region, and
Due to the operation of the transistor 36 forming the current limiter,
The emitter-collector path current of transistor 13 is limited to prevent it from becoming excessive.

(発明の効果) 以上の説明から明らかな如く、本発明に係る安定過電圧
供給回路によれば、入力端子と出力端子との間に接続さ
れる制御トランジスタとしてラテラル・トランジスタを
用いた構成のもとに、入力端子に供給される入力電圧の
変動あるいは出力端子に接続される負荷の変動に対して
安定化された出力電圧を出力端子に得て負荷に供給する
ことができ、しかも、入力電圧が所定値以下に低下する
場合にも、制御トランジスタとして用いられたラテラル
・トランジスタが飽和動作領域で動作する状態とされる
ことを回避できるとともに、ラテラル・トランジスタの
エミッタ−コレクタ通路電流が過大になることを防止す
ることができる。従って、制御トランジスタとして用い
られるラテラル・トランジスタを含む集積回路素子が使
用されるに際して、集積回路素子の半導体サブストレー
トに、ラテラル・トランジスタに付随して形成されるこ
とになる寄生トランジスタの作用によって比較的大なる
電流が流れる状態を生じさせることがなく、集積回路素
子の信頼性が低下せしめられる事態や入力端子に接続さ
れる電圧源に大なる負担をかけることになる事態を回避
することができる。
(Effects of the Invention) As is clear from the above description, the stable overvoltage supply circuit according to the present invention has a configuration in which a lateral transistor is used as a control transistor connected between an input terminal and an output terminal. In addition, it is possible to obtain an output voltage at the output terminal and supply it to the load, which is stabilized against fluctuations in the input voltage supplied to the input terminal or fluctuations in the load connected to the output terminal. Even when the voltage decreases below a predetermined value, the lateral transistor used as a control transistor can be prevented from operating in the saturation operation region, and the emitter-collector path current of the lateral transistor can be prevented from becoming excessive. can be prevented. Therefore, when an integrated circuit device is used that includes a lateral transistor used as a control transistor, the semiconductor substrate of the integrated circuit device is relatively affected by the effects of parasitic transistors that will be formed in association with the lateral transistor. A state in which a large current flows does not occur, and it is possible to avoid a situation in which the reliability of the integrated circuit element is degraded or a situation in which a large burden is placed on the voltage source connected to the input terminal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る安定過電圧供給回路の一例を示す
回路接続図、第2図は従来のラテラル・PNP )ラン
ジスタが制御トランジスタとして用いられた直列形安定
過電圧供給回路を示す回路接続図である。 図中、11は入力端子、12は出力端子、13はラテラ
ル・PNP l−ランジスタ、19は定電圧源、20は
比較回路部、15及び34はPNPトランジスタ、28
及び36はNPN l−ランジスタである。 第1図
Fig. 1 is a circuit connection diagram showing an example of a stable overvoltage supply circuit according to the present invention, and Fig. 2 is a circuit connection diagram showing a series type stable overvoltage supply circuit in which a conventional lateral/PNP) transistor is used as a control transistor. be. In the figure, 11 is an input terminal, 12 is an output terminal, 13 is a lateral PNP l-transistor, 19 is a constant voltage source, 20 is a comparison circuit section, 15 and 34 are PNP transistors, 28
and 36 are NPN l-transistors. Figure 1

Claims (1)

【特許請求の範囲】 入力端子と出力端子との間にエミッタ−コレクタ通路が
接続されたラテラル・トランジスタと、上記出力端子に
得られる出力電圧もしくは該出力電圧に応じて得られる
電圧と基準電圧とを比較する比較部と、 該比較部の出力に応じて上記ラテラル・トランジスタの
エミッタ−ベース間電圧を制御して上記出力電圧を安定
化する安定化制御部と、 上記ラテラル・トランジスタのエミッタ−コレクタ間電
圧に応じて作動し、該エミッタ−コレクタ間電圧を所定
値以上に保つべく上記ラテラル・トランジスタの上記出
力端子に接続された端子に得られる電圧を制御する電圧
制御部と、 上記ラテラル・トランジスタのエミッタ−コレクタ通路
電流に応じて作動し、該エミッタ−コレクタ通路電流を
所定値以下に保つ制御を行う電流制御部と、 を備えて構成された安定過電圧供給回路。
[Claims] A lateral transistor with an emitter-collector path connected between an input terminal and an output terminal, an output voltage obtained at the output terminal or a voltage obtained according to the output voltage, and a reference voltage. a stabilization control section that stabilizes the output voltage by controlling the emitter-base voltage of the lateral transistor according to the output of the comparison section; and the emitter-collector of the lateral transistor. a voltage control section that operates according to the voltage between the emitter and the collector and controls the voltage obtained at the terminal connected to the output terminal of the lateral transistor in order to maintain the emitter-collector voltage above a predetermined value; A stable overvoltage supply circuit comprising: a current control section that operates in response to an emitter-collector path current and performs control to maintain the emitter-collector path current below a predetermined value.
JP11783985A 1985-05-31 1985-05-31 Stabilizing voltage supplying circuit Pending JPS61276007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11783985A JPS61276007A (en) 1985-05-31 1985-05-31 Stabilizing voltage supplying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11783985A JPS61276007A (en) 1985-05-31 1985-05-31 Stabilizing voltage supplying circuit

Publications (1)

Publication Number Publication Date
JPS61276007A true JPS61276007A (en) 1986-12-06

Family

ID=14721534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11783985A Pending JPS61276007A (en) 1985-05-31 1985-05-31 Stabilizing voltage supplying circuit

Country Status (1)

Country Link
JP (1) JPS61276007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272312A (en) * 1986-05-08 1987-11-26 ゼネラル・エレクトリック・カンパニイ Base current adjustor for transistor
JPS6439512U (en) * 1987-08-31 1989-03-09
JPH02502493A (en) * 1987-03-04 1990-08-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Voltage regulator prestage with low voltage losses, with downstream voltage regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272312A (en) * 1986-05-08 1987-11-26 ゼネラル・エレクトリック・カンパニイ Base current adjustor for transistor
JPH02502493A (en) * 1987-03-04 1990-08-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Voltage regulator prestage with low voltage losses, with downstream voltage regulator
JPS6439512U (en) * 1987-08-31 1989-03-09

Similar Documents

Publication Publication Date Title
US7629711B2 (en) Load independent voltage regulator
JPH0630030B2 (en) DC voltage regulator
US5493253A (en) IC having an output signal amplitude kept constant against temperature variation
JPH01161512A (en) Dual-input low dropout voltage regulator
JP2505846B2 (en) Voltage adjustment circuit
JPH05150848A (en) Power supply circuit
US4390829A (en) Shunt voltage regulator circuit
JP3045747B2 (en) Low dropout voltage regulator with low common current
JPH0522929B2 (en)
JPS61276007A (en) Stabilizing voltage supplying circuit
JPH06236890A (en) Saturation control of integrated bipolar transistor
JP2533201B2 (en) AM detection circuit
JP2001337729A (en) Series regulator
US4095127A (en) Transistor base drive regulator
EP0476440A2 (en) Transient protected isolator output stage
JP2697010B2 (en) Constant voltage device
JP3453039B2 (en) DC stabilized power supply
JPH1097328A (en) Stabilized power circuit and power unit using the same
JP2591805Y2 (en) Power supply voltage monitoring circuit
JP3938262B2 (en) Integrated circuit device
JPH0610413Y2 (en) Series control type regulator
JPS5937851Y2 (en) Stabilized power supply circuit
JP2849420B2 (en) Backflow prevention circuit of DC power supply for parallel operation
JPH0576044B2 (en)
JP2529239B2 (en) Voltage stabilizer