JP2003029855A - Constant voltage circuit device - Google Patents
Constant voltage circuit deviceInfo
- Publication number
- JP2003029855A JP2003029855A JP2001214163A JP2001214163A JP2003029855A JP 2003029855 A JP2003029855 A JP 2003029855A JP 2001214163 A JP2001214163 A JP 2001214163A JP 2001214163 A JP2001214163 A JP 2001214163A JP 2003029855 A JP2003029855 A JP 2003029855A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- circuit device
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、携帯電話等に用い
る定電圧回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit device used for mobile phones and the like.
【０００２】[0002]
【従来の技術】従来の定電圧回路装置の一例を図３に示
す。この回路装置は、電源端子１と出力端子６との間に
Ｐチャネル型ＭＯＳトランジスタ（以降Ｐｃｈ−ＭＯＳ
と略記する）５が接続され、このＰｃｈ−ＭＯＳ５の出
力インピーダンスを制御するオペレーションアンプ（以
降オペアンプと略記する）３が設けられている。このオ
ペアンプ３は非反転入力端子に基準電圧７が接続されて
おり、反転入力端子には出力端子６から接地端子１５に
対して接続された抵抗８，９により負帰還接続されてい
る。オペアンプ３とＰｃｈ−ＭＯＳ５はスイッチ端子４
によりオン／オフの制御がなされ、回路オン時は、接地
端子１５に対して出力端子６には（（基準電圧７÷抵抗
９）×（抵抗８＋抵抗９））なる電圧（＝第１の出力電
圧とする）が出力される。2. Description of the Related Art FIG. 3 shows an example of a conventional constant voltage circuit device. This circuit device includes a P-channel MOS transistor (hereinafter, Pch-MOS) between a power supply terminal 1 and an output terminal 6.
5 is connected, and an operation amplifier (hereinafter abbreviated as operational amplifier) 3 for controlling the output impedance of the Pch-MOS 5 is provided. A reference voltage 7 is connected to the non-inverting input terminal of the operational amplifier 3, and a negative feedback connection is made to the inverting input terminal by resistors 8 and 9 connected from the output terminal 6 to the ground terminal 15. The operational amplifier 3 and the Pch-MOS 5 are switch terminals 4
The ON / OFF control is performed by the circuit, and when the circuit is ON, a voltage (= reference voltage 7 / resistor 9) × (resistor 8 + resistor 9)) is applied to the output terminal 6 with respect to the ground terminal 15 (= first output Voltage) is output.
【０００３】この従来の定電圧回路装置において、スイ
ッチ端子４がＨレベル（電源端子１の電圧）である時、
Ｐｃｈ−ＭＯＳ２はオン状態、オペアンプ３もオン状態
であるので、定電圧回路装置はオン状態となる。この定
電圧回路装置のオン状態において、Ｐｃｈ−ＭＯＳ５に
漏れ電流が発生した場合、出力端子６は第１の出力電圧
を維持できず、電源端子１の電圧から第１の出力電圧ま
での間の電圧をとり得る。In this conventional constant voltage circuit device, when the switch terminal 4 is at H level (voltage of the power supply terminal 1),
Since the Pch-MOS 2 is on and the operational amplifier 3 is also on, the constant voltage circuit device is on. When a leakage current is generated in the Pch-MOS 5 in the ON state of the constant voltage circuit device, the output terminal 6 cannot maintain the first output voltage, and the voltage between the voltage of the power supply terminal 1 and the first output voltage is reduced. Can take voltage.
【０００４】また、スイッチ端子４がＬレベル（接地端
子１５の電圧）である時には、Ｐｃｈ−ＭＯＳ２はオフ
状態、オペアンプ３もオフ状態であるので、定電圧回路
装置はオフ状態となる。この定電圧回路装置のオフ状態
において、Ｐｃｈ−ＭＯＳ５に漏れ電流が発生した場
合、出力端子６は抵抗８，９のプルダウンによる接地端
子１５の電圧レベルを維持できず、電源端子１の電圧か
ら接地端子１５の電圧までの間の電圧をとり得る。When the switch terminal 4 is at L level (voltage of the ground terminal 15), the Pch-MOS 2 is off and the operational amplifier 3 is off, so that the constant voltage circuit device is off. When a leakage current is generated in the Pch-MOS 5 in the OFF state of the constant voltage circuit device, the output terminal 6 cannot maintain the voltage level of the ground terminal 15 due to pull-down of the resistors 8 and 9, and the voltage of the power supply terminal 1 is grounded. Voltages up to the voltage of terminal 15 can be taken.
【０００５】[0005]
【発明が解決しようとする課題】一般に、定電圧回路装
置は、他回路装置への電源または他集積回路装置への電
源となることが多い。図４に、ＭＯＳトランジスタの漏
れ電流とＭＯＳトランジスタのゲート長Ｌに関する参考
データを示す。ＭＯＳトランジスタのゲート長Ｌが１μ
ｍ以下になると漏れ電流が急激に多くなることが分か
る。図５にこのプロセスの基準となるゲート幅Ｗ，ゲー
ト長Ｌを備えたＭＯＳトランジスタの漏れ電流の大きさ
と温度依存性に関する参考データを示す。常温ではｐＡ
〜ｆＡオーダーの漏れ電流は周囲温度が約１５０℃にな
るとｎＡ〜μＡオーダーまで増加することが分かる。Generally, a constant voltage circuit device is often used as a power source for other circuit devices or a power source for other integrated circuit devices. FIG. 4 shows reference data regarding the leakage current of the MOS transistor and the gate length L of the MOS transistor. MOS transistor gate length L is 1μ
It can be seen that the leakage current sharply increases when m or less. FIG. 5 shows reference data regarding the magnitude and temperature dependence of the leakage current of a MOS transistor having a gate width W and a gate length L which are the basis of this process. PA at room temperature
It can be seen that the leakage current on the order of -fA increases up to the order of nA-μA when the ambient temperature reaches about 150 ° C.
【０００６】定電圧回路装置は、出力負荷電流を大きく
取るため、または出力ＭＯＳトランジスタのオン時の抵
抗値を下げるために、出力ＭＯＳトランジスタのゲート
幅Ｗを最小ＭＯＳトランジスタサイズに比べて非常に大
きいものとすることが多い。ゲート幅Ｗが１００００μ
ｍのＭＯＳトランジスタを使用すると最小ＭＯＳトラン
ジスタの約数百倍のゲート幅Ｗを持つので漏れ電流も約
数百倍（周囲温度１５０℃にて約数十μＡ〜数百μＡ）
となる。In the constant voltage circuit device, the gate width W of the output MOS transistor is much larger than the minimum MOS transistor size in order to take a large output load current or to reduce the resistance value of the output MOS transistor when it is turned on. Often things. Gate width W is 10000μ
When a MOS transistor of m is used, the gate width W is about several hundred times that of the smallest MOS transistor, so the leakage current is also about several hundred times (about several tens of μA to several hundreds of μA at an ambient temperature of 150 ° C)
Becomes
【０００７】携帯電話に用いられる定電圧回路装置で
は、携帯電話機の待ち受け時間や通話時間延長の目的で
回路全体の消費電流を数μＡで設計することが多く、バ
イアス電流も数ｎＡ〜数μＡに設定されることが多い。
このような低消費電流型の定電圧回路装置において、出
力ＭＯＳトランジスタに数十μＡ〜数百μＡオーダーの
漏れ電流が生じると、出力端子には設計値とは異なった
異常電圧が生じる。この異常電圧の発生は、他回路装置
や他集積回路装置に過電圧、または電源電圧として動作
できない異常電圧を与えて破壊や異常動作を引き起こす
可能性がある。また定電圧回路装置のオフ設定時におい
ても、出力ＭＯＳトランジスタに漏れ電流が発生する
と、出力端子にはオン状態と同等またはその他の異常電
圧が供給されることとなり、定電圧回路装置としての役
割を果たせない。In a constant voltage circuit device used in a mobile phone, the current consumption of the entire circuit is often designed to be several μA for the purpose of extending the standby time and the talk time of the mobile phone, and the bias current is also set to several nA to several μA. Often set.
In such a low current consumption type constant voltage circuit device, when a leakage current of the order of tens of μA to hundreds of μA occurs in the output MOS transistor, an abnormal voltage different from the designed value is generated in the output terminal. Occurrence of this abnormal voltage may give an overvoltage or an abnormal voltage that cannot operate as a power supply voltage to other circuit devices or other integrated circuit devices to cause destruction or abnormal operation. Further, even when the constant voltage circuit device is set to off, if a leakage current occurs in the output MOS transistor, an abnormal voltage equivalent to that in the on state or other abnormal voltage is supplied to the output terminal, which serves as a constant voltage circuit device. I can't do it.
【０００８】本発明は、上記従来の課題を解決するもの
であり、トランジスタに漏れ電流が発生した際にも安定
な出力電圧供給と安全なオフ状態を得ることができる定
電圧回路装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and provides a constant voltage circuit device capable of obtaining a stable output voltage supply and a safe OFF state even when a leakage current occurs in a transistor. The purpose is to
【０００９】[0009]
【課題を解決するための手段】この目的を達成するため
に、本発明は、電源端子と出力端子との間に接続された
トランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジスタ
の出力インピーダンスを制御する出力電圧制御回路と、
前記出力端子と接地端子との間に接続され出力電圧値を
設定する抵抗とを備えた定電圧回路装置において、前記
トランジスタに対し直列接続された出力電圧異常防止ト
ランジスタ（ＭＯＳ、ＢＩＰ）と、前記出力電圧異常防
止トランジスタの出力インピーダンスを制御する制御回
路とを設けたことを特徴とする。In order to achieve this object, the present invention provides a transistor (MOS, BIP) connected between a power supply terminal and an output terminal, and an output for controlling the output impedance of the transistor. A voltage control circuit,
In a constant voltage circuit device comprising a resistor connected between the output terminal and a ground terminal for setting an output voltage value, an output voltage abnormality prevention transistor (MOS, BIP) serially connected to the transistor, and A control circuit for controlling the output impedance of the output voltage abnormality prevention transistor is provided.
【００１０】これにより、電源端子と出力端子との間に
接続されたトランジスタの漏れ電流による出力電圧異常
を検出し、出力電圧異常を補償する。Thus, the output voltage abnormality due to the leakage current of the transistor connected between the power supply terminal and the output terminal is detected, and the output voltage abnormality is compensated.
【００１１】また、電源端子と出力端子との間に接続さ
れたトランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジ
スタの出力インピーダンスを制御する出力電圧制御回路
と、前記出力端子と接地端子との間に接続され出力電圧
値を設定する抵抗とを備えた定電圧回路装置において、
前記トランジスタに対し直列接続され、定電圧回路装置
のオフ時に動作する出力電圧異常防止トランジスタ（Ｍ
ＯＳ、ＢＩＰ）を設けたことを特徴とする。その出力電
圧異常防止トランジスタはダイオード接続されている。A transistor (MOS, BIP) connected between the power supply terminal and the output terminal, an output voltage control circuit for controlling the output impedance of the transistor, and a connection between the output terminal and the ground terminal. In a constant voltage circuit device having a resistor for setting an output voltage value,
An output voltage abnormality prevention transistor (M which is connected in series with the transistor and operates when the constant voltage circuit device is turned off)
OS, BIP) is provided. The output voltage abnormality prevention transistor is diode-connected.
【００１２】出力電圧異常防止トランジスタにより出力
端子と接地端子を短絡することで、前記電源端子と出力
端子との間に接続されたトランジスタの漏れ電流による
出力電圧異常を補償する。By shorting the output terminal and the ground terminal with the output voltage abnormality prevention transistor, the output voltage abnormality due to the leakage current of the transistor connected between the power supply terminal and the output terminal is compensated.
【００１３】[0013]
【発明の実施の形態】以下、発明の実施の形態につい
て、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１４】（実施の形態１）図１は、本発明の実施の
形態１におけるＭＯＳトランジスタの漏れ電流による出
力電圧異常を補償する定電圧回路装置を示したものであ
る。なお、図１において、図３に示す構成部分と同じ構
成部分には同じ符号を付し、その説明を省略する。(First Embodiment) FIG. 1 shows a constant voltage circuit device for compensating an output voltage abnormality due to a leakage current of a MOS transistor according to a first embodiment of the present invention. In FIG. 1, the same components as those shown in FIG. 3 are designated by the same reference numerals, and the description thereof will be omitted.
【００１５】図１において、電源端子１と出力端子６と
の間にＰｃｈ−ＭＯＳ５が接続されており、このＰｃｈ
−ＭＯＳ５の出力インピーダンスを制御するオペアンプ
３を備えている。そのオペアンプ３の非反転入力端子に
は基準電圧７が接続され、反転入力端子には出力端子６
と接地端子１５との間に接続された抵抗８，９，１０に
より負帰還接続されている。In FIG. 1, a Pch-MOS 5 is connected between the power supply terminal 1 and the output terminal 6, and this Pch-MOS 5 is connected.
An operational amplifier 3 for controlling the output impedance of the MOS 5 is provided. The reference voltage 7 is connected to the non-inverting input terminal of the operational amplifier 3, and the output terminal 6 is connected to the inverting input terminal.
Negative feedback connection is made by resistors 8, 9 and 10 connected between the ground terminal 15 and the ground terminal 15.
【００１６】その定電圧回路装置は、スイッチ端子４の
信号によりオン／オフの制御が行われ、回路オン時は、
接地端子１５の電圧に対して出力端子６には（（基準電
圧７÷（抵抗９＋抵抗１０））×（抵抗８＋抵抗９＋抵
抗１０））なる電圧（＝第２の出力電圧とする）が出力
される。The constant voltage circuit device is on / off controlled by a signal from the switch terminal 4, and when the circuit is on,
A voltage (= second output voltage) is output to the output terminal 6 with respect to the voltage of the ground terminal 15 ((reference voltage 7 / (resistor 9 + resistor 10)) × (resistor 8 + resistor 9 + resistor 10)). To be done.
【００１７】本発明の構成では、従来の定電圧回路装置
の出力Ｐｃｈ−ＭＯＳ５に対して直列接続された出力電
圧異常防止Ｎチャネル型ＭＯＳトランジスタ（以降Ｎｃ
ｈ−ＭＯＳと略記する）１２が設けられ、その出力イン
ピーダンスを制御する出力電圧検出オペアンプ１１を備
えている。前記出力電圧検出オペアンプ１１の非反転入
力端子には基準電圧７が接続され、反転入力端子には接
地端子１５に対して接続された抵抗９により負帰還接続
される出力電圧検出回路装置を備えている。また、Ｐｃ
ｈ−ＭＯＳ５に対して直列接続され、スイッチ端子４に
よりオン／オフ制御される出力電圧異常防止Ｎｃｈ−Ｍ
ＯＳ１４も備えている。In the configuration of the present invention, an output voltage abnormality preventing N-channel type MOS transistor (hereinafter Nc) connected in series with the output Pch-MOS 5 of the conventional constant voltage circuit device.
An abbreviated h-MOS) 12 is provided, and an output voltage detection operational amplifier 11 that controls the output impedance thereof is provided. A reference voltage 7 is connected to the non-inverting input terminal of the output voltage detecting operational amplifier 11, and an output voltage detecting circuit device is connected to the inverting input terminal by negative feedback connection with a resistor 9 connected to the ground terminal 15. There is. Also, Pc
Output voltage abnormality prevention Nch-M connected in series to the h-MOS 5 and controlled on / off by the switch terminal 4
It also has an OS 14.
【００１８】このように構成された本実施の形態１にお
いて、スイッチ端子４による回路装置オン時には、出力
Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、出力端子６
は第２の出力電圧を維持できずに電源端子１の電圧に近
づくように、すなわち出力電圧の上昇を引き起こす。出
力電圧が上昇し、抵抗９の出力端子６側の電圧が基準電
圧７と同等の電圧になると、出力電圧検出オペアンプ１
１が出力電圧上昇を検出し、出力電圧異常防止Ｎｃｈ−
ＭＯＳ１２をオンにして、出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。In the first embodiment thus constructed, when a leakage current occurs in the output Pch-MOS 5 when the circuit device is turned on by the switch terminal 4, the output terminal 6
Cannot maintain the second output voltage and approaches the voltage of the power supply terminal 1, that is, causes the output voltage to rise. When the output voltage rises and the voltage on the output terminal 6 side of the resistor 9 becomes equal to the reference voltage 7, the output voltage detection operational amplifier 1
1 detects output voltage rise and prevents output voltage abnormality Nch-
The MOS 12 is turned on to cancel the leakage current of the output Pch-MOS 5 and suppress the voltage rise of the output terminal 6.
【００１９】本発明の定電圧回路装置のオン時に、出力
Ｐｃｈ−ＭＯＳ５の漏れ電流により出力端子６の電圧が
上昇し、出力電圧検出回路装置が動作している時に、出
力端子６には接地端子１５に対して（（基準電圧７÷抵
抗９）×（抵抗８＋抵抗９＋抵抗１０））なる電圧（＝
第３の出力電圧とする）が出力される。第２の出力電圧
と第３の出力電圧との差電圧は抵抗１０により設定さ
れ、第３の出力電圧−第２の出力電圧＝（（（基準電圧
７÷（抵抗９＋抵抗１０））×抵抗１０）である。ある
温度において、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生
し、出力電圧の上昇が起きても、出力端子６は第３の出
力電圧以上に上昇しないように出力電圧検出回路装置が
制御する。When the constant voltage circuit device of the present invention is turned on, the voltage of the output terminal 6 rises due to the leakage current of the output Pch-MOS 5, and when the output voltage detection circuit device is operating, the output terminal 6 is connected to the ground terminal. A voltage (= (reference voltage 7 / resistance 9) × (resistance 8 + resistance 9 + resistance 10)) for 15 (=
The third output voltage) is output. The difference voltage between the second output voltage and the third output voltage is set by the resistor 10, and the third output voltage−the second output voltage = (((reference voltage 7 ÷ (resistor 9 + resistor 10)) × resistor Even if a leakage current occurs in the output Pch-MOS 5 and the output voltage rises at a certain temperature, the output voltage detection circuit device is configured so that the output terminal 6 does not rise above the third output voltage. Control.
【００２０】また、スイッチ端子４による回路装置オフ
時に、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、
出力端子６は抵抗８，９，１０による接地端子１５の電
圧を維持できずに電源端子１の電圧に近づくように、す
なわち出力電圧の上昇を引き起こす。この出力電圧の上
昇を防止するために、回路装置のオフ設定時には出力端
子６と接地端子１５を出力電圧異常防止Ｎｃｈ−ＭＯＳ
１４により短絡することで出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。If a leakage current is generated in the output Pch-MOS 5 when the circuit device by the switch terminal 4 is turned off,
The output terminal 6 cannot maintain the voltage of the ground terminal 15 due to the resistors 8, 9, 10 and approaches the voltage of the power supply terminal 1, that is, causes the output voltage to rise. In order to prevent the output voltage from rising, the output terminal 6 and the ground terminal 15 are connected to the output voltage abnormality prevention Nch-MOS when the circuit device is set to OFF.
The short circuit by 14 cancels the leakage current of the output Pch-MOS 5 and suppresses the voltage rise of the output terminal 6.
【００２１】図１の本実施の形態１の構成において、抵
抗１６，１７は定電圧回路装置と出力電圧検出回路装置
が同時に動作した際に、電源端子１から接地端子１５に
対して貫通電流が必要以上に流れないように制限するた
めの制限抵抗であり省略することもできる。In the configuration of the first embodiment of FIG. 1, the resistors 16 and 17 generate a through current from the power supply terminal 1 to the ground terminal 15 when the constant voltage circuit device and the output voltage detection circuit device operate simultaneously. It is a limiting resistor for limiting the flow so that it does not flow more than necessary, and can be omitted.
【００２２】（実施の形態２）図２は、本発明の実施の
形態２における定電圧回路装置を示したものである。電
源端子１と出力端子６との間に接続されたＰｃｈ−ＭＯ
Ｓ５の出力インピーダンスを制御するオペレーションア
ンプ３を備え、このオペレーションアンプ３の非反転入
力端子には基準電圧７が接続され、反転入力端子には出
力端子６と接地端子１５との間に接続される抵抗により
負帰還接続されている。さらに、出力Ｐｃｈ−ＭＯＳ５
に対して出力電圧異常防止Ｎｃｈ−ＭＯＳ１８が直列接
続され、これにより出力電圧の上昇を抑制する。出力電
圧異常防止Ｎｃｈ−ＭＯＳ１８はドレイン端子が出力端
子６に接続され、ゲート端子とソース端子，バルク端子
が接地端子１５に接続されている。(Second Embodiment) FIG. 2 shows a constant voltage circuit device according to a second embodiment of the present invention. Pch-MO connected between the power supply terminal 1 and the output terminal 6
The operational amplifier 3 for controlling the output impedance of S5 is provided, the reference voltage 7 is connected to the non-inverting input terminal of the operational amplifier 3, and the inverting input terminal is connected between the output terminal 6 and the ground terminal 15. Negative feedback connection by resistance. Furthermore, output Pch-MOS5
An output voltage abnormality prevention Nch-MOS 18 is connected in series with respect to the above, thereby suppressing an increase in the output voltage. The output voltage abnormality prevention Nch-MOS 18 has a drain terminal connected to the output terminal 6, a gate terminal and a source terminal, and a bulk terminal connected to the ground terminal 15.
【００２３】この出力電圧異常防止Ｎｃｈ−ＭＯＳ１８
は、通常の定電圧回路動作時には動作しない。出力電圧
異常防止Ｎｃｈ−ＭＯＳ１８のトランジスタサイズを、
定電圧回路装置の出力Ｐｃｈ−ＭＯＳ５のトランジスタ
と同等のトランジスタサイズに設定することで、あらゆ
る温度に対してそれぞれ同等の漏れ電流が生じ、発生し
た漏れ電流は電源端子１から接地端子１５に対して流れ
るため、出力端子６の電圧上昇を抑制することができ
る。This output voltage abnormality prevention Nch-MOS 18
Does not operate during normal operation of the constant voltage circuit. Output voltage abnormality prevention Nch-MOS18 transistor size,
By setting the transistor size to be the same as the transistor of the output Pch-MOS 5 of the constant voltage circuit device, the same leakage current occurs at all temperatures, and the generated leakage current flows from the power supply terminal 1 to the ground terminal 15. Since the current flows, the voltage increase at the output terminal 6 can be suppressed.
【００２４】なお、電源端子１と出力端子６との間に接
続される出力Ｐｃｈ−ＭＯＳ５をＮｃｈ−ＭＯＳまたは
ＮＰＮトランジスタ若しくはＰＮＰトランジスタ等のバ
イポーラトランジスタとしても、同様の効果が得られ
る。また接地端子１５と出力端子６との間に接続される
トランジスタも、Ｐｃｈ−ＭＯＳまたはＮｃｈ−ＭＯＳ
あるいはＮＰＮトランジスタまたはＰＮＰトランジスタ
としても同様の効果を得ることができる。Similar effects can be obtained even if the output Pch-MOS 5 connected between the power supply terminal 1 and the output terminal 6 is an Nch-MOS or a bipolar transistor such as an NPN transistor or a PNP transistor. The transistor connected between the ground terminal 15 and the output terminal 6 is also a Pch-MOS or Nch-MOS.
Alternatively, the same effect can be obtained by using an NPN transistor or a PNP transistor.
【００２５】本発明に係る定電圧回路装置の構成におい
て、出力電圧異常防止Ｎｃｈ−ＭＯＳ１２、１４をＰｃ
ｈ−ＭＯＳまたはＮＰＮトランジスタ，ＰＮＰトランジ
スタを用いて構成しても同様の効果を得ることができ
る。なお出力電圧異常防止トランジスタは定電圧回路装
置の出力トランジスタの漏れ電流と同等の漏れ電流が期
待できるもので構成することが必要である。In the configuration of the constant voltage circuit device according to the present invention, the output voltage abnormality prevention Nch-MOSs 12 and 14 are set to Pc.
The same effect can be obtained by using an h-MOS, NPN transistor, or PNP transistor. It should be noted that the output voltage abnormality prevention transistor is required to have a leakage current equivalent to the leakage current of the output transistor of the constant voltage circuit device.
【００２６】[0026]
【発明の効果】以上説明したように、本発明によれば、
定電圧回路装置において出力トランジスタに漏れ電流が
生じた際の出力電圧異常を防止することができる。As described above, according to the present invention,
In the constant voltage circuit device, it is possible to prevent output voltage abnormality when a leakage current occurs in the output transistor.
【図１】本発明の実施の形態１におけるＭＯＳトランジ
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図FIG. 1 is a circuit diagram of a constant voltage circuit device that suppresses an increase in output voltage due to a leakage current of a MOS transistor according to a first embodiment of the present invention.
【図２】本発明の実施の形態２におけるＭＯＳトランジ
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図FIG. 2 is a circuit diagram of a constant voltage circuit device that suppresses an increase in output voltage due to a leakage current of a MOS transistor according to a second embodiment of the present invention.
【図３】従来のＭＯＳトランジスタ出力による定電圧回
路装置の回路図FIG. 3 is a circuit diagram of a conventional constant voltage circuit device using MOS transistor output.
【図４】ＭＯＳトランジスタのゲート長と漏れ電流との
関係を示す図FIG. 4 is a diagram showing a relationship between a gate length of a MOS transistor and a leakage current.
【図５】ゲート幅Ｗ，ゲート長Ｌを有するＭＯＳトラン
ジスタの温度変化に対する漏れ電流の大きさを示す図FIG. 5 is a diagram showing the magnitude of leakage current with respect to temperature change of a MOS transistor having a gate width W and a gate length L.
１ 電源端子
２ Ｐチャネル型ＭＯＳトランジスタ（Ｐｃｈ−ＭＯ
Ｓ）
３ オペレーションアンプ
４ スイッチ端子
５ Ｐチャネル型ＭＯＳトランジスタ（Ｐｃｈ−ＭＯ
Ｓ）
６ 出力端子
７ 基準電圧
８ 抵抗
９ 抵抗
１０ 抵抗
１１ 出力電圧検出オペレーションアンプ
１２ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ）
１３ インバータ
１４ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ）
１５ 接地端子
１６ 制限抵抗
１７ 制限抵抗
１８ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ）1 Power supply terminal 2 P-channel type MOS transistor (Pch-MO
S) 3 Operation amplifier 4 Switch terminal 5 P channel type MOS transistor (Pch-MO
S) 6 output terminal 7 reference voltage 8 resistance 9 resistance 10 resistance 11 output voltage detection operational amplifier 12 N channel type MOS transistor (Nch-MO)
S) 13 Inverter 14 N-channel type MOS transistor (Nch-MO
S) 15 Ground terminal 16 Limiting resistor 17 Limiting resistor 18 N-channel MOS transistor (Nch-MO
S)
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H430 BB03 BB09 BB11 BB20 EE06 FF02 FF13 HH03 JJ07 LA02 LA12 LB06 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5H430 BB03 BB09 BB11 BB20 EE06 FF02 FF13 HH03 JJ07 LA02 LA12 LB06
Claims (3)
トランジスタと、前記トランジスタの出力インピーダン
スを制御する出力電圧制御回路と、前記出力端子と接地
端子との間に接続され出力電圧値を設定する抵抗とを備
えた定電圧回路装置において、前記トランジスタに対し
直列接続された出力電圧異常防止トランジスタと、前記
出力電圧異常防止トランジスタの出力インピーダンスを
制御する制御回路とを設けたことを特徴とする定電圧回
路装置。1. A transistor connected between a power supply terminal and an output terminal, an output voltage control circuit for controlling the output impedance of the transistor, and an output voltage value connected between the output terminal and a ground terminal. In a constant voltage circuit device having a resistance to be set, an output voltage abnormality prevention transistor serially connected to the transistor, and a control circuit for controlling the output impedance of the output voltage abnormality prevention transistor are provided. Constant voltage circuit device.
トランジスタと、前記トランジスタの出力インピーダン
スを制御する出力電圧制御回路と、前記出力端子と接地
端子との間に接続され出力電圧値を設定する抵抗とを備
えた定電圧回路装置において、前記トランジスタに対し
直列接続され、当該定電圧回路装置のオフ時に動作する
出力電圧異常防止トランジスタを設けたことを特徴とす
る定電圧回路装置。2. A transistor connected between a power supply terminal and an output terminal, an output voltage control circuit for controlling an output impedance of the transistor, and an output voltage value connected between the output terminal and a ground terminal. A constant voltage circuit device comprising a resistor to be set, wherein a constant voltage circuit device is provided which is connected in series to the transistor and which is provided with an output voltage abnormality prevention transistor which operates when the constant voltage circuit device is off.
ード接続されていることを特徴とする請求項２記載の定
電圧回路装置。3. The constant voltage circuit device according to claim 2, wherein the output voltage abnormality prevention transistor is diode-connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214163A JP2003029855A (en) | 2001-07-13 | 2001-07-13 | Constant voltage circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214163A JP2003029855A (en) | 2001-07-13 | 2001-07-13 | Constant voltage circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003029855A true JP2003029855A (en) | 2003-01-31 |
Family
ID=19049030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214163A Withdrawn JP2003029855A (en) | 2001-07-13 | 2001-07-13 | Constant voltage circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003029855A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293802A (en) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP2007115083A (en) * | 2005-10-21 | 2007-05-10 | Denso Corp | Power supply circuit |
| JP2007249644A (en) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | Series regulator circuit |
| JP2007317203A (en) * | 2006-05-26 | 2007-12-06 | Samsung Electro-Mechanics Co Ltd | Applied voltage conversion apparatus |
| JP2010211788A (en) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | Voltage regulator |
| CN102681579A (en) * | 2011-03-10 | 2012-09-19 | 株式会社东芝 | Voltage regulator |
| KR101223422B1 (en) | 2003-04-14 | 2013-01-17 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | Method of forming a low quiescent current voltage regulator and structure therefor |
| KR20150043973A (en) * | 2013-10-15 | 2015-04-23 | 세이코 인스트루 가부시키가이샤 | Voltage regulator |
| CN111435152A (en) * | 2019-01-14 | 2020-07-21 | 南京苏梦电子科技有限公司 | Battery voltage detection circuit and battery voltage detection module of battery pack |
-
2001
- 2001-07-13 JP JP2001214163A patent/JP2003029855A/en not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101223422B1 (en) | 2003-04-14 | 2013-01-17 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | Method of forming a low quiescent current voltage regulator and structure therefor |
| JP2006293802A (en) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP4711287B2 (en) * | 2005-04-13 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit device |
| JP2007115083A (en) * | 2005-10-21 | 2007-05-10 | Denso Corp | Power supply circuit |
| JP4626480B2 (en) * | 2005-10-21 | 2011-02-09 | 株式会社デンソー | Power circuit |
| JP2007249644A (en) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | Series regulator circuit |
| JP2007317203A (en) * | 2006-05-26 | 2007-12-06 | Samsung Electro-Mechanics Co Ltd | Applied voltage conversion apparatus |
| JP4562750B2 (en) * | 2006-05-26 | 2010-10-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Supply voltage converter |
| US7939883B2 (en) | 2006-05-26 | 2011-05-10 | Samsung Electro-Mechanics Co., Ltd. | Voltage regulating apparatus having a reduced current consumption and settling time |
| JP2010211788A (en) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | Voltage regulator |
| KR101401131B1 (en) | 2009-02-10 | 2014-05-29 | 세이코 인스트루 가부시키가이샤 | Voltage regulator |
| JP2012190216A (en) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | Constant-voltage power supply circuit |
| CN102681579A (en) * | 2011-03-10 | 2012-09-19 | 株式会社东芝 | Voltage regulator |
| US8754628B2 (en) | 2011-03-10 | 2014-06-17 | Kabushiki Kaisha Toshiba | Voltage regulator for high speed switching of voltages |
| KR20150043973A (en) * | 2013-10-15 | 2015-04-23 | 세이코 인스트루 가부시키가이샤 | Voltage regulator |
| KR102229236B1 (en) * | 2013-10-15 | 2021-03-17 | 에이블릭 가부시키가이샤 | Voltage regulator |
| CN111435152A (en) * | 2019-01-14 | 2020-07-21 | 南京苏梦电子科技有限公司 | Battery voltage detection circuit and battery voltage detection module of battery pack |
| CN111435152B (en) * | 2019-01-14 | 2022-06-21 | 无锡有容微电子有限公司 | Battery voltage detection circuit and battery voltage detection module of battery pack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8253404B2 (en) | Constant voltage circuit | |
| US5814995A (en) | Voltage detector for battery operated device | |
| US6856190B2 (en) | Leak current compensating device and leak current compensating method | |
| US10061334B2 (en) | Voltage regulator | |
| JP5279544B2 (en) | Voltage regulator | |
| JP2009157922A (en) | Bandgap reference voltage generating circuit | |
| US20140084994A1 (en) | Current Limiting Circuitry and Method for Pass Elements and Output Stages | |
| US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
| JP3526267B2 (en) | Stabilized power supply circuit | |
| CN108664067B (en) | Low leakage low dropout voltage regulator with high bandwidth and power supply rejection | |
| JP2003029855A (en) | Constant voltage circuit device | |
| JPH07182055A (en) | Regulated power supply circuit | |
| JP3822781B2 (en) | Stabilized power circuit | |
| JP4920305B2 (en) | Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit | |
| JP2001306163A (en) | Regulator circuit with protective function by analog mos against excess current | |
| US10613562B2 (en) | Voltage regulator including fault detection circuit | |
| US5619160A (en) | Control circuit for setting a bias source at partial stand-by | |
| JP2016139247A (en) | Constant current driving circuit | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| JPH1124764A (en) | Direct-current stabilizing power unit | |
| JP2003150255A (en) | Power circuit | |
| CN112242823B (en) | Differential input circuit, control method thereof and differential amplifier | |
| JP4286763B2 (en) | Overcurrent protection circuit and voltage generation circuit | |
| JP2001267899A (en) | Load driving circuit | |
| JP2021096554A (en) | Constant current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070731 |