JP3933602B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3933602B2 JP3933602B2 JP2003119214A JP2003119214A JP3933602B2 JP 3933602 B2 JP3933602 B2 JP 3933602B2 JP 2003119214 A JP2003119214 A JP 2003119214A JP 2003119214 A JP2003119214 A JP 2003119214A JP 3933602 B2 JP3933602 B2 JP 3933602B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plate
- standing
- regions
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体層の起立構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
起立構造を有するマイクロ光学ベンチが、シリコンを用いたＭＥＭＳ（マイクロエレクトロ・メカニカル・システム）技術により実現されている。このＭＥＭＳ技術を用いて、例えば、レーザ走査ディスプレイのための共振マイクロスキャナ、可動マイクロ反射器、半導体レーザの外部共振器のための走査マイクロミラー等を作製することが報告されている。
【０００３】
この従来のＭＥＭＳ技術では、積層された半導体層の一部をエッチングにより剥離させた後、剥離した部分をスライドさせて起立させるとともにヒンジで接合することにより、起立構造を形成している。この起立構造を用いて基板上に所定の角度で起立したミラーが構成される。このようなミラーは、くし型ドライバ（ｃｏｍｂ ｄｒｉｖｅｒ）またはスライディング機構により操作される。
【０００４】
このような従来のＭＥＭＳ技術を用いて、３枚の平面鏡を互いに直角に配置したレトロリフレクタを作製することも提案されている。レトロリフレクタは、任意の方向から入射する光を入射方向と平行な方向に反射することができる。
【０００５】
しかしながら、従来のＭＥＭＳ技術を用いて半導体により起立構造を作製する場合、剥離した半導体層をスライドさせる際に磨耗が生じる。また、半導体層を所定の位置まで正確にスライドさせることは困難である。そのため、起立構造を構成する各部材の角度および位置を正確に制御することが困難であるとともに、作業性が悪い。したがって、従来のＭＥＭＳ技術を用いてスキャナ、レトロリフレクタ等の種々の構造を作製することは困難である。
【０００６】
一方、本発明者らは、格子定数の異なる複数の半導体層の積層構造を用いて起立構造を有する半導体装置を製造する方法を提案している（特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−２６００９２号公報
【０００８】
【発明が解決しようとする課題】
上記の半導体装置およびその製造方法によれば、起立構造を構成する各部材の角度および位置を正確に制御することができる。
【０００９】
そこで、この方法を用いて光学スキャナ、レトロリフレクタ等の種々の装置に応用可能な半導体装置を容易に作製することが望まれる。特に、１対のプレートが互いに対向する構造を容易に作製することが望まれる。
【００１０】
本発明の目的は、１対のプレートが互いに対向する構造を有し、容易かつ正確に作製することができるとともに小型化が可能な半導体装置およびその製造方法を提供することである。
【００１１】
【課題を解決するための手段および発明の効果】
第１の発明に係る半導体装置は、半導体基板と、半導体基板上に形成された第１および第２の起立構造とを備え、第１および第２の起立構造の各々は、半導体基板上に第１のヒンジを介して起立しかつ半導体基板に対して実質的に垂直な一辺を有する第１のプレートと、第１のプレートの一辺に第２のヒンジを介して連結され、半導体基板上に起立する第２のプレートとを含み、第１の起立構造の第２のプレートと第２の起立構造の第２のプレートとが対向するように第１および第２の起立構造が配置され、第１および第２のヒンジの各々は、異なる格子定数を有する複数の半導体層を含む歪層により形成され、第１および第２の起立構造における第２のプレートの対向する面に第１および第２の対向電極がそれぞれ設けられ、第１および第２のプレートの各々は反射膜を含むものである。
【００１２】
本発明に係る半導体装置においては、第１の起立構造における第２のプレートと第２の起立構造における第２のプレートとが互いに対向するように基板上に第１および第２の起立構造が配置されている。したがって、一対のプレートが互いに対向する構造を有する半導体装置を容易に実現することが可能になるとともに、半導体装置の小型化が可能になる。
【００１３】
また、第１および第２のヒンジの各々は、異なる格子定数を有する複数の半導体層を含む歪層により形成される。
【００１４】
この場合、複数の半導体層の格子定数の差に起因する歪を緩和するように第１および第２のヒンジが折曲されることにより第１および第２のプレートが基板に対して起立し、第２のプレートが第１のプレートに対して折曲される。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく、第１の起立構造における第２のプレートと第２の起立構造における第２のプレートとが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００１５】
さらに、第１および第２の起立構造における第２のプレートの対向する面に第１および第２の対向電極がそれぞれ設けられる。
【００１６】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００１７】
第１および第２の起立構造における第２のプレートの一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレートと他方の第２のプレートとの間の距離を変化させ、第１のプレートに対する一方の第２のプレートのなす角度を変化させることができる。
【００１８】
第１および第２の起立構造における第２のプレートの両方が固定されていない場合には、静電力により一方の第２のプレートと他方の第２のプレートとを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させ、第２の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させることができる。
【００１９】
また、第１および第２のプレートの各々は反射膜を含む。それにより、２組の反射装置が構成される。
【００２０】
第１および第２のプレートの各々は、歪層と、歪層に作用する歪を補償する歪補償層とを含んでもよい。
【００２１】
この場合、第１および第２の起立構造の各々において第１および第２のプレートが平坦性を保つことができる。
【００２２】
第１の対向電極に電気的に接続された第１の配線層が、第１の起立構造における第１および第２のプレートおよび第１および第２のヒンジの表面に設けられ、第２の対向電極に電気的に接続された第２の配線層が、第２の起立構造における第１および第２のプレートおよび第１および第２のヒンジの表面に設けられてもよい。
【００２３】
この場合、第１および第２の配線層を通して第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力を作用させることができる。それにより、第１の起立構造における第１のプレートと第２の起立構造における第２のプレートとを平行に保ちつつそれらの間の距離を変化させることができる。その結果、第１の起立構造における第１のプレートに対する第２のプレートのなす角度および第２の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させることができる。
【００２４】
第１の配線層は、第１の対向電極よりも小さな厚みを有し、第２の配線層は第２の対向電極よりも小さな厚みを有してもよい。
【００２５】
この場合、第１および第２の起立構造の各々において第１のプレートに対して第２のプレートが第２のヒンジで折曲することが可能になるとともに第１および第２の配線層が第１および第２のヒンジで切れることが防止される。
【００２６】
第２の発明に係る半導体層は、基板と、基板上に設けられた積層構造とを備え、積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、積層構造により第１および第２の起立構造が形成され、第１および第２の起立構造の各々は、互いに隣接する第１および第２のプレート領域を含み、第１のプレート領域の一辺に沿って第１の折曲部が形成され、第１のプレート領域と第２のプレート領域との境界に第１の折曲部に実質的に垂直な第２の折曲部が形成され、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成されるとともに、第１および第２のプレート領域における第１の層の部分が選択的に除去され、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域の一面とが互いに対向するように、第１および第２の起立構造の各々における第１および第２のプレート領域が基板に対して起立し、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造における第２のプレート領域の一面に第２の対向電極が設けられ、第３の層は反射膜を含むものである。
【００２７】
本発明に係る半導体装置においては、積層構造により形成される第１および第２の起立構造の各々において、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成され、第１および第２のプレート領域における第１の層の部分が選択的に除去される。それにより、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域との一面とが互いに対向するように、第１および第２の起立構造の各々における第１および第２のプレート領域が基板に対して起立する。
【００２８】
このように、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が自動的に第１および第２の折曲部で折曲されることにより第２および第３の層からなる第１および第２のプレート領域が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域の一面とが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００２９】
また、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造の第２のプレート領域の一面に対向電極が設けられる。
【００３０】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００３１】
第１および第２の起立構造における第２のプレート領域の一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域との間の距離を変化させ、第１のプレート領域に対する一方の第２のプレート領域のなす角度を変化させることができる。
【００３２】
第１および第２の起立構造における第２のプレート領域の両方が固定されていない場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させ、第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００３３】
さらに、第３の層は反射膜を含む。この場合、基板上に反射膜が形成されるとともに、第１および第２の起立構造の各々において第１および第２のプレート領域がそれぞれ反射膜を含む。それにより、それぞれ３枚の反射膜を含む２組の反射装置が構成される。
【００３４】
積層構造上に第１および第２のパッド電極が設けられ、第１の起立構造における第１および第２のプレート領域および第１および第２の折曲部の表面に第１の対向電極と第１のパッド電極とを電気的に接続する第１の配線層が設けられ、第２の起立構造における第１および第２のプレート領域および第１および第２の折曲部の表面に第２の対向電極と第２のパッド電極とを電気的に接続する第２の配線層が設けられてもよい。
【００３５】
この場合、積層構造上の第１のパッド電極と第２のパッド電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力を作用させることができる。それにより、第１の起立構造における第２のプレート領域と第２の起立構造における第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。その結果、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度および第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００３６】
第１の配線層は、第１の対向電極および第１のパッド電極よりも小さな厚みを有し、第２の配線層は、第２の対向電極および第２のパッド電極よりも小さな厚みを有してもよい。
【００３７】
この場合、第１および第２の起立構造の各々において第１のプレート領域に対して第２のプレート領域が第２の折曲部で折曲することが可能になるとともに第１および第２の配線層が第１および第２の折曲部で切れることが防止される。
【００３８】
第３の層は、第１および第２の起立構造の各々における第１および第２の折曲部を除いて第２の層に作用する歪を補償する歪補償層を含んでもよい。
【００３９】
この場合、第１および第２の起立構造の各々において第１および第２のプレート領域が平坦性を保つことができる。
【００４０】
第１および第２の折曲部において第３の層が除去されてもよい。この場合、第１および第２の起立構造の各々において第２のプレート領域が第１のプレート領域に対して第１および第２の折曲部で容易に折曲することができる。
【００４１】
第３の発明に係る半導体装置の製造方法は、基板上に第１の層を形成するステップと、第１の層上に異なる格子状子を有する複数の半導体層を含む第２の層を形成するステップと、第２の層上に、反射膜を含む第３の層を形成するステップと、第３の層上に第１および第２の起立構造領域を規定し、第１および第２の起立構造形成領域の各々に、互いに隣接する第１および第２のプレート領域を規定するステップと、第１および第２の起立構造領域の各々における第１のプレート領域の一辺に沿って第１の折曲部を形成し、第１のプレート領域と第２のプレート領域との境界に第１の折曲部に実質的に垂直な第２の折曲部を形成するステップと、第１および第２の起立構造領域における第２のプレート領域の第３の層上にそれぞれ第１および第２の対向電極を形成するステップと、第１および第２の起立構造領域の各々において第１および第２の折曲部を除く第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝を形成するステップと、第１および第２のプレート領域における第１の層の部分を選択的に除去することにより、第２の層に作用する歪により第２の層を第１の折曲部および第２の折曲部で谷状に折曲し、第１の起立構造領域における第２のプレート領域の第１の対向電極と第２の起立構造領域における第２のプレート領域の第２の対向電極とが互いに対向するように、第１および第２の起立構造領域の各々における第１および第２のプレート領域を基板に対して起立させるステップとを備えたものである。
【００４２】
本発明に係る半導体装置の製造方法によれば、第１および第２の起立構造領域における第２のプレート領域の第３の層上にそれぞれ第１および第２の対向電極が形成され、第１および第２の起立構造領域の各々において、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成され、第１および第２のプレート領域における第１の層の部分が選択的に除去される。それにより、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造領域における第２のプレート領域の第１の対向電極と第２の起立構造領域における第２のプレート領域の第２の対向電極とが互いに対向するように、第１および第２の起立構造領域の各々における第１および第２のプレート領域が基板に対して起立する。
【００４３】
このように、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が自動的に第１および第２の折曲部で折曲されることにより第２および第３の層からなる第１および第２のプレート領域が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく第１の起立構造領域における第２のプレート領域の一面と第２の起立構造領域における第２のプレート領域の一面とが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００４４】
また、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造の第２のプレート領域の一面に対向電極が設けられる。
【００４５】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００４６】
第１および第２の起立構造における第２のプレート領域の一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域との間の距離を変化させ、第１のプレート領域に対する一方の第２のプレート領域のなす角度を変化させることができる。
【００４７】
第１および第２の起立構造における第２のプレート領域の両方が固定されていない場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させ、第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００４８】
さらに、第３の層は反射膜を含む。この場合、基板上に反射膜が形成されるとともに、第１および第２の起立構造の各々において第１および第２のプレート領域がそれぞれ反射膜を含む。それにより、それぞれ３枚の反射膜を含む２組の反射装置が構成される。
【００４９】
【発明の実施の形態】
図１は本発明の一実施の形態における半導体装置の模式的斜視図である。図１の半導体装置は、半導体の起立構造を用いて作製される２組の光学立方体（Ｏｐｔｉｃａｌ Ｃｏｒｎｅｒ Ｃｕｂｅ）構造を有する。
【００５０】
図１において、基板１の表面には反射板１００を含む後述する積層構造が形成されている。また、基板１上には、半導体層の積層構造（多層構造）からなる２組の起立構造Ｓ１，Ｓ２が設けられている。起立構造Ｓ１は、反射板１０１，１０２およびヒンジ１１０，１１１により構成される。起立構造Ｓ２は、反射板２０１，２０２およびヒンジ２１０，２１１により構成される。
【００５１】
起立構造Ｓ１の反射板１０１は、ヒンジ１１０を介して基板１に対して垂直に起立している。反射板１０２は、ヒンジ１１１により反射板１０１に連結され、基板１に対して垂直に起立している。起立構造Ｓ２の反射板２０１は、ヒンジ２１０により基板１に対して垂直に起立している。反射板２０２は、ヒンジ２１１により反射板２０１に連結され、基板１に対して垂直に起立している。反射板１０２と反射板２０２とは互いに対向している。
【００５２】
基板１上の反射板１００上には金属膜からなる電極パッド１２０が形成されている。反射板２０２に対向する反射板１０２の一面には、金属膜からなる静電板１２２が形成されている。電極パッド１２０と静電板１２２とを電気的に接続するように、反射板１００、ヒンジ１１０、反射板１０１、ヒンジ１１１および反射板１０２の表面に金属膜からなる配線層１２１が形成されている。
【００５３】
基板１上の反射板１００上に金属膜からなる電極パッド２２０が形成されている。反射板１０２に対向する反射板２０２の一面には、金属膜からなる静電板２２２が形成されている。電極パッド２２０と静電板２２２とを電気的に接続するように、反射板１００、ヒンジ２１０、反射板２０１、ヒンジ２１１および反射板２０２の表面に金属膜からなる配線層２２１（後述する図４および図６参照）が形成されている。
【００５４】
ヒンジ１１１の湾曲により反射板１０２が反射板１０１に対してなす角度は可変となっている。同様に、ヒンジ２１１の湾曲により反射板２０２が反射板２０１に対してなす角度が可変となっている。
【００５５】
電極パッド１２０，２２０間に電圧が印加されることにより反射板１０２の静電板１２２と反射板２０２の静電板２２２との間に静電力が働く。電極パッド１２０，２２０間に印加する電圧を変化させることにより、静電板１２２と静電板２２２との間に働く静電力が変化する。それにより、静電板１２２と静電板２２２とが平行状態を維持したまま静電板１２２と静電板２２２との間の距離が変化する。その結果、反射板１０２と反射板２０２とが平行状態を維持しつつ反射板１０２が反射板１０１に対してなす角度および反射板２０２が反射板２０１に対してなす角度が変化する。
【００５６】
図２〜図８は図１の半導体装置の製造方法を示す工程図であり、図２、図４および図６は模式的平面図、図３、図５、図７および図８は模式的断面図である。
【００５７】
まず、図３に示すように、ＧａＡｓからなる基板１上に、バッファ層２、犠牲層（ｓａｃｒｉｆｉｃｉａｌ層）３、歪層（ｓｔｒａｉｎ層）４０、エッチング停止層６、構成要素層（ｃｏｍｐｏｎｅｎｔ層）７、歪補償層（ｓｔｒａｉｎ ｃｏｍｐｅｎｓａｔｉｏｎ層）８およびキャップ層９を順にエピタキシャル成長させる。
【００５８】
これらの層２〜９は、ＭＢＥ法（分子線エピタキシャル成長法）、ＭＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法（化学的気相成長法）等のエピタキシャル成長技術を用いて形成される。
【００５９】
バッファ層２は、例えば、厚さ５００ｎｍのアンドープのＧａＡｓからなる。犠牲層３は、例えば、厚さ０．４ｎｍの複数のＡｌＡｓ膜および厚さ０．４ｎｍの複数のＧａＡｓ膜の積層構造を有する。ここでは、ＡｌＡｓ膜と１００層のＧａＡｓ膜とが交互に１００層ずつ積層され、犠牲層３の厚さは８０ｎｍとなる。
【００６０】
歪層４０は、後述するように、厚さ１０ｎｍのＩｎＸＧａ１−ＸＡｓ層４および厚さ８０ｎｍのＧａＡｓ層５の積層構造を有する。ＩｎＸＧａ１−ＸＡｓ層４の格子定数は、ＧａＡｓ層５の格子定数よりも大きい。そのため、格子定数の差による歪が発生する。ここで、ＩｎＸＧａ１−ＸＡｓ層４のＩｎ組成比Ｘは例えば０．２である。
【００６１】
エッチング停止層６は、例えば、厚さ１５０ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓからなる。構成要素層７は、例えば、厚さ４５０ｎｍの後述する分布反射膜（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｉｏｎ：以下、ＤＢＲ膜と呼ぶ）からなる。
【００６２】
歪補償層８は、例えば、厚さ１０ｎｍのＩｎＧａＡｓからなり、後の工程で剥離された構成要素層７の変形を防止するために設けられる。キャップ層９は、例えは、厚さ１０ｎｍのＧａＡｓからなり、製造工程時におけるＩｎＧａＡｓ中のＩｎの蒸発を防止するために設けられる。
【００６３】
次に、図２および図３に示すように、フォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７およびエッチング停止層６を除去し、図１のヒンジ１１０，１１１．２１０，２１１を規定する溝１１，１２，２１，２２を形成する。エッチングとしては、ウェットエッチング法またはＲＩＥ法（反応性イオンエッチング法）を用いることができる。溝１１，１２は互いに垂直に設けられ、Ｌ字状をなす。同様に、折曲溝２１，２２は互いに垂直に設けられ、Ｌ字状をなす。
【００６４】
次に、図４および図５に示すように、キャップ層９上に、金属膜からなる配線層１２１，２２１を形成し、キャップ層９上に金属膜からなる電極パッド１２０，２２０および静電板１２２，２２２を形成する。配線層１２１，２２１は、図１のヒンジ１１０，１１１，２１０，２１１と交差するため、電極パッド１２０，２２０および静電板１２２，２２２に比べて小さな厚みを有する。
【００６５】
本実施の形態の半導体装置では、静電板１２２，２２２には静電力を発生させるために、電極パッド１２０，２２０間に電圧が印加されるが、配線層１２１，２２１に電流は流れない。そのため、配線層１２１，２２１の厚さを薄くすることにより、ヒンジ１１０，１１１，２１０，２１１の湾曲を可能になるとともにヒンジ１１０，１１１，２１０，２１１の湾曲による配線層１２１，２２１の切れを防止することができる。電極パッド１２０，２２０は、ワイヤボンディングを確実にするために、ある程度大きな厚みを有することが好ましい。
【００６６】
例えば、配線層１２１，２２１は、厚さ４ｎｍのＴｉ（チタン）および厚さ４０ｎｍのＡｕ（金）の積層構造からなる。電極パッド１２０，２２０および静電板１２２，２２２は、厚さ４ｎｍのＴｉおよび厚さ２００ｎｍのＡｕの積層構造からなる。そのため、薄い配線層１２１，２２１の堆積工程は、厚い電極パッド１２０，２２０および静電板１２２，２２２の堆積工程とは別に行われる。
【００６７】
次に、図６および図７に示すように、フォトリソグラフィおよびエッチングにより所定領域（図１の反射板１０１，１０２，２０１，２０２を形成すべき領域）を取り囲むようにキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３を除去し、分離溝１３，２３を形成する。それにより、分離溝１３，２３で取り囲まれたキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３の領域が周囲の領域から分離される。この場合にも、エッチングとしてウェットエッチング法またはＲＩＥ法を用いる。
【００６８】
その後、素子分離（図示せず）および電極パッド１２０，２２０へのワイヤボンディングを行う。
【００６９】
次に、図８に示すように、歪層４０下の犠牲層３をフッ酸等を用いたウェットエッチング法により選択的にエッチングする。その結果、歪層４０を構成するＩｎＧａＡｓ層４とＧａＡｓ層５との格子定数の差に起因する歪を緩和するように歪層４０が折曲溝１１，１２，２１，２２（図６参照）で湾曲する。それにより、図１に示したヒンジ１１０，１１１，２１０，２１１が形成される。この場合、ＩｎＧａＡｓ層４の厚さ、ＧａＡｓ層５の厚さおよびＩｎＧａＡｓ層４におけるＩｎ組成比を最適に選択することにより、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が基板１に対して垂直に起立し、主として構成要素層７により図１の反射板１０１，１０２，２０１，２０２が形成される。なお、基板１上の他の領域には、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が存在し、主として構成要素層７により図１の反射板１００が形成される。
【００７０】
なお、ＩｎＸ Ｇａ１−ＸＡｓ層４におけるＩｎ組成比を変化させることにより、ＩｎＧａＡｓとＧａＡｓとの格子定数の差を約７％まで変化させることができる。
【００７１】
ＩｎＸ Ｇａ１−ＸＡｓ層４の厚さｔ１、ＧａＡｓ層５の厚さｔ２、ＩｎＸ Ｇａ１−ＸＡｓ層４におけるＩｎ組成比Ｘおよび歪層４０の曲率半径Ｒとの間には、次の関係がある。
【００７２】
Ｒ＝（ａ／Δａ）・（ｄ／２）
ここで、ａはＧａＡｓの格子定数であり、５．６５３３Åである。また、ΔａはＩｎＸ Ｇａ１−ＸＡｓの格子定数とＧａＡｓの格子定数との差である。Ｉｎ０．２ Ｇａ０．８Ａｓの格子定数は５．７３４３Åである。また、ｄはＩｎＸ Ｇａ１−ＸＡｓ層４の厚さｔ１およびＧａＡｓ層５の厚さｔ２の合計である。ｔ１＝ｔ２＝１０［ｎｍ］の場合、ｄ＝２０［ｎｍ］となる。本例では、Ｒ＝０．６９８［μｍ］となる。
【００７３】
図９は図１〜図８の半導体装置における構成要素層７を構成するＤＢＲ膜の詳細な構成を示す模式的断面図である。
【００７４】
図９に示すように、構成要素層７を構成するＤＢＲ膜は、複数のＡｌＧａＡｓ層７ａと複数のＧａＡｓ層７ｂとが交互に積層されてなる積層構造を有する。ＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂの周期は４〜２０である。
【００７５】
このＤＢＲ膜のＡｌＧａＡｓ層７ａの厚さｄ１ およびＧａＡｓ層７ｂの厚さｄ２ は、次式のように設定する。
【００７６】
ｄ１ ＝λ／（４ｎ１ ） …（１）
ｄ２ ＝λ／（４ｎ２ ） …（２）
ここで、λは光の波長であり、ｎ１ およびｎ２ はそれぞれＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂの屈折率である。
【００７７】
一般に、電磁波が屈折率の高い物質から低い物質へ入射する場合にはその位相は変化せず、屈折率の低い物質から高い物質へ入射する場合にはその位相はπだけ変化する。ＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂが上式（１），（２）を満足する場合、各層における反射波の位相が揃うため、高反射率が得られる。
【００７８】
本実施の形態の半導体装置においては、ＤＢＲ膜からなる構成要素層７により垂直な反射板１００，１０１，１０２，２０１，２０２が構成される。
【００７９】
なお、ＡｌＡｓを酸化することにより得られる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積層することによりＤＢＲ膜を構成してもよい。
【００８０】
次に、図１の半導体装置の動作の例を説明する。
まず、図１の半導体装置の動作の第１の例を説明する。第１の例では、反射板１００，１０２，２０１が互いに垂直になるように反射板１０２が固定され、反射板１００，１０１，２０２が互いに垂直になるように反射２０２が固定されている。
【００８１】
反射板１００，１０２，２０１のいずれかに任意の方向から入射した光は、入射方向と平行な方向に反射される。すなわち、反射板１００，１０２，２０１に面する第１の光源から出射された光は、その第１の光源に戻される。同様に、反射板１００，１０１，２０２のいずれかに任意の方向から入射した光は、入射方向と平行な方向に反射される。すなわち、反射板１００，１０１，２０２に面する第２の光源から出射された光は、その第２の光源に戻される。
【００８２】
このように、基板１の上方のあらゆる方向に位置する第１および第２の光源から出射された光をそれぞれ第１および第２の光源に戻すことができる。したがって、図１の半導体装置によれば、３６０度の方向から入射された光を入射方向と平行な方向に反射するレトロリフレクタが実現される。
【００８３】
次に、図１の半導体装置の動作の第２の例を説明する。図１０は図１の半導体装置の動作の第２の例を示す模式的平面図である。第２の例では、反射板１０２，２０２が固定されていない。
【００８４】
図１０（ａ）に示すように、静電板１２２，２２２間に電圧を印加しない状態で、反射板１０２と反射板２０１とのなす角度が９０度に設定され、反射板１０１と反射板２０２とのなす角度が９０度に設定されている。また、反射板１０２はヒンジ１１１を介して反射板１０１に対して可動であり、反射板２０２はヒンジ２１１を介して反射板２０１に対して可動である。
【００８５】
この場合、反射板１００，１０２，２０１に面する第１の光源から反射板１００，１０２，２０１のいずれかに入射した光は、入射方向と平行な方向に反射され、第１の光源に戻される。また、反射板１００，１０１，２０２に面する第２の光源から反射板１００，１０１，２０２のいずれかに入射した光は、入射方向と平行な方向に反射され、第２の光源に戻される。
【００８６】
静電板１２２，２２２間に電圧を印加すると、反射板１０２が反射板２０１に対してなす角度が９０度から外れ、反射板２０２が反射板１０１に対してなす角度が９０度から外れる。それにより、第１の光源から反射板１００，１０２，２０１のいずれかに入射した光が入射方向と平行な方向に反射されず、第２の光源から反射板１００，１０１，２０２のいずれかに入射した光が入射方向と平行な方向に反射されない。
【００８７】
これを利用すると、静電板１２２，２２２間に印加する電圧を制御することにより第１および第２の光源から出射された光を変調してそれぞれ第１および第２の光源に戻すことができる。したがって、図１の半導体装置によれば、１対の光変調器が実現される。
【００８８】
次に、図１の半導体装置の動作の第３の例を説明する。図１１は図１の半導体装置の動作の第３の例を示す模式的平面図である。第３の例では、反射板１０２，２０２が固定されていない。
【００８９】
図１１（ａ）に示すように、反射板１０２，２０２にそれぞれ第１および第２の光源から光が入射している場合、静電板１２２，２２２間に印加する電圧を変化させることにより、反射板１０２，２０２の角度を図１１（ｂ）に矢印Ｒ１，Ｒ２で示すように変化させることができる。それにより、反射板１０２，２０２による反射光を矢印Ｙ１，Ｙ２で示す方向に走査させることが可能となる。
【００９０】
したがって、図１の半導体装置によれば、光を走査させる１対の光学スキャナが実現される。
【００９１】
次に、図１の半導体装置の動作の第４の例を説明する。第４の例では、反射板１０２，２０２のうち一方が固定されておらず、他方が固定されている。例えば、反射板１０２が固定されておらず、反射板２０２が固定されている。
【００９２】
反射板１０２に光が入射している場合、静電板１２２，２２２間に印加する電圧を変化させることにより、反射板１０１に対する反射板１０２のなす角度を変化させることができる。それにより、反射板１０２による反射光を走査させることが可能となる。
【００９３】
したがって、図１の半導体装置によれば、光を走査させる１つの光学スキャナが実現される。
【００９４】
本実施の形態の半導体装置は、通常のフォトリソグラフィ、エッチング、エピタキシャル成長等のプレーナ技術により容易かつ安価に製造することができる。
【００９５】
本実施の形態に係る半導体装置製造方法によれば、手動組み立てまたは複雑な組み立て機構を必要とすることなく、それぞれ３枚の反射板１００，１０２，２０１，および反射板１００，１０１，２０２により構成される２組の反射装置を備えた半導体装置の自己組み立てが可能となる。
【００９６】
本実施の形態では、犠牲層３が第１の層に相当し、歪層４０が第２の層に相当し、構成要素層７および歪補償層８が第３の層に相当し、ＩｎＸ Ｇａ１−Ｘ Ａｓ層４およびＧａＡｓ層５が複数の半導体層に相当する。また、起立構造Ｓ１が第１の起立構造に相当し、起立構造Ｓ２が第２の起立構造に相当する。さらに、反射板１０１，２０１が第１のプレート領域に相当し、反射板１０２，２０２が第２のプレート領域に相当し、ヒンジ１１０，２１０が第１の折曲部に相当し、ヒンジ１１１，２１１が第２の折曲部に相当し、分離溝１３，２３が分離溝に相当し、静電板１２２が第１の対向電極に相当し、静電板２２２が第２の対向電極に相当し、電極パッド１２０が第１の電極パッドに相当し、電極パッド２２０が第２の電極パッドに相当する。
【００９７】
上記実施の形態では、歪層４０としてＩｎＸ Ｇａ１−Ｘ Ａｓ層４とＧａＡｓ層５との積層構造を用いているが、これに限定されず、異なる格子定数を有する種々の半導体層の組み合わせを用いることができる。歪層４０として他のＩＩＩ −Ｖ族化合物半導体の積層構造、ＩＩ−ＶＩ族化合物半導体の積層構造を用いてもよい。また、歪層としてＳｉ（シリコン）およびＧｅ（ゲルマニウム）を含む半導体層の積層構造を用いてもよい。
【００９８】
また、上記実施の形態では、ＧａＡｓからなる基板１を用いているが、犠牲層３、歪層４０および構成要素層７等の材料を考慮してＳｉ基板等の他の基板を用いてもよい。
【００９９】
さらに、上記実施の形態では、犠牲層３の材料は、上記の実施の形態に限定されず、選択エッチングを考慮して他の材料を用いてもよい。
【０１００】
また、構成要素層７の材料も上記実施の形態に限定されず、構成要素層７の用途に応じて任意の材料を用いることができる。
【０１０１】
本発明の半導体装置は、ミラー、多重ミラー、ハーフミラー、回折格子、光共振器、光学ベンチ等の種々の光学装置に適用することができる。また、本発明の半導体装置は、発光ダイオード、レーザダイオード、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ；面発光レーザ）、光検出器、光変調器等を用いた光学システムにも適用することができる。さらに、本発明の半導体装置は、光学システムに限らず、流量センサ等の各種センサに適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の模式的斜視図である。
【図２】図１の半導体装置の製造方法を示す模式的平面図である。
【図３】図１の半導体装置の製造方法を示す模式的断面図である。
【図４】図１の半導体装置の製造方法を示す模式的平面図である。
【図５】図１の半導体装置の製造方法を示す模式的断面図である。
【図６】図１の半導体装置の製造方法を示す模式的平面図である。
【図７】図１の半導体装置の製造方法を示す模式的断面図である。
【図８】図１の半導体装置の製造方法を示す模式的断面図である。
【図９】図１〜図８の半導体装置における構成要素層を構成するＤＢＲ膜の詳細な構成を示す模式的断面図である。
【図１０】図１の半導体装置の動作の第２の例を示す模式的平面図である。
【図１１】図１の半導体装置の動作の第３の例を示す模式的平面図である。
【符号の説明】
１ 基板
２ バッファ層
３ 犠牲層
４ ＩｎＧａＡｓ層
５ ＧａＡｓ層
６ エッチング停止層
７ 構成要素層
８ 歪補償層
９ キャップ層
４０ 歪層
７ａ ＡｌＧａＡｓ層
７ｂ ＧａＡｓ層
１００，１０１，１０２，２０１，２０２ 反射板
１１０，１１１，２１０，２１１ ヒンジ
１２０，２２０ 電極パッド
１２１，２２１ 配線層
１２２，２２２ 静電板
Ｓ１，Ｓ２ 起立構造
【発明の属する技術分野】
本発明は、半導体層の起立構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
起立構造を有するマイクロ光学ベンチが、シリコンを用いたＭＥＭＳ（マイクロエレクトロ・メカニカル・システム）技術により実現されている。このＭＥＭＳ技術を用いて、例えば、レーザ走査ディスプレイのための共振マイクロスキャナ、可動マイクロ反射器、半導体レーザの外部共振器のための走査マイクロミラー等を作製することが報告されている。
【０００３】
この従来のＭＥＭＳ技術では、積層された半導体層の一部をエッチングにより剥離させた後、剥離した部分をスライドさせて起立させるとともにヒンジで接合することにより、起立構造を形成している。この起立構造を用いて基板上に所定の角度で起立したミラーが構成される。このようなミラーは、くし型ドライバ（ｃｏｍｂ ｄｒｉｖｅｒ）またはスライディング機構により操作される。
【０００４】
このような従来のＭＥＭＳ技術を用いて、３枚の平面鏡を互いに直角に配置したレトロリフレクタを作製することも提案されている。レトロリフレクタは、任意の方向から入射する光を入射方向と平行な方向に反射することができる。
【０００５】
しかしながら、従来のＭＥＭＳ技術を用いて半導体により起立構造を作製する場合、剥離した半導体層をスライドさせる際に磨耗が生じる。また、半導体層を所定の位置まで正確にスライドさせることは困難である。そのため、起立構造を構成する各部材の角度および位置を正確に制御することが困難であるとともに、作業性が悪い。したがって、従来のＭＥＭＳ技術を用いてスキャナ、レトロリフレクタ等の種々の構造を作製することは困難である。
【０００６】
一方、本発明者らは、格子定数の異なる複数の半導体層の積層構造を用いて起立構造を有する半導体装置を製造する方法を提案している（特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−２６００９２号公報
【０００８】
【発明が解決しようとする課題】
上記の半導体装置およびその製造方法によれば、起立構造を構成する各部材の角度および位置を正確に制御することができる。
【０００９】
そこで、この方法を用いて光学スキャナ、レトロリフレクタ等の種々の装置に応用可能な半導体装置を容易に作製することが望まれる。特に、１対のプレートが互いに対向する構造を容易に作製することが望まれる。
【００１０】
本発明の目的は、１対のプレートが互いに対向する構造を有し、容易かつ正確に作製することができるとともに小型化が可能な半導体装置およびその製造方法を提供することである。
【００１１】
【課題を解決するための手段および発明の効果】
第１の発明に係る半導体装置は、半導体基板と、半導体基板上に形成された第１および第２の起立構造とを備え、第１および第２の起立構造の各々は、半導体基板上に第１のヒンジを介して起立しかつ半導体基板に対して実質的に垂直な一辺を有する第１のプレートと、第１のプレートの一辺に第２のヒンジを介して連結され、半導体基板上に起立する第２のプレートとを含み、第１の起立構造の第２のプレートと第２の起立構造の第２のプレートとが対向するように第１および第２の起立構造が配置され、第１および第２のヒンジの各々は、異なる格子定数を有する複数の半導体層を含む歪層により形成され、第１および第２の起立構造における第２のプレートの対向する面に第１および第２の対向電極がそれぞれ設けられ、第１および第２のプレートの各々は反射膜を含むものである。
【００１２】
本発明に係る半導体装置においては、第１の起立構造における第２のプレートと第２の起立構造における第２のプレートとが互いに対向するように基板上に第１および第２の起立構造が配置されている。したがって、一対のプレートが互いに対向する構造を有する半導体装置を容易に実現することが可能になるとともに、半導体装置の小型化が可能になる。
【００１３】
また、第１および第２のヒンジの各々は、異なる格子定数を有する複数の半導体層を含む歪層により形成される。
【００１４】
この場合、複数の半導体層の格子定数の差に起因する歪を緩和するように第１および第２のヒンジが折曲されることにより第１および第２のプレートが基板に対して起立し、第２のプレートが第１のプレートに対して折曲される。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく、第１の起立構造における第２のプレートと第２の起立構造における第２のプレートとが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００１５】
さらに、第１および第２の起立構造における第２のプレートの対向する面に第１および第２の対向電極がそれぞれ設けられる。
【００１６】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００１７】
第１および第２の起立構造における第２のプレートの一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレートと他方の第２のプレートとの間の距離を変化させ、第１のプレートに対する一方の第２のプレートのなす角度を変化させることができる。
【００１８】
第１および第２の起立構造における第２のプレートの両方が固定されていない場合には、静電力により一方の第２のプレートと他方の第２のプレートとを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させ、第２の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させることができる。
【００１９】
また、第１および第２のプレートの各々は反射膜を含む。それにより、２組の反射装置が構成される。
【００２０】
第１および第２のプレートの各々は、歪層と、歪層に作用する歪を補償する歪補償層とを含んでもよい。
【００２１】
この場合、第１および第２の起立構造の各々において第１および第２のプレートが平坦性を保つことができる。
【００２２】
第１の対向電極に電気的に接続された第１の配線層が、第１の起立構造における第１および第２のプレートおよび第１および第２のヒンジの表面に設けられ、第２の対向電極に電気的に接続された第２の配線層が、第２の起立構造における第１および第２のプレートおよび第１および第２のヒンジの表面に設けられてもよい。
【００２３】
この場合、第１および第２の配線層を通して第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力を作用させることができる。それにより、第１の起立構造における第１のプレートと第２の起立構造における第２のプレートとを平行に保ちつつそれらの間の距離を変化させることができる。その結果、第１の起立構造における第１のプレートに対する第２のプレートのなす角度および第２の起立構造において第１のプレートに対する第２のプレートのなす角度を変化させることができる。
【００２４】
第１の配線層は、第１の対向電極よりも小さな厚みを有し、第２の配線層は第２の対向電極よりも小さな厚みを有してもよい。
【００２５】
この場合、第１および第２の起立構造の各々において第１のプレートに対して第２のプレートが第２のヒンジで折曲することが可能になるとともに第１および第２の配線層が第１および第２のヒンジで切れることが防止される。
【００２６】
第２の発明に係る半導体層は、基板と、基板上に設けられた積層構造とを備え、積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、積層構造により第１および第２の起立構造が形成され、第１および第２の起立構造の各々は、互いに隣接する第１および第２のプレート領域を含み、第１のプレート領域の一辺に沿って第１の折曲部が形成され、第１のプレート領域と第２のプレート領域との境界に第１の折曲部に実質的に垂直な第２の折曲部が形成され、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成されるとともに、第１および第２のプレート領域における第１の層の部分が選択的に除去され、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域の一面とが互いに対向するように、第１および第２の起立構造の各々における第１および第２のプレート領域が基板に対して起立し、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造における第２のプレート領域の一面に第２の対向電極が設けられ、第３の層は反射膜を含むものである。
【００２７】
本発明に係る半導体装置においては、積層構造により形成される第１および第２の起立構造の各々において、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成され、第１および第２のプレート領域における第１の層の部分が選択的に除去される。それにより、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域との一面とが互いに対向するように、第１および第２の起立構造の各々における第１および第２のプレート領域が基板に対して起立する。
【００２８】
このように、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が自動的に第１および第２の折曲部で折曲されることにより第２および第３の層からなる第１および第２のプレート領域が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく第１の起立構造における第２のプレート領域の一面と第２の起立構造における第２のプレート領域の一面とが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００２９】
また、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造の第２のプレート領域の一面に対向電極が設けられる。
【００３０】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００３１】
第１および第２の起立構造における第２のプレート領域の一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域との間の距離を変化させ、第１のプレート領域に対する一方の第２のプレート領域のなす角度を変化させることができる。
【００３２】
第１および第２の起立構造における第２のプレート領域の両方が固定されていない場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させ、第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００３３】
さらに、第３の層は反射膜を含む。この場合、基板上に反射膜が形成されるとともに、第１および第２の起立構造の各々において第１および第２のプレート領域がそれぞれ反射膜を含む。それにより、それぞれ３枚の反射膜を含む２組の反射装置が構成される。
【００３４】
積層構造上に第１および第２のパッド電極が設けられ、第１の起立構造における第１および第２のプレート領域および第１および第２の折曲部の表面に第１の対向電極と第１のパッド電極とを電気的に接続する第１の配線層が設けられ、第２の起立構造における第１および第２のプレート領域および第１および第２の折曲部の表面に第２の対向電極と第２のパッド電極とを電気的に接続する第２の配線層が設けられてもよい。
【００３５】
この場合、積層構造上の第１のパッド電極と第２のパッド電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力を作用させることができる。それにより、第１の起立構造における第２のプレート領域と第２の起立構造における第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。その結果、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度および第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００３６】
第１の配線層は、第１の対向電極および第１のパッド電極よりも小さな厚みを有し、第２の配線層は、第２の対向電極および第２のパッド電極よりも小さな厚みを有してもよい。
【００３７】
この場合、第１および第２の起立構造の各々において第１のプレート領域に対して第２のプレート領域が第２の折曲部で折曲することが可能になるとともに第１および第２の配線層が第１および第２の折曲部で切れることが防止される。
【００３８】
第３の層は、第１および第２の起立構造の各々における第１および第２の折曲部を除いて第２の層に作用する歪を補償する歪補償層を含んでもよい。
【００３９】
この場合、第１および第２の起立構造の各々において第１および第２のプレート領域が平坦性を保つことができる。
【００４０】
第１および第２の折曲部において第３の層が除去されてもよい。この場合、第１および第２の起立構造の各々において第２のプレート領域が第１のプレート領域に対して第１および第２の折曲部で容易に折曲することができる。
【００４１】
第３の発明に係る半導体装置の製造方法は、基板上に第１の層を形成するステップと、第１の層上に異なる格子状子を有する複数の半導体層を含む第２の層を形成するステップと、第２の層上に、反射膜を含む第３の層を形成するステップと、第３の層上に第１および第２の起立構造領域を規定し、第１および第２の起立構造形成領域の各々に、互いに隣接する第１および第２のプレート領域を規定するステップと、第１および第２の起立構造領域の各々における第１のプレート領域の一辺に沿って第１の折曲部を形成し、第１のプレート領域と第２のプレート領域との境界に第１の折曲部に実質的に垂直な第２の折曲部を形成するステップと、第１および第２の起立構造領域における第２のプレート領域の第３の層上にそれぞれ第１および第２の対向電極を形成するステップと、第１および第２の起立構造領域の各々において第１および第２の折曲部を除く第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝を形成するステップと、第１および第２のプレート領域における第１の層の部分を選択的に除去することにより、第２の層に作用する歪により第２の層を第１の折曲部および第２の折曲部で谷状に折曲し、第１の起立構造領域における第２のプレート領域の第１の対向電極と第２の起立構造領域における第２のプレート領域の第２の対向電極とが互いに対向するように、第１および第２の起立構造領域の各々における第１および第２のプレート領域を基板に対して起立させるステップとを備えたものである。
【００４２】
本発明に係る半導体装置の製造方法によれば、第１および第２の起立構造領域における第２のプレート領域の第３の層上にそれぞれ第１および第２の対向電極が形成され、第１および第２の起立構造領域の各々において、第１および第２の折曲部を除く部分で第１および第２のプレート領域を取り囲むように第３の層から第１の層に達する分離溝が形成され、第１および第２のプレート領域における第１の層の部分が選択的に除去される。それにより、第２の層に作用する歪により第２の層が第１の折曲部および第２の折曲部で谷状に折曲され、第１の起立構造領域における第２のプレート領域の第１の対向電極と第２の起立構造領域における第２のプレート領域の第２の対向電極とが互いに対向するように、第１および第２の起立構造領域の各々における第１および第２のプレート領域が基板に対して起立する。
【００４３】
このように、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が自動的に第１および第２の折曲部で折曲されることにより第２および第３の層からなる第１および第２のプレート領域が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく第１の起立構造領域における第２のプレート領域の一面と第２の起立構造領域における第２のプレート領域の一面とが互いに対向する半導体装置の自己組み立てが可能となる。したがって、一対のプレートが互いに対向する構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。
【００４４】
また、第１の起立構造における第２のプレート領域の一面に第１の対向電極が設けられ、第２の起立構造の第２のプレート領域の一面に対向電極が設けられる。
【００４５】
この場合、第１の対向電極と第２の対向電極との間に電圧を印加することにより、第１の対向電極と第２の対向電極との間に静電力が働く。
【００４６】
第１および第２の起立構造における第２のプレート領域の一方が固定されておらず、他方が固定されている場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域との間の距離を変化させ、第１のプレート領域に対する一方の第２のプレート領域のなす角度を変化させることができる。
【００４７】
第１および第２の起立構造における第２のプレート領域の両方が固定されていない場合には、静電力により一方の第２のプレート領域と他方の第２のプレート領域とを平行に保ちつつそれらの間の距離を変化させることができる。それにより、第１の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させ、第２の起立構造において第１のプレート領域に対する第２のプレート領域のなす角度を変化させることができる。
【００４８】
さらに、第３の層は反射膜を含む。この場合、基板上に反射膜が形成されるとともに、第１および第２の起立構造の各々において第１および第２のプレート領域がそれぞれ反射膜を含む。それにより、それぞれ３枚の反射膜を含む２組の反射装置が構成される。
【００４９】
【発明の実施の形態】
図１は本発明の一実施の形態における半導体装置の模式的斜視図である。図１の半導体装置は、半導体の起立構造を用いて作製される２組の光学立方体（Ｏｐｔｉｃａｌ Ｃｏｒｎｅｒ Ｃｕｂｅ）構造を有する。
【００５０】
図１において、基板１の表面には反射板１００を含む後述する積層構造が形成されている。また、基板１上には、半導体層の積層構造（多層構造）からなる２組の起立構造Ｓ１，Ｓ２が設けられている。起立構造Ｓ１は、反射板１０１，１０２およびヒンジ１１０，１１１により構成される。起立構造Ｓ２は、反射板２０１，２０２およびヒンジ２１０，２１１により構成される。
【００５１】
起立構造Ｓ１の反射板１０１は、ヒンジ１１０を介して基板１に対して垂直に起立している。反射板１０２は、ヒンジ１１１により反射板１０１に連結され、基板１に対して垂直に起立している。起立構造Ｓ２の反射板２０１は、ヒンジ２１０により基板１に対して垂直に起立している。反射板２０２は、ヒンジ２１１により反射板２０１に連結され、基板１に対して垂直に起立している。反射板１０２と反射板２０２とは互いに対向している。
【００５２】
基板１上の反射板１００上には金属膜からなる電極パッド１２０が形成されている。反射板２０２に対向する反射板１０２の一面には、金属膜からなる静電板１２２が形成されている。電極パッド１２０と静電板１２２とを電気的に接続するように、反射板１００、ヒンジ１１０、反射板１０１、ヒンジ１１１および反射板１０２の表面に金属膜からなる配線層１２１が形成されている。
【００５３】
基板１上の反射板１００上に金属膜からなる電極パッド２２０が形成されている。反射板１０２に対向する反射板２０２の一面には、金属膜からなる静電板２２２が形成されている。電極パッド２２０と静電板２２２とを電気的に接続するように、反射板１００、ヒンジ２１０、反射板２０１、ヒンジ２１１および反射板２０２の表面に金属膜からなる配線層２２１（後述する図４および図６参照）が形成されている。
【００５４】
ヒンジ１１１の湾曲により反射板１０２が反射板１０１に対してなす角度は可変となっている。同様に、ヒンジ２１１の湾曲により反射板２０２が反射板２０１に対してなす角度が可変となっている。
【００５５】
電極パッド１２０，２２０間に電圧が印加されることにより反射板１０２の静電板１２２と反射板２０２の静電板２２２との間に静電力が働く。電極パッド１２０，２２０間に印加する電圧を変化させることにより、静電板１２２と静電板２２２との間に働く静電力が変化する。それにより、静電板１２２と静電板２２２とが平行状態を維持したまま静電板１２２と静電板２２２との間の距離が変化する。その結果、反射板１０２と反射板２０２とが平行状態を維持しつつ反射板１０２が反射板１０１に対してなす角度および反射板２０２が反射板２０１に対してなす角度が変化する。
【００５６】
図２〜図８は図１の半導体装置の製造方法を示す工程図であり、図２、図４および図６は模式的平面図、図３、図５、図７および図８は模式的断面図である。
【００５７】
まず、図３に示すように、ＧａＡｓからなる基板１上に、バッファ層２、犠牲層（ｓａｃｒｉｆｉｃｉａｌ層）３、歪層（ｓｔｒａｉｎ層）４０、エッチング停止層６、構成要素層（ｃｏｍｐｏｎｅｎｔ層）７、歪補償層（ｓｔｒａｉｎ ｃｏｍｐｅｎｓａｔｉｏｎ層）８およびキャップ層９を順にエピタキシャル成長させる。
【００５８】
これらの層２〜９は、ＭＢＥ法（分子線エピタキシャル成長法）、ＭＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法（化学的気相成長法）等のエピタキシャル成長技術を用いて形成される。
【００５９】
バッファ層２は、例えば、厚さ５００ｎｍのアンドープのＧａＡｓからなる。犠牲層３は、例えば、厚さ０．４ｎｍの複数のＡｌＡｓ膜および厚さ０．４ｎｍの複数のＧａＡｓ膜の積層構造を有する。ここでは、ＡｌＡｓ膜と１００層のＧａＡｓ膜とが交互に１００層ずつ積層され、犠牲層３の厚さは８０ｎｍとなる。
【００６０】
歪層４０は、後述するように、厚さ１０ｎｍのＩｎＸＧａ１−ＸＡｓ層４および厚さ８０ｎｍのＧａＡｓ層５の積層構造を有する。ＩｎＸＧａ１−ＸＡｓ層４の格子定数は、ＧａＡｓ層５の格子定数よりも大きい。そのため、格子定数の差による歪が発生する。ここで、ＩｎＸＧａ１−ＸＡｓ層４のＩｎ組成比Ｘは例えば０．２である。
【００６１】
エッチング停止層６は、例えば、厚さ１５０ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓからなる。構成要素層７は、例えば、厚さ４５０ｎｍの後述する分布反射膜（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｉｏｎ：以下、ＤＢＲ膜と呼ぶ）からなる。
【００６２】
歪補償層８は、例えば、厚さ１０ｎｍのＩｎＧａＡｓからなり、後の工程で剥離された構成要素層７の変形を防止するために設けられる。キャップ層９は、例えは、厚さ１０ｎｍのＧａＡｓからなり、製造工程時におけるＩｎＧａＡｓ中のＩｎの蒸発を防止するために設けられる。
【００６３】
次に、図２および図３に示すように、フォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７およびエッチング停止層６を除去し、図１のヒンジ１１０，１１１．２１０，２１１を規定する溝１１，１２，２１，２２を形成する。エッチングとしては、ウェットエッチング法またはＲＩＥ法（反応性イオンエッチング法）を用いることができる。溝１１，１２は互いに垂直に設けられ、Ｌ字状をなす。同様に、折曲溝２１，２２は互いに垂直に設けられ、Ｌ字状をなす。
【００６４】
次に、図４および図５に示すように、キャップ層９上に、金属膜からなる配線層１２１，２２１を形成し、キャップ層９上に金属膜からなる電極パッド１２０，２２０および静電板１２２，２２２を形成する。配線層１２１，２２１は、図１のヒンジ１１０，１１１，２１０，２１１と交差するため、電極パッド１２０，２２０および静電板１２２，２２２に比べて小さな厚みを有する。
【００６５】
本実施の形態の半導体装置では、静電板１２２，２２２には静電力を発生させるために、電極パッド１２０，２２０間に電圧が印加されるが、配線層１２１，２２１に電流は流れない。そのため、配線層１２１，２２１の厚さを薄くすることにより、ヒンジ１１０，１１１，２１０，２１１の湾曲を可能になるとともにヒンジ１１０，１１１，２１０，２１１の湾曲による配線層１２１，２２１の切れを防止することができる。電極パッド１２０，２２０は、ワイヤボンディングを確実にするために、ある程度大きな厚みを有することが好ましい。
【００６６】
例えば、配線層１２１，２２１は、厚さ４ｎｍのＴｉ（チタン）および厚さ４０ｎｍのＡｕ（金）の積層構造からなる。電極パッド１２０，２２０および静電板１２２，２２２は、厚さ４ｎｍのＴｉおよび厚さ２００ｎｍのＡｕの積層構造からなる。そのため、薄い配線層１２１，２２１の堆積工程は、厚い電極パッド１２０，２２０および静電板１２２，２２２の堆積工程とは別に行われる。
【００６７】
次に、図６および図７に示すように、フォトリソグラフィおよびエッチングにより所定領域（図１の反射板１０１，１０２，２０１，２０２を形成すべき領域）を取り囲むようにキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３を除去し、分離溝１３，２３を形成する。それにより、分離溝１３，２３で取り囲まれたキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３の領域が周囲の領域から分離される。この場合にも、エッチングとしてウェットエッチング法またはＲＩＥ法を用いる。
【００６８】
その後、素子分離（図示せず）および電極パッド１２０，２２０へのワイヤボンディングを行う。
【００６９】
次に、図８に示すように、歪層４０下の犠牲層３をフッ酸等を用いたウェットエッチング法により選択的にエッチングする。その結果、歪層４０を構成するＩｎＧａＡｓ層４とＧａＡｓ層５との格子定数の差に起因する歪を緩和するように歪層４０が折曲溝１１，１２，２１，２２（図６参照）で湾曲する。それにより、図１に示したヒンジ１１０，１１１，２１０，２１１が形成される。この場合、ＩｎＧａＡｓ層４の厚さ、ＧａＡｓ層５の厚さおよびＩｎＧａＡｓ層４におけるＩｎ組成比を最適に選択することにより、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が基板１に対して垂直に起立し、主として構成要素層７により図１の反射板１０１，１０２，２０１，２０２が形成される。なお、基板１上の他の領域には、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が存在し、主として構成要素層７により図１の反射板１００が形成される。
【００７０】
なお、ＩｎＸ Ｇａ１−ＸＡｓ層４におけるＩｎ組成比を変化させることにより、ＩｎＧａＡｓとＧａＡｓとの格子定数の差を約７％まで変化させることができる。
【００７１】
ＩｎＸ Ｇａ１−ＸＡｓ層４の厚さｔ１、ＧａＡｓ層５の厚さｔ２、ＩｎＸ Ｇａ１−ＸＡｓ層４におけるＩｎ組成比Ｘおよび歪層４０の曲率半径Ｒとの間には、次の関係がある。
【００７２】
Ｒ＝（ａ／Δａ）・（ｄ／２）
ここで、ａはＧａＡｓの格子定数であり、５．６５３３Åである。また、ΔａはＩｎＸ Ｇａ１−ＸＡｓの格子定数とＧａＡｓの格子定数との差である。Ｉｎ０．２ Ｇａ０．８Ａｓの格子定数は５．７３４３Åである。また、ｄはＩｎＸ Ｇａ１−ＸＡｓ層４の厚さｔ１およびＧａＡｓ層５の厚さｔ２の合計である。ｔ１＝ｔ２＝１０［ｎｍ］の場合、ｄ＝２０［ｎｍ］となる。本例では、Ｒ＝０．６９８［μｍ］となる。
【００７３】
図９は図１〜図８の半導体装置における構成要素層７を構成するＤＢＲ膜の詳細な構成を示す模式的断面図である。
【００７４】
図９に示すように、構成要素層７を構成するＤＢＲ膜は、複数のＡｌＧａＡｓ層７ａと複数のＧａＡｓ層７ｂとが交互に積層されてなる積層構造を有する。ＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂの周期は４〜２０である。
【００７５】
このＤＢＲ膜のＡｌＧａＡｓ層７ａの厚さｄ１ およびＧａＡｓ層７ｂの厚さｄ２ は、次式のように設定する。
【００７６】
ｄ１ ＝λ／（４ｎ１ ） …（１）
ｄ２ ＝λ／（４ｎ２ ） …（２）
ここで、λは光の波長であり、ｎ１ およびｎ２ はそれぞれＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂの屈折率である。
【００７７】
一般に、電磁波が屈折率の高い物質から低い物質へ入射する場合にはその位相は変化せず、屈折率の低い物質から高い物質へ入射する場合にはその位相はπだけ変化する。ＡｌＧａＡｓ層７ａおよびＧａＡｓ層７ｂが上式（１），（２）を満足する場合、各層における反射波の位相が揃うため、高反射率が得られる。
【００７８】
本実施の形態の半導体装置においては、ＤＢＲ膜からなる構成要素層７により垂直な反射板１００，１０１，１０２，２０１，２０２が構成される。
【００７９】
なお、ＡｌＡｓを酸化することにより得られる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積層することによりＤＢＲ膜を構成してもよい。
【００８０】
次に、図１の半導体装置の動作の例を説明する。
まず、図１の半導体装置の動作の第１の例を説明する。第１の例では、反射板１００，１０２，２０１が互いに垂直になるように反射板１０２が固定され、反射板１００，１０１，２０２が互いに垂直になるように反射２０２が固定されている。
【００８１】
反射板１００，１０２，２０１のいずれかに任意の方向から入射した光は、入射方向と平行な方向に反射される。すなわち、反射板１００，１０２，２０１に面する第１の光源から出射された光は、その第１の光源に戻される。同様に、反射板１００，１０１，２０２のいずれかに任意の方向から入射した光は、入射方向と平行な方向に反射される。すなわち、反射板１００，１０１，２０２に面する第２の光源から出射された光は、その第２の光源に戻される。
【００８２】
このように、基板１の上方のあらゆる方向に位置する第１および第２の光源から出射された光をそれぞれ第１および第２の光源に戻すことができる。したがって、図１の半導体装置によれば、３６０度の方向から入射された光を入射方向と平行な方向に反射するレトロリフレクタが実現される。
【００８３】
次に、図１の半導体装置の動作の第２の例を説明する。図１０は図１の半導体装置の動作の第２の例を示す模式的平面図である。第２の例では、反射板１０２，２０２が固定されていない。
【００８４】
図１０（ａ）に示すように、静電板１２２，２２２間に電圧を印加しない状態で、反射板１０２と反射板２０１とのなす角度が９０度に設定され、反射板１０１と反射板２０２とのなす角度が９０度に設定されている。また、反射板１０２はヒンジ１１１を介して反射板１０１に対して可動であり、反射板２０２はヒンジ２１１を介して反射板２０１に対して可動である。
【００８５】
この場合、反射板１００，１０２，２０１に面する第１の光源から反射板１００，１０２，２０１のいずれかに入射した光は、入射方向と平行な方向に反射され、第１の光源に戻される。また、反射板１００，１０１，２０２に面する第２の光源から反射板１００，１０１，２０２のいずれかに入射した光は、入射方向と平行な方向に反射され、第２の光源に戻される。
【００８６】
静電板１２２，２２２間に電圧を印加すると、反射板１０２が反射板２０１に対してなす角度が９０度から外れ、反射板２０２が反射板１０１に対してなす角度が９０度から外れる。それにより、第１の光源から反射板１００，１０２，２０１のいずれかに入射した光が入射方向と平行な方向に反射されず、第２の光源から反射板１００，１０１，２０２のいずれかに入射した光が入射方向と平行な方向に反射されない。
【００８７】
これを利用すると、静電板１２２，２２２間に印加する電圧を制御することにより第１および第２の光源から出射された光を変調してそれぞれ第１および第２の光源に戻すことができる。したがって、図１の半導体装置によれば、１対の光変調器が実現される。
【００８８】
次に、図１の半導体装置の動作の第３の例を説明する。図１１は図１の半導体装置の動作の第３の例を示す模式的平面図である。第３の例では、反射板１０２，２０２が固定されていない。
【００８９】
図１１（ａ）に示すように、反射板１０２，２０２にそれぞれ第１および第２の光源から光が入射している場合、静電板１２２，２２２間に印加する電圧を変化させることにより、反射板１０２，２０２の角度を図１１（ｂ）に矢印Ｒ１，Ｒ２で示すように変化させることができる。それにより、反射板１０２，２０２による反射光を矢印Ｙ１，Ｙ２で示す方向に走査させることが可能となる。
【００９０】
したがって、図１の半導体装置によれば、光を走査させる１対の光学スキャナが実現される。
【００９１】
次に、図１の半導体装置の動作の第４の例を説明する。第４の例では、反射板１０２，２０２のうち一方が固定されておらず、他方が固定されている。例えば、反射板１０２が固定されておらず、反射板２０２が固定されている。
【００９２】
反射板１０２に光が入射している場合、静電板１２２，２２２間に印加する電圧を変化させることにより、反射板１０１に対する反射板１０２のなす角度を変化させることができる。それにより、反射板１０２による反射光を走査させることが可能となる。
【００９３】
したがって、図１の半導体装置によれば、光を走査させる１つの光学スキャナが実現される。
【００９４】
本実施の形態の半導体装置は、通常のフォトリソグラフィ、エッチング、エピタキシャル成長等のプレーナ技術により容易かつ安価に製造することができる。
【００９５】
本実施の形態に係る半導体装置製造方法によれば、手動組み立てまたは複雑な組み立て機構を必要とすることなく、それぞれ３枚の反射板１００，１０２，２０１，および反射板１００，１０１，２０２により構成される２組の反射装置を備えた半導体装置の自己組み立てが可能となる。
【００９６】
本実施の形態では、犠牲層３が第１の層に相当し、歪層４０が第２の層に相当し、構成要素層７および歪補償層８が第３の層に相当し、ＩｎＸ Ｇａ１−Ｘ Ａｓ層４およびＧａＡｓ層５が複数の半導体層に相当する。また、起立構造Ｓ１が第１の起立構造に相当し、起立構造Ｓ２が第２の起立構造に相当する。さらに、反射板１０１，２０１が第１のプレート領域に相当し、反射板１０２，２０２が第２のプレート領域に相当し、ヒンジ１１０，２１０が第１の折曲部に相当し、ヒンジ１１１，２１１が第２の折曲部に相当し、分離溝１３，２３が分離溝に相当し、静電板１２２が第１の対向電極に相当し、静電板２２２が第２の対向電極に相当し、電極パッド１２０が第１の電極パッドに相当し、電極パッド２２０が第２の電極パッドに相当する。
【００９７】
上記実施の形態では、歪層４０としてＩｎＸ Ｇａ１−Ｘ Ａｓ層４とＧａＡｓ層５との積層構造を用いているが、これに限定されず、異なる格子定数を有する種々の半導体層の組み合わせを用いることができる。歪層４０として他のＩＩＩ −Ｖ族化合物半導体の積層構造、ＩＩ−ＶＩ族化合物半導体の積層構造を用いてもよい。また、歪層としてＳｉ（シリコン）およびＧｅ（ゲルマニウム）を含む半導体層の積層構造を用いてもよい。
【００９８】
また、上記実施の形態では、ＧａＡｓからなる基板１を用いているが、犠牲層３、歪層４０および構成要素層７等の材料を考慮してＳｉ基板等の他の基板を用いてもよい。
【００９９】
さらに、上記実施の形態では、犠牲層３の材料は、上記の実施の形態に限定されず、選択エッチングを考慮して他の材料を用いてもよい。
【０１００】
また、構成要素層７の材料も上記実施の形態に限定されず、構成要素層７の用途に応じて任意の材料を用いることができる。
【０１０１】
本発明の半導体装置は、ミラー、多重ミラー、ハーフミラー、回折格子、光共振器、光学ベンチ等の種々の光学装置に適用することができる。また、本発明の半導体装置は、発光ダイオード、レーザダイオード、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ；面発光レーザ）、光検出器、光変調器等を用いた光学システムにも適用することができる。さらに、本発明の半導体装置は、光学システムに限らず、流量センサ等の各種センサに適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の模式的斜視図である。
【図２】図１の半導体装置の製造方法を示す模式的平面図である。
【図３】図１の半導体装置の製造方法を示す模式的断面図である。
【図４】図１の半導体装置の製造方法を示す模式的平面図である。
【図５】図１の半導体装置の製造方法を示す模式的断面図である。
【図６】図１の半導体装置の製造方法を示す模式的平面図である。
【図７】図１の半導体装置の製造方法を示す模式的断面図である。
【図８】図１の半導体装置の製造方法を示す模式的断面図である。
【図９】図１〜図８の半導体装置における構成要素層を構成するＤＢＲ膜の詳細な構成を示す模式的断面図である。
【図１０】図１の半導体装置の動作の第２の例を示す模式的平面図である。
【図１１】図１の半導体装置の動作の第３の例を示す模式的平面図である。
【符号の説明】
１ 基板
２ バッファ層
３ 犠牲層
４ ＩｎＧａＡｓ層
５ ＧａＡｓ層
６ エッチング停止層
７ 構成要素層
８ 歪補償層
９ キャップ層
４０ 歪層
７ａ ＡｌＧａＡｓ層
７ｂ ＧａＡｓ層
１００，１０１，１０２，２０１，２０２ 反射板
１１０，１１１，２１０，２１１ ヒンジ
１２０，２２０ 電極パッド
１２１，２２１ 配線層
１２２，２２２ 静電板
Ｓ１，Ｓ２ 起立構造
Claims (10)
- 半導体基板と、
前記半導体基板上に形成された第１および第２の起立構造とを備え、
前記第１および第２の起立構造の各々は、
前記半導体基板上に第１のヒンジを介して起立しかつ前記半導体基板に対して実質的に垂直な一辺を有する第１のプレートと、
前記第１のプレートの前記一辺に第２のヒンジを介して連結され、前記半導体基板上に起立する第２のプレートとを含み、
前記第１の起立構造の前記第２のプレートと前記第２の起立構造の前記第２のプレートとが対向するように前記第１および第２の起立構造が配置され、
前記第１および第２のヒンジの各々は、異なる格子定数を有する複数の半導体層を含む歪層により形成され、
前記第１および第２の起立構造における前記第２のプレートの対向する面に第１および第２の対向電極がそれぞれ設けられ、
前記第１および第２のプレートの各々は反射膜を含む半導体装置。 - 前記第１および第２のプレートの各々は、前記歪層と、前記歪層に作用する歪を補償する歪補償層とを含む請求項１記載の半導体装置。
- 前記第１の対向電極に電気的に接続された第１の配線層が、前記第１の起立構造における前記第１および第２のプレートおよび前記第１および第２のヒンジの表面に設けられ、
前記第２の対向電極に電気的に接続された第２の配線層が、前記第２の起立構造における前記第１および第２のプレートおよび前記第１および第２のヒンジの表面に設けられた請求項１または２記載の半導体装置。 - 前記第１の配線層は、前記第１の対向電極よりも小さな厚みを有し、前記第２の配線層は、前記第２の対向電極よりも小さな厚みを有する請求項３記載の半導体装置。
- 基板と、前記基板上に設けられた積層構造とを備え、
前記積層構造は、第１の層、第２の層および第３の層を順に含み、
前記第２の層は、異なる格子定数を有する複数の半導体層を含み、
前記積層構造により第１および第２の起立構造が形成され、
前記第１および第２の起立構造の各々は、互いに隣接する第１および第２のプレート領域を含み、
前記第１のプレート領域の一辺に沿って第１の折曲部が形成され、前記第１のプレート領域と前記第２のプレート領域との境界に前記第１の折曲部にほぼ垂直な第２の折曲部が形成され、
前記第１および第２の折曲部を除く部分で前記第１および第２のプレート領域を取り囲むように前記第３の層から前記第１の層に達する分離溝が形成されるとともに、前記第１および第２のプレート領域における前記第１の層の部分が選択的に除去され、
前記第２の層に作用する歪により前記第２の層が前記第１の折曲部および前記第２の折曲部で谷状に折曲され、
前記第１の起立構造における前記第２のプレート領域の一面と前記第２の起立構造における前記第２のプレート領域の一面とが互いに対向するように、前記第１および第２の起立構造の各々における前記第１および第２のプレート領域が前記基板に対して起立し、
前記第１の起立構造における前記第２のプレート領域の前記一面に第１の対向電極が設けられ、前記第２の起立構造における前記第２のプレート領域の前記一面に第２の対向電極が設けられ、
前記第３の層は反射膜を含むことを特徴とする半導体装置。 - 前記積層構造上に第１および第２のパッド電極が設けられ、
前記第１の起立構造における前記第１および第２のプレート領域および前記第１および第２の折曲部の表面に前記第１の対向電極と前記第１のパッド電極とを電気的に接続する第１の配線層が設けられ、
前記第２の起立構造における前記第１および第２のプレート領域および前記第１および第２の折曲部の表面に前記第２の対向電極と前記第２のパッド電極とを電気的に接続する第２の配線層が設けられたことを特徴とする請求項５記載の半導体装置。 - 前記第１の配線層は、前記第１の対向電極および前記第１のパッド電極よりも小さな厚みを有し、
前記第２の配線層は、前記第２の対向電極および前記第２のパッド電極よりも小さな厚みを有することを特徴とする請求項６記載の半導体装置。 - 前記第３の層は、前記第１および第２の起立構造の各々における前記第１および第２の折曲部を除いて前記第２の層に作用する歪を補償する歪補償層を含むことを特徴とする請求項５〜７のいずれかに記載の半導体装置。
- 前記第１および第２の折曲部において前記第３の層が除去されたことを特徴とする請求項８〜１２のいずれかに記載の半導体装置。
- 基板上に第１の層を形成するステップと、
前記第１の層上に、異なる格子状子を有する複数の半導体層を含む第２の層を形成するステップと、
前記第２の層上に、反射膜を含む第３の層を形成するステップと、
前記第３の層上に第１および第２の起立構造領域を規定し、前記第１および第２の起立構造領域の各々に、互いに隣接する第１および第２のプレート領域を規定するステップと、
前記第１および第２の起立構造領域の各々における前記第１のプレート領域の一辺に沿って第１の折曲部を形成し、前記第１のプレート領域と前記第２のプレート領域との境界に前記第１の折曲部にほぼ垂直な第２の折曲部を形成するステップと、
前記第１および第２の起立構造領域における前記第２のプレート領域の前記第３の層上にそれぞれ第１および第２の対向電極を形成するステップと、
前記第１および第２の起立構造領域の各々において前記第１および第２の折曲部を除く前記第１および第２のプレート領域を取り囲むように前記第３の層から前記第１の層に達する分離溝を形成するステップと、
前記第１および第２のプレート領域における前記第１の層の部分を選択的に除去することにより、前記第２の層に作用する歪により前記第２の層を前記第１の折曲部および前記第２の折曲部で谷状に折曲し、前記第１の起立構造領域における前記第２のプレート領域の前記第１の対向電極と前記第２の起立構造領域における前記第２のプレート領域の前記第２の対向電極とが互いに対向するように、前記第１および第２の起立構造領域の各々における前記第１および第２のプレート領域を前記基板に対して起立させるステップとを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119214A JP3933602B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119214A JP3933602B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004325695A JP2004325695A (ja) | 2004-11-18 |
| JP3933602B2 true JP3933602B2 (ja) | 2007-06-20 |
Family
ID=33498492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003119214A Expired - Fee Related JP3933602B2 (ja) | 2003-04-24 | 2003-04-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933602B2 (ja) |
-
2003
- 2003-04-24 JP JP2003119214A patent/JP3933602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004325695A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10288870B2 (en) | Wavelength tunable MEMS-Fabry Perot filter | |
| US6324192B1 (en) | Electrically tunable fabry-perot structure utilizing a deformable multi-layer mirror and method of making the same | |
| JP6465145B2 (ja) | 光学デバイスおよびその製造方法 | |
| TW200426893A (en) | MEMS element and method of producing the same, and diffraction type MEMS element | |
| US6943384B2 (en) | Semiconductor optoelectronic device with electrically adjustable transfer function | |
| JP2002289969A (ja) | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム | |
| JP3933602B2 (ja) | 半導体装置およびその製造方法 | |
| GB2582378A (en) | Vertical external cavity surface emitting laser with improved external mirror structure | |
| JP3762893B2 (ja) | 反射装置およびその製造方法 | |
| JP2001260092A (ja) | 半導体装置およびその製造方法 | |
| KR101208109B1 (ko) | 파장 가변 필터 및 이를 이용한 파장 가변 외부 공진 레이저 | |
| US6534838B1 (en) | Semiconductor device and method of fabricating the same | |
| US20230047188A1 (en) | Optical scanning device, distance measuring device, and method for manufacturing optical scanning device | |
| US6930376B2 (en) | Semiconductor device having a folded layer structure | |
| JP2005238337A (ja) | 半導体装置およびその製造方法 | |
| JP4313168B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07123162B2 (ja) | プレーナ導波型光半導体素子およびその製造方法 | |
| CN100342262C (zh) | 一种微机械可调谐光滤波器 | |
| JP2005142201A (ja) | 光集積回路 | |
| JP2003305696A (ja) | 半導体装置およびその製造方法 | |
| JP2006133412A (ja) | 空間光変調素子 | |
| JP2005234200A (ja) | 可変回折格子およびその製造方法 | |
| JP2005238338A (ja) | 半導体装置およびその製造方法 | |
| JP2005161464A (ja) | 半導体装置およびその製造方法 | |
| JP2023552298A (ja) | 半導体レーザおよび半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |