JP2005238338A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 部材をあらゆる方向に傾斜させることが可能な構造を有し、容易かつ正確に作製することができるとともに小型化が可能な半導体装置およびその製造方法を提供することである。
【解決手段】 プレート５１０は、基板１上にヒンジ２１０を介して垂直に起立している。プレート５１０は水平方向のヒンジ３１０，３２０を介してプレート５２０に折曲自在に連結されている。プレート５３０は垂直方向のヒンジ３３０，３４０を介してプレート５２０に折曲自在に連結されている。ヒンジ３１０，３２０，３３０，３４０は、谷折溝およびヒータにより構成されている。ヒンジ３１０，３２０のヒータに電流を流すことにより、プレート５１０に対するプレート５２０の角度を変化させ、ヒンジ３３０，３４０のヒータに電流を流すことにより、プレート５２０に対するプレート５３０の角度を変化させることができる。
【選択図】 図１

Description

本発明は、起立構造を有する半導体装置およびその製造方法に関する。

起立構造を有するマイクロ光学ベンチが、シリコンを用いたＭＥＭＳ（マイクロエレクトロ・メカニカル・システム）技術により実現されている。このＭＥＭＳ技術を用いて、例えば、レーザ走査ディスプレイのための共振マイクロスキャナ、可動マイクロ反射器、半導体レーザの外部共振器のための走査マイクロミラー等を作製することが報告されている（非特許文献１および２参照）。

この従来のＭＥＭＳ技術では、積層された半導体層の一部をエッチングにより剥離させた後、剥離した部分をスライドさせて起立させるとともにヒンジで接合することにより、起立構造を形成している。この起立構造を用いて基板上に所定の角度で起立したミラーが構成される。このようなミラーは、くし型ドライバ(comb driver)またはスライディング機構により操作される。

しかしながら、従来のＭＥＭＳ技術を用いて半導体により起立構造を作製する場合、剥離した半導体層をスライドさせる際に磨耗が生じる。また、半導体層を所定の位置まで正確にスライドさせることは困難である。そのため、起立構造を構成する各部材の角度および位置を正確に制御することが困難であるとともに、作業性が悪い。また、従来のＭＥＭＳ技術では、基板上に半導体層を垂直に起立されることができる構造を作製することは困難である。そのため、半導体層をあらゆる方向に傾斜させることができない。

一方、本発明者らは、格子定数の異なる複数の半導体層の積層構造を用いて起立構造を有する半導体装置を製造する方法を提案している（特許文献１参照）。
特開２００１−２６００９２号公報 P.Rai-Choudhury, "MEMS and MOEMS: Technology and applications", SPIE Press, Washington (2000), p.256 A. Jain et al., Abstracts of Int. Conf. Opt. MEMS, Hawaii, August 18-21, 2003, p.14

上記の半導体装置およびその製造方法によれば、起立構造を構成する各部材の角度および位置を正確に制御することができる。

そこで、この方法を用いて光学スキャナ、アクチュエータ等の種々の装置に応用可能な半導体装置を容易に作製することが望まれる。特に、ミラー等の部材をあらゆる方向に傾斜させることが可能な構造を容易に作製することが望まれる。

本発明の目的は、部材をあらゆる方向に傾斜させることが可能な構造を有し、容易かつ正確に作製することができるとともに小型化が可能な半導体装置およびその製造方法を提供することである。

第１の発明に係る半導体装置は、隣接する第１の領域、第２の領域および第３の領域を有する基板と、基板上に設けられた積層構造とを備え、積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、第１の領域と第２の領域との境界部に第１の方向に延びる第１の折線が形成され、第２の領域と第３の領域との境界部に第１の方向と交差する第２の方向に延びる第２の折線が形成され、第１の領域の一辺に第３の折線が形成され、第３の折線を除く部分で第１、第２および第３の領域を取り囲むように第３、第２および第１の層が除去され、第１、第２および第３の領域における第１の層が選択的に除去されることにより、第１、第２および第３の領域における第２および第３の層の部分が基板から離間し、第２の層に作用する歪により第２の層が第３の折線で谷状に折曲されることにより、第１の領域の第２および第３の層の部分が基板から起立するとともに、第２の領域の第２および第３の層の部分が第１の折線で第１の領域の第２および第３の層の部分に対して折曲自在に構成され、第３の領域の第２および第３の層の部分が第２の折線で第２の領域の第２および第３の層の部分に対して折曲自在に構成されたものである。

本発明に係る半導体装置においては、第３の折線を除く部分で第１、第２および第３の領域を取り囲むように第３、第２および第１の層が除去され、第１、第２および第３の領域における第１の層が選択的に除去される。それにより、第１、第２および第３の領域における第２および第３の層の部分が基板から離間する。また、第２の層に作用する歪により第２の層が第３の折線で谷状に折曲される。それにより、第１の領域の第２および第３の層の部分が基板から起立するとともに、第２の領域の第２および第３の層の部分が第１の折線で第１の領域の第２および第３の層の部分に対して折曲自在に構成され、第３の領域の第２および第３の層の部分が第２の折線で第２の領域の第２および第３の層の部分に対して折曲自在に構成される。

この場合、第２の領域の第２および第３の層の部分を第１の方向に延びる第１の折線を軸として回動させることにより第２の領域の第２および第３の層の部分を第１の領域の第２および第３の層の部分に対して任意の角度で傾斜させることができる。また、第３の領域の第２および第３の層の部分を第２の方向に延びる第２の折線を軸として回動させることにより第３の領域の第２および第３の層の部分を第２の領域の第２および第３の層の部分に対して任意の角度で傾斜させることができる。

したがって、第３の領域の第２および第３の層の部分からなる部材を互いに交差する２軸を中心として任意の方向に傾斜させることが可能となる。

また、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が第３の折線で谷状に折曲されるので、手動組み立てまたは複雑な組み立て機構を必要とすることなく部材をあらゆる角度に傾斜させる構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。

第１の折線に第１の加熱手段が設けられ、第２の折線に第２の加熱手段が設けられてもよい。

この場合、第１の加熱手段により第１の折線を加熱することにより、複数の層の熱膨張率差を利用して第２の領域の第２および第３の層の部分を第１の領域の第２および第３の層の部分に対して任意の角度で折曲することができる。また、第２の加熱手段により第２の折線を加熱することにより、複数の層の熱膨張率差を利用して第３の領域の第２および第３の層の部分を第２の領域の第２および第３の層の部分に対して任意の角度で折曲することができる。

第１の加熱手段は、第１の折線上に設けられた第１の金属膜を含み、第２の加熱手段は、第２の折線上に設けられた第２の金属膜を含んでもよい。

この場合、第１の折線上に設けられた第１の金属膜に電流を流すことにより、第１の折線を加熱することができる。それにより、第１の金属膜と複数の半導体層との熱膨張率差を利用して第２の領域の第２および第３の部分を第１の領域の第２および第３の層の部分に対して折曲することができる。また、第２の金属膜に電流を流すことにより、第２の折線を加熱することができる。それにより、第２の金属膜と複数の半導体層との熱膨張率差を利用して第３の領域の第２および第３の層の部分を第２の領域の第２および第３の層の部分に対して任意の角度で折曲することができる。

この場合、第１の金属膜に流す電流を調整することにより、第１の領域の第２および第３の層の部分に対する第２の領域の第２および第３の層の部分の角度を制御することができる。また、第２の金属膜に流す電流を調整することにより、第２の領域の第２および第３の層の部分に対する第３の領域の第２および第３の層の部分の角度を制御することができる。

第２の層は、第１の格子定数を有する第１の半導体層と、第１の格子定数よりも小さい第２の格子定数を有する第２の半導体層とを含み、第３の折線で第２の層が谷状に折曲されるように第３の折線の第３の層が除去されてもよい。

この場合、第３の折線で第３の層が除去されることにより、第１の半導体層の第１の格子定数と第２の半導体層の第２の格子定数との差に起因する歪を緩和するように第３の折線で第２の層が谷状に折曲される。それにより、第１の領域の第２および第３の層の部分が基板に対して起立する。

第１の領域は、第２の領域側に凹部を有する凹形に形成され、第２の領域は、第１の領域の凹部に対応する凸部を有する凸形に形成され、第１の折線は第２の領域の凸部の両側に形成され、第１の領域の凹部と第２の領域の凸部との境界部において第３および第２の層が除去されてもよい。

この場合、凸形の第２の領域の第２および第３の層の部分を凹形の第１の領域に対して第１の折線で折曲することができる。

第２の領域は、第１の方向を向く凹部を有する凹形の切欠き部を有し、第３の領域は、第２の領域の凹部に対応する凸部を有する凸形に形成され、第２の折線は第３の領域の凸部の両側に形成され、第２の領域の凹部と第３の領域の凸部との境界部において第３および第２の層が除去されてもよい。

この場合、凸形の第３の領域の第２および第３の層の部分を凹形の切欠き部を有する第２の領域の第２および第３の層の部分に対して第２の折線で折曲することができる。

第２の発明に係る半導体装置の製造方法は、隣接する第１の領域、第２の領域および第３の領域を有する基板上に第１の層を形成するステップと、第１の層上に、異なる格子定数を有する複数の半導体層を含む第２の層を形成するステップと、第２の層上に第３の層を形成するステップと、第１の領域と第２の領域との境界部に第１の方向に延びる第１の折線を形成し、第２の領域と第３の領域との境界部に第１の方向と交差する第２の方向に延びる第２の折線を形成し、第１の領域の一辺に第３の折線を形成するステップと、第３の折線を除く部分で第１、第２および第３の領域を取り囲むように第３、第２および第１の層を除去するステップと、第１、第２および第３の領域における第１の層を選択的に除去することにより、第１、第２および第３の領域における第２および第３の層の部分を基板から離間させ、第２の層に作用する歪により第２の層を第３の折線で谷状に折曲することにより、第１の領域の第２および第３の層の部分を基板から起立させるとともに、第２の領域の第２および第３の層の部分を第１の折線で第１の領域の第２および第３の層の部分に対して折曲自在に構成し、第３の領域の第２および第３の層の部分を第２の折線で第２の領域の第２および第３の層の部分に対して折曲自在に構成するステップとを備えたものである。

本発明に係る半導体装置の製造方法によれば、第３の折線を除く部分で第１、第２および第３の領域を取り囲むように第３、第２および第１の層が除去され、第１、第２および第３の領域における第１の層が選択的に除去される。それにより、第１、第２および第３の領域における第２および第３の層の部分が基板から離間する。また、第２の層に作用する歪により第２の層が第３の折線で谷状に折曲される。それにより、第１の領域の第２および第３の層の部分が基板から起立するとともに、第２の領域の第２および第３の層の部分が第１の折線で第１の領域の第２および第３の層の部分に対して折曲自在に構成され、第３の領域の第２および第３の層の部分が第２の折線で第２の領域の第２および第３の層の部分に対して折曲自在に構成される。

この場合、第２の領域の第２および第３の層の部分を第１の方向に延びる第１の折線を軸として回動させることにより第２の領域の第２および第３の層の部分を第１の領域の第２および第３の層の部分に対して任意の角度で傾斜させることができる。また、第３の領域の第２および第３の層の部分を第２の方向に延びる第２の折線を軸として回動させることにより第３の領域の第２および第３の層の部分を第２の領域の第２および第３の層の部分に対して任意の角度で傾斜させることができる。

したがって、第３の領域の第２および第３の層の部分からなる部材を互いに交差する２軸を中心として任意の方向に傾斜させることが可能となる。

また、第２の層における複数の半導体層の格子定数の差に起因する歪を緩和するように第２の層が第３の折線で谷状に折曲されるので、手動組み立てまたは複雑な組み立て機構を必要とすることなく部材をあらゆる角度に傾斜させる構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。

本発明によれば、手動組み立てまたは複雑な組み立て機構を必要とすることなく部材をあらゆる角度に傾斜させる構造を容易かつ正確に作製することが可能になるとともに、半導体装置の小型化が可能になる。

図１は本発明の一実施の形態における半導体装置の斜視図である。

図１において、半導体装置１００は、基板１に設けられた凹形のプレート５１０、フラップ５１１，５１２、凸形のプレート５２０および凸形のプレート５３０により構成される。プレート５３０はマイクロミラーとして働く。

プレート５１０は、上部の中央部に凹部を有する。プレート５１０は、基板１上にヒンジ２１０を介して垂直に起立している。プレート５１０の両側辺には、ヒンジ２２０，２３０を介してフラップ５１１，５１２がそれぞれ連結されている。

プレート５２０は、下部の中央部に凸部を有する。プレート５１０の凹部の両側の上辺にプレート５２０の凸部の両側の下辺が水平方向のヒンジ３１０，３２０を介して折曲自在に連結されている。

プレート５２０の中央部には、側部に凸部を有する凸形の切欠き部が形成されており、凸形の切欠き部内に凸形のプレート５３０が配置される。プレート５３０の凸部の上部および下部の側辺は、垂直方向のヒンジ３３０，３４０を介してプレート５２０に折曲自在に連結されている。

後述するように、ヒンジ３１０，３２０，３３０，３４０は、谷折溝およびヒータにより構成されている。ヒンジ３１０，３２０に電流を流すことにより、プレート５１０に対するプレート５２０の角度を変化させることができる。ヒンジ３３０，３４０に電流を流すことにより、プレート５２０に対するプレート５３０の角度を変化させることができる。

図２〜図６は図１の半導体装置１００の製造方法を示す工程図であり、（ａ）は模式的平面図、（ｂ）は（ａ）のＡ−Ａ線拡大断面図である。

まず、図２に示すように、ＧａＡｓからなる基板１上に、ＧａＡｓからなるバッファ層２、ＡｌＧａＡｓからなる犠牲層（sacrificial層）３、歪層（strain層）４および構成要素層（component層）５を順にエピタキシャル成長させる。

これらのバッファ層２、犠牲層３、歪層４および構成要素層５は、ＭＢＥ法（分子線エピタキシャル成長法）、ＭＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法（化学的気相成長法）等のエピタキシャル成長技術を用いて形成される。

歪層４は、厚さ数ｎｍ〜数十ｎｍのＩｎＧａＡｓ層４１および厚さ数ｎｍ〜数十ｎｍのＧａＡｓ層４２により構成される。ＩｎＧａＡｓ層４１の格子定数は、ＧａＡｓ層４２の格子定数よりも大きい。そのため、歪層４に格子定数の差による歪が発生する。歪層４の働きについては後述する。

また、構成要素層５は、分布反射膜（Distributed Bragg Reflector:以下、ＤＢＲ膜と呼ぶ）により構成される。ＤＢＲ膜は、複数のＡｌＧａＡｓ層と複数のＧａＡｓ層とが交互に積層されてなる積層構造を有する。ＡｌＧａＡｓ層およびＧａＡｓ層の周期は例えば４〜２０である。

なお、ＡｌＡｓを酸化することにより得られる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積層することにより構成要素層５を構成してもよい。また、構成要素層５がＧａＡｓプレートからなってもよい。

なお、歪層４と構成要素層５との間に、例えば厚さ１５０ｎｍのＡｌ_0.58Ｇａ_0.42Ａｓからなるエッチング停止層を設けてもよい。また、構成要素層５上に、例えば厚さ１０ｎｍのＩｎＧａＡｓからなる歪補償層（strain compensation層）および例えば厚さ１０ｎｍのＧａＡｓからなるキャップ層を設けてもよい。歪補償層は、後の工程で剥離された構成要素層５の変形を防止するために設けられる。キャップ層は、製造工程時におけるＩｎＧａＡｓ中のＩｎの蒸発を防止するために設けられる。

次に、図３に示すように、フォトリソグラフィおよびエッチングにより構成要素層５を除去し、図１のヒンジ２１０，２２０，２３０，３１０，３２０，３３０，３４０を規定する谷折溝２１，２２，２３，３１，３２，３３，３４を形成する。この場合、谷折溝２２，２３は、谷折溝２１の両端部から谷折溝２１に垂直に配置される。また、谷折溝３１，３２は、谷折溝２２，２３の端部から谷折溝２２，２３に垂直にかつ互いに間隔をおいて配置される。谷折溝３３，３４は、谷折溝３１，３２に垂直にかつ互いに間隔をおいて配置される。

エッチングとしては、ウェットエッチング法またはドライエッチング法を用いることができる。

次に、図４に示すように、構成要素層５上に金属膜からなる３つの電極パッド４１０，４２０，４３０を形成する。また、谷折溝３１，３２，３３，３４内のＧａＡｓ層４２上に金属膜からなるヒータ４１，４２，４３，４４をそれぞれ形成する。

配線層４１１により電極パッド４１０とヒータ４１とが電気的に接続され、配線層４１２によりヒータ４１とヒータ４３とが電気的に接続され、配線層４１３によりヒータ４３とヒータ４４とが電気的に接続される。また、配線層４１４によりヒータ４４と電極パッド４３０とが電気的に接続され、配線層４１５によりヒータ４１とヒータ４２とが電気的に接続され、配線層４１６によりヒータ４２と電極パッド４２０とが電気的に接続される。

配線層４１１〜４１６は、図１のヒンジ２１０，３１０，３２０，３３０，３４０と交差するため、電極パッド４１０，４２０，４３０に比べて小さな厚みを有する。

配線層４１１〜４１６の厚さを薄くすることにより、ヒンジ２１０，３１０，３２０，３３０，３４０の湾曲が可能になるとともにヒンジ２１０，３１０，３２０，３３０，３４０の湾曲による配線層４１１〜４１６の切れを防止することができる。電極パッド４１０，４２０，４３０は、ワイヤボンディングを確実にするために、ある程度大きな厚みを有することが好ましい。なお、ヒータ４１〜４４の厚さは、熱膨張率の差により歪層４を湾曲させることができる厚さに設定する。

例えば、ヒータ４１〜４４および配線層４１１〜４１６は、厚さ５ｎｍ〜１０ｎｍのＴｉ（チタン）および厚さ４０ｎｍ〜８０ｎｍのＡｕ（金）の積層構造からなる。電極パッド４１０，４２０，４３０は、厚さ５ｎｍ〜１０ｎｍのＴｉおよび厚さ２００ｎｍのＡｕの積層構造からなる。そのため、薄いヒータ４１〜４４および配線層４１１〜４１６の堆積工程は、厚い電極パッド４１０，４２０，４３０の堆積工程とは別に行われる。なお、Ａｕの代わりにＡｌ（アルミニウム）またはＰｔ（白金）を用いてもよい。

次に、図５に示すように、谷折溝２１，２２，２３，３１，３２で囲まれた領域に図１の凹形のプレート５１０の領域が配置され、谷折溝２２，２３に沿って図１のフラップ５１１，５１２の領域が配置される。また、図１のプレート５１０の領域に隣接するように図１の凸形のプレート５２０の領域が配置され、プレート５２０の領域内に凸形のプレート５３０の領域が配置される。

谷折溝２１を除いてプレート５１０，５２０，５３０の領域を取り囲むようにフォトリソグラフィおよびエッチングにより構成要素層５、歪層４および犠牲層３を除去し、分離溝１１を形成する。それにより、分離溝１１で取り囲まれた構成要素層５が周囲の構成要素層５から分離される。また、谷折溝３１，３２を除いてプレート５１０，５２０の領域を互いに分離するようにフォトリソグラフィおよびエッチングにより構成要素層５、歪層４および犠牲層３を除去し、分離溝１２を形成する。さらに、谷折溝３３，３４を除いてプレート５３０の領域を取り囲むようにフォトリソグラフィおよびエッチングにより構成要素層５、歪層４および犠牲層３を除去し、分離溝１３，１４を形成する。

これらの場合にも、エッチングとしてウェットエッチング法またはドライエッチング法を用いる。

その後、図６に示すように、分離溝１１，１２，１３，１４で取り囲まれた領域における歪層４下の犠牲層３をウェットエッチング法により選択的にエッチングする。その結果、歪層４を構成するＩｎＧａＡｓ層４１とＧａＡｓ層４２との格子定数の差に起因する歪を緩和するように歪層４が図１のヒンジ２１０，２２０，２３０，３１０，３２０，３３０，３４０として谷折溝２１，２２，２３，３１，３２，２２，３４の下方で谷状に湾曲する。それにより、構成要素層５が谷折溝２１，２２，２３，３１，３２，３３，３４で谷状に折曲される。

次に、図１、図５〜図８を参照しながら本実施の形態に係る半導体装置１００の動作原理について説明する。図７および図８は図１の半導体装置１００の動作原理を説明するための斜視図である。

図５および図６に示されるヒンジ３１０，３２０，３３０，３４０のヒータ４１，４２，４３，４４に電流を流さない初期状態では、図１に示すように、ヒンジ３１０，３２０，３３０，３４０は谷状に湾曲しており、プレート５２０がプレート５１０に対して折曲され、プレート５３０がプレート５２０に対して折曲されている。

図５および図６に示される電極パッド４１０，４２０間に電圧を印加すると、ヒンジ３１０，３２０のヒータ４１，４２に電流が流れる。それにより、ヒータ４１，４２が発熱する。金属膜からなるヒータ４１，４２の熱膨張率は、半導体からなる歪層４の熱膨張率よりも高い。そのため、ヒンジ３１０，３２０が谷状から平坦状に近づくように湾曲し、プレート５１０に対するプレート５２０の角度が小さくなる。例えば、図７に示されるように、プレート５２０がプレート５１０に対して同一平面になるようにプレート５２０の角度を変化させることができる。

また、図５および図６に示される電極パッド４１０，４３０間に電圧を印加すると、ヒンジ３３０，３４０のヒータ４３，４４に電流が流れる。それにより、ヒータ４３，４４が発熱する。金属膜からなるヒータ４３，４４の熱膨張率は、半導体からなる歪層４の熱膨張率よりも高い。そのため、ヒンジ３３０，３４０が谷状から平坦状に近づくように湾曲し、プレート５２０に対するプレート５３０の角度が小さくなる。例えば、図７に示されるように、プレート５３０がプレート５２０に対して同一平面になるようにプレート５３０の角度を変化させることができる。

さらに、図５および図６に示される電極パッド４１０，４２０間に印加する電圧を大きくすると、ヒンジ３１０，３２０のヒータ４１，４２に流れる電流が大きくなる。それにより、ヒータ４１，４２の発熱量が増加する。そのため、ヒンジ３１０，３２０が平坦状からさらに山状に湾曲し、図８に示されるように、プレート５２０がプレート５１０に対して初期状態と逆方向に折曲される。

図５および図６に示される電極パッド４１０，４３０間に印加する電圧を大きくすると、ヒンジ３３０，３４０のヒータ４３，４４に流れる電流が大きくなる。それにより、ヒータ４３，４４の発熱量が増加する。そのため、ヒンジ３３０，３４０が平坦状からさらに山状に湾曲し、プレート５３０がプレート５２０に対して初期状態と逆方向に折曲される。

このように、ヒンジ３１０，３２０のヒータ４１，４２に流す電流を制御することによりプレート５２０を基板１の表面に平行なヒンジ３１０，３２０を軸として任意の角度に傾斜させることができる。また、ヒンジ３３０，３４０のヒータ４３，４４に流す電流を制御することによりプレート５３０をヒンジ３１０，３２０に垂直なヒンジ３３０，３４０を軸として任意の角度に傾斜させることができる。

したがって、本実施の形態に係る半導体装置１００においては、プレート５３０を互いに垂直な２軸を中心として任意の方向に傾斜させることができる。

この場合、ヒータ４１，４２に流れる電流の所定範囲では、ヒータ４１，４２に流れる電流の値とプレート５１０に対するプレート５２０の角度とはほぼ比例関係を有する。また、ヒータ４３，４４に流れる電流の所定範囲では、ヒータ４３，４４に流れる電流の値とプレート５２０に対するプレート５３０の角度とはほぼ比例関係を有する。したがって、プレート５２０，５３０の傾斜角度を正確に制御することができる。

本実施の形態に係る半導体装置１００を用いると、光ビームの方向をあらゆる方向に傾斜させることが可能となる。

なお、上記実施の形態では、複数のプレートが谷状に折曲可能なヒンジにより連結されているが、複数のプレートの一部が山状に折曲可能なヒンジにより連結されてもよい。その場合には、以下に説明するように、歪層４として３層の半導体層の積層構造を用いる。

図９は歪層の構成の他の例を示す模式的断面図であり、（ａ）は折曲されていない状態を示し、（ｂ）は山状に折曲された状態を示し、（ｃ）は谷状に折曲された状態を示す。

図９（ａ）に示すように、歪層４は、厚さ数ｎｍ〜数十ｎｍのＧａＡｓ層４２が厚さ数ｎｍ〜数十ｎｍの第１のＩｎＧａＡｓ層４１ａおよび厚さ数ｎｍ〜数十ｎｍの第２のＩｎＧａＡｓ層４１ｂにより挟まれた構造を有する。第２のＩｎＧａＡｓ層４１ｂは第１のＩｎＧａＡｓ層４１ａよりも大きな厚みを有する。第２のＩｎＧａＡｓ層４１ｂ上に構成要素層５が形成される。

この場合、第１のＩｎＧａＡｓ層４１ａおよび第２のＩｎＧａＡｓ層４１ｂはＧａＡｓ層４２に比べて大きな格子定数を有するので、第１のＩｎＧａＡｓ層４１ａはＧａＡｓ層４２を上方に湾曲させるように作用し、第２のＩｎＧａＡｓ層４１ｂはＧａＡｓ層４２を下方に湾曲させるように作用する。この状態では、第２のＩｎＧａＡｓ層４１ｂ上に構成要素層５が形成されているため、歪層４は湾曲しない。

図９（ｂ）に示すように、構成要素層５を第２のＩｎＧａＡｓ層４１ｂが露出するまでエッチングすると、第１のＩｎＧａＡｓ層４１ａの厚みが第２のＩｎＧａＡｓ層４１ｂの厚みに比べて小さいので、第２のＩｎＧａＡｓ層４１ｂがＧａＡｓ層４２を下方に湾曲させるように作用する。それにより、構成要素層５がエッチング部分で山状に折曲される。

図９（ｃ）に示すように、構成要素層５および第２のＩｎＧａＡｓ層４１ｂをＧａＡｓ層４２が露出するまでエッチングすると、第１のＩｎＧａＡｓ層４１ａはＧａＡｓ層４２を上方に湾曲させるように作用する。それにより、構成要素層５がエッチング部分で谷状に折曲される。

このように、歪層４を用いるとともにエッチング深さを調整することにより、構成要素層５を谷状および山状に折曲することができる。

この場合、第１および第２のＩｎＧａＡｓ層４１ａ，４１ｂの厚さ、ＧａＡｓ層４２の厚さおよび第１および第２のＩｎＧａＡｓ層４１ａ，４１ｂにおけるＩｎ組成比を最適に選択することにより、構成要素層５を所望の角度で折曲することができる。

本実施の形態に係る半導体装置１００は、光ビームをあらゆる方向に傾斜させることができるので、走査ミラー、光学スイッチ、光スキャナ、バラクタ、投射型表示装置等に用いることができる。

なお、上記実施の形態において、犠牲層３が第１の層に相当し、歪層４が第２の層に相当し、構成要素層５が第３の層に相当する。また、ＩｎＧａＡｓ層４１が第１の半導体層に相当し、ＧａＡｓ層４２が第２の半導体層に相当する。さらに、プレート５１０の領域が第１の領域に相当し、プレート５２０の領域が第２の領域に相当し、プレート５３０の領域が第３の領域に相当する。

上記実施の形態の半導体装置は、通常のフォトリソグラフィ、エッチング、エピタキシャル成長等のプレーナ技術により容易かつ安価に製造することができる。

上記実施の形態では、歪層４としてＩｎＧａＡｓ層とＧａＡｓ層との積層構造を用いているが、これに限定されず、異なる格子定数を有する種々の半導体層の組み合わせを用いることができる。歪層として他のIII −Ｖ族化合物半導体の積層構造、II−VI族化合物半導体の積層構造を用いてもよい。また、歪層としてＳｉ（シリコン）およびＧｅ（ゲルマニウム）を含む半導体層の積層構造を用いてもよい。

また、上記実施の形態では、ＧａＡｓからなる基板を用いているが、犠牲層、歪層および構成要素層の材料を考慮してＳｉ基板等の他の基板を用いてもよい。

さらに、上記実施の形態では、犠牲層の材料としてＡｌＧａＡｓを用いているが、これに限定されず、選択エッチングを考慮して他の材料を用いてもよい。

また、構成要素層の材料も上記実施の形態に限定されず、任意の材料を用いることができる。

本発明は、種々の光学素子、光学装置、光学システム、種々の駆動素子、駆動装置、駆動システム等に利用することができる。

本発明の一実施の形態における半導体装置の斜視図である。 図１の半導体装置の製造方法を示す工程図である。 図１の半導体装置の製造方法を示す工程図である。 図１の半導体装置の製造方法を示す工程図である。 図１の半導体装置の製造方法を示す工程図である。 図１の半導体装置の製造方法を示す工程図である。 図１の半導体装置の動作原理を説明するための斜視図である。 図１の半導体装置の動作原理を説明するための斜視図である。 歪層の構成の他の例を示す模式的断面図である。

符号の説明

１ 基板
２ バッファ層
３ 犠牲層
４ 歪層
５ 構成要素層
１１，１２，１３，１４ 分離溝
２１，２２，２３，３１，３２，３３，３４，３５ 谷折溝
４１ ＩｎＧａＡｓ層
４１ａ 第１のＩｎＧａＡｓ層
４１ｂ 第２のＩｎＧａＡｓ層
４２ ＧａＡｓ層
１００ 半導体装置
２１０，２２０，２３０，３１０，３２０，３３０，３４０ ヒンジ
４１０，４２０，４３０ 電極パッド
４１１，４１２，４１３，４１４，４１５，４１６ 配線層
５１０，５２０，５３０ プレート

Claims (7)

1. 隣接する第１の領域、第２の領域および第３の領域を有する基板と、
   前記基板上に設けられた積層構造とを備え、
   前記積層構造は、第１の層、第２の層および第３の層を順に含み、
   前記第２の層は、異なる格子定数を有する複数の半導体層を含み、
   前記第１の領域と前記第２の領域との境界部に第１の方向に延びる第１の折線が設けられ、前記第２の領域と前記第３の領域との境界部に前記第１の方向と交差する第２の方向に延びる第２の折線が設けられ、前記第１の領域の一辺に第３の折線が形成され、
   前記第３の折線を除く部分で前記第１、第２および第３の領域を取り囲むように前記第３、第２および第１の層が除去され、前記第１、第２および第３の領域における前記第１の層が選択的に除去されることにより、前記第１、第２および第３の領域における前記第２および第３の層の部分が前記基板から離間し、
   前記第２の層に作用する歪により前記第２の層が前記第３の折線で谷状に折曲されることにより、前記第１の領域の前記第２および第３の層の部分が前記基板から起立するとともに、前記第２の領域の前記第２および第３の層の部分が前記第１の折線で前記第１の領域の前記第２および第３の層の部分に対して折曲自在に構成され、前記第３の領域の前記第２および第３の層の部分が前記第２の折線で前記第２の領域の前記第２および第３の層の部分に対して折曲自在に構成されたことを特徴とする半導体装置。
2. 前記第１の折線に第１の加熱手段が設けられ、前記第２の折線に第２の加熱手段が設けられたことを特徴とする請求項１記載の半導体装置。
3. 前記第１の加熱手段は、前記第１の折線上に設けられた第１の金属膜を含み、前記第２の加熱手段は、前記第２の折線上に設けられた第２の金属膜を含むことを特徴とする請求項２記載の半導体装置。
4. 前記第２の層は、第１の格子定数を有する第１の半導体層と、前記第１の格子定数よりも小さい第２の格子定数を有する第２の半導体層とを含み、
   前記第３の折線で前記第２の層が谷状に折曲されるように前記第３の折線の前記第３の層が除去されたことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
5. 前記第１の領域は、前記第２の領域側に凹部を有する凹形に形成され、前記第２の領域は、前記第１の領域の前記凹部に対応する凸部を有する凸形に形成され、
   前記第１の折線は前記第２の領域の前記凸部の両側に形成され、前記第１の領域の前記凹部と前記第２の領域の前記凸部との境界部において前記第３および第２の層が除去されたことを特徴とする請求項１〜４のいずれかに記載の半導体装置。
6. 前記第２の領域は、前記第１の方向を向く凹部を有する凹形の切欠き部を有し、
   前記第３の領域は、前記第２の領域の前記凹部に対応する凸部を有する凸形に形成され、
   前記第２の折線は前記第３の領域の前記凸部の両側に形成され、前記第２の領域の前記凹部と前記第３の領域の前記凸部との境界部において前記第３および第２の層が除去されたことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
7. 隣接する第１の領域、第２の領域および第３の領域を有する基板上に第１の層を形成するステップと、
   前記第１の層上に、異なる格子定数を有する複数の半導体層を含む第２の層を形成するステップと、
   前記第２の層上に第３の層を形成するステップと、
   前記第１の領域と前記第２の領域との境界部に第１の方向に延びる第１の折線を形成し、前記第２の領域と前記第３の領域との境界部に前記第１の方向と交差する第２の方向に延びる第２の折線を形成し、前記第１の領域の一辺に第３の折線を形成するステップと、
   前記第３の折線を除く部分で前記第１、第２および第３の領域を取り囲むように前記第３、第２および第１の層を除去するステップと、
   前記第１、第２および第３の領域における前記第１の層を選択的に除去することにより、前記第１、第２および第３の領域における前記第２および第３の層の部分を前記基板から離間させ、前記第２の層に作用する歪により前記第２の層を前記第３の折線で谷状に折曲することにより、前記第１の領域の前記第２および第３の層の部分を前記基板から起立させるとともに、前記第２の領域の前記第２および第３の層の部分を前記第１の折線で前記第１の領域の前記第２および第３の層の部分に対して折曲自在に構成し、前記第３の領域の前記第２および第３の層の部分を前記第２の折線で前記第２の領域の前記第２および第３の層の部分に対して折曲自在に構成するステップとを備えたことを特徴とする半導体装置の製造方法。

Images