JP2005142201A - 光集積回路 - Google Patents

Abstract

【課題】 容易かつ正確に作製することができるとともに小型化が可能な光集積回路を提供することである。
【解決手段】 基板１上には、面発光型レーザダイオードＬＤ、反射装置ＭＬ１、レンズＬＥ、２つの反射装置ＭＬ２、反射装置ＭＬ３および複数のフォトダイオードＰＤが形成されている。反射装置ＭＬ１は、基板１上にヒンジ部ＨＧ０を介して起立した反射板ＰＬ０を含む。また、反射装置ＭＬ２は、基板１にヒンジ部ＨＧ１を介して起立した反射板ＰＬ１と、反射板ＰＬ１の垂直な一辺にヒンジ部ＨＧ２を介して連結された反射板Ｐ２と、基板１上にヒンジ部ＨＧ３を介して起立した反射板ＰＬ３と、反射板ＰＬ３の垂直な一辺にヒンジ部ＨＧ４を介して連結された反射板ＰＬ４とを含む。さらに、反射装置ＭＬ３は、基板１上にヒンジ部ＨＧ０を介して起立した反射板ＰＬ０を含む。
【選択図】 図１

Description

本発明は、半導体層の起立構造を有する光集積回路に関する。

起立構造を有するマイクロ光学ベンチが、シリコンを用いたＭＥＭＳ（マイクロエレクトロ・メカニカル・システム）技術により実現されている。このＭＥＭＳ技術を用いて、例えば、レーザ走査ディスプレイのための共振マイクロスキャナ、可動マイクロ反射器、半導体レーザの外部共振器のための走査マイクロミラー等を作製することが報告されている。

この従来のＭＥＭＳ技術では、積層された半導体層の一部をエッチングにより剥離させた後、剥離した部分をスライドさせて起立させるとともにヒンジで接合することにより、起立構造を形成している。この起立構造を用いて基板上に所定の角度で起立したミラーが構成される。このようなミラーは、くし型ドライバ（comb driver）またはスライディング機構により操作される。

しかしながら、従来のＭＥＭＳ技術を用いて半導体により起立構造を作製する場合、剥離した半導体層をスライドさせる際に磨耗が生じる。また、半導体層を所定の位置まで正確にスライドさせることは困難である。そのため、起立構造を構成する各部材の角度および位置を正確に制御することが困難であるとともに、作業性が悪い。したがって、従来のＭＥＭＳ技術を用いて種々の構造を作製することは困難である。

一方、本発明者らは、格子定数の異なる複数の半導体層の積層構造を用いて起立構造を有する半導体装置を製造する方法を提案している（特許文献１参照）。
特開２００１−２６００９２号公報

上記の半導体装置およびその製造方法によれば、起立構造を構成する各部材の角度および位置を正確に制御することができる。

そこで、この方法を用いて光集積回路を容易に作製することが望まれる。

本発明の目的は、容易かつ正確に作製することができるとともに小型化が可能な光集積回路を提供することである。

本発明に係る光集積回路は、基板と、基板上に形成された積層構造と、基板または積層構造により構成され光を発生する発光素子と、積層構造により構成され発光素子により発生された光を反射する第１の反射装置とを備え、積層構造は、異なる格子定数を有する複数の半導体層を含み、第１の反射装置は、複数の半導体層の格子定数の差に起因する歪により基板上に起立したものである。

本発明に係る光集積回路においては、基板上に積層構造が形成され、積層構造により発光素子および第１の反射装置が構成される。第１の反射装置は、複数の半導体層の格子定数の差に起因する歪により基板上に起立する。

このように、複数の半導体層の格子定数の差に起因する歪を緩和するように第１の反射装置が自動的に基板上に起立するので、手動組み立てまたは複雑な組み立て機構を必要とすることなく、発光素子および第１の反射装置を有するモノリシック光集積回路の自己組み立てが可能となる。したがって、モノリシック光集積回路を容易かつ正確に作製することが可能になるとともに、モノリシック光集積回路の小型化が可能になる。

発光素子は、基板に対して略垂直な方向に光を発生する面発光型発光素子であり、第１の反射装置は、基板上にヒンジ部を介して設けられ、面発光型発光素子により発生された光を基板に対して略平行な方向に反射する反射板を含んでもよい。

この場合、通常のプレーナ技術により発光素子および第１の反射装置を有するモノリシック光集積回路を容易かつ安価に製造することができる。

積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、第１の反射装置のヒンジ部で第３の層が除去され、ヒンジ部を除く部分で反射板の領域を取り囲むように第３の層から第１の層に達する分離溝が形成されるとともに、反射板の領域における第１の層の部分が選択的に除去されることにより、第２の層に発生する歪により第２の層がヒンジ部で谷状に折曲され、反射板が基板に対して起立してもよい。

この場合、複数の半導体層の格子定数の差に起因する歪を緩和するようにヒンジ部が折曲されることにより反射板が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく、反射板が基板上に起立した第１の反射装置の自己組み立てが可能となる。

複数の半導体層の格子定数の差に起因する歪により基板上に起立するように積層構造に設けられ第１の反射装置からの光を反射する第２の反射装置をさらに備え、第２の反射装置は、基板上に第１のヒンジ部を介して略垂直に起立しかつ基板に対して略垂直な一辺を有する第１の反射板と、第１の反射板の一辺に第２のヒンジ部を介して連結された第２の反射板とを含んでもよい。

この場合、第１の反射板が基板上に第１のヒンジ部を介して略垂直に起立し、第２の反射板が第２のヒンジ部を介して垂直方向の軸の周りで回動可能に第１の反射板に連結される。それにより、第１の反射装置により反射された光の方向を第２の反射装置により変化させることができる。また、通常のプレーナ技術により発光素子、第１の反射装置および第２の反射装置を有するモノリシック光集積回路を容易かつ安価に製造することができる。

積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、第２の反射装置の第１および第２のヒンジ部で第３の層が除去され、第１のヒンジ部を除く部分で第１および第２の反射板の領域を取り囲むように第３の層から第１の層に達する分離溝が形成されるとともに、第１および第２の反射板の領域における第１の層の部分が選択的に除去されることにより、第２の層に発生する歪により第２の層が第１および第２のヒンジ部で谷状に折曲され、第１および第２の反射板が基板に対して起立してもよい。

この場合、複数の半導体層の格子定数の差に起因する歪を緩和するように第１および第２のヒンジ部が折曲されることにより第１の反射板が基板に対して起立し、第２の反射板が第１の反射板に対して折曲される。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく、可動の第２の反射板を有する第２の反射装置の自己組み立てが可能となる。

基板または積層構造に設けられ発光素子からの光を受光する受光素子をさらに備えてもよい。

それにより、発光素子からの光が受光素子に導かれる。この場合、通常のプレーナ技術により発光素子、第１の反射装置および受光素子を有するモノリシック光集積回路を容易かつ安価に製造することができる。

複数の半導体層の格子定数の差に起因する歪により基板上に起立するように積層構造に設けられ、発光素子からの光を反射して受光素子に導く第３の反射装置をさらに備え、第３の反射装置は、基板にヒンジ部を介して設けられた反射板を含んでもよい。

それにより、発光素子からの光が第３の反射装置により反射され、受光素子に導かれる。この場合、通常のプレーナ技術により発光素子、第１の反射装置、受光素子および第３の反射装置を有するモノリシック光集積回路を容易かつ安価に製造することができる。

積層構造は、第１の層、第２の層および第３の層を順に含み、第２の層は、異なる格子定数を有する複数の半導体層を含み、第３の反射装置のヒンジ部で第３の層が除去され、ヒンジ部を除く部分で反射板の領域を取り囲むように第３の層から第１の層に達する分離溝が形成されるとともに、反射板の領域における第１の層の部分が選択的に除去されることにより、第２の層に発生する歪により第２の層がヒンジ部で谷状に折曲され、反射板が基板に対して起立してもよい。

この場合、複数の半導体層の格子定数の差に起因する歪を緩和するようにヒンジ部が折曲されることにより反射板が基板に対して起立する。それにより、手動組み立てまたは複雑な組み立て機構を必要とすることなく、反射板が基板上に起立した第３の反射装置の自己組み立てが可能となる。

複数の半導体層は化合物半導体からなってよい。それにより、起立構造を容易に作製することができる。

本発明によれば、複数の半導体層の格子定数の差に起因する歪を緩和するように第１の反射装置が自動的に基板上に起立するので、手動組み立てまたは複雑な組み立て機構を必要とすることなく、発光素子および第１の反射装置を有するモノリシック光集積回路の自己組み立てが可能となる。したがって、モノリシック光集積回路を容易かつ正確に作製することが可能になるとともに、モノリシック光集積回路の小型化が可能になる。

図１は本発明の一実施の形態におけるモノリシック光集積回路の模式的斜視図である。

図１において、基板１上には、面発光型レーザダイオードＬＤ、反射装置ＭＬ１、レンズＬＥ、２つの反射装置ＭＬ２、反射装置ＭＬ３および複数のフォトダイオードＰＤが形成されている。

反射装置ＭＬ１は、基板１上にヒンジ部ＨＧ０を介して起立した反射板ＰＬ０を含む。また、反射装置ＭＬ２は、基板１上にヒンジ部ＨＧ１を介して起立した反射板ＰＬ１と、反射板ＰＬ１の垂直な一辺にヒンジ部ＨＧ２を介して連結された反射板ＰＬ２と、基板１上にヒンジ部ＨＧ３を介して起立した反射板ＰＬ３と、反射板ＰＬ３の垂直な一辺にヒンジ部ＨＧ４を介して連結された反射板ＰＬ４とを含む。さらに、反射装置ＭＬ３は、基板１上にヒンジ部ＨＧ５を介して起立した反射板ＰＬ５を含む。

図２は図１のレーザダイオードＬＤおよび反射装置ＭＬ１の斜視図である。図２に示すように、基板１上に後述する半導体層の積層構造が設けられている。その積層構造にレーザダイオードＬＤおよび反射装置ＭＬ１が構成されている。

レーザダイオードＬＤは、基板１の表面に垂直な方向にレーザビームを出射する。反射装置ＭＬ１においては、基板１上にヒンジ部ＨＧ０を介して４５度の角度で傾斜するように反射板ＰＬ０が形成されている。反射板ＰＬ０は、レーザダイオードＬＤにより出射されたレーザビームを基板１の表面に対して平行な方向に反射する。

レーザダイオードＬＤおよび反射装置ＭＬ１の作製方法については、後述する。

図３は図１の反射装置ＭＬ２の斜視図である。図３において、基板１上の積層構造に２組の起立構造Ｓ１，Ｓ２が設けられている。起立構造Ｓ１は、反射板ＰＬ１，ＰＬ２およびヒンジ部ＨＧ１，ＨＧ２により構成される。起立構造Ｓ２は、反射板ＰＬ３，ＰＬ４およびヒンジ部ＨＧ３，ＨＧ４により構成される。

起立構造Ｓ１の反射板ＰＬ１は、ヒンジ部ＨＧ１を介して基板１に対して垂直に起立している。反射板ＰＬ２は、ヒンジ部ＨＧ２により反射板ＰＬ１に連結され、基板１に対して垂直に起立している。起立構造Ｓ２の反射板ＰＬ３は、ヒンジ部ＨＧ３により基板１に対して垂直に起立している。反射板ＰＬ４は、ヒンジ部ＨＧ４により反射板ＰＬ３に連結され、基板１に対して垂直に起立している。反射板ＰＬ２と反射板ＰＬ４とは互いに対向している。

基板１には金属膜からなる電極パッド１２０が形成されている。反射板ＰＬ４に対向する反射板ＰＬ２の一面には、金属膜からなる静電板１２２が形成されている。電極パッド１２０と静電板１２２とを電気的に接続するように、基板１、ヒンジ部ＨＧ１、反射板ＰＬ１、ヒンジ部ＨＧ２および反射板ＰＬ２の表面に金属膜からなる配線層１２１が形成されている。

基板１上に金属膜からなる電極パッド２２０が形成されている。反射板ＰＬ２に対向する反射板ＰＬ４の一面には、金属膜からなる静電板２２２が形成されている。電極パッド２２０と静電板２２２とを電気的に接続するように、基板１、ヒンジ部ＨＧ３、反射板ＰＬ３、ヒンジ部ＨＧ４および反射板ＰＬ４の表面に金属膜からなる配線層２２１（後述する図４参照）が形成されている。

ヒンジ部ＨＧ２の湾曲により反射板ＰＬ２が反射板ＰＬ１に対してなす角度は可変となっている。同様に、ヒンジ部ＨＧ４の湾曲により反射板ＰＬ４が反射板ＰＬ３に対してなす角度が可変となっている。

電極パッド１２０，２２０間に電圧が印加されることにより反射板ＰＬ２の静電板１２２と反射板ＰＬ４の静電板２２２との間に静電力が働く。電極パッド１２０，２２０間に印加する電圧を変化させることにより、静電板１２２と静電板２２２との間に働く静電力が変化する。それにより、静電板１２２と静電板２２２とが平行状態を維持したまま静電板１２２と静電板２２２との間の距離が変化する。その結果、反射板ＰＬ２と反射板ＰＬ４とが平行状態を維持しつつ反射板ＰＬ２が反射板ＰＬ１に対してなす角度および反射板ＰＬ４が反射板ＰＬ３に対してなす角度が変化する。

反射板ＰＬ２に光が入射している場合、静電板１２２，２２２間に印加する電圧を変化させることにより、反射板ＰＬ１に対する反射板ＰＬ２のなす角度を変化させることができる。それにより、反射板ＰＬ２による反射光の方向を変化させることが可能となる。

図４〜図１０は図１の光集積回路のレーザダイオードＬＤおよび反射装置ＭＬ１の製造方法を示す工程断面図である。

まず、図４に示すように、ＧａＡｓからなる基板１上に、厚さ３００ｎｍのアンドープのＧａＡｓからなるバッファ層２およびレーザダイオード構造１０を順にエピタキシャル成長させる。

ここで、レーザダイオード構造１０は、ｎ型分布反射膜（Distributed Bragg Reflection膜：以下、ＤＢＲ膜と呼ぶ）１１、厚さ１２６ｎｍのｎ型Ａｌ_0.50Ｇａ_0.50Ａｓからなるスペーサ層１２、多重量子井戸活性層１３、厚さ１２６ｎｍのｐ型Ａｌ_0.50Ｇａ_0.50Ａｓからなるスペーサ層１４、ｐ型分布反射膜（以下、ＤＢＲ膜と呼ぶ）１５および厚さ１００ｎｍのｐ型ＧａＡｓ層１６を順に含む。

ｎ型ＤＢＲ膜１１は、厚さ７９ｎｍのＡｌ_0.90Ｇａ_0.10Ａｓ膜と厚さ６７ｎｍのＧａＡｓ膜とを交互に２４層ずつ含む積層構造を有する。また、多重量子井戸活性層１３は、厚さ８ｎｍの３層のＧａＡｓ膜と厚さ８ｎｍの２層のＩｎＧａＡｓ膜とを交互に含む。ｐ型ＤＢＲ膜１５は、厚さ７９ｎｍのＡｌ_0.90Ｇａ_0.10Ａｓ膜と厚さ６７ｎｍのＧａＡｓ膜とを交互に２１層ずつ含む積層構造を有する。

また、レーザダイオード構造１０上に、厚さ３００ｎｍのアンドープのＡｌ_0.50Ｇａ_0.50Ａｓからなるエッチング停止層１７およびフォトダイオード構造２０を順にエピタキシャル成長させる。フォトダイオード構造２０は、厚さ１００ｎｍのｐ型ＧａＡｓ層２１、厚さ１０００ｎｍのｉ型（アンドープ）ＧａＡｓ層２２および厚さ２００ｎｍのｎ型ＧａＡｓ層２３を順に含む。

また、フォトダイオード構造２０上に、犠牲層（sacrificial層）３をエピタキシャル成長させる。犠牲層３は、厚さ０．４ｎｍの複数のアンドープのＩｎ_0.50Ｇａ_0.50Ａｓ膜および厚さ０．４ｎｍの複数のアンドープのＡｌＡｓ膜の積層構造を有する。ここでは、Ｉｎ_0.50Ｇａ_0.50Ａｓ膜とＡｌＡｓ膜とが交互に１００層ずつ積層され、犠牲層３の厚さは８０ｎｍとなる。

さらに、犠牲層３上に、歪層（strain層）４０をエピタキシャル成長させる。歪層４０は、厚さ１０ｎｍのアンドープのＩｎ_XＧａ_1-XＡｓ層４および厚さ８０ｎｍのアンドープのＧａＡｓ層５の積層構造を有する。Ｉｎ_XＧａ_1-XＡｓ層４の格子定数は、ＧａＡｓ層５の格子定数よりも大きい。そのため、格子定数の差による歪が発生する。ここで、Ｉｎ_XＧａ_1-XＡｓ層４のＩｎ組成比Ｘは例えば０．２０である。

歪層４０上に、厚さ１５０ｎｍのアンドープのＡｌ_0.50Ｇａ_0.50Ａｓからなるエッチング停止層６、厚さ４５０ｎｍのアンドープのＧａＡｓからなる構成要素層（component層）７、厚さ１０ｎｍのアンドープのＩｎ_0.20Ｇａ_0.80Ａｓからなる歪補償層（strain compensation層）８およ厚さ１０ｎｍのアンドープのＧａＡｓからなるキャップ層９を順にエピタキシャル成長させる。

これらの層２，１１〜１７，２１〜２３，３〜９は、ＭＢＥ法（分子線エピタキシャル成長法）、ＭＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法（化学的気相成長法）等のエピタキシャル成長技術を用いて形成される。

歪補償層８は、後の工程で剥離された構成要素層７の変形を防止するために設けられる。キャップ層９は、製造工程時におけるＩｎＧａＡｓ中のＩｎの蒸発を防止するために設けられる。

次に、図５に示すように、フォトリソグラフィおよびエッチングにより所定領域のキャップ層９からｐ型ＧａＡｓ層１６までを除去する。

次に、図６に示すように、フォトリソグラフィおよびエッチングにより所定領域に露出したｐ型ＤＢＲ膜１５からｎ型ＤＢＲ膜１１までを除去し、素子分離用の溝５３を形成する。また、所定領域に露出したｐ型ＤＢＲ膜１５上にｐ側電極１３１を形成する。

その後、図７に示すように、フォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７およびエッチング停止層６を除去し、図１および図２のヒンジ部ＨＧ０を規定する折曲溝５１を形成する。

次に、図８に示すように、フォトリソグラフィおよびエッチングにより図１の反射板ＰＬ０を形成すべき領域を取り囲むようにキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３を除去し、分離溝５２を形成する。それにより、分離溝５２で取り囲まれたキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３の領域が周囲の領域から分離される。

さらに、図９に示すように、基板１の裏面にｎ側電極１３２を形成する。それにより、レーザダイオードＬＤが作製される。また、歪層４０下の犠牲層３をフッ酸等を用いたウェットエッチング法により選択的にエッチングする。

その結果、図１０に示すように、歪層４０を構成するＩｎ_XＧａ_1-XＡｓ層４とＧａＡｓ層５との格子定数の差に起因する歪を緩和するように歪層４０が折曲溝５１で湾曲する。それにより、図１および図２に示したヒンジ部ＨＧ０が形成される。

なお、Ｉｎ_XＧａ_1-XＡｓ層４におけるＩｎ組成比Ｘを変化させることにより、ＩｎＧａＡｓとＧａＡｓとの格子定数の差を約７％まで変化させることができる。

Ｉｎ_XＧａ_1-XＡｓ層４の厚さｔ１、ＧａＡｓ層５の厚さｔ２、Ｉｎ_XＧａ_1-XＡｓ層４におけるＩｎ組成比Ｘおよび歪層４０の曲率半径Ｒとの間には、次の関係がある。

Ｒ＝（ａ／Δａ）・｛（ｔ１＋ｔ２）／２｝
ここで、ａはＧａＡｓの格子定数であり、５．６５３３Åである。また、ΔａはＩｎ_XＧａ_1-XＡｓの格子定数とＧａＡｓの格子定数との差である。Ｉｎ_0.20Ｇａ_0.80Ａｓの格子定数は５．７３４３Åである。

したがって、Ｉｎ_XＧａ_1-XＡｓ層４の厚さ、ＧａＡｓ層５の厚さ、Ｉｎ_XＧａ_1-XＡｓ層４におけるＩｎ組成比Ｘおよび折曲溝５１の幅を最適に選択することにより、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が基板１に対して４５度に起立し、主として構成要素層７により図１および図２の反射板ＰＬ０が形成される。このようにして、反射装置ＭＬ０が作製される。

レーザダイオードＬＤは、図１０に点線の矢印で示されるように、レーザビームを基板１の表面に対して垂直に上方へ出射する。

上記の図５〜図８の工程におけるエッチングとしては、ウェットエッチング法またはドライエッチング法を用いることができる。

図１１は図１のレンズＬＥの製造方法を示す図であり、（ａ）は模式的平面図、（ｂ）は模式的断面図である。図１１はレンズＬＥの起立前の状態を示している。

図４の工程の後、図７の工程時に、フォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７およびエッチング停止層６を除去し、図１のレンズＬＥのヒンジ部（図示せず）を規定する折曲溝５１を形成する。また、図８の工程時に、レンズＬＥを形成すべき矩形領域を取り囲むようにフォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３を除去し、分離溝５２を形成する。それにより、分離溝５２で取り囲まれたキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３の矩形領域が、図１１（ａ）に示すように、周囲の領域から分離される。

さらに、キャップ層９上に膜厚２０００ｎｍのフォトレジストＲを塗布し、フォトレジストＲにフォトリソグラフィによりフレネルレンズのパターンを有するレンズＬＥを形成する。

また、図９の工程時に、図１１（ｂ）に示すように、歪層４０下の犠牲層３をフッ酸等を用いたウェットエッチング法により選択的にエッチングする。その結果、歪層４０を構成するＩｎ_XＧａ_1-XＡｓ層４とＧａＡｓ層５との格子定数の差に起因する歪を緩和するように歪層４０が折曲溝５１で湾曲する。それにより、レンズＬＥが基板１上に起立する。

この場合、Ｉｎ_XＧａ_1-XＡｓ層４の厚さ、ＧａＡｓ層５の厚さ、Ｉｎ_XＧａ_1-XＡｓ層４におけるＩｎ組成比Ｘおよび折曲溝５１の幅を最適に選択することにより、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造とともにレンズＬＥが基板１に対して垂直に起立する。

図１２は図１のフォトダイオードＰＤの製造方法を示す模式的断面図である。

図４の工程後、図１２に示すように、フォトリソグラフィおよびエッチングにより所定領域のキャップ層９から犠牲層３までを除去し、ｎ型ＧａＡｓ層２３を露出させる。また、フォトリソグラフィおよびエッチングにより一部領域のｎ型ＧａＡｓ層２３およびｉ型ＧａＡｓ層２２を除去し、ｐ型ＧａＡｓ層２１を露出させる。露出したｎ型ＧａＡｓ層２３にｎ側電極１４１を形成し、露出したｐ型ＧａＡｓ層２１にｐ側電極１４２を形成する。このようにして、ｐ型ＧａＡｓ層２１、ｉ型ＧａＡｓ層２２およびｎ型ＧａＡｓ層２３からなるフォトダイオードＰＤが作製される。

図１３〜図１６は図１および図３の反射装置ＭＬ２の製造方法を示す工程図であり、図１３〜図１５の（ａ）は模式的平面図、図１３〜図１５の（ｂ）および図１６はＡ−Ａ線模式的断面図である。

図４の工程後、図１５に示すように、フォトリソグラフィおよびエッチングによりキャップ層９、歪補償層８、構成要素層７およびエッチング停止層６を除去し、図１および図３のヒンジ部ＨＧ１，ＨＧ２．ＨＧ３，ＨＧ４を規定する２組のＬ字状の折曲溝５１を形成する。

次に、図１４に示すように、キャップ層９上に、金属膜からなる配線層１２１，２２１を形成する。また、キャップ層９上に金属膜からなる電極パッド１２０，２２０および静電板１２２，２２２を形成する。配線層１２１，２２１は、図１および図３のヒンジ部ＨＧ１，ＨＧ２，ＨＧ３，ＨＧ４と交差するため、電極パッド１２０，２２０および静電板１２２，２２２に比べて小さな厚みを有する。

本実施の形態の光集積回路では、静電板１２２，２２２に静電力を発生させるために、電極パッド１２０，２２０間に電圧が印加されるが、配線層１２１，２２１に電流は流れない。そのため、配線層１２１，２２１の厚さを薄くすることにより、ヒンジ部ＨＧ１，ＨＧ２，ＨＧ３，ＨＧ４の湾曲を可能にするとともにヒンジ部ＨＧ１，ＨＧ２，ＨＧ３，ＨＧ４の湾曲による配線層１２１，２２１の切れを防止することができる。電極パッド１２０，２２０は、ワイヤボンディングを確実にするために、ある程度大きな厚みを有することが好ましい。

例えば、配線層１２１，２２１は、厚さ４ｎｍのＴｉ（チタン）および厚さ４０ｎｍのＡｕ（金）の積層構造からなる。電極パッド１２０，２２０および静電板１２２，２２２は、厚さ４ｎｍのＴｉおよび厚さ２００ｎｍのＡｕの積層構造からなる。そのため、薄い配線層１２１，２２１の堆積工程は、厚い電極パッド１２０，２２０および静電板１２２，２２２の堆積工程とは別に行われる。

次に、図１５に示すように、フォトリソグラフィおよびエッチングにより図１および図３の反射板ＰＬ１，ＰＬ２を形成すべき領域および反射板ＰＬ３，ＰＬ４を形成すべき領域を取り囲むようにキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３を除去し、分離溝５２を形成する。それにより、分離溝５２で取り囲まれたキャップ層９、歪補償層８、構成要素層７、エッチング停止層６、歪層４０および犠牲層３の領域が周囲の領域から分離される。その後、電極パッド１２０，２２０へのワイヤボンディングを行う。

次に、図１６に示すように、歪層４０下の犠牲層３をフッ酸等を用いたウェットエッチング法により選択的にエッチングする。その結果、歪層４０を構成するＩｎ_XＧａ_1-XＡｓ層４とＧａＡｓ層５との格子定数の差に起因する歪を緩和するように歪層４０が折曲溝５１で湾曲する。それにより、図１および図３に示したヒンジ部ＨＧ１，ＨＧ２，ＨＧ３，ＨＧ４が形成される。

この場合、Ｉｎ_XＧａ_1-XＡｓ層４の厚さ、ＧａＡｓ層５の厚さ、Ｉｎ_XＧａ_1-XＡｓ層４におけるＩｎ組成比Ｘおよび折曲溝５１の幅を最適に選択することにより、キャップ層９、歪補償層８、構成要素層７、エッチング停止層６および歪層４０の積層構造が基板１に対して垂直に起立し、主として構成要素層７により図１および図３の反射板ＰＬ１，ＰＬ２，ＰＬ３，ＰＬ４が形成される。このようにして、反射装置ＭＬ２が作製される。

上記の図１３および図１５の工程におけるエッチングとしては、ウェットエッチング法またはドライエッチング法を用いることができる。

なお、図１の反射装置ＭＬ３の製造方法は、図４〜図１０に示した反射装置ＭＬ１の製造方法と同様である。

本実施の形態に係る光集積回路においては、レーザダイオードＬＤから垂直上方へレーザビームが出射され、そのレーザビームが反射装置ＭＬ１の反射板ＰＬ０で基板１の表面に平行な方向に反射される。そのレーザビームはレンズＬＥにより集束され、一方の反射装置ＭＬ２の反射板ＰＬ２により反射され、さらに他方の反射装置ＭＬ２の反射板ＰＬ２により反射される。そのレーザビームは、反射装置ＭＬ３の反射板ＰＬ５により垂直下方へ反射され、複数のフォトダイオードＰＤのいずれかに入射する。

この場合、図３に示した電極パッド１２０，２２０間に印加する電圧を変化させることにより、反射装置ＭＬ２の反射板ＰＬ２を垂直方向の軸の周りで回動させることができる。それにより、レーザビームを入射させるフォトダイオードＰＤを切り替えることができる。

したがって、図１の光集積回路によれば、光の経路を切り替える光スイッチが実現される。

図１の光集積回路では、２つの反射装置ＭＬ２が設けられているが、１つの反射装置ＭＬ２のみが設けられてもよい。

なお、図１の光集積回路に反射装置ＭＬ３およびフォトダイオードＰＤを設けない場合には、光集積回路を光学スキャナとして用いることができる。

本実施の形態の光集積回路は、通常のフォトリソグラフィ、エッチング、エピタキシャル成長等のプレーナ技術により容易かつ安価に製造することができる。

また、本実施の形態に係る光集積回路の製造方法によれば、手動組み立てまたは複雑な組み立て機構を必要とすることなく、反射装置ＭＬ１，ＭＬ２，ＭＬ３の自己組み立てが可能となる。

本実施の形態では、レーザダイオードＬＤが発光素子に相当し、反射装置ＭＬ１、反射装置ＭＬ２または反射装置ＭＬ３が第１の反射装置に相当し、反射装置ＭＬ２が第２の反射装置に相当し、反射装置ＭＬ３が第３の反射装置に相当する。また、フォトダイオードＰＤが受光素子に相当する。さらに、犠牲層３が第１の層に相当し、歪層４０が第２の層に相当し、構成要素層７および歪補償層８が第３の層に相当し、Ｉｎ_XＧａ_1-XＡｓ層４およびＧａＡｓ層５が複数の半導体層に相当する。さらに、反射板ＰＬ１が第１の反射板に相当し、反射板ＰＬ２が第２の反射板に相当し、ヒンジ部ＨＧ１が第１のヒンジ部に相当し、ヒンジ部ＨＧ２が第２のヒンジ部に相当する。

また、上記実施の形態では、積層構造をＧａＡｓ系半導体により構成しているが、積層構造をＩｎＧａＰ系、ＧａＮ系等の他の化合物半導体等により構成してもよい。

上記実施の形態では、発光素子として面発光型レーザダイオードＬＤを用いているが、端面発光型レーザダイオード、発光ダイオード等の他の発光素子を用いてもよい。

また、上記実施の形態では、受光素子としてフォトダイオードＰＤを用いているが、フォトトランジスタ、ＣＣＤ（電荷結合素子）等の他の受光素子を用いてもよい。

上記実施の形態では、ＧａＡｓからなる基板１を用いているが、犠牲層３、歪層４０および構成要素層７等の材料を考慮してＳｉ（シリコン）基板等の他の基板を用いてもよい。

また、上記実施の形態では、犠牲層３の材料は、上記の実施の形態に限定されず、選択エッチングを考慮して他の材料を用いてもよい。

また、上記実施の形態では、歪層４０としてＩｎ_XＧａ_1-XＡｓ層４とＧａＡｓ層５との積層構造を用いているが、これに限定されず、異なる格子定数を有する種々の半導体層の組み合わせを用いることができる。歪層４０として他のIII −Ｖ族化合物半導体の積層構造、II−VI族化合物半導体の積層構造を用いてもよい。また、歪層としてＳｉおよびＧｅ（ゲルマニウム）を含む半導体層の積層構造を用いてもよい。

また、上記実施の形態では、構成要素層７がＧａＡｓからなるが、構成要素層７の材料は、上記実施の形態に限定されず、構成要素層７の用途に応じて任意の材料を用いることができる。例えば、複数のＡｌＧａＡｓ層および複数のＧａＡｓ層を交互に含むＤＢＲ膜を用いてもよい。また、ＡｌＡｓを酸化することにより得られる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積層することにより得られるＤＢＲ膜を用いてもよい。

本発明に係る光集積回路は、光スイッチ、光学セレクタ、光学スキャナ等の種々の光学装置、光回路等として利用することができる。

本発明の一実施の形態におけるモノリシック光集積回路の模式的斜視図である。 図１のレーザダイオードおよび反射装置の斜視図である。 図１の反射装置の斜視図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１の光集積回路のレーザダイオードおよび反射装置の製造方法を示す工程断面図である。 図１のレンズの製造方法を示す図である。 図１のフォトダイオードの製造方法を示す模式的断面図である。 図１および図３の反射装置の製造方法を示す工程図である。 図１および図３の反射装置の製造方法を示す工程図である。 図１および図３の反射装置の製造方法を示す工程図である。 図１および図３の反射装置の製造方法を示す工程図である。

符号の説明

１ 基板
２ バッファ層
３ 犠牲層
４ Ｉｎ_XＧａ_1-XＡｓ層
５ ＧａＡｓ層
６，１７ エッチング停止層
７ 構成要素層
８ 歪補償層
９ キャップ層
１０ レーザダイオード構造
１１ ｎ型ＤＢＲ膜
１２ スペーサ層
１３ 多重量子井戸活性層
１４ スペーサ層
１５ ｐ型ＤＢＲ膜
１６ ｐ型ＧａＡｓ層
２０ フォトダイオード構造
４０ 歪層
１２０，２２０ 電極パッド
１２２，２２２ 静電板
１２１，２２１ 配線層
ＬＤ 面発光型レーザダイオード
ＬＥ レンズ
ＨＧ０，ＨＧ１，ＨＧ２，ＨＧ３，ＨＧ４ ヒンジ部
ＭＬ１，ＭＬ２，ＭＬ３ 反射装置
ＰＤ フォトダイオード
ＰＬ０，ＰＬ１，ＰＬ２，ＰＬ３，ＰＬ４，ＰＬ５ 反射板
Ｒ フォトレジスト

Claims (9)

1. 基板と、
   前記基板上に形成された積層構造と、
   前記基板または前記積層構造により構成され光を発生する発光素子と、
   前記積層構造により構成され前記発光素子により発生された光を反射する第１の反射装置とを備え、
   前記積層構造は、異なる格子定数を有する複数の半導体層を含み、
   前記第１の反射装置は、前記複数の半導体層の格子定数の差に起因する歪により前記基板上に起立したことを特徴とする光集積回路。
2. 前記発光素子は、前記基板に対して略垂直な方向に光を発生する面発光型発光素子であり、
   前記第１の反射装置は、前記基板上にヒンジ部を介して設けられ、前記面発光型発光素子により発生された光を前記基板に対して略平行な方向に反射する反射板を含むことを特徴とする請求項１記載の光集積回路。
3. 前記積層構造は、第１の層、第２の層および第３の層を順に含み、
   前記第２の層は、異なる格子定数を有する前記複数の半導体層を含み、
   前記第１の反射装置の前記ヒンジ部で前記第３の層が除去され、前記ヒンジ部を除く部分で前記反射板の領域を取り囲むように前記第３の層から前記第１の層に達する分離溝が形成されるとともに、前記反射板の領域における前記第１の層の部分が選択的に除去されることにより、前記第２の層に発生する歪により前記第２の層が前記ヒンジ部で谷状に折曲され、前記反射板が基板に対して起立したことを特徴とする請求項２記載の光集積回路。
4. 前記複数の半導体層の格子定数の差に起因する歪により前記基板上に起立するように前記積層構造に設けられ前記第１の反射装置からの光を反射する第２の反射装置をさらに備え、
   前記第２の反射装置は、
   前記基板上に第１のヒンジ部を介して略垂直に起立しかつ前記基板に対して略垂直な一辺を有する第１の反射板と、
   前記第１の反射板の前記一辺に第２のヒンジ部を介して連結された第２の反射板とを含むことを特徴とする請求項１〜３のいずれかに記載の光集積回路。
5. 前記積層構造は、第１の層、第２の層および第３の層を順に含み、
   前記第２の層は、異なる格子定数を有する前記複数の半導体層を含み、
   前記第２の反射装置の前記第１および第２のヒンジ部で前記第３の層が除去され、前記第１のヒンジ部を除く部分で前記第１および第２の反射板の領域を取り囲むように前記第３の層から前記第１の層に達する分離溝が形成されるとともに、前記第１および第２の反射板の領域における前記第１の層の部分が選択的に除去されることにより、前記第２の層に発生する歪により前記第２の層が前記第１および第２のヒンジ部で谷状に折曲され、前記第１および第２の反射板が基板に対して起立したことを特徴とする請求項４記載の光集積回路。
6. 前記基板または前記積層構造に設けられ前記発光素子からの光を受光する受光素子をさらに備えたことを特徴とする請求項１〜５のいずれかに記載の光集積回路。
7. 前記複数の半導体層の格子定数の差に起因する歪により前記基板上に起立するように前記積層構造に設けられ前記発光素子からの光を反射して前記受光素子に導く第３の反射装置をさらに備え、
   前記第３の反射装置は、前記基板にヒンジ部を介して設けられた反射板を含むことを特徴とする請求項１〜６のいずれかに記載の光集積回路。
8. 前記積層構造は、第１の層、第２の層および第３の層を順に含み、
   前記第２の層は、異なる格子定数を有する前記複数の半導体層を含み、
   前記第３の反射装置の前記ヒンジ部で前記第３の層が除去され、前記ヒンジ部を除く部分で前記反射板の領域を取り囲むように前記第３の層から前記第１の層に達する分離溝が形成されるとともに、前記反射板の領域における前記第１の層の部分が選択的に除去されることにより、前記第２の層に発生する歪により前記第２の層が前記ヒンジ部で谷状に折曲され、前記反射板が基板に対して起立したことを特徴とする請求項７記載の光集積回路。
9. 前記複数の半導体層は化合物半導体からなることを特徴とする請求項１〜８のいずれかに記載の光集積回路。
   

Images