JP3932787B2 - チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 - Google Patents
チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 Download PDFInfo
- Publication number
- JP3932787B2 JP3932787B2 JP2000273264A JP2000273264A JP3932787B2 JP 3932787 B2 JP3932787 B2 JP 3932787B2 JP 2000273264 A JP2000273264 A JP 2000273264A JP 2000273264 A JP2000273264 A JP 2000273264A JP 3932787 B2 JP3932787 B2 JP 3932787B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- chopper
- power
- inductance element
- closed loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B40/00—Technologies aiming at improving the efficiency of home appliances, e.g. induction cooking or efficient technologies for refrigerators, freezers or dish washers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Electromechanical Clocks (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
- Secondary Cells (AREA)
- Control Of Eletrric Generators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置に関する。
【０００２】
【従来の技術】
発電機によって発電された交流電圧をコンデンサや電池に充電する充電回路として、チョッパ式充電回路が知られている。図２５は、従来のチョッパ式充電回路の回路図である。このチョッパ式充電回路１は、クロック信号ＣＬを出力する発振回路２と、交流発電機ＡＧの出力端子ＡＧ１、ＡＧ２の電圧と電源の電圧ＶＤＤを比較するコンパレータ４、５と、コンパレータ４、５の出力信号ＳＰ１及びＳＰ２とクロック信号ＣＬとを論理積演算するアンド回路６と、充電電流を蓄電する大容量コンデンサ７と、コンパレータ４、５の出力信号ＳＰ１、ＳＰ２によって制御されるＰチャンネルＦＥＴ８、９と、アンド回路６の出力信号ＳＮによって制御されるＮチャンネルＦＥＴ１０、１１とを備えて構成される。ここで、ダイオード８Ｄ、９Ｄ、１０Ｄ、１１Ｄは、ＰチャンネルＦＥＴ８、９及びＮチャンネルＦＥＴ１０、１１の寄生ダイオードである。
【０００３】
次に、このチョッパ式充電回路１の動作を図２６に示すタイミングチャートを用いて説明する。
図２６において、時刻ｔａまでは出力端子ＡＧ１、ＡＧ２の電圧が電源ＶＤＤ以下であり、コンパレータ４、５の出力信号ＳＰ１、ＳＰ２がＨレベルに維持され、ＰチャンネルＦＥＴ８、９はオフ状態になっている場合を想定している。
時刻ｔａにおいてクロック信号ＣＬがＨレベルになると、アンド回路６の出力信号ＳＮがＨレベルになるのでＮチャンネルＦＥＴ１０、１１はオン状態になり、交流発電機ＡＧ、ＮチャンネルＦＥＴ１０、１１という短絡経路が形成される。この場合、交流発電機ＡＧの起電圧に応じて、例えば、出力端子ＡＧ１が出力端子ＡＧ２に対して正電位になると、図２５に符号αで示すように、交流発電機ＡＧ→ＮチャンネルＦＥＴ１０→ＮチャンネルＦＥＴ１１という経路で電流ｉ１が流れる。
【０００４】
次に、時刻ｔｂにおいてクロック信号ＣＬがＬレベルになると、アンド回路６の出力信号ＳＮがＬレベルになるのでＮチャンネルＦＥＴ１０、１１はオフ状態になり、上述の短絡経路が遮断される。この場合、クロック信号ＣＬがＨレベルの期間（以下「短絡期間」という。）に短絡経路を流れた電流により交流発電機ＡＧの発電コイルのインダクタンスにエネルギーが蓄積され、このエネルギーによって出力端子ＡＧ１の電圧が昇圧される。
【０００５】
そして、時刻ｔｃにおいて出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以上に昇圧されると、コンパレータ４の出力信号ＳＰ１がＬレベルに切り換わり、ＰチャンネルＦＥＴ８がオン状態に切り換わる。この結果、図２４に符号βで示すように、ＮチャンネルＦＥＴ１１のダイオード１１Ｄ→交流発電機ＡＧ→ＰチャンネルＦＥＴ８→大容量コンデンサ７という充電経路で充電電流ｉ２が流れ、大容量コンデンサ７が充電される。
【０００６】
この場合、充電が進むにつれ、発電コイルのインダクタンスに蓄えられたエネルギーが徐々に放出され、充電電流ｉ２が徐々に減少してくる。そして、出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以下になると、コンパレータ４の出力信号ＳＰ１がＨレベルになり、ＰチャンネルＦＥＴ８がオフ状態に切り換わり、上述の充電経路が遮断される。すなわち、出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以下になるまではアンド回路６によりＮチャンネルＦＥＴ１０、１１がオフ状態に維持され、充電が継続される。従って、交流発電機ＡＧの発電量が大きく、発電コイルのインダクタンスに蓄えられたエネルギーが大きい場合は、短絡期間に移行しても充電が継続されるため、充電時間が長くなる。
【０００７】
なお、交流発電機ＡＧに起電圧が発生して出力端子ＡＧ２が正電位になった場合は、上述の短絡経路を流れる電流ｉ１の方向が逆になり、出力端子ＡＧ２の電圧が昇圧される。この結果、ＮチャンネルＦＥＴ１０のダイオード１０Ｄ→交流発電機ＡＧ→ＰチャンネルＦＥＴ９→大容量コンデンサ７という充電経路で充電電流ｉ２が流れ、大容量コンデンサ７が充電されるようになっている。
【０００８】
このように、従来のチョッパ式充電回路は、交流発電機の起電圧をチョッパ電圧に変換して昇圧することにより、交流発電機に発生する起電圧が小さい場合でも、大容量コンデンサを充電できるようになっている。
【０００９】
【発明が解決しようとする課題】
ところで、このようなチョッパ式充電回路においては、発電機に発生する起電圧が極小さい場合は、発電コイルのインダクタンスに蓄積されたエネルギーが少ないため、チョッパ電圧に変換しても大容量コンデンサの端子電圧ＶＤＤ以上に昇圧することができない、このため、発電機に発生する起電圧が極小さい場合は、インダクタンスに蓄積されたエネルギーは大容量コンデンサに充電されず、発電コイルの内部抵抗などによって消費されてしまう。
【００１０】
また、チョッパ電圧に変換して大容量コンデンサの充電を開始した場合でも、インダクタンスに蓄積されたエネルギーが少なくなって電圧が大容量コンデンサの端子電圧ＶＤＤ以下になった場合は、インダクタンスに蓄積されたエネルギーは、大容量コンデンサに充電されず、発電コイルの内部抵抗などによって消費されてしまう。このような発電コイルの内部抵抗などによって消費されていたインダクタンスに蓄積されたエネルギーを大容量コンデンサに充電することができれば、チョッパ式充電回路の充電効率を更に高くすることができると考えられる。
【００１１】
そこで本発明は上述した事情を鑑みてなされたもので、充電効率を高くすることができるチョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、これらを用いた電子機器及び計時装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本願請求項１記載のチョッパ回路は、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と
を備え、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１３】
請求項２記載のチョッパ回路は、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と、
前記電力検出手段により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と
を備えることを特徴としている。
【００１４】
請求項３記載のチョッパ回路は、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１５】
請求項４記載のチョッパ回路は、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出手段により前記蓄電手段の電圧が前記第２の蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ手段と
を備えることを特徴としている。
【００１６】
請求項５記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１７】
請求項６記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
前記電力検出工程により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と
を備えることを特徴としている。
【００１８】
請求項７記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ工程は、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１９】
請求項８記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と、
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ工程と
を備えることを特徴としている。
【００２０】
請求項９記載のチョッパ式充電回路は、請求項１乃至４のいずれかに記載のチョッパ回路と、前記チョッパ回路のチョッパ電圧を蓄電する第３の蓄電手段とを備えることを特徴としている。
【００２１】
請求項１０記載の電子機器は、請求項９記載のチョッパ式充電回路を内蔵するとともに、前記チョッパ式充電回路から給電される電力によって動作することを特徴としている。
【００２２】
請求項１１記載の計時装置は、請求項９記載のチョッパ式充電回路と、前記チョッパ式充電回路から給電される電力によって時刻を計時して表示するする時刻表示手段とを備えることを特徴としている。
【００３１】
【発明の実施の形態】
以下、チョッパ式充電回路を適用した腕時計を本発明の一実施形態として説明する。
【００３２】
（１） 実施形態
（１−１） 実施形態の構成
図１は、本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路２０の回路図である。このチョッパ式充電回路２０は、交流発電機ＡＧの起電圧をパルス状のチョッパ電圧に変換して高電圧側ラインＬＨ（第１のライン）と低電圧側ラインＬＬ（第２のライン）との間に発生させるチョッパ回路２１と、高電圧側ラインＬＨと低電圧側ラインＬＬとの間に設けられ、電力を蓄電するメインコンデンサＣ（第３の蓄電手段）とから大略構成される。
【００３３】
チョッパ回路２１について説明する。
チョッパ回路２１は、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と高電圧側ラインＬＨをそれぞれ接続する第１及び第２のラインＬ１及びＬ２と、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と高電圧側ラインＬＨをそれぞれ接続すると共に、各ラインに流れた電流を蓄電するコンデンサＣ１、Ｃ２を有する第３及び第４のラインＬ３及びＬ４と、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と低電圧側ラインＬＬをそれぞれ接続する第５及び第６のラインＬ５及びＬ６と、交流発電機ＡＧの発電状態を検出する発電検出部２５（電力検出手段）と、チョッパ制御回路３０（第２のチョッパ手段）とから大略構成される。
【００３４】
第１及び第２のラインＬ１、Ｌ２は、それぞれＰチャンネルＦＥＴＰ１及びＰ２が設けられて構成される。また、ダイオードＤ１及びＤ２は、それぞれＰチャンネルＦＥＴＰ１及びＰ２の寄生ダイオードである。
ここで、第１及び第２のラインＬ１、Ｌ２は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第１のラインＬ１のみを説明する。
【００３５】
第１のラインＬ１は、ＰチャンネルＦＥＴＰ１がオフの場合は、ダイオードＤ１の順方向降下電圧をＶｄ、高電圧側ラインの電圧をＶｄｄとおくと、出力端子ＡＧ１の電圧が電圧Ｖｄ＋Ｖｄｄを越えた場合にのみダイオードＤ１を介して電流を流す。これに対して、第１のラインＬ１は、ＰチャンネルＦＥＴＰ１がオンの場合は、高電圧側ラインと出力端子ＡＧ１の間でいずれの方向にも電流を流す。従って、第１及び第２のラインＬ１、Ｌ２は、ＰチャンネルＦＥＴＰ１及びＰ２がオフ状態の場合は、各ラインを流れる電流方向が一方向になる。
【００３６】
第３及び第４のラインＬ３、Ｌ４は、それぞれＰチャンネルＦＥＴＰ３及びＰ４とサブコンデンサＣ１（第１の蓄電手段）及びＣ２（第２の蓄電手段）が直列接続されて構成される。また、第３及び第４のラインＬ３、Ｌ４には、第３及び第４のラインＬ３、Ｌ４の出力端子ＡＧ１、ＡＧ２側の電圧と電圧|Ｖｒｅｆ|（蓄電基準電圧）をそれぞれ比較するコンパレータＣＯＭ１及びＣＯＭ２（蓄電電圧検出手段）が並列接続される。また、ダイオードＤ３及びＤ４は、それぞれＰチャンネルＦＥＴＰ１及びＰ２の寄生ダイオードである。ここで、第３及び第４のラインＬ３、Ｌ４は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第３のラインＬ３のみを説明する。
【００３７】
第３のラインＬ３は、第１のラインＬ１と同様に、ＰチャンネルＦＥＴＰ３をオフ状態がオフ状態の場合は、第３のラインＬ３を流れる電流方向が一方向になる。また、第３のラインＬ３は、サブコンデンサＣ１が直列接続されているため、第３のラインＬ３に電流が流れた場合は、流れた電流量に応じてサブコンデンサＣ１に電荷が蓄積される。
【００３８】
コンパレータＣＯＭ１（第１の蓄電電圧検出手段）は、第３のラインＬ３の電圧と電圧|Ｖｒｅｆ|（絶対値）を比較し、電圧|Ｖｒｅｆ|に対して、第３のラインＬ３の電圧が小さい場合は、その出力信号ＣＰ１がＨレベルになり、電圧|Ｖｒｅｆ|に対して、第３のラインＬ３の電圧が大きい場合は、その出力信号ＣＰ１がＬレベルになる。このため、サブコンデンサＣ１に電荷が蓄積されてサブコンデンサＣ１の電圧が大きくなると、出力信号ＣＰ１はＬレベルになる。
【００３９】
同様に、コンパレータＣＯＭ２（第２の蓄電電圧検出手段）は、第４のラインＬ４の電圧と電圧|Ｖｒｅｆ|（絶対値）を比較し、電圧|Ｖｒｅｆ|に対して、第４のラインＬ４の電圧が大きい場合、すなわち、サブコンデンサＣ２に電荷が蓄積されてサブコンデンサＣ２の電圧が高くなっている場合は、その出力信号ＣＰ２がＬレベルになる。これら出力信号ＣＰ１及びＣＰ２は、発電検出部２５とチョッパ制御回路３０に供給される。また、ＰチャンネルＦＥＴＰ３、Ｐ４を制御するサブ充電制御回路５０（充電手段）については後述する。
【００４０】
第５及び第６のラインＬ５、Ｌ６は、それぞれＮチャンネルＦＥＴＮ１及びＮ２と、このＮチャンネルＦＥＴＮ１及びＮ２を制御するＮＦＥＴ制御回路６０及び７０（第１のチョッパ手段）により構成される。また、ダイオードＤ５及びＤ６は、ＮチャンネルＦＥＴＮ１及びＮ２の寄生ダイオードである。
【００４１】
ＮＦＥＴ制御回路６０及び７０は、それぞれコンパレータＣＯＭ３及びＣＯＭ４と、オア回路ＯＲ１及びＯＲ２と、アンド回路ＡＮ１及びＡＮ２から構成される。ここで、第５及び第６のラインＬ５、Ｌ６は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第５のラインＬ５のみを説明する。
【００４２】
ＮＦＥＴ制御回路６０において、コンパレータＣＯＭ３は、交流発電機ＡＧの出力端子ＡＧ２の電圧と基準電圧|Ｖｒｅｆ１|（絶対値）を比較し、その出力信号ＣＰ３は、オア回路ＯＲ１の一方の入力端子に供給される。基準電圧|Ｖｒｅｆ１|は、交流発電機ＡＧが発電しているか否かを検出するための電圧であり、グランドの電圧を僅かに上回る電圧に設定される。
【００４３】
オア回路ＯＲ１は、信号ＣＰ３とクロック信号ＣＬの論理和を演算して、その出力信号φＮＡは、アンド回路ＡＮ１の一方の入力端子に供給される。アンド回路ＡＮ１は、信号φＮＡと信号φＰ３と信号ＣＰ６の論理積を演算し、その出力信号φＮ１は、ＮチャンネルＦＥＴＮ１のゲートに供給される。信号φＰ３は、ＰチャンネルＦＥＴＰ３を制御する信号である。信号ＣＰ６は、後述するサブ充電制御回路５０の中のコンパレータＣＯＭ６の出力信号であり、ダイオードＤ１がオン状態の場合にＬレベルになる信号である。
【００４４】
このため、ＮＦＥＴ制御回路６０は、信号φＰ３がＬレベルの場合、すなわち、ＰチャンネルＦＥＴＰ３がオン状態の場合、または、信号ＣＰ６がＬレベルに場合、すなわち、ダイオードＤ１がオン状態の場合は、信号φＮ１がＬレベルになり、ＮチャンネルＦＥＴＮ１をオフ状態にする。また、ＮＦＥＴ制御回路６０は、信号φＰ３がＨレベルの場合、すなわち、ＰチャンネルＦＥＴＰ３がオフ状態の場合、または、信号ＣＰ６がＨレベルに場合、すなわち、ダイオードＤ１がオフ状態の場合は、信号φＮＡを信号φＮ１として出力する。このとき、信号φＮＡがＨレベルの場合、すなわち、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ２の電圧が大きい場合、または、クロック信号ＣＬがＨレベルの場合は、ＮチャンネルＦＥＴＮ１をオン状態にする。
【００４５】
従って、ＮＦＥＴ制御回路６０及び７０は、クロック信号ＣＬに応じてＮチャンネルＦＥＴＮ１、Ｎ２をそれぞれ制御するとともに、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ２、ＡＧ１の電圧が大きい場合は、それぞれＮチャンネルＦＥＴＮ１、Ｎ２をオン状態に制御する。また、ＮＦＥＴ制御回路６０及び７０は、ＰチャンネルＦＥＴＰ３、Ｐ４がオン状態の場合、または、ダイオードＤ１、Ｄ２がオン状態の場合は、信号φＰ３、φＰ４、ＣＰ５、ＣＰ６によりＮチャンネルＦＥＴＮ１、Ｎ２を強制的にオフ状態に制御する。この意味において、信号φＰ３、φＰ４、ＣＰ５及びＣＰ６は、ＮチャンネルＦＥＴＮ１、Ｎ２を強制的にオフにする信号として機能する。
【００４６】
次に発電検出部２５について説明する。
図２は、発電検出部２５の回路図である。発電検出部２５は、３つのノア回路ＮＲ１、ＮＲ２、ＮＲ３と、タイマーカウンタＴＣと、ラッチ回路ＲＴ１とから構成される。ノア回路ＮＲ１は、コンパレータＣＯＭ３の出力信号ＣＰ３及びコンパレータＣＯＭ４の出力信号ＣＰ４の論理和の否定を演算し、その出力信号φＮは、ラッチ回路ＲＴ１のセット端子Ｓと、ノア回路ＮＲ２の一方の入力端子に供給される。このため、ノア回路ＮＲ１は、出力端子ＡＧ１またはＡＧ２の電圧が基準電圧|Ｖｒｅｆ１|に対して大きいか否か検出し、越えている場合は、信号φＮをＬレベルにする。
【００４７】
ラッチ回路ＲＴ１は、例えば、反転型のＳＲフリップフロップが適用され、セット端子Ｓに供給される信号φＮがＬレベルになると、その出力信号φＳをＬレベルにセットする。また、ラッチ回路ＲＴ１は、リセット端子Ｒに供給される信号φＲ１がＬレベルになると、出力信号φＳをＨレベルにセットする。従って、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１またはＡＧ２の電圧が大きい場合は、交流発電機ＡＧが発電状態にあると判定され、信号φＳがＬレベルになる。
【００４８】
ノア回路ＮＲ２は、信号φＮとクロック信号ＣＬの論理和の否定を演算し、その出力信号は、ノア回路ＮＲ３の一方の入力端子に供給される。ノア回路ＮＲ３は、ノア回路ＮＲ２の出力信号と信号φＳの論理和の否定を演算し、その出力信号φＲは、タイマーカウンタＴＣのリセット端子Ｒに供給される。
【００４９】
タイマーカウンタＴＣは、クロック信号ＣＬをカウントしてカウント値が予め定められた設定値に達するとキャリー信号をＬレベルにする。また、タイマーカウンタＴＣは、リセット端子Ｒに供給される信号φＲがＬレベルになるとカウント値をリセットする。キャリー信号は、信号φＲ１としてラッチ回路ＲＴ１のリセット端子Ｒに供給される。このため、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１またはＡＧ２の電圧が大きくなった場合は、信号φＳ及び信号φＮがＬレベルになり、クロック信号ＣＬの反転信号が信号φＲとしてタイマーカウンタＴＣのリセット端子Ｒに供給される。
【００５０】
従って、交流発電機ＡＧが発電状態になった場合は、タイマーカウンタＴＣが短い周期でリセットされて信号φＲ１がＨレベルに維持されるため、ラッチ回路ＲＴ１はリセットされず、信号φＳがＬレベルに維持される。一方、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１及びＡＧ２の電圧が小さくなった場合は、信号φＮがＬレベルからＨレベルになって信号φＲがＨレベルになるため、タイマーカウンタＴＣのカウント値がカウントアップされる。これにより、交流発電機ＡＧが非発電状態になった場合は、所定時間経過後、ラッチ回路ＲＴ１がリセットされ、信号φＳがＨレベルになる。これにより、発電検出部２５は、交流発電機ＡＧが発電状態にある場合は、信号φＳをＬレベルにし、交流発電機ＡＧが非発電状態にある場合は、信号φＳをＨレベルにする。
【００５１】
次に、ＰチャンネルＦＥＴＰ１及びＰ２を制御するチョッパ制御回路３０について説明する。図３は、チョッパ制御回路３０の回路図である。
チョッパ制御回路３０は、インバータＩＶ１と、信号φＰ１を生成するオア回路ＯＲ３、ＯＲ４と、信号φＰ２を生成するオア回路ＯＲ５、ＯＲ６とから構成される。オア回路ＯＲ３は、一方の入力端子にインバータＩＶ１を介して発電検出部２５の出力信号φＳが供給され、他方の入力端子にコンパレータＣＯＭ２の出力信号ＣＰ２が供給され、両信号の論理和を演算する。オア回路ＯＲ４は、オア回路ＯＲ３の出力信号φＯＲ３と昇圧用クロック信号ＣＬ１の論理和を演算し、その出力信号は、信号φＰ１としてＰチャンネルＦＥＴＰ１のゲートに供給される。
【００５２】
このため、信号φＳがＬレベルの場合、または信号ＣＰ２がＨレベルの場合、すなわち、交流発電機ＡＧが発電状態にある場合、または、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が小さい場合は、信号φＰ１がＨレベルになり、ＰチャンネルＦＥＴＰ１がオフ状態になる。これに対して、信号φＳがＨレベルの場合、または信号ＣＰ２がＬレベルの場合、すなわち、交流発電機ＡＧが非発電状態にある場合、または、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が大きい場合は、昇圧用クロックＣＬ１が信号φＰ１としてＰチャンネルＦＥＴＰ１のゲートに供給される。ここで、信号φＰ２を生成するオア回路ＯＲ５、ＯＲ６については、コンパレータＣＯＭ２の出力信号ＣＰ２に代えてコンパレータＣＯＭ１の出力信号ＣＰ１がオア回路ＯＲ５に供給され、信号φＰ２がＰチャンネルＦＥＴＰ２のゲートに供給される点を除いて、上述のオア回路ＯＲ３、ＯＲ４と同一であるため、説明は省略する。
【００５３】
これにより、チョッパ制御回路３０は、交流発電機ＡＧが非発電状態になった時点において、サブコンデンサＣ２の蓄電量が所定値以上になっている場合は、ＰチャンネルＦＥＴＰ１を昇圧用クロック信号ＣＬ１に基づいて制御し、サブコンデンサＣ１の蓄電量が所定値以上になっている場合は、昇圧用クロック信号ＣＬ１に基づいてＰチャンネルＦＥＴＰ２を制御する。また、チョッパ制御回路３０は、交流発電機ＡＧが発電状態にある場合は、ＰチャンネルＦＥＴＰ１及びＰ２をオフ状態に制御する。なお、昇圧用クロック信号ＣＬ１は、クロック信号ＣＬを用いてもよい。
【００５４】
次に、ＰチャンネルＦＥＴＰ３及びＰ４を制御するサブ充電制御回路５０について説明する。図４は、サブ充電制御回路５０（充電手段）の回路図である。
サブ充電制御回路５０は、インバータＩＶ２と、信号φＰ３を生成する信号生成部５０Ａと、信号φＰ４を生成する信号生成部５０Ｂとから構成される。信号生成部５０Ａ（第１の充電手段）は、コンパレータＣＯＭ５、Ｄ−ＦＦ回路ＲＴ２及びオア回路ＯＲ７より構成され、その出力信号φＰ３は、ＰチャンネルＦＥＴＰ３のゲートに供給される。信号生成部５０Ｂ（第２の充電手段）は、コンパレータＣＯＭ６、Ｄ−ＦＦ回路ＲＴ３及びオア回路ＯＲ８より構成され、その出力信号φＰ４は、ＰチャンネルＦＥＴＰ４のゲートに供給される。ここで、信号生成部５０Ｂは、出力信号がＰチャンネルＦＥＴＰ４に供給される点を除いて信号生成部５０Ａと同一であるため、信号生成部５０Ａのみを説明する。
【００５５】
コンパレータＣＯＭ５は、ダイオードＤ２の順方向電圧ＶＦと基準電圧ＶｒｅｆＦ（チョッパ基準電圧）を比較し、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦより低い場合は、その出力信号ＣＰ５がＨレベルになり、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦより高い場合は、出力信号ＣＰ５がＬレベルになる。
【００５６】
Ｄ−ＦＦ回路ＲＴ２は、クロック入力端子に供給される信号ＣＰ５が立ち上がるとＤ入力端子に供給されているＨレベルの信号を取り込んで反転Ｑ出力端子をＬレベルにする。また、Ｄ−ＦＦ回路ＲＴ２は、クリア端子ＣＬＲにクロック信号ＣＬがインバータＩＶ２を介して供給され、クロック信号ＣＬがＨレベルになるとクリアされる。
【００５７】
オア回路ＯＲ７は、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号と、発電検出部２５の出力信号φＳの論理和を演算し、その出力信号は、信号φＰ３としてＰチャンネルＦＥＴＰ３のゲートに供給される。このため、信号φＳがＨレベルの場合、すなわち、交流発電機ＡＧが非発電状態の場合は、φＰ３がＨレベルになり、ＰチャンネルＦＥＴＰ３はオフ状態に維持される。また、信号φＳがＬレベルの場合、すなわち、交流発電機ＡＧが発電状態の場合は、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号が信号φＰ３としてＰチャンネルＦＥＴＰ３のゲートに供給される。
【００５８】
ここで、交流発電機ＡＧが発電状態の場合のサブ充電制御回路５０の動作を図５に示すタイミングチャートを用いて説明する。なお、クロック信号ＣＬがＬレベルの期間に、ダイオードＤ２に電流が流れ、ダイオードＤ２の順方向電圧ＶＦが図５（ａ）に示すように変化した場合を想定している。
図５（ａ）に示すように、時刻ｔＡにおいてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦを越えると、図５（ｃ）に示すように、コンパレータＣＯＭ５の出力信号ＣＰ５がＬレベルになる。そして、ダイオードＤ２の順方向電圧ＶＦが徐々に下がって電圧ＶｒｅｆＦ以下になると、図５（ｄ）に示すように、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号（信号φＰ３）がＬレベルになり、再びクロック信号ＣＬがＨレベルになると、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号（φＰ３）がＨレベルになる。
【００５９】
すなわち、サブ充電制御回路５０は、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、クロック信号ＣＬがＨレベルになるまでＰチャンネルＦＥＴＰ３をオン状態に制御する。従って、サブ充電制御回路５０は、交流発電機ＡＧが発電状態にある場合は、ダイオードＤ２に電流が流れると、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になった時点からクロック信号ＣＬがＨレベルになる時点までＰチャンネルＦＥＴＰ３をオン状態に制御し、ダイオードＤ１に電流が流れると、ダイオードＤ１の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になった時点からクロック信号ＣＬがＨレベルになる時点までＰチャンネルＦＥＴＰ４をオン状態に制御する。また、サブ充電制御回路５０は、交流発電機ＡＧが非発電状態にある場合は、ＰチャンネルＦＥＴＰ３またはＰ４をオフ状態に制御する。
【００６０】
次に、交流発電機ＡＧとその周辺機構の構成を説明する。図６は、交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図示のように、交流発電機ＡＧは、ロータ３５とステータ３６を備えており、２極磁化されたディスク状のロータ３５が回転すると、ステータ３６の発電コイル３７（インダクタンス素子）に起電力が発生し、交流出力が取り出せるようになっている。また、図６において、３８は、腕時計本体ケース内で旋回運動を行う回転錘であり、３９は、回転錘３８の回転運動を交流発電器ＡＧに伝達する輪列機構である。回転錘３８は、腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。なお、交流発電機ＡＧには、リューズを手で回してロータを回転させて発電するものや、ゼンマイを巻いて、その開放力でロータを回転させて発電するものなどの交流発電機を広く適用することができる。
【００６１】
交流発電機ＡＧから出力された交流は、本実施形態のチョッパ式充電回路２０で整流され、処理装置４０（時刻表示手段）に供給される。処理装置４０は、チョッパ式充電回路２０から供給される電力によって時計装置４１を駆動する。この時計装置４１（時刻表示手段）は、クロック信号ＣＬに基づいて時計動作を行う。以上のように、クロック信号ＣＬを生成する発振回路をチョッパ式充電回路２０と時計装置４１で兼用している。この結果、腕時計全体の回路構成を簡易にすると共に、腕時計全体として消費電流を削減することができる。なお、時計装置４１が時刻を表示する方法には、針で表示する方法や、数字で表示する方法のいずれも適用できるのはいうまでもない。
【００６２】
（１−２） 実施形態の動作
（１−２−１） 交流発電機が発電状態の場合の動作
次に、上述した構成による実施形態の動作について説明する。ここでは、この腕時計は腕に装着されており、交流発電機ＡＧには断続的に起電力が発生しているものとする。ここで、図７は、本実施形態に係るチョッパ式充電回路２０のタイミングチャートである。なお、図７の時刻ｔ１においては、信号φＳがＬレベルの場合、すなわち、交流発電機ＡＧが発電状態の場合であって、出力端子ＡＧ１側が正極の起電圧を発電している場合を想定している。また、時刻ｔ１においては、サブコンデンサＣ１及びＣ２には電荷が蓄積されていないものとする。また、図２７、２８、２９、３０及び３１は、チョッパ式充電回路２０のフローチャートである。
【００６３】
図７（ｊ）に示すように、時刻ｔ１においてクロック信号ＣＬがＨレベルになると、図７（ｋ）、（ｌ）に示すように、信号φＮ１及びφＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に切り換わる（ＳＰ１〜ＳＰ３）。この結果、図８に示すように、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、交流発電機ＡＧの起電圧により出力端子ＡＧ１が正電位になった場合は、図８に矢印で示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される。なお、ＰチャンネルＦＥＴＰ１〜Ｐ４、ＮチャンネルＦＥＴＮ１、Ｎ２の接続状態を明確にするため、図８以降の図においては、ＰチャンネルＦＥＴＰ１〜Ｐ４、ＮチャンネルＦＥＴＮ１、Ｎ２をスイッチにより示す。
【００６４】
次に、図７（Ｊ）に示すように、時刻ｔ２においてクロック信号ＣＬがＬレベルになると、図７（ｋ）に示すように、信号φＮ１がＬレベルになり、ＮチャンネルＦＥＴＮ１がオフ状態になる。この場合、発電コイル３７のインダクタンスに蓄積されたエネルギーによって、出力端子ＡＧ１の電圧が昇圧され、図７（ｌ）に示すように、信号φＮ２がＨレベルに維持され、ＮチャンネルＦＥＴＮ２はオン状態に維持される（ＳＰ４）。従って、図７（ｍ）に示すように、ダイオードＤ１がオン状態になり、図９に矢印により示すように、メインコンデンサＣへの電流経路（第１の閉ループ）が形成され、ＮチャンネルＦＥＴＮ２→交流発電機ＡＧ→ダイオードＤ１→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ５〜ＳＰ７）。
【００６５】
そして、メインコンデンサＣの充電により出力端子ＡＧ１の電圧が徐々に減少し、時刻ｔ３においてダイオードＤ１の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｓ）に示すように、信号φＰ４がＬレベルになり、ＰチャンネルＦＥＴＰ４がオン状態になる。この場合、ＮチャンネルＦＥＴＮ２が強制的にオフ状態になる（図７（ｌ）、ＳＰ８、ＳＰ９）。これにより、図１０に矢印で示すように、交流発電機ＡＧ→ダイオードＤ１→ＰチャンネルＦＥＴＰ４→サブコンデンサＣ２の経路（第２の閉ループ）で電流が流れ、サブコンデンサＣ２が充電される（ＳＰ１０、ＳＰ１１）。
【００６６】
そして、図７（ｅ）に示すように、サブコンデンサＣ２の充電によりサブコンデンサＣ２の電圧が上昇し、時刻ｔ４において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が大きくなると、図７（ｉ）に示すように、信号ＣＰ２がＬレベルになる（ＳＰ１２、ＳＰ１３）。そして、時刻ｔ５においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、ＰチャンネルＦＥＴＰ４がオフ状態になり（図７（ｓ））、ＮチャンネルＦＥＴＮ２のオフが解除され、サブコンデンサＣ２の充電が終了する。
【００６７】
また、時刻ｔ５においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、上述したようにＮチャンネルＦＥＴＮ１及びＮ２がオン状態になり、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ３）。このとき、交流発電機ＡＧの起電圧により上述のように出力端子ＡＧ１が正電位になった場合は、図８→図９→図１０のサイクルを繰り返し、メインコンデンサＣとサブコンデンサＣ２の充電を繰り返す（時刻ｔ５〜ｔ６）。
【００６８】
これに対して、交流発電機ＡＧの起電圧により出力端子ＡＧ２が正電位になった場合は、時刻ｔ６において交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成されると、図１１に矢印で示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ２Ａ、ＳＰ３Ａ）。この場合、図７（ｊ）に示すように、時刻ｔ７においてクロック信号ＣＬがＬレベルになると、図７（ｌ）に示すように、信号φＮ２がＬレベルになってＮチャンネルＦＥＴＮ２がオフ状態になり、発電コイル３７のインダクタンスに蓄積されたエネルギーによって出力端子ＡＧ２の電圧が昇圧される（ＳＰ４Ａ）。
【００６９】
このとき、すでにサブコンデンサＣ２が充電されているため（ＳＰ５Ａ：ＮＯ）、図７（ｒ）に示すように、ダイオードＤ４がオン状態になり、図１２に矢印で示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ４→メインコンデンサＣの経路でサブコンデンサＣ２に蓄電された電荷が流れる（ＳＰ２０Ａ〜ＳＰ２２Ａ）。すなわち、サブコンデンサＣ２に電荷が蓄積されている場合に、出力端子ＡＧ２の電圧がチョッパ電圧に変換されると、サブコンデンサＣ２に蓄積された電荷をメインコンデンサＣに充電（転送）することができる。
【００７０】
そして、図７（ｅ）に示すように、サブコンデンサＣ２の電圧が徐々に減少し、時刻ｔ８において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が小さくなると、図７（ｉ）に示すように、信号ＣＰ２がＨレベルになる。そして、図７（ｎ）に示すように、ダイオードＤ２がオン状態になり、図１３に矢印で示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ６Ａ、ＳＰ７Ａ）。
【００７１】
一方、ダイオードＤ４は、サブコンデンサＣ２の電荷の転送が終了するとオフ状態になる。ここでは、時刻ｔ８の時点でサブコンデンサＣ２に電荷が残っているため、ダイオードＤ２及びＤ４がオン状態の場合が生じる。従って、サブコンデンサＣ２に残存する電荷もメインコンデンサＣに転送され、電荷の転送が終了すると、図７（ｒ）に示すように、ダイオードＤ４がオフ状態になる。これにより、サブコンデンサＣ２に蓄積された電荷と、発電コイル３７のインダクタンスに蓄積されたエネルギーとを効率よくメインコンデンサＣに充電することができる。
【００７２】
次に、メインコンデンサＣの充電により出力端子ＡＧ２の電圧が徐々に減少し、時刻ｔ９においてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｑ）に示すように、信号φＰ３がＬレベルになってＰチャンネルＦＥＴＰ３がオン状態になる（ＳＰ６Ａ→ＳＰ８Ａ、ＳＰ９Ａ）。この場合、ＮチャンネルＦＥＴＮ１が強制的にオフ状態になる（図７（ｋ））。これにより、図１４に矢印で示すように、交流発電機ＡＧ→ダイオードＤ２→ＰチャンネルＦＥＴＰ３→サブコンデンサＣ１の経路（第３の閉ループ）で電流が流れ、サブコンデンサＣ１が充電される（ＳＰ１０Ａ、ＳＰ１１Ａ）。このため、図７（ｄ）に示すように、サブコンデンサＣ１の電圧が上昇し、時刻ｔ１０において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が大きくなると（ＳＰ１２Ａ）、図７（ｈ）に示すように、信号ＣＰ１がＬレベルになる（ＳＰ１３Ａ）。そして、時刻ｔ１１においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、ＰチャンネルＦＥＴＰ３がオフ状態になり、ＮチャンネルＦＥＴＮ１のオフが解除され、サブコンデンサＣ１の充電が終了する。
【００７３】
この場合、上述したようにＮチャンネルＦＥＴＮ１及びＮ２がオフ状態になるため、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、前回と同様に出力端子ＡＧ２が正電位になっている場合は、図１１に示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される。そして、時刻ｔ１２においてクロック信号ＣＬがＬレベルになると（図７（ｊ））、信号φＮ２がＬレベルになってＮチャンネルＦＥＴＮ２がオフ状態になり、出力端子ＡＧ２の電圧が昇圧され、図７（ｎ）に示すように、ダイオードＤ２がオン状態になり、前回と同様に図１３に示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れメインコンデンサＣが充電される（ＳＰ２Ａ〜ＳＰ７Ａ）。
【００７４】
メインコンデンサＣの充電により時刻ｔ１３においてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｑ）に示すように、信号φＰ３がＬレベルになり、ＰチャンネルＦＥＴＰ３がオン状態になり、ＮチャンネルＦＥＴＮ１がオフ状態になる（ＳＰ８Ａ、ＳＰ９Ａ）。これにより、発電コイル３７のインダクタンスに蓄積されたエネルギーがサブコンデンサＣ１に充電され（ＳＰ１１Ａ）、時刻ｔ１４においてクロック信号ＣＬがＨレベルになると、上述したように充電が終了する。
【００７５】
また、交流発電機ＡＧに大きな起電圧が発生し、例えば出力端子ＡＧ１の電圧が高くなった場合は、ＮチャンネルＦＥＴＮ２がオン状態になるため、ダイオードＤ１を介してメインコンデンサＣへの電流経路が形成されるとともに（ＳＰ１〜ＳＰ７）、コンパレータＣＯＭ６の出力信号ＣＰ６がＬレベルを出力する。出力信号ＣＰ６は、アンド回路ＡＮ１に入力され、ＮチャンネルＦＥＴＮ１の動作を禁止する。これにより、チョッパによる充電動作が禁止され、非チョッパ動作による電流経路が確保される。なお、サブコンデンサＣ１に電荷が蓄積されている場合は、ダイオードＤ１に代えてダイオードＤ３を介してメインコンデンサＣへの電流経路が一時的に形成される（ＳＰ２０〜ＳＰ２５）。これにより、交流発電機ＡＧに大きな起電力が発生した場合は、チョッパ昇圧することなく、メインコンデンサＣを直接充電することができる。
【００７６】
このようにして、本実施形態のチョッパ式充電回路２０は、交流発電機ＡＧが発電状態の場合は、交流発電機ＡＧに大きな起電圧が発生すると、メインコンデンサＣを直接充電し、交流発電機ＡＧに小さな起電圧が発生しているときは、発電コイル３７のインダクタンスに蓄積されたエネルギーをパルス状のチョッパ電圧に変換し、先ずメインコンデンサＣの充電を行い、メインコンデンサＣの充電が終了すると、サブコンデンサＣ１またはＣ２の充電に切り換える。
【００７７】
これにより、交流発電機ＡＧに発生する起電圧を効率よくメインコンデンサＣに充電することができ、また、メインコンデンサＣに充電することができないエネルギーをサブコンデンサＣ１またはＣ２に蓄積することができる。また、チョッパ式充電回路２０は、交流発電機ＡＧの起電圧の極性が変わった場合は、次のチョッパ昇圧によりサブコンデンサＣ１またはＣ２に蓄積された電荷をメインコンデンサＣに充電することができ、チョッパ式充電回路２０の充電効率を高くすることができる。
【００７８】
（１−２−２） 交流発電機が非発電状態の場合の動作
次に、交流発電機ＡＧが非発電状態になった場合のチョッパ式充電回路２０の動作について説明する。
腕時計が非装着状態になり、交流発電機ＡＧに起電力が発生しなくなると、図７（ａ）に示すように、時刻ｔ１５において信号φＳがＨレベルになる（ＳＰ１：ＮＯ）。なお、このとき、信号ＣＰ１はＬレベルに維持されている（ＳＰ３１：ＹＥＳ、ＳＰ３２）。このため、図７（Ｊ）に示すように、時刻ｔ１６においてクロック信号ＣＬがＨレベルになると、図７（ｏ）に示すように、信号φＰ２がＬレベルになり、ＰチャンネルＦＥＴＰ２がオン状態になる（ＳＰ３３）。
従って、図７（ｐ）に示すように、ダイオードＤ３がオン状態になり、図１５に矢印で示すように、サブコンデンサＣ１に蓄積された電荷によりサブコンデンサＣ１→ダイオードＤ３→ＰチャンネルＦＥＴＰ２→交流発電機ＡＧの経路で電流が流れ、発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ３４）。
【００７９】
そして、サブコンデンサＣ１の電圧が徐々に下がり、時刻ｔ１７において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなると、図７（ｈ）に示すように、信号ＣＰ１がＨレベルになる。この場合、発電コイル３７のインダクタンスに蓄積されたエネルギーによって出力端子ＡＧ１の電圧が昇圧し、図７（ｌ）に示すように、信号φＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ２がオン状態になる（ＳＰ３６〜ＳＰ３８）。この結果、図１６に矢印で示すように、ＮチャンネルＦＥＴＮ２→交流発電機ＡＧ→サブコンデンサＣ１→ダイオードＤ３→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ３９、ＳＰ４０）。
【００８０】
ここで、交流発電機ＡＧが非発電状態の場合は、昇圧用クロック信号ＣＬ１が信号φＰ２としてＰチャンネルＦＥＴＰ２のゲートに供給されるため、サブコンデンサＣ１に蓄積された電荷が多い場合は、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなるまで、図１５と図１６に示す動作を繰り返す。
【００８１】
これにより、サブコンデンサＣ１に蓄積された電荷をチョッパ電圧に変換して、メインコンデンサＣに効率よく充電することができる（ＳＰ４１）。なお、ここでは、非発電状態になった時点においてサブコンデンサＣ１に電荷が蓄積されている場合について述べたが、サブコンデンサＣ２に電荷が蓄積されている場合は、ＰチャンネルＦＥＴＰ２とＮチャンネルＦＥＴＮ２に代わって、ＰチャンネルＦＥＴＰ１とＮチャンネルＦＥＴＮ１が動作する点を除いて同じ動作である（ＳＰ３１Ａ〜ＳＰ４１Ａ）。
【００８２】
このように本実施形態のチョッパ式充電回路２０は、交流発電機ＡＧが非発電状態になると、サブコンデンサＣ１またはＣ２に蓄積された電荷により出力端子ＡＧ１またはＡＧ２の電圧をチョッパ昇圧して、メインコンデンサＣを充電することができ、充電効率を高めることができる。これらにより、本実施形態のチョッパ式充電回路２０は、発電コイル３７のインダクタンスに蓄積したエネルギーを効率よくメインコンデンサＣに充電することができる。
【００８３】
（２） 変形例
（２−１） 第１変形例
上述の実施形態においては、交流発電機ＡＧの起電圧を充電するチョッパ式充電回路について述べたが、本発明はこれに限らず、直流発電機の起電圧を充電するチョッパ式充電回路に適用することができる。
図１７は、直流発電機の起電圧を充電するチョッパ式充電回路の回路図である。このチョッパ式充電回路８０は、上述したチョッパ式充電回路２０から第１及び第４のラインＬ１、Ｌ４と、チョッパ制御回路３０の第１及び第４のラインＬ１、Ｌ４のＰチャンネルＦＥＴＰ１、Ｐ４を制御する信号φＰ１、φＰ４及びＣＰ６を生成する回路と、コンパレータＣＯＭ２を削除して構成される。
【００８４】
図１８は、このチョッパ式充電回路８０のタイミングチャートであり、図３２及び３３は、チョッパ式充電回路２０のフローチャートである。ここで、時刻ｔ１においては、信号φＳがＬレベルの場合、すなわち、直流発電機ＤＧが発電状態にある場合を想定している。また、時刻ｔ１においては、サブコンデンサＣ１には電荷が蓄積されていないものとする。
【００８５】
図１８（ｅ）に示すように、時刻ｔ１においてクロック信号ＣＬがＨレベルになると、図１８（ｆ）、（ｇ）に示すように、信号φＮ１及びφＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に切り換わる（ＳＰ１００〜ＳＰ１０２）。この結果、図１９に矢印で示すように、チョッパ昇圧用コイルＤＧＬ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、チョッパ昇圧用コイルＤＧＬのインダクタンスにエネルギーが蓄積される。
【００８６】
次に、図１８（ｅ）に示すように、時刻ｔ２においてクロック信号ＣＬがＬレベルになると、図１８（ｇ）に示すように、信号φＮ２がＬレベルになり、ＮチャンネルＦＥＴＮ２がオフ状態になる（ＳＰ１０３）。この場合、チョッパ昇圧用コイルＤＧＬのインダクタンスに蓄積されたエネルギーによって、出力端子ＤＧＬ２の電圧が昇圧し、図１８（ｆ）に示すように、信号φＮ１がＨレベルに維持され、ＮチャンネルＦＥＴＮ１はオン状態に維持される。従って、図１８（ｈ）に示すように、ダイオードＤ２がオン状態になり、図２０に示すように、ＮチャンネルＦＥＴＮ１→直流発電機ＤＧ→チョッパ昇圧用コイルＤＧＬ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ１０４、ＳＰ１０５）。
【００８７】
そして、メインコンデンサＣの充電によりダイオードＤ２の順方向電圧ＶＦが減少し、時刻ｔ３において、電圧|ＶｒｅｆＦ|に対して、ダイオードＤ２の順方向電圧ＶＦが小さくなると、図１８（ｋ）に示すように、信号φＰ３がＬレベルになり、ＰチャンネルＦＥＴＰ３がオン状態になり、また、ＮチャンネルＦＥＴＮ２がオフ状態になる（ＳＰ１０６、ＳＰ１０７）。これにより、図２１に示すように、チョッパ昇圧用コイルＤＧＬ→ダイオードＤ２→ＰチャンネルＦＥＴＰ３→サブコンデンサＣ１の経路で電流が流れ、サブコンデンサＣ１が充電される（ＳＰ１０８、ＳＰ１０９）。
【００８８】
このとき、図１８（ｃ）に示すように、サブコンデンサＣ１の電圧が上昇し、時刻ｔ４において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が大きくなると、図１８（ｄ）に示すように、信号ＣＰ１がＬレベルになる（ＳＰ１１０、ＳＰ１１１）。そして、時刻ｔ５においてクロック信号ＣＬがＨレベルになると、図１８（ｋ）に示すように、信号φＰ３がＨレベルになってＰチャンネルＦＥＴＰ３がオフ状態になる。この場合、ＮチャンネルＦＥＴＮ２のオフが解除され、サブコンデンサＣ１の充電が終了する。このようにして、直流発電機ＤＧが発電状態にある場合は、メインコンデンサＣの充電が終了するとサブコンデンサＣ１の充電を行うという動作を繰り返す（時刻ｔ４〜ｔ５）。
【００８９】
次に、直流発電機ＤＧが非発電状態になると、図１８（ａ）に示すように、時刻ｔ６において信号φＳがＨレベルになる。そして、時刻ｔ７においてクロック信号ＣＬがＨレベルになると（図１８（ｅ））、信号φＰ２がＬレベルになり（図１８（ｉ））、ＰチャンネルＦＥＴＰ２がオン状態になる（ＳＰ１１３〜ＳＰ１１６）。従って、図１８（ｊ）に示すように、ダイオードＤ３がオン状態になり、図２２に示すように、サブコンデンサＣ１に蓄積された電荷によりサブコンデンサＣ１→ダイオードＤ３→ＰチャンネルＦＥＴＰ２→チョッパ昇圧用コイルＤＧＬの経路で電流が流れる（ＳＰ１１７）。これにより、チョッパ昇圧用コイルＤＧＬのインダクタンスにエネルギーが蓄積される。
【００９０】
そして、時刻ｔ８においてクロック信号ＣＬがＬレベルになると（図１８（ｅ））、信号φＮ２がＨレベルになり（図１８（ｉ））、ＮチャンネルＦＥＴＮ２がオン状態になる（ＳＰ１１８〜ＳＰ１２１）。この場合、チョッパ昇圧用コイルＤＧＬのインダクタンスに蓄積されたエネルギーによって出力端子ＤＧＬ１の電圧が昇圧され、図２３に示すように、ＮチャンネルＦＥＴＮ２→チョッパ昇圧用コイルＤＧＬ→ダイオードＤ３→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ１２２、ＳＰ１２３）。このようにして、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなるまで、図２２と図２３に示す動作を繰り返してメインコンデンサＣの充電を行う。そして、時刻ｔ９において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなると、信号ＣＰ１がＨレベルになり（図１８（ｄ））、サブコンデンサＣ１によるメインコンデンサＣの充電を終了する。
【００９１】
これにより、発電機が直流発電機の場合でも、メインコンデンサＣに充電することができなかったエネルギーをサブコンデンサＣ１に蓄積することができ、最終的にサブコンデンサＣ１に蓄積されたエネルギーをメインコンデンサＣに充電することができ、充電効率を高めることができる。
【００９２】
（２−２） 第２変形例
上述の実施形態においては、交流発電機、または直流発電機の起電力を充電する場合について述べたが、本発明はこれに限らず、商用交流電源や電波などの交流電源や、直流発電機や太陽電池などの直流電源の電力を充電する場合にも広く適用することができる。なお、交流電源の起電力を充電する場合は、発電コイル３７に代えてチョッパ昇圧用のコイルを別途設けることになる。
また、電力を入力する方法は、コイルを介して誘導起電力を入力するなどの非接触で入力する方法を適用してもよい。例えば、チョッパ式充電回路は、発電コイル３７に代えて、リアクタンス素子を備え、このリアクタンス素子により電源の電力を電磁誘導により入力する方法がある。
【００９３】
（２−３） 第３変形例
上述の実施形態においては、スイッチ手段の一例として、ＰチャンネルＦＥＴ、ＮチャンネルＦＥＴの電界効果トランジスタを使用する場合について述べたが、本発明はこれに限らず、ＰチャンネルＦＥＴに代えてＰＮＰ型のトランジスタ、または、ＮチャンネルＦＥＴに代えてＮＰＮ型のバイポーラトランジスタを使用してもよい。また、ダイオードＤ１〜Ｄ６は寄生ダイオードの場合について述べたが、通常のダイオードでもよい。
【００９４】
（２−４） 第４変形例
上述の実施形態においては、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４に代えて、図２４に示すコンパレータとＰチャンネルＦＥＴとから構成される一方向性ユニットを設けるようにしてもよい。この場合、一方向性ユニットのＰチャンネルＦＥＴをＰチャンネルＦＥＴＰ１、Ｐ２、Ｐ３、Ｐ４のそれぞれと共用するようにしてもよい。さらに、ダイオードＤ１、Ｄ２に代えて設けた一方向性ユニットについては、コンパレータをサブ充電制御回路５０の中のコンパレータＣＯＭ５、ＣＯＭ６と共用してもよい。
【００９５】
（２−５） 第５変形例
上述の実施形態においては、全波整流を行うチョッパ回路に本発明を適用する場合について述べたが、本発明はこれに限らず、半波整流を行うチョッパ回路に適用してもよい。
【００９６】
（２−６） 第６変形例
上述の実施形態においては、チョッパ式充電回路を腕時計に適用する場合について述べたが、本発明はこれに限らず、例えば置き時計、柱時計などのいわゆる時計や、パーソナルコンピュータ、電卓、携帯電話などの電子機器に内蔵された計時装置でもよく、更には携帯型の血圧計、ページャ、歩数計などの電子機器に広く適用することができる。また、これらの電子機器に電池とチョッパ式充電回路とを両方具備させて、蓄電量が少なくなった場合に電池の電力で動作させるようにしてもよい。
【００９７】
（２−７） 第７変形例
上述の実施形態においては、チョッパ式充電回路に本発明を適用する場合について述べたが、単にチョッパ電圧を出力するチョッパ回路にも適用することができる。
【００９８】
【発明の効果】
上述したように本発明のチョッパ式充電回路は、充電効率を高くすることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路の回路図である。
【図２】 前記チョッパ式充電回路の発電検出部の回路図である。
【図３】 前記チョッパ式充電回路のチョッパ制御回路の回路図である。
【図４】 前記チョッパ式充電回路のサブ充電制御回路の回路図である
【図５】 前記サブ充電制御回路のタイミングチャートである。
【図６】 前記腕時計の交流発電機とその周辺機構の構成を示す斜視図である。
【図７】 前記チョッパ式充電回路のタイミングチャートである。
【図８】 前記チョッパ式充電回路の動作の説明に供する図である。
【図９】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１０】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１１】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１２】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１３】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１４】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１５】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１６】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１７】 第１変形例の直流発電機の起電圧を充電するチョッパ式充電回路の回路図である。
【図１８】 前記チョッパ式充電回路のタイミングチャートである。
【図１９】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２０】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２１】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２２】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２３】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２４】 第３変形例の一方向性ユニットの回路図である。
【図２５】 従来のチョッパ式充電回路の回路図である。
【図２６】 前記チョッパ式充電回路のタイミングチャートである。
【図２７】 本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路の動作を示すフローチャートである。
【図２８】 図２７の続きのフローチャートである。
【図２９】 図２７の続きのフローチャートである。
【図３０】 図２７の続きのフローチャートである。
【図３１】 図２７の続きのフローチャートである。
【図３２】 第１変形例の直流発電機の起電圧を充電するチョッパ式充電回路の動作を示すフローチャートである。
【図３３】 図３２の続きのフローチャートである。
【符号の説明】
１、２０、８０……チョッパ式充電回路
２１……チョッパ回路
２５……発電検出部（電力検出手段）
３０……チョッパ制御回路（第２のチョッパ手段）
３７、ＤＧＬ……発電コイル（インダクタンス素子）
４０……処理装置（時刻表示手段）
４１……時計装置（時刻表示手段）
５０……サブ充電制御回路（充電手段）
５０Ａ……信号生成部（充電手段、第１の充電手段）
５０Ａ……信号生成部（充電手段、第２の充電手段）
６０、７０……ＮＦＥＴ制御回路（第１のチョッパ手段）
Ｃ……メインコンデンサ（第３の蓄電手段）
ＡＧ……交流発電機（交流電源）
ＡＧ１、ＡＧ２、ＤＧＬ１、ＤＧＬ２……出力端子
Ｃ１……サブコンデンサ（蓄電手段、第１の蓄電手段）
Ｃ２……サブコンデンサ（蓄電手段、第２の蓄電手段）
ＣＯＭ１……コンパレータ（蓄電電圧検出手段、第１の蓄電電圧検出手段）
ＣＯＭ２……コンパレータ（蓄電電圧検出手段、第２の蓄電電圧検出手段）
ＤＧ……直流発電機（電源、直流電源）
ＤＧＬ……チョッパ昇圧用コイル（インダクタンス素子）
Ｎ１、Ｎ２……ＮチャンネルＦＥＴ
Ｐ１、Ｐ２、Ｐ３、Ｐ４……ＰチャンネルＦＥＴ
ＬＨ……高電圧側ライン（第１のライン）
ＬＬ……低電圧側ライン（第２のライン）
ＴＣ……タイマーカウンタ
ＲＴ１……ラッチ回路
【発明の属する技術分野】
本発明は、チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置に関する。
【０００２】
【従来の技術】
発電機によって発電された交流電圧をコンデンサや電池に充電する充電回路として、チョッパ式充電回路が知られている。図２５は、従来のチョッパ式充電回路の回路図である。このチョッパ式充電回路１は、クロック信号ＣＬを出力する発振回路２と、交流発電機ＡＧの出力端子ＡＧ１、ＡＧ２の電圧と電源の電圧ＶＤＤを比較するコンパレータ４、５と、コンパレータ４、５の出力信号ＳＰ１及びＳＰ２とクロック信号ＣＬとを論理積演算するアンド回路６と、充電電流を蓄電する大容量コンデンサ７と、コンパレータ４、５の出力信号ＳＰ１、ＳＰ２によって制御されるＰチャンネルＦＥＴ８、９と、アンド回路６の出力信号ＳＮによって制御されるＮチャンネルＦＥＴ１０、１１とを備えて構成される。ここで、ダイオード８Ｄ、９Ｄ、１０Ｄ、１１Ｄは、ＰチャンネルＦＥＴ８、９及びＮチャンネルＦＥＴ１０、１１の寄生ダイオードである。
【０００３】
次に、このチョッパ式充電回路１の動作を図２６に示すタイミングチャートを用いて説明する。
図２６において、時刻ｔａまでは出力端子ＡＧ１、ＡＧ２の電圧が電源ＶＤＤ以下であり、コンパレータ４、５の出力信号ＳＰ１、ＳＰ２がＨレベルに維持され、ＰチャンネルＦＥＴ８、９はオフ状態になっている場合を想定している。
時刻ｔａにおいてクロック信号ＣＬがＨレベルになると、アンド回路６の出力信号ＳＮがＨレベルになるのでＮチャンネルＦＥＴ１０、１１はオン状態になり、交流発電機ＡＧ、ＮチャンネルＦＥＴ１０、１１という短絡経路が形成される。この場合、交流発電機ＡＧの起電圧に応じて、例えば、出力端子ＡＧ１が出力端子ＡＧ２に対して正電位になると、図２５に符号αで示すように、交流発電機ＡＧ→ＮチャンネルＦＥＴ１０→ＮチャンネルＦＥＴ１１という経路で電流ｉ１が流れる。
【０００４】
次に、時刻ｔｂにおいてクロック信号ＣＬがＬレベルになると、アンド回路６の出力信号ＳＮがＬレベルになるのでＮチャンネルＦＥＴ１０、１１はオフ状態になり、上述の短絡経路が遮断される。この場合、クロック信号ＣＬがＨレベルの期間（以下「短絡期間」という。）に短絡経路を流れた電流により交流発電機ＡＧの発電コイルのインダクタンスにエネルギーが蓄積され、このエネルギーによって出力端子ＡＧ１の電圧が昇圧される。
【０００５】
そして、時刻ｔｃにおいて出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以上に昇圧されると、コンパレータ４の出力信号ＳＰ１がＬレベルに切り換わり、ＰチャンネルＦＥＴ８がオン状態に切り換わる。この結果、図２４に符号βで示すように、ＮチャンネルＦＥＴ１１のダイオード１１Ｄ→交流発電機ＡＧ→ＰチャンネルＦＥＴ８→大容量コンデンサ７という充電経路で充電電流ｉ２が流れ、大容量コンデンサ７が充電される。
【０００６】
この場合、充電が進むにつれ、発電コイルのインダクタンスに蓄えられたエネルギーが徐々に放出され、充電電流ｉ２が徐々に減少してくる。そして、出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以下になると、コンパレータ４の出力信号ＳＰ１がＨレベルになり、ＰチャンネルＦＥＴ８がオフ状態に切り換わり、上述の充電経路が遮断される。すなわち、出力端子ＡＧ１の電圧が大容量コンデンサ７の端子電圧ＶＤＤ以下になるまではアンド回路６によりＮチャンネルＦＥＴ１０、１１がオフ状態に維持され、充電が継続される。従って、交流発電機ＡＧの発電量が大きく、発電コイルのインダクタンスに蓄えられたエネルギーが大きい場合は、短絡期間に移行しても充電が継続されるため、充電時間が長くなる。
【０００７】
なお、交流発電機ＡＧに起電圧が発生して出力端子ＡＧ２が正電位になった場合は、上述の短絡経路を流れる電流ｉ１の方向が逆になり、出力端子ＡＧ２の電圧が昇圧される。この結果、ＮチャンネルＦＥＴ１０のダイオード１０Ｄ→交流発電機ＡＧ→ＰチャンネルＦＥＴ９→大容量コンデンサ７という充電経路で充電電流ｉ２が流れ、大容量コンデンサ７が充電されるようになっている。
【０００８】
このように、従来のチョッパ式充電回路は、交流発電機の起電圧をチョッパ電圧に変換して昇圧することにより、交流発電機に発生する起電圧が小さい場合でも、大容量コンデンサを充電できるようになっている。
【０００９】
【発明が解決しようとする課題】
ところで、このようなチョッパ式充電回路においては、発電機に発生する起電圧が極小さい場合は、発電コイルのインダクタンスに蓄積されたエネルギーが少ないため、チョッパ電圧に変換しても大容量コンデンサの端子電圧ＶＤＤ以上に昇圧することができない、このため、発電機に発生する起電圧が極小さい場合は、インダクタンスに蓄積されたエネルギーは大容量コンデンサに充電されず、発電コイルの内部抵抗などによって消費されてしまう。
【００１０】
また、チョッパ電圧に変換して大容量コンデンサの充電を開始した場合でも、インダクタンスに蓄積されたエネルギーが少なくなって電圧が大容量コンデンサの端子電圧ＶＤＤ以下になった場合は、インダクタンスに蓄積されたエネルギーは、大容量コンデンサに充電されず、発電コイルの内部抵抗などによって消費されてしまう。このような発電コイルの内部抵抗などによって消費されていたインダクタンスに蓄積されたエネルギーを大容量コンデンサに充電することができれば、チョッパ式充電回路の充電効率を更に高くすることができると考えられる。
【００１１】
そこで本発明は上述した事情を鑑みてなされたもので、充電効率を高くすることができるチョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、これらを用いた電子機器及び計時装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本願請求項１記載のチョッパ回路は、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と
を備え、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１３】
請求項２記載のチョッパ回路は、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と、
前記電力検出手段により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と
を備えることを特徴としている。
【００１４】
請求項３記載のチョッパ回路は、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１５】
請求項４記載のチョッパ回路は、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出手段により前記蓄電手段の電圧が前記第２の蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ手段と
を備えることを特徴としている。
【００１６】
請求項５記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１７】
請求項６記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
前記電力検出工程により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と
を備えることを特徴としている。
【００１８】
請求項７記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ工程は、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴としている。
【００１９】
請求項８記載のチョッパ回路の制御方法は、インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と、
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ工程と
を備えることを特徴としている。
【００２０】
請求項９記載のチョッパ式充電回路は、請求項１乃至４のいずれかに記載のチョッパ回路と、前記チョッパ回路のチョッパ電圧を蓄電する第３の蓄電手段とを備えることを特徴としている。
【００２１】
請求項１０記載の電子機器は、請求項９記載のチョッパ式充電回路を内蔵するとともに、前記チョッパ式充電回路から給電される電力によって動作することを特徴としている。
【００２２】
請求項１１記載の計時装置は、請求項９記載のチョッパ式充電回路と、前記チョッパ式充電回路から給電される電力によって時刻を計時して表示するする時刻表示手段とを備えることを特徴としている。
【００３１】
【発明の実施の形態】
以下、チョッパ式充電回路を適用した腕時計を本発明の一実施形態として説明する。
【００３２】
（１） 実施形態
（１−１） 実施形態の構成
図１は、本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路２０の回路図である。このチョッパ式充電回路２０は、交流発電機ＡＧの起電圧をパルス状のチョッパ電圧に変換して高電圧側ラインＬＨ（第１のライン）と低電圧側ラインＬＬ（第２のライン）との間に発生させるチョッパ回路２１と、高電圧側ラインＬＨと低電圧側ラインＬＬとの間に設けられ、電力を蓄電するメインコンデンサＣ（第３の蓄電手段）とから大略構成される。
【００３３】
チョッパ回路２１について説明する。
チョッパ回路２１は、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と高電圧側ラインＬＨをそれぞれ接続する第１及び第２のラインＬ１及びＬ２と、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と高電圧側ラインＬＨをそれぞれ接続すると共に、各ラインに流れた電流を蓄電するコンデンサＣ１、Ｃ２を有する第３及び第４のラインＬ３及びＬ４と、交流発電機ＡＧの出力端子ＡＧ１及びＡＧ２と低電圧側ラインＬＬをそれぞれ接続する第５及び第６のラインＬ５及びＬ６と、交流発電機ＡＧの発電状態を検出する発電検出部２５（電力検出手段）と、チョッパ制御回路３０（第２のチョッパ手段）とから大略構成される。
【００３４】
第１及び第２のラインＬ１、Ｌ２は、それぞれＰチャンネルＦＥＴＰ１及びＰ２が設けられて構成される。また、ダイオードＤ１及びＤ２は、それぞれＰチャンネルＦＥＴＰ１及びＰ２の寄生ダイオードである。
ここで、第１及び第２のラインＬ１、Ｌ２は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第１のラインＬ１のみを説明する。
【００３５】
第１のラインＬ１は、ＰチャンネルＦＥＴＰ１がオフの場合は、ダイオードＤ１の順方向降下電圧をＶｄ、高電圧側ラインの電圧をＶｄｄとおくと、出力端子ＡＧ１の電圧が電圧Ｖｄ＋Ｖｄｄを越えた場合にのみダイオードＤ１を介して電流を流す。これに対して、第１のラインＬ１は、ＰチャンネルＦＥＴＰ１がオンの場合は、高電圧側ラインと出力端子ＡＧ１の間でいずれの方向にも電流を流す。従って、第１及び第２のラインＬ１、Ｌ２は、ＰチャンネルＦＥＴＰ１及びＰ２がオフ状態の場合は、各ラインを流れる電流方向が一方向になる。
【００３６】
第３及び第４のラインＬ３、Ｌ４は、それぞれＰチャンネルＦＥＴＰ３及びＰ４とサブコンデンサＣ１（第１の蓄電手段）及びＣ２（第２の蓄電手段）が直列接続されて構成される。また、第３及び第４のラインＬ３、Ｌ４には、第３及び第４のラインＬ３、Ｌ４の出力端子ＡＧ１、ＡＧ２側の電圧と電圧|Ｖｒｅｆ|（蓄電基準電圧）をそれぞれ比較するコンパレータＣＯＭ１及びＣＯＭ２（蓄電電圧検出手段）が並列接続される。また、ダイオードＤ３及びＤ４は、それぞれＰチャンネルＦＥＴＰ１及びＰ２の寄生ダイオードである。ここで、第３及び第４のラインＬ３、Ｌ４は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第３のラインＬ３のみを説明する。
【００３７】
第３のラインＬ３は、第１のラインＬ１と同様に、ＰチャンネルＦＥＴＰ３をオフ状態がオフ状態の場合は、第３のラインＬ３を流れる電流方向が一方向になる。また、第３のラインＬ３は、サブコンデンサＣ１が直列接続されているため、第３のラインＬ３に電流が流れた場合は、流れた電流量に応じてサブコンデンサＣ１に電荷が蓄積される。
【００３８】
コンパレータＣＯＭ１（第１の蓄電電圧検出手段）は、第３のラインＬ３の電圧と電圧|Ｖｒｅｆ|（絶対値）を比較し、電圧|Ｖｒｅｆ|に対して、第３のラインＬ３の電圧が小さい場合は、その出力信号ＣＰ１がＨレベルになり、電圧|Ｖｒｅｆ|に対して、第３のラインＬ３の電圧が大きい場合は、その出力信号ＣＰ１がＬレベルになる。このため、サブコンデンサＣ１に電荷が蓄積されてサブコンデンサＣ１の電圧が大きくなると、出力信号ＣＰ１はＬレベルになる。
【００３９】
同様に、コンパレータＣＯＭ２（第２の蓄電電圧検出手段）は、第４のラインＬ４の電圧と電圧|Ｖｒｅｆ|（絶対値）を比較し、電圧|Ｖｒｅｆ|に対して、第４のラインＬ４の電圧が大きい場合、すなわち、サブコンデンサＣ２に電荷が蓄積されてサブコンデンサＣ２の電圧が高くなっている場合は、その出力信号ＣＰ２がＬレベルになる。これら出力信号ＣＰ１及びＣＰ２は、発電検出部２５とチョッパ制御回路３０に供給される。また、ＰチャンネルＦＥＴＰ３、Ｐ４を制御するサブ充電制御回路５０（充電手段）については後述する。
【００４０】
第５及び第６のラインＬ５、Ｌ６は、それぞれＮチャンネルＦＥＴＮ１及びＮ２と、このＮチャンネルＦＥＴＮ１及びＮ２を制御するＮＦＥＴ制御回路６０及び７０（第１のチョッパ手段）により構成される。また、ダイオードＤ５及びＤ６は、ＮチャンネルＦＥＴＮ１及びＮ２の寄生ダイオードである。
【００４１】
ＮＦＥＴ制御回路６０及び７０は、それぞれコンパレータＣＯＭ３及びＣＯＭ４と、オア回路ＯＲ１及びＯＲ２と、アンド回路ＡＮ１及びＡＮ２から構成される。ここで、第５及び第６のラインＬ５、Ｌ６は、交流発電機ＡＧの出力端子ＡＧ１側と出力端子ＡＧ２側に配置される点を除いて同一の構成であるため、第５のラインＬ５のみを説明する。
【００４２】
ＮＦＥＴ制御回路６０において、コンパレータＣＯＭ３は、交流発電機ＡＧの出力端子ＡＧ２の電圧と基準電圧|Ｖｒｅｆ１|（絶対値）を比較し、その出力信号ＣＰ３は、オア回路ＯＲ１の一方の入力端子に供給される。基準電圧|Ｖｒｅｆ１|は、交流発電機ＡＧが発電しているか否かを検出するための電圧であり、グランドの電圧を僅かに上回る電圧に設定される。
【００４３】
オア回路ＯＲ１は、信号ＣＰ３とクロック信号ＣＬの論理和を演算して、その出力信号φＮＡは、アンド回路ＡＮ１の一方の入力端子に供給される。アンド回路ＡＮ１は、信号φＮＡと信号φＰ３と信号ＣＰ６の論理積を演算し、その出力信号φＮ１は、ＮチャンネルＦＥＴＮ１のゲートに供給される。信号φＰ３は、ＰチャンネルＦＥＴＰ３を制御する信号である。信号ＣＰ６は、後述するサブ充電制御回路５０の中のコンパレータＣＯＭ６の出力信号であり、ダイオードＤ１がオン状態の場合にＬレベルになる信号である。
【００４４】
このため、ＮＦＥＴ制御回路６０は、信号φＰ３がＬレベルの場合、すなわち、ＰチャンネルＦＥＴＰ３がオン状態の場合、または、信号ＣＰ６がＬレベルに場合、すなわち、ダイオードＤ１がオン状態の場合は、信号φＮ１がＬレベルになり、ＮチャンネルＦＥＴＮ１をオフ状態にする。また、ＮＦＥＴ制御回路６０は、信号φＰ３がＨレベルの場合、すなわち、ＰチャンネルＦＥＴＰ３がオフ状態の場合、または、信号ＣＰ６がＨレベルに場合、すなわち、ダイオードＤ１がオフ状態の場合は、信号φＮＡを信号φＮ１として出力する。このとき、信号φＮＡがＨレベルの場合、すなわち、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ２の電圧が大きい場合、または、クロック信号ＣＬがＨレベルの場合は、ＮチャンネルＦＥＴＮ１をオン状態にする。
【００４５】
従って、ＮＦＥＴ制御回路６０及び７０は、クロック信号ＣＬに応じてＮチャンネルＦＥＴＮ１、Ｎ２をそれぞれ制御するとともに、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ２、ＡＧ１の電圧が大きい場合は、それぞれＮチャンネルＦＥＴＮ１、Ｎ２をオン状態に制御する。また、ＮＦＥＴ制御回路６０及び７０は、ＰチャンネルＦＥＴＰ３、Ｐ４がオン状態の場合、または、ダイオードＤ１、Ｄ２がオン状態の場合は、信号φＰ３、φＰ４、ＣＰ５、ＣＰ６によりＮチャンネルＦＥＴＮ１、Ｎ２を強制的にオフ状態に制御する。この意味において、信号φＰ３、φＰ４、ＣＰ５及びＣＰ６は、ＮチャンネルＦＥＴＮ１、Ｎ２を強制的にオフにする信号として機能する。
【００４６】
次に発電検出部２５について説明する。
図２は、発電検出部２５の回路図である。発電検出部２５は、３つのノア回路ＮＲ１、ＮＲ２、ＮＲ３と、タイマーカウンタＴＣと、ラッチ回路ＲＴ１とから構成される。ノア回路ＮＲ１は、コンパレータＣＯＭ３の出力信号ＣＰ３及びコンパレータＣＯＭ４の出力信号ＣＰ４の論理和の否定を演算し、その出力信号φＮは、ラッチ回路ＲＴ１のセット端子Ｓと、ノア回路ＮＲ２の一方の入力端子に供給される。このため、ノア回路ＮＲ１は、出力端子ＡＧ１またはＡＧ２の電圧が基準電圧|Ｖｒｅｆ１|に対して大きいか否か検出し、越えている場合は、信号φＮをＬレベルにする。
【００４７】
ラッチ回路ＲＴ１は、例えば、反転型のＳＲフリップフロップが適用され、セット端子Ｓに供給される信号φＮがＬレベルになると、その出力信号φＳをＬレベルにセットする。また、ラッチ回路ＲＴ１は、リセット端子Ｒに供給される信号φＲ１がＬレベルになると、出力信号φＳをＨレベルにセットする。従って、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１またはＡＧ２の電圧が大きい場合は、交流発電機ＡＧが発電状態にあると判定され、信号φＳがＬレベルになる。
【００４８】
ノア回路ＮＲ２は、信号φＮとクロック信号ＣＬの論理和の否定を演算し、その出力信号は、ノア回路ＮＲ３の一方の入力端子に供給される。ノア回路ＮＲ３は、ノア回路ＮＲ２の出力信号と信号φＳの論理和の否定を演算し、その出力信号φＲは、タイマーカウンタＴＣのリセット端子Ｒに供給される。
【００４９】
タイマーカウンタＴＣは、クロック信号ＣＬをカウントしてカウント値が予め定められた設定値に達するとキャリー信号をＬレベルにする。また、タイマーカウンタＴＣは、リセット端子Ｒに供給される信号φＲがＬレベルになるとカウント値をリセットする。キャリー信号は、信号φＲ１としてラッチ回路ＲＴ１のリセット端子Ｒに供給される。このため、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１またはＡＧ２の電圧が大きくなった場合は、信号φＳ及び信号φＮがＬレベルになり、クロック信号ＣＬの反転信号が信号φＲとしてタイマーカウンタＴＣのリセット端子Ｒに供給される。
【００５０】
従って、交流発電機ＡＧが発電状態になった場合は、タイマーカウンタＴＣが短い周期でリセットされて信号φＲ１がＨレベルに維持されるため、ラッチ回路ＲＴ１はリセットされず、信号φＳがＬレベルに維持される。一方、基準電圧|Ｖｒｅｆ１|に対して、出力端子ＡＧ１及びＡＧ２の電圧が小さくなった場合は、信号φＮがＬレベルからＨレベルになって信号φＲがＨレベルになるため、タイマーカウンタＴＣのカウント値がカウントアップされる。これにより、交流発電機ＡＧが非発電状態になった場合は、所定時間経過後、ラッチ回路ＲＴ１がリセットされ、信号φＳがＨレベルになる。これにより、発電検出部２５は、交流発電機ＡＧが発電状態にある場合は、信号φＳをＬレベルにし、交流発電機ＡＧが非発電状態にある場合は、信号φＳをＨレベルにする。
【００５１】
次に、ＰチャンネルＦＥＴＰ１及びＰ２を制御するチョッパ制御回路３０について説明する。図３は、チョッパ制御回路３０の回路図である。
チョッパ制御回路３０は、インバータＩＶ１と、信号φＰ１を生成するオア回路ＯＲ３、ＯＲ４と、信号φＰ２を生成するオア回路ＯＲ５、ＯＲ６とから構成される。オア回路ＯＲ３は、一方の入力端子にインバータＩＶ１を介して発電検出部２５の出力信号φＳが供給され、他方の入力端子にコンパレータＣＯＭ２の出力信号ＣＰ２が供給され、両信号の論理和を演算する。オア回路ＯＲ４は、オア回路ＯＲ３の出力信号φＯＲ３と昇圧用クロック信号ＣＬ１の論理和を演算し、その出力信号は、信号φＰ１としてＰチャンネルＦＥＴＰ１のゲートに供給される。
【００５２】
このため、信号φＳがＬレベルの場合、または信号ＣＰ２がＨレベルの場合、すなわち、交流発電機ＡＧが発電状態にある場合、または、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が小さい場合は、信号φＰ１がＨレベルになり、ＰチャンネルＦＥＴＰ１がオフ状態になる。これに対して、信号φＳがＨレベルの場合、または信号ＣＰ２がＬレベルの場合、すなわち、交流発電機ＡＧが非発電状態にある場合、または、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が大きい場合は、昇圧用クロックＣＬ１が信号φＰ１としてＰチャンネルＦＥＴＰ１のゲートに供給される。ここで、信号φＰ２を生成するオア回路ＯＲ５、ＯＲ６については、コンパレータＣＯＭ２の出力信号ＣＰ２に代えてコンパレータＣＯＭ１の出力信号ＣＰ１がオア回路ＯＲ５に供給され、信号φＰ２がＰチャンネルＦＥＴＰ２のゲートに供給される点を除いて、上述のオア回路ＯＲ３、ＯＲ４と同一であるため、説明は省略する。
【００５３】
これにより、チョッパ制御回路３０は、交流発電機ＡＧが非発電状態になった時点において、サブコンデンサＣ２の蓄電量が所定値以上になっている場合は、ＰチャンネルＦＥＴＰ１を昇圧用クロック信号ＣＬ１に基づいて制御し、サブコンデンサＣ１の蓄電量が所定値以上になっている場合は、昇圧用クロック信号ＣＬ１に基づいてＰチャンネルＦＥＴＰ２を制御する。また、チョッパ制御回路３０は、交流発電機ＡＧが発電状態にある場合は、ＰチャンネルＦＥＴＰ１及びＰ２をオフ状態に制御する。なお、昇圧用クロック信号ＣＬ１は、クロック信号ＣＬを用いてもよい。
【００５４】
次に、ＰチャンネルＦＥＴＰ３及びＰ４を制御するサブ充電制御回路５０について説明する。図４は、サブ充電制御回路５０（充電手段）の回路図である。
サブ充電制御回路５０は、インバータＩＶ２と、信号φＰ３を生成する信号生成部５０Ａと、信号φＰ４を生成する信号生成部５０Ｂとから構成される。信号生成部５０Ａ（第１の充電手段）は、コンパレータＣＯＭ５、Ｄ−ＦＦ回路ＲＴ２及びオア回路ＯＲ７より構成され、その出力信号φＰ３は、ＰチャンネルＦＥＴＰ３のゲートに供給される。信号生成部５０Ｂ（第２の充電手段）は、コンパレータＣＯＭ６、Ｄ−ＦＦ回路ＲＴ３及びオア回路ＯＲ８より構成され、その出力信号φＰ４は、ＰチャンネルＦＥＴＰ４のゲートに供給される。ここで、信号生成部５０Ｂは、出力信号がＰチャンネルＦＥＴＰ４に供給される点を除いて信号生成部５０Ａと同一であるため、信号生成部５０Ａのみを説明する。
【００５５】
コンパレータＣＯＭ５は、ダイオードＤ２の順方向電圧ＶＦと基準電圧ＶｒｅｆＦ（チョッパ基準電圧）を比較し、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦより低い場合は、その出力信号ＣＰ５がＨレベルになり、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦより高い場合は、出力信号ＣＰ５がＬレベルになる。
【００５６】
Ｄ−ＦＦ回路ＲＴ２は、クロック入力端子に供給される信号ＣＰ５が立ち上がるとＤ入力端子に供給されているＨレベルの信号を取り込んで反転Ｑ出力端子をＬレベルにする。また、Ｄ−ＦＦ回路ＲＴ２は、クリア端子ＣＬＲにクロック信号ＣＬがインバータＩＶ２を介して供給され、クロック信号ＣＬがＨレベルになるとクリアされる。
【００５７】
オア回路ＯＲ７は、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号と、発電検出部２５の出力信号φＳの論理和を演算し、その出力信号は、信号φＰ３としてＰチャンネルＦＥＴＰ３のゲートに供給される。このため、信号φＳがＨレベルの場合、すなわち、交流発電機ＡＧが非発電状態の場合は、φＰ３がＨレベルになり、ＰチャンネルＦＥＴＰ３はオフ状態に維持される。また、信号φＳがＬレベルの場合、すなわち、交流発電機ＡＧが発電状態の場合は、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号が信号φＰ３としてＰチャンネルＦＥＴＰ３のゲートに供給される。
【００５８】
ここで、交流発電機ＡＧが発電状態の場合のサブ充電制御回路５０の動作を図５に示すタイミングチャートを用いて説明する。なお、クロック信号ＣＬがＬレベルの期間に、ダイオードＤ２に電流が流れ、ダイオードＤ２の順方向電圧ＶＦが図５（ａ）に示すように変化した場合を想定している。
図５（ａ）に示すように、時刻ｔＡにおいてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦを越えると、図５（ｃ）に示すように、コンパレータＣＯＭ５の出力信号ＣＰ５がＬレベルになる。そして、ダイオードＤ２の順方向電圧ＶＦが徐々に下がって電圧ＶｒｅｆＦ以下になると、図５（ｄ）に示すように、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号（信号φＰ３）がＬレベルになり、再びクロック信号ＣＬがＨレベルになると、Ｄ−ＦＦ回路ＲＴ２の反転Ｑ出力端子の信号（φＰ３）がＨレベルになる。
【００５９】
すなわち、サブ充電制御回路５０は、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、クロック信号ＣＬがＨレベルになるまでＰチャンネルＦＥＴＰ３をオン状態に制御する。従って、サブ充電制御回路５０は、交流発電機ＡＧが発電状態にある場合は、ダイオードＤ２に電流が流れると、ダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になった時点からクロック信号ＣＬがＨレベルになる時点までＰチャンネルＦＥＴＰ３をオン状態に制御し、ダイオードＤ１に電流が流れると、ダイオードＤ１の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になった時点からクロック信号ＣＬがＨレベルになる時点までＰチャンネルＦＥＴＰ４をオン状態に制御する。また、サブ充電制御回路５０は、交流発電機ＡＧが非発電状態にある場合は、ＰチャンネルＦＥＴＰ３またはＰ４をオフ状態に制御する。
【００６０】
次に、交流発電機ＡＧとその周辺機構の構成を説明する。図６は、交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図示のように、交流発電機ＡＧは、ロータ３５とステータ３６を備えており、２極磁化されたディスク状のロータ３５が回転すると、ステータ３６の発電コイル３７（インダクタンス素子）に起電力が発生し、交流出力が取り出せるようになっている。また、図６において、３８は、腕時計本体ケース内で旋回運動を行う回転錘であり、３９は、回転錘３８の回転運動を交流発電器ＡＧに伝達する輪列機構である。回転錘３８は、腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。なお、交流発電機ＡＧには、リューズを手で回してロータを回転させて発電するものや、ゼンマイを巻いて、その開放力でロータを回転させて発電するものなどの交流発電機を広く適用することができる。
【００６１】
交流発電機ＡＧから出力された交流は、本実施形態のチョッパ式充電回路２０で整流され、処理装置４０（時刻表示手段）に供給される。処理装置４０は、チョッパ式充電回路２０から供給される電力によって時計装置４１を駆動する。この時計装置４１（時刻表示手段）は、クロック信号ＣＬに基づいて時計動作を行う。以上のように、クロック信号ＣＬを生成する発振回路をチョッパ式充電回路２０と時計装置４１で兼用している。この結果、腕時計全体の回路構成を簡易にすると共に、腕時計全体として消費電流を削減することができる。なお、時計装置４１が時刻を表示する方法には、針で表示する方法や、数字で表示する方法のいずれも適用できるのはいうまでもない。
【００６２】
（１−２） 実施形態の動作
（１−２−１） 交流発電機が発電状態の場合の動作
次に、上述した構成による実施形態の動作について説明する。ここでは、この腕時計は腕に装着されており、交流発電機ＡＧには断続的に起電力が発生しているものとする。ここで、図７は、本実施形態に係るチョッパ式充電回路２０のタイミングチャートである。なお、図７の時刻ｔ１においては、信号φＳがＬレベルの場合、すなわち、交流発電機ＡＧが発電状態の場合であって、出力端子ＡＧ１側が正極の起電圧を発電している場合を想定している。また、時刻ｔ１においては、サブコンデンサＣ１及びＣ２には電荷が蓄積されていないものとする。また、図２７、２８、２９、３０及び３１は、チョッパ式充電回路２０のフローチャートである。
【００６３】
図７（ｊ）に示すように、時刻ｔ１においてクロック信号ＣＬがＨレベルになると、図７（ｋ）、（ｌ）に示すように、信号φＮ１及びφＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に切り換わる（ＳＰ１〜ＳＰ３）。この結果、図８に示すように、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、交流発電機ＡＧの起電圧により出力端子ＡＧ１が正電位になった場合は、図８に矢印で示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される。なお、ＰチャンネルＦＥＴＰ１〜Ｐ４、ＮチャンネルＦＥＴＮ１、Ｎ２の接続状態を明確にするため、図８以降の図においては、ＰチャンネルＦＥＴＰ１〜Ｐ４、ＮチャンネルＦＥＴＮ１、Ｎ２をスイッチにより示す。
【００６４】
次に、図７（Ｊ）に示すように、時刻ｔ２においてクロック信号ＣＬがＬレベルになると、図７（ｋ）に示すように、信号φＮ１がＬレベルになり、ＮチャンネルＦＥＴＮ１がオフ状態になる。この場合、発電コイル３７のインダクタンスに蓄積されたエネルギーによって、出力端子ＡＧ１の電圧が昇圧され、図７（ｌ）に示すように、信号φＮ２がＨレベルに維持され、ＮチャンネルＦＥＴＮ２はオン状態に維持される（ＳＰ４）。従って、図７（ｍ）に示すように、ダイオードＤ１がオン状態になり、図９に矢印により示すように、メインコンデンサＣへの電流経路（第１の閉ループ）が形成され、ＮチャンネルＦＥＴＮ２→交流発電機ＡＧ→ダイオードＤ１→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ５〜ＳＰ７）。
【００６５】
そして、メインコンデンサＣの充電により出力端子ＡＧ１の電圧が徐々に減少し、時刻ｔ３においてダイオードＤ１の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｓ）に示すように、信号φＰ４がＬレベルになり、ＰチャンネルＦＥＴＰ４がオン状態になる。この場合、ＮチャンネルＦＥＴＮ２が強制的にオフ状態になる（図７（ｌ）、ＳＰ８、ＳＰ９）。これにより、図１０に矢印で示すように、交流発電機ＡＧ→ダイオードＤ１→ＰチャンネルＦＥＴＰ４→サブコンデンサＣ２の経路（第２の閉ループ）で電流が流れ、サブコンデンサＣ２が充電される（ＳＰ１０、ＳＰ１１）。
【００６６】
そして、図７（ｅ）に示すように、サブコンデンサＣ２の充電によりサブコンデンサＣ２の電圧が上昇し、時刻ｔ４において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が大きくなると、図７（ｉ）に示すように、信号ＣＰ２がＬレベルになる（ＳＰ１２、ＳＰ１３）。そして、時刻ｔ５においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、ＰチャンネルＦＥＴＰ４がオフ状態になり（図７（ｓ））、ＮチャンネルＦＥＴＮ２のオフが解除され、サブコンデンサＣ２の充電が終了する。
【００６７】
また、時刻ｔ５においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、上述したようにＮチャンネルＦＥＴＮ１及びＮ２がオン状態になり、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ３）。このとき、交流発電機ＡＧの起電圧により上述のように出力端子ＡＧ１が正電位になった場合は、図８→図９→図１０のサイクルを繰り返し、メインコンデンサＣとサブコンデンサＣ２の充電を繰り返す（時刻ｔ５〜ｔ６）。
【００６８】
これに対して、交流発電機ＡＧの起電圧により出力端子ＡＧ２が正電位になった場合は、時刻ｔ６において交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成されると、図１１に矢印で示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ２Ａ、ＳＰ３Ａ）。この場合、図７（ｊ）に示すように、時刻ｔ７においてクロック信号ＣＬがＬレベルになると、図７（ｌ）に示すように、信号φＮ２がＬレベルになってＮチャンネルＦＥＴＮ２がオフ状態になり、発電コイル３７のインダクタンスに蓄積されたエネルギーによって出力端子ＡＧ２の電圧が昇圧される（ＳＰ４Ａ）。
【００６９】
このとき、すでにサブコンデンサＣ２が充電されているため（ＳＰ５Ａ：ＮＯ）、図７（ｒ）に示すように、ダイオードＤ４がオン状態になり、図１２に矢印で示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ４→メインコンデンサＣの経路でサブコンデンサＣ２に蓄電された電荷が流れる（ＳＰ２０Ａ〜ＳＰ２２Ａ）。すなわち、サブコンデンサＣ２に電荷が蓄積されている場合に、出力端子ＡＧ２の電圧がチョッパ電圧に変換されると、サブコンデンサＣ２に蓄積された電荷をメインコンデンサＣに充電（転送）することができる。
【００７０】
そして、図７（ｅ）に示すように、サブコンデンサＣ２の電圧が徐々に減少し、時刻ｔ８において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ２の電圧が小さくなると、図７（ｉ）に示すように、信号ＣＰ２がＨレベルになる。そして、図７（ｎ）に示すように、ダイオードＤ２がオン状態になり、図１３に矢印で示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ６Ａ、ＳＰ７Ａ）。
【００７１】
一方、ダイオードＤ４は、サブコンデンサＣ２の電荷の転送が終了するとオフ状態になる。ここでは、時刻ｔ８の時点でサブコンデンサＣ２に電荷が残っているため、ダイオードＤ２及びＤ４がオン状態の場合が生じる。従って、サブコンデンサＣ２に残存する電荷もメインコンデンサＣに転送され、電荷の転送が終了すると、図７（ｒ）に示すように、ダイオードＤ４がオフ状態になる。これにより、サブコンデンサＣ２に蓄積された電荷と、発電コイル３７のインダクタンスに蓄積されたエネルギーとを効率よくメインコンデンサＣに充電することができる。
【００７２】
次に、メインコンデンサＣの充電により出力端子ＡＧ２の電圧が徐々に減少し、時刻ｔ９においてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｑ）に示すように、信号φＰ３がＬレベルになってＰチャンネルＦＥＴＰ３がオン状態になる（ＳＰ６Ａ→ＳＰ８Ａ、ＳＰ９Ａ）。この場合、ＮチャンネルＦＥＴＮ１が強制的にオフ状態になる（図７（ｋ））。これにより、図１４に矢印で示すように、交流発電機ＡＧ→ダイオードＤ２→ＰチャンネルＦＥＴＰ３→サブコンデンサＣ１の経路（第３の閉ループ）で電流が流れ、サブコンデンサＣ１が充電される（ＳＰ１０Ａ、ＳＰ１１Ａ）。このため、図７（ｄ）に示すように、サブコンデンサＣ１の電圧が上昇し、時刻ｔ１０において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が大きくなると（ＳＰ１２Ａ）、図７（ｈ）に示すように、信号ＣＰ１がＬレベルになる（ＳＰ１３Ａ）。そして、時刻ｔ１１においてクロック信号ＣＬがＨレベルになると（図７（ｊ））、ＰチャンネルＦＥＴＰ３がオフ状態になり、ＮチャンネルＦＥＴＮ１のオフが解除され、サブコンデンサＣ１の充電が終了する。
【００７３】
この場合、上述したようにＮチャンネルＦＥＴＮ１及びＮ２がオフ状態になるため、交流発電機ＡＧ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、前回と同様に出力端子ＡＧ２が正電位になっている場合は、図１１に示すように、発電コイル３７に電流が流れて発電コイル３７のインダクタンスにエネルギーが蓄積される。そして、時刻ｔ１２においてクロック信号ＣＬがＬレベルになると（図７（ｊ））、信号φＮ２がＬレベルになってＮチャンネルＦＥＴＮ２がオフ状態になり、出力端子ＡＧ２の電圧が昇圧され、図７（ｎ）に示すように、ダイオードＤ２がオン状態になり、前回と同様に図１３に示すように、ＮチャンネルＦＥＴＮ１→交流発電機ＡＧ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れメインコンデンサＣが充電される（ＳＰ２Ａ〜ＳＰ７Ａ）。
【００７４】
メインコンデンサＣの充電により時刻ｔ１３においてダイオードＤ２の順方向電圧ＶＦが電圧ＶｒｅｆＦ以下になると、図７（ｑ）に示すように、信号φＰ３がＬレベルになり、ＰチャンネルＦＥＴＰ３がオン状態になり、ＮチャンネルＦＥＴＮ１がオフ状態になる（ＳＰ８Ａ、ＳＰ９Ａ）。これにより、発電コイル３７のインダクタンスに蓄積されたエネルギーがサブコンデンサＣ１に充電され（ＳＰ１１Ａ）、時刻ｔ１４においてクロック信号ＣＬがＨレベルになると、上述したように充電が終了する。
【００７５】
また、交流発電機ＡＧに大きな起電圧が発生し、例えば出力端子ＡＧ１の電圧が高くなった場合は、ＮチャンネルＦＥＴＮ２がオン状態になるため、ダイオードＤ１を介してメインコンデンサＣへの電流経路が形成されるとともに（ＳＰ１〜ＳＰ７）、コンパレータＣＯＭ６の出力信号ＣＰ６がＬレベルを出力する。出力信号ＣＰ６は、アンド回路ＡＮ１に入力され、ＮチャンネルＦＥＴＮ１の動作を禁止する。これにより、チョッパによる充電動作が禁止され、非チョッパ動作による電流経路が確保される。なお、サブコンデンサＣ１に電荷が蓄積されている場合は、ダイオードＤ１に代えてダイオードＤ３を介してメインコンデンサＣへの電流経路が一時的に形成される（ＳＰ２０〜ＳＰ２５）。これにより、交流発電機ＡＧに大きな起電力が発生した場合は、チョッパ昇圧することなく、メインコンデンサＣを直接充電することができる。
【００７６】
このようにして、本実施形態のチョッパ式充電回路２０は、交流発電機ＡＧが発電状態の場合は、交流発電機ＡＧに大きな起電圧が発生すると、メインコンデンサＣを直接充電し、交流発電機ＡＧに小さな起電圧が発生しているときは、発電コイル３７のインダクタンスに蓄積されたエネルギーをパルス状のチョッパ電圧に変換し、先ずメインコンデンサＣの充電を行い、メインコンデンサＣの充電が終了すると、サブコンデンサＣ１またはＣ２の充電に切り換える。
【００７７】
これにより、交流発電機ＡＧに発生する起電圧を効率よくメインコンデンサＣに充電することができ、また、メインコンデンサＣに充電することができないエネルギーをサブコンデンサＣ１またはＣ２に蓄積することができる。また、チョッパ式充電回路２０は、交流発電機ＡＧの起電圧の極性が変わった場合は、次のチョッパ昇圧によりサブコンデンサＣ１またはＣ２に蓄積された電荷をメインコンデンサＣに充電することができ、チョッパ式充電回路２０の充電効率を高くすることができる。
【００７８】
（１−２−２） 交流発電機が非発電状態の場合の動作
次に、交流発電機ＡＧが非発電状態になった場合のチョッパ式充電回路２０の動作について説明する。
腕時計が非装着状態になり、交流発電機ＡＧに起電力が発生しなくなると、図７（ａ）に示すように、時刻ｔ１５において信号φＳがＨレベルになる（ＳＰ１：ＮＯ）。なお、このとき、信号ＣＰ１はＬレベルに維持されている（ＳＰ３１：ＹＥＳ、ＳＰ３２）。このため、図７（Ｊ）に示すように、時刻ｔ１６においてクロック信号ＣＬがＨレベルになると、図７（ｏ）に示すように、信号φＰ２がＬレベルになり、ＰチャンネルＦＥＴＰ２がオン状態になる（ＳＰ３３）。
従って、図７（ｐ）に示すように、ダイオードＤ３がオン状態になり、図１５に矢印で示すように、サブコンデンサＣ１に蓄積された電荷によりサブコンデンサＣ１→ダイオードＤ３→ＰチャンネルＦＥＴＰ２→交流発電機ＡＧの経路で電流が流れ、発電コイル３７のインダクタンスにエネルギーが蓄積される（ＳＰ３４）。
【００７９】
そして、サブコンデンサＣ１の電圧が徐々に下がり、時刻ｔ１７において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなると、図７（ｈ）に示すように、信号ＣＰ１がＨレベルになる。この場合、発電コイル３７のインダクタンスに蓄積されたエネルギーによって出力端子ＡＧ１の電圧が昇圧し、図７（ｌ）に示すように、信号φＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ２がオン状態になる（ＳＰ３６〜ＳＰ３８）。この結果、図１６に矢印で示すように、ＮチャンネルＦＥＴＮ２→交流発電機ＡＧ→サブコンデンサＣ１→ダイオードＤ３→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ３９、ＳＰ４０）。
【００８０】
ここで、交流発電機ＡＧが非発電状態の場合は、昇圧用クロック信号ＣＬ１が信号φＰ２としてＰチャンネルＦＥＴＰ２のゲートに供給されるため、サブコンデンサＣ１に蓄積された電荷が多い場合は、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなるまで、図１５と図１６に示す動作を繰り返す。
【００８１】
これにより、サブコンデンサＣ１に蓄積された電荷をチョッパ電圧に変換して、メインコンデンサＣに効率よく充電することができる（ＳＰ４１）。なお、ここでは、非発電状態になった時点においてサブコンデンサＣ１に電荷が蓄積されている場合について述べたが、サブコンデンサＣ２に電荷が蓄積されている場合は、ＰチャンネルＦＥＴＰ２とＮチャンネルＦＥＴＮ２に代わって、ＰチャンネルＦＥＴＰ１とＮチャンネルＦＥＴＮ１が動作する点を除いて同じ動作である（ＳＰ３１Ａ〜ＳＰ４１Ａ）。
【００８２】
このように本実施形態のチョッパ式充電回路２０は、交流発電機ＡＧが非発電状態になると、サブコンデンサＣ１またはＣ２に蓄積された電荷により出力端子ＡＧ１またはＡＧ２の電圧をチョッパ昇圧して、メインコンデンサＣを充電することができ、充電効率を高めることができる。これらにより、本実施形態のチョッパ式充電回路２０は、発電コイル３７のインダクタンスに蓄積したエネルギーを効率よくメインコンデンサＣに充電することができる。
【００８３】
（２） 変形例
（２−１） 第１変形例
上述の実施形態においては、交流発電機ＡＧの起電圧を充電するチョッパ式充電回路について述べたが、本発明はこれに限らず、直流発電機の起電圧を充電するチョッパ式充電回路に適用することができる。
図１７は、直流発電機の起電圧を充電するチョッパ式充電回路の回路図である。このチョッパ式充電回路８０は、上述したチョッパ式充電回路２０から第１及び第４のラインＬ１、Ｌ４と、チョッパ制御回路３０の第１及び第４のラインＬ１、Ｌ４のＰチャンネルＦＥＴＰ１、Ｐ４を制御する信号φＰ１、φＰ４及びＣＰ６を生成する回路と、コンパレータＣＯＭ２を削除して構成される。
【００８４】
図１８は、このチョッパ式充電回路８０のタイミングチャートであり、図３２及び３３は、チョッパ式充電回路２０のフローチャートである。ここで、時刻ｔ１においては、信号φＳがＬレベルの場合、すなわち、直流発電機ＤＧが発電状態にある場合を想定している。また、時刻ｔ１においては、サブコンデンサＣ１には電荷が蓄積されていないものとする。
【００８５】
図１８（ｅ）に示すように、時刻ｔ１においてクロック信号ＣＬがＨレベルになると、図１８（ｆ）、（ｇ）に示すように、信号φＮ１及びφＮ２がＨレベルになり、ＮチャンネルＦＥＴＮ１、Ｎ２がオン状態に切り換わる（ＳＰ１００〜ＳＰ１０２）。この結果、図１９に矢印で示すように、チョッパ昇圧用コイルＤＧＬ、ＮチャンネルＦＥＴＮ１、Ｎ２の閉ループが形成され、チョッパ昇圧用コイルＤＧＬのインダクタンスにエネルギーが蓄積される。
【００８６】
次に、図１８（ｅ）に示すように、時刻ｔ２においてクロック信号ＣＬがＬレベルになると、図１８（ｇ）に示すように、信号φＮ２がＬレベルになり、ＮチャンネルＦＥＴＮ２がオフ状態になる（ＳＰ１０３）。この場合、チョッパ昇圧用コイルＤＧＬのインダクタンスに蓄積されたエネルギーによって、出力端子ＤＧＬ２の電圧が昇圧し、図１８（ｆ）に示すように、信号φＮ１がＨレベルに維持され、ＮチャンネルＦＥＴＮ１はオン状態に維持される。従って、図１８（ｈ）に示すように、ダイオードＤ２がオン状態になり、図２０に示すように、ＮチャンネルＦＥＴＮ１→直流発電機ＤＧ→チョッパ昇圧用コイルＤＧＬ→ダイオードＤ２→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ１０４、ＳＰ１０５）。
【００８７】
そして、メインコンデンサＣの充電によりダイオードＤ２の順方向電圧ＶＦが減少し、時刻ｔ３において、電圧|ＶｒｅｆＦ|に対して、ダイオードＤ２の順方向電圧ＶＦが小さくなると、図１８（ｋ）に示すように、信号φＰ３がＬレベルになり、ＰチャンネルＦＥＴＰ３がオン状態になり、また、ＮチャンネルＦＥＴＮ２がオフ状態になる（ＳＰ１０６、ＳＰ１０７）。これにより、図２１に示すように、チョッパ昇圧用コイルＤＧＬ→ダイオードＤ２→ＰチャンネルＦＥＴＰ３→サブコンデンサＣ１の経路で電流が流れ、サブコンデンサＣ１が充電される（ＳＰ１０８、ＳＰ１０９）。
【００８８】
このとき、図１８（ｃ）に示すように、サブコンデンサＣ１の電圧が上昇し、時刻ｔ４において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が大きくなると、図１８（ｄ）に示すように、信号ＣＰ１がＬレベルになる（ＳＰ１１０、ＳＰ１１１）。そして、時刻ｔ５においてクロック信号ＣＬがＨレベルになると、図１８（ｋ）に示すように、信号φＰ３がＨレベルになってＰチャンネルＦＥＴＰ３がオフ状態になる。この場合、ＮチャンネルＦＥＴＮ２のオフが解除され、サブコンデンサＣ１の充電が終了する。このようにして、直流発電機ＤＧが発電状態にある場合は、メインコンデンサＣの充電が終了するとサブコンデンサＣ１の充電を行うという動作を繰り返す（時刻ｔ４〜ｔ５）。
【００８９】
次に、直流発電機ＤＧが非発電状態になると、図１８（ａ）に示すように、時刻ｔ６において信号φＳがＨレベルになる。そして、時刻ｔ７においてクロック信号ＣＬがＨレベルになると（図１８（ｅ））、信号φＰ２がＬレベルになり（図１８（ｉ））、ＰチャンネルＦＥＴＰ２がオン状態になる（ＳＰ１１３〜ＳＰ１１６）。従って、図１８（ｊ）に示すように、ダイオードＤ３がオン状態になり、図２２に示すように、サブコンデンサＣ１に蓄積された電荷によりサブコンデンサＣ１→ダイオードＤ３→ＰチャンネルＦＥＴＰ２→チョッパ昇圧用コイルＤＧＬの経路で電流が流れる（ＳＰ１１７）。これにより、チョッパ昇圧用コイルＤＧＬのインダクタンスにエネルギーが蓄積される。
【００９０】
そして、時刻ｔ８においてクロック信号ＣＬがＬレベルになると（図１８（ｅ））、信号φＮ２がＨレベルになり（図１８（ｉ））、ＮチャンネルＦＥＴＮ２がオン状態になる（ＳＰ１１８〜ＳＰ１２１）。この場合、チョッパ昇圧用コイルＤＧＬのインダクタンスに蓄積されたエネルギーによって出力端子ＤＧＬ１の電圧が昇圧され、図２３に示すように、ＮチャンネルＦＥＴＮ２→チョッパ昇圧用コイルＤＧＬ→ダイオードＤ３→メインコンデンサＣの経路で電流が流れ、メインコンデンサＣが充電される（ＳＰ１２２、ＳＰ１２３）。このようにして、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなるまで、図２２と図２３に示す動作を繰り返してメインコンデンサＣの充電を行う。そして、時刻ｔ９において、電圧|Ｖｒｅｆ|に対して、サブコンデンサＣ１の電圧が小さくなると、信号ＣＰ１がＨレベルになり（図１８（ｄ））、サブコンデンサＣ１によるメインコンデンサＣの充電を終了する。
【００９１】
これにより、発電機が直流発電機の場合でも、メインコンデンサＣに充電することができなかったエネルギーをサブコンデンサＣ１に蓄積することができ、最終的にサブコンデンサＣ１に蓄積されたエネルギーをメインコンデンサＣに充電することができ、充電効率を高めることができる。
【００９２】
（２−２） 第２変形例
上述の実施形態においては、交流発電機、または直流発電機の起電力を充電する場合について述べたが、本発明はこれに限らず、商用交流電源や電波などの交流電源や、直流発電機や太陽電池などの直流電源の電力を充電する場合にも広く適用することができる。なお、交流電源の起電力を充電する場合は、発電コイル３７に代えてチョッパ昇圧用のコイルを別途設けることになる。
また、電力を入力する方法は、コイルを介して誘導起電力を入力するなどの非接触で入力する方法を適用してもよい。例えば、チョッパ式充電回路は、発電コイル３７に代えて、リアクタンス素子を備え、このリアクタンス素子により電源の電力を電磁誘導により入力する方法がある。
【００９３】
（２−３） 第３変形例
上述の実施形態においては、スイッチ手段の一例として、ＰチャンネルＦＥＴ、ＮチャンネルＦＥＴの電界効果トランジスタを使用する場合について述べたが、本発明はこれに限らず、ＰチャンネルＦＥＴに代えてＰＮＰ型のトランジスタ、または、ＮチャンネルＦＥＴに代えてＮＰＮ型のバイポーラトランジスタを使用してもよい。また、ダイオードＤ１〜Ｄ６は寄生ダイオードの場合について述べたが、通常のダイオードでもよい。
【００９４】
（２−４） 第４変形例
上述の実施形態においては、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４に代えて、図２４に示すコンパレータとＰチャンネルＦＥＴとから構成される一方向性ユニットを設けるようにしてもよい。この場合、一方向性ユニットのＰチャンネルＦＥＴをＰチャンネルＦＥＴＰ１、Ｐ２、Ｐ３、Ｐ４のそれぞれと共用するようにしてもよい。さらに、ダイオードＤ１、Ｄ２に代えて設けた一方向性ユニットについては、コンパレータをサブ充電制御回路５０の中のコンパレータＣＯＭ５、ＣＯＭ６と共用してもよい。
【００９５】
（２−５） 第５変形例
上述の実施形態においては、全波整流を行うチョッパ回路に本発明を適用する場合について述べたが、本発明はこれに限らず、半波整流を行うチョッパ回路に適用してもよい。
【００９６】
（２−６） 第６変形例
上述の実施形態においては、チョッパ式充電回路を腕時計に適用する場合について述べたが、本発明はこれに限らず、例えば置き時計、柱時計などのいわゆる時計や、パーソナルコンピュータ、電卓、携帯電話などの電子機器に内蔵された計時装置でもよく、更には携帯型の血圧計、ページャ、歩数計などの電子機器に広く適用することができる。また、これらの電子機器に電池とチョッパ式充電回路とを両方具備させて、蓄電量が少なくなった場合に電池の電力で動作させるようにしてもよい。
【００９７】
（２−７） 第７変形例
上述の実施形態においては、チョッパ式充電回路に本発明を適用する場合について述べたが、単にチョッパ電圧を出力するチョッパ回路にも適用することができる。
【００９８】
【発明の効果】
上述したように本発明のチョッパ式充電回路は、充電効率を高くすることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路の回路図である。
【図２】 前記チョッパ式充電回路の発電検出部の回路図である。
【図３】 前記チョッパ式充電回路のチョッパ制御回路の回路図である。
【図４】 前記チョッパ式充電回路のサブ充電制御回路の回路図である
【図５】 前記サブ充電制御回路のタイミングチャートである。
【図６】 前記腕時計の交流発電機とその周辺機構の構成を示す斜視図である。
【図７】 前記チョッパ式充電回路のタイミングチャートである。
【図８】 前記チョッパ式充電回路の動作の説明に供する図である。
【図９】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１０】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１１】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１２】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１３】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１４】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１５】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１６】 前記チョッパ式充電回路の動作の説明に供する図である。
【図１７】 第１変形例の直流発電機の起電圧を充電するチョッパ式充電回路の回路図である。
【図１８】 前記チョッパ式充電回路のタイミングチャートである。
【図１９】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２０】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２１】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２２】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２３】 前記チョッパ式充電回路の動作の説明に供する図である。
【図２４】 第３変形例の一方向性ユニットの回路図である。
【図２５】 従来のチョッパ式充電回路の回路図である。
【図２６】 前記チョッパ式充電回路のタイミングチャートである。
【図２７】 本発明の実施形態に係る腕時計に使用されるチョッパ式充電回路の動作を示すフローチャートである。
【図２８】 図２７の続きのフローチャートである。
【図２９】 図２７の続きのフローチャートである。
【図３０】 図２７の続きのフローチャートである。
【図３１】 図２７の続きのフローチャートである。
【図３２】 第１変形例の直流発電機の起電圧を充電するチョッパ式充電回路の動作を示すフローチャートである。
【図３３】 図３２の続きのフローチャートである。
【符号の説明】
１、２０、８０……チョッパ式充電回路
２１……チョッパ回路
２５……発電検出部（電力検出手段）
３０……チョッパ制御回路（第２のチョッパ手段）
３７、ＤＧＬ……発電コイル（インダクタンス素子）
４０……処理装置（時刻表示手段）
４１……時計装置（時刻表示手段）
５０……サブ充電制御回路（充電手段）
５０Ａ……信号生成部（充電手段、第１の充電手段）
５０Ａ……信号生成部（充電手段、第２の充電手段）
６０、７０……ＮＦＥＴ制御回路（第１のチョッパ手段）
Ｃ……メインコンデンサ（第３の蓄電手段）
ＡＧ……交流発電機（交流電源）
ＡＧ１、ＡＧ２、ＤＧＬ１、ＤＧＬ２……出力端子
Ｃ１……サブコンデンサ（蓄電手段、第１の蓄電手段）
Ｃ２……サブコンデンサ（蓄電手段、第２の蓄電手段）
ＣＯＭ１……コンパレータ（蓄電電圧検出手段、第１の蓄電電圧検出手段）
ＣＯＭ２……コンパレータ（蓄電電圧検出手段、第２の蓄電電圧検出手段）
ＤＧ……直流発電機（電源、直流電源）
ＤＧＬ……チョッパ昇圧用コイル（インダクタンス素子）
Ｎ１、Ｎ２……ＮチャンネルＦＥＴ
Ｐ１、Ｐ２、Ｐ３、Ｐ４……ＰチャンネルＦＥＴ
ＬＨ……高電圧側ライン（第１のライン）
ＬＬ……低電圧側ライン（第２のライン）
ＴＣ……タイマーカウンタ
ＲＴ１……ラッチ回路
Claims (11)
- 電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と
を備え、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴とするチョッパ回路。 - 電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する蓄電手段と、
前記電源より電力が供給されているか否かを検出する電力検出手段と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出手段と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電手段を充電する充電手段と、
前記電力検出手段により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出手段により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と
を備えることを特徴とするチョッパ回路。 - 交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記チョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ手段は、前記電力検出手段により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴とするチョッパ回路。 - 交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路において、
インダクタンス素子と、
電力を蓄電する第１及び第２の蓄電手段と、
前記交流電源より電力が供給されているか否かを検出する電力検出手段と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出手段と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出手段と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換する第１のチョッパ手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電手段とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電手段を充電する第１の充電手段と、
前記第１のチョッパ手段により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電手段とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電手段を充電する第２の充電手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出手段により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ手段と、
前記電力検出手段により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出手段により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出手段により前記蓄電手段の電圧が前記第２の蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ手段と
を備えることを特徴とするチョッパ回路。 - インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴とするチョッパ回路の制御方法。 - インダクタンス素子と、電力を蓄電する蓄電部とを有し、電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記電源より電力が供給されているか否かを検出する電力検出工程と、
前記蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する蓄電電圧検出工程と、
前記インダクタンス素子と前記電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記第１のチョッパ工程により変換されたチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記蓄電部を充電する充電工程と
前記電力検出工程により前記電源より電力が供給されていないと検出された場合であり、且つ前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第３の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記蓄電電圧検出工程により前記蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第３の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と
を備えることを特徴とするチョッパ回路の制御方法。 - インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
を備え、
前記チョッパ工程では、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換し、
前記チョッパ工程は、前記電力検出工程により前記電源より電力が供給されていると検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記第１の閉ループを解放するとともに、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換することを特徴とするチョッパ回路の制御方法。 - インダクタンス素子と、電力を蓄電する第１及び第２の蓄電部と、交流電源より供給される電圧をチョッパ電圧に変換し、そのチョッパ電圧を第１のラインと第２のラインとの間に発生させるチョッパ回路の制御方法において、
前記交流電源より電力が供給されているか否かを検出する電力検出工程と、
前記第１の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第１の蓄電電圧検出工程と、
前記第２の蓄電手段の電圧が予め定められた蓄電基準電圧以上になったか否かを検出する第２の蓄電電圧検出工程と、
前記インダクタンス素子と前記交流電源とを含む第１の閉ループを形成して前記インダクタンス素子に前記交流電源の電力を供給し、所定期間経過後に前記第１の閉ループを開放することにより、前記インダクタンス素子の電圧をチョッパ電圧に変換するチョッパ工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の一方の端子側に発生したチョッパ電圧が予め定められたチョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第１の蓄電部とを含む第２の閉ループを形成することにより、前記チョッパ電圧により前記第１の蓄電部を充電する第１の充電工程と、
前記チョッパ工程により変換され、前記インダクタンス素子の他方の端子側に発生したチョッパ電圧が前記チョッパ基準電圧以下になった場合に、前記インダクタンス素子と前記第２の蓄電部とを含む第３の閉ループを形成することにより、前記チョッパ電圧により前記第２の蓄電部を充電する第２の充電工程と
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第１の蓄電手段とを含み前記第２の閉ループとは異なる経路で電流が流れる第４の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第１の蓄電電圧検出工程により前記第１の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第４の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第２のチョッパ工程と、
前記電力検出工程により前記交流電源より電力が供給されていないと検出された場合であり、且つ前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧以上であると検出された場合に、前記インダクタンス素子と前記第２の蓄電手段とを含み前記第３の閉ループとは異なる経路で電流が流れる第５の閉ループを形成することにより前記インダクタンス素子に前記蓄電手段の電力を供給し、この結果、前記第２の蓄電電圧検出工程により前記第２の蓄電手段の電圧が前記蓄電基準電圧未満であると検出されると、当該第５の閉ループを解放することにより前記インダクタンス素子の電圧をチョッパ電圧に変換する第３のチョッパ工程と
を備えることを特徴とするチョッパ回路の制御方法。 - 請求項１乃至４のいずれかに記載のチョッパ回路と、
前記チョッパ回路のチョッパ電圧を蓄電する第３の蓄電手段と
を備えることを特徴とするチョッパ式充電回路。 - 請求項９記載のチョッパ式充電回路を内蔵するとともに、前記チョッパ式充電回路から給電される電力によって動作することを特徴とする電子機器。
- 請求項９記載のチョッパ式充電回路と、
前記チョッパ式充電回路から給電される電力によって時刻を計時して表示するする時刻表示手段と
を備えることを特徴とする計時装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273264A JP3932787B2 (ja) | 1999-10-25 | 2000-09-08 | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
| EP00309060A EP1096640A3 (en) | 1999-10-25 | 2000-10-16 | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece |
| US09/697,334 US6421263B1 (en) | 1999-10-25 | 2000-10-25 | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece |
| CNB001375091A CN1248402C (zh) | 1999-10-25 | 2000-10-25 | 斩波电压产生电路及其控制方法、电子设备以及计时器 |
| US09/876,264 US6466455B2 (en) | 2000-09-08 | 2001-06-06 | Unified power architecture with dynamic reset |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-302972 | 1999-10-25 | ||
| JP30297299 | 1999-10-25 | ||
| JP2000273264A JP3932787B2 (ja) | 1999-10-25 | 2000-09-08 | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001197795A JP2001197795A (ja) | 2001-07-19 |
| JP2001197795A5 JP2001197795A5 (ja) | 2005-02-03 |
| JP3932787B2 true JP3932787B2 (ja) | 2007-06-20 |
Family
ID=29272179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273264A Expired - Fee Related JP3932787B2 (ja) | 1999-10-25 | 2000-09-08 | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3932787B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101581301B1 (ko) * | 2009-11-17 | 2015-12-31 | 애플 인크. | 로컬 컴퓨팅 환경에서의 무선 전력 이용 |
-
2000
- 2000-09-08 JP JP2000273264A patent/JP3932787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001197795A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652057B2 (ja) | 発電装置 | |
| EP1018675B1 (en) | Power supply device, control method for the power supply device, portable electronic device, timepiece, and control method for the timepiece | |
| JP3472879B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3726666B2 (ja) | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 | |
| EP1096640A2 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
| EP1087270A1 (en) | Electronic apparatus and method for controlling electronic apparatus | |
| EP1055981B1 (en) | Electronically controlled mechanical watch and method of preventing overcharge | |
| JP3932787B2 (ja) | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 | |
| EP0905588B1 (en) | Electronic device and method for controlling the same | |
| WO2000059091A1 (fr) | Equipement electronique et son procede de commande | |
| JP3472878B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP2870516B2 (ja) | 発電装置付電子時計 | |
| JP3663964B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| WO2000073857A1 (fr) | Appareil electronique et procede de commande de cet appareil electronique | |
| JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3575256B2 (ja) | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3849449B2 (ja) | 電子機器、電子制御式機械時計、電子機器の制御方法 | |
| JP3246508B2 (ja) | 昇圧回路付発電装置、及びそれを有した電子時計 | |
| JP3351425B2 (ja) | 発電装置付電子時計 | |
| JP3799978B2 (ja) | 交流電圧検出回路および方法、充電回路および方法、チョッパ充電回路および方法、電子機器ならびに計時装置 | |
| JP3707299B2 (ja) | 電子機器及び電子機器の制御方法 | |
| JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
| JP3294194B2 (ja) | 発電装置付電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |