JP3928473B2

JP3928473B2 - 電流クランプ回路

Info

Publication number: JP3928473B2
Application number: JP2002128342A
Authority: JP
Inventors: 明文蘭; 邦彦後藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-04-30
Filing date: 2002-04-30
Publication date: 2007-06-13
Anticipated expiration: 2022-04-30
Also published as: JP2003324338A

Description

【０００１】
【発明の属する技術分野】
本発明は、出力用ＭＯＳＦＥＴに流れる電流をクランプする電流クランプ回路に関し、特に当該出力用ＭＯＳＦＥＴと並列に接続された検出用ＭＯＳＦＥＴにより電流検出を行う電流クランプ回路に関する。
【０００２】
【発明が解決しようとする課題】
図７は、特開平１０−３２４７５号公報に開示されている負荷駆動回路の電気的構成を示している。この図７に示す負荷駆動回路１は、負荷２に電流を供給する出力用のＭＯＳＦＥＴ３と、このＭＯＳＦＥＴ３と並列接続された検出用のＭＯＳＦＥＴ４を備えている。これらＭＯＳＦＥＴ３と４のドレイン同士は接続されており、ＭＯＳＦＥＴ３と４のゲート間には図示極性のダイオード５が接続されている。
【０００３】
ＭＯＳＦＥＴ４のソースとグランドとの間およびＭＯＳＦＥＴ３のゲートとグランドとの間には、それぞれカレントミラー回路８を構成するトランジスタ６および７が接続されている。定電流回路９は、負荷駆動指令時にＭＯＳＦＥＴ３と４のゲート容量を充電するように動作する。この構成によれば、トランジスタ６と７の温度特性が相殺されるため、当該負荷駆動回路１よりも前に用いられていた負荷駆動回路と比較して電流制限値（クランプ電流）の温度依存性が小さくなるという特徴を有している。
【０００４】
しかしながら、ＭＯＳＦＥＴ３、４のオン抵抗の温度係数が正であるのに対し、トランジスタ６のベース・エミッタ間電圧Ｖｆの温度係数が負であるため、ＭＯＳＦＥＴ３に流れる電流と、ＭＯＳＦＥＴ４とトランジスタ６の直列回路に流れる電流との比（分流比）が温度によって変化する。このため、クランプ電流の温度依存性をより小さくすることができなかった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、クランプ電流の温度依存性を一層低減した電流クランプ回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載した手段によれば、検出用ＭＯＳＦＥＴには、出力用ＭＯＳＦＥＴに流れる負荷電流に対しセル比に応じて決まる電流が流れる。この電流により、検出用抵抗回路には、出力用ＭＯＳＦＥＴに流れる電流に応じた検出電圧が生成される。一方、参照用抵抗回路には、参照電流出力回路から供給される参照電流によって参照電圧が生成される。ゲート電圧制限回路は、検出電圧と参照電圧とに基づいて出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート電圧を制限するので、例えば負荷が短絡したような場合において、出力用ＭＯＳＦＥＴに流れる電流は参照電圧（参照電流）に対応したクランプ電流に制限される。
【０００７】
このクランプ電流ＩD(CL) は、検出用ＭＯＳＦＥＴのオン抵抗値をＲon(s) 、検出用抵抗回路の抵抗値をＲｓ、参照用抵抗回路の抵抗値をＲｒ、セル比Ｎより定まる分流比をＭ、参照電流をＩｒとすれば、（Ｒｒ／Ｒｓ）・Ｉｒ・Ｍとなる。このクランプ電流ＩD(CL) の温度Ｔによる微分は、検出用抵抗回路と参照用抵抗回路の温度特性が近似すること、および参照電流の温度変動が小さいことから、分流比Ｍの温度微分項が支配的となる。分流比ＭはＮ・（１＋Ｒｓ／Ｒon(s) ）であるため、ｄＭ／ｄＴ＝０の条件により（ｄＲｓ／ｄＴ）・Ｒon(s) ＝（ｄＲon(s) ／ｄＴ）・Ｒｓなる関係式が導出される。この関係式を満足するように抵抗値ＲｓとＲｒを設定することにより、従来の電流制限回路に比べクランプ電流の温度依存性をより低減することができる。
【０００８】
請求項２に記載した手段によれば、ゲート電圧制限回路に用いるオペアンプの電圧増幅回路を１段構成とし、開ループゲインを汎用オペアンプに比べて低く設定している。これにより、一次極をオペアンプの出力に接続される回路とし、ゲート容量を積極的に位相補償に用いることによりクランプ動作の安定化が図られる。また、オペアンプに位相補償用コンデンサが不要となり、チップ面積を低減でき低コスト化が図られる。
【０００９】
請求項３に記載した手段によれば、負荷駆動指令時において出力用ＭＯＳＦＥＴに流れる電流がクランプ電流以下である場合、出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート容量は所定の充電電流により充電され、これらＭＯＳＦＥＴはオン状態となる。一方、負荷駆動指令時において出力用ＭＯＳＦＥＴに流れる電流がクランプ電流を超えた場合、その電流偏差に応じてゲート電圧制限回路が放電電流を制御するので、出力用ＭＯＳＦＥＴに流れる電流がクランプ電流に一致するように制御される。
【００１０】
請求項４に記載した手段によれば、検出用ＭＯＳＦＥＴのゲートと出力用ＭＯＳＦＥＴのゲートとの間に検出電圧に等しい電圧降下を生じさせる電圧降下回路を設けたので、検出用ＭＯＳＦＥＴと出力用ＭＯＳＦＥＴのドレイン・ソース間電圧が等しくなり動作点が一致する。これにより、分流比Ｍの誤差ひいてはクランプ電流の誤差を低減することができる。
【００１１】
請求項５に記載した手段によれば、検出用抵抗回路および参照用抵抗回路はともにＭＯＳＦＥＴにより構成されているので、両回路はほぼ等しい温度係数を持つことになり、クランプ電流の温度変動を一層低減することができる。
【００１２】
請求項６に記載した手段によれば、参照用抵抗回路は縦続接続された複数のＭＯＳＦＥＴにより構成されているので、参照用抵抗回路の抵抗値を高めることができ、参照電流出力回路が出力する参照電流を小さくすることができる。
【００１３】
請求項７に記載した手段によれば、参照電流出力回路はバンドギャップ基準電圧に基づいて参照電流を生成するように構成されているので、参照電流の温度依存性が小さく、クランプ電流の温度変動を一層低減することができる。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、電流クランプ回路を具備した負荷駆動回路の電気的構成を示している。この図１に示す負荷駆動回路１１は、車両（自動車）用ＥＣＵ(Electronic Control Unit )に搭載されたＩＣ１２に内蔵されており、車両に設けられているリレーコイルやＬＥＤなどの負荷１３を駆動するものである。実際のＩＣ１２内には、駆動する負荷１３の数に応じた複数チャンネルの負荷駆動回路１１が形成されている。ＩＣ１２の電源端子１２ａおよびグランド端子１２ｂにはそれぞれバッテリ１４の正極端子および負極端子が接続され、ＩＣ１２の電源端子１２ａと出力端子１２ｃとの間には上記負荷１３が接続されるようになっている。
【００１５】
ＩＣ１２内の負荷駆動回路１１は以下のように構成されている。
出力端子１２ｃとグランド端子１２ｂとの間にはＮチャネル型ＭＯＳＦＥＴ１５（出力用ＭＯＳＦＥＴに相当）が接続されており、負荷１３に対するロウサイドスイッチを構成している。さらに、これら端子１２ｃ、１２ｂの間には、Ｎチャネル型ＭＯＳＦＥＴ１６（検出用ＭＯＳＦＥＴに相当）と抵抗１７（検出用抵抗回路に相当）との直列回路からなる電流検出手段が接続されている。ＭＯＳＦＥＴ１５と１６のゲート同士は接続されており、ＭＯＳＦＥＴ１５と１６は並列の接続形態となっている。なお、ＭＯＳＦＥＴ１５、１６のゲートとグランド端子１２ｂとの間には、ツェナーダイオード１８、１９を逆極性に直列接続したゲート保護回路２０が接続されている。
【００１６】
ＭＯＳＦＥＴ１５と１６のドレイン面積およびソース面積を示すセル数は、ＭＯＳＦＥＴ１６のセル数がＭＯＳＦＥＴ１５のセル数の例えば１／１００（＝１／Ｎ、Ｎ：セル比）に設定されている。これにより、ＭＯＳＦＥＴ１６のドレイン電流は、ＭＯＳＦＥＴ１５のドレイン電流ＩD のほぼ１／１００となる。また、抵抗１７の両端電圧はドレイン電流ＩD が定格負荷電流の時に０．１Ｖ程度になるように設計されているため、ＦＥＴ１５と１６のドレイン・ソース間電圧の差異による分流比のずれは小さくなっている。
【００１７】
電源端子１２ａとＭＯＳＦＥＴ１５、１６のゲートとの間には、ＭＯＳＦＥＴ１５、１６のゲート容量に対し充電電流Ｉｇを出力する定電流回路２１と、駆動指令信号ＳａがＨレベルの時にオンとなるスイッチ回路２２とが直列に接続されている。また、電源端子１２ａとグランド端子１２ｂとの間には、参照電流Ｉｒを出力する定電流回路２３（参照電流出力回路に相当）と、駆動指令信号ＳａがＨレベルの時にオンとなるスイッチ回路２４と、抵抗２５（参照用抵抗回路に相当）とが直列に接続されている。ここで、抵抗１７と２５は同一種類の抵抗素子で構成されており、定電流回路２３は、バンドギャップ基準電圧に基づいた温度係数の小さい参照電流Ｉｒを生成するようになっている。
【００１８】
ＭＯＳＦＥＴ１５、１６のゲートとグランド端子１２ｂとの間には、ゲート電荷を放電させるたに、抵抗２６とスイッチ回路２７とが直列に接続されている。スイッチ回路２７は、駆動指令信号Ｓａをインバータ２８で反転した駆動禁止信号ＳｂがＨレベルの時にオンするようになっている。
【００１９】
ＩＣ１２には、端子１２ａの電圧ＶＢ（バッテリ電圧）から制御用の電源電圧Ｖcc（例えば５Ｖ）を生成する電源回路（図示せず）が内蔵されており、オペアンプ２９（ゲート電圧制限回路に相当）はこの電源電圧Ｖccの供給を受けて動作するようになっている。オペアンプ２９の非反転入力端子はスイッチ２４と抵抗２５との共通接続点に接続され、反転入力端子はＭＯＳＦＥＴ１６のソースと抵抗１７との共通接続点に接続されている。また、オペアンプ２９の出力端子は、ＭＯＳＦＥＴ１５、１６のゲートに接続されている。電流クランプ回路３０は、以上説明したＭＯＳＦＥＴ１６、抵抗１７、定電流回路２３、スイッチ回路２４、抵抗２５およびオペアンプ２９から構成されている。
【００２０】
図２は、オペアンプ２９の詳細な電気的構成を示している。電源電圧Ｖccを供給する電源線３１とグランド線３２との間には、トランジスタ３３〜３６と定電流回路３７とからなる差動増幅回路３８が構成されている。差動入力トランジスタ３３と非反転入力端子との間および差動入力トランジスタ３４と反転入力端子との間には、それぞれレベルシフト用のトランジスタ３９および４０が接続されており、電源線３１とトランジスタ３９、４０の各エミッタとの間には、それぞれ定電流回路４１、４２が接続されている。
【００２１】
グランド線３２に接地されたトランジスタ３５と４３、トランジスタ４６と４７、および電源線３１に接地されたトランジスタ４４と４５は、それぞれカレントミラー回路４８、５０、４９を構成している。最終段のトランジスタ４７のコレクタは出力端子に接続されており、カレントミラー回路４９、５０はそれぞれｎ倍、ｍ倍の電流増幅を行うようになっている。差動増幅回路３８がバランスしている時、定電流回路３７の出力電流Ｉｓはトランジスタ３３、３４に等分されて流れ、次の（１）式が成立するようになっている。
ｍ・ｎ・Ｉｓ／２＝Ｉｇ …（１）
【００２２】
このように本実施形態で用いるオペアンプ２９は、電圧増幅段が差動増幅回路３８の１段のみで構成されており、回路内に位相補償用コンデンサを有していない。そして、その開ループゲインが汎用的に用いられる通常のオペアンプに比べて低く抑えられており（例えばデシベルで１／２程度）、周波数特性（カットオフ周波数）が高くなるような構成となっている。このようなオペアンプ２９を用いる理由は以下の通りである。
【００２３】
すなわち、汎用的に用いられる通常のオペアンプは例えば２段の電圧増幅段を有し、このゲインと位相補償用コンデンサにより差動対の一次極の時定数を大きく設定して位相補償を行っている。しかし、このオペアンプを本実施形態で用いると、ＭＯＳＦＥＴ１５、１６のゲート容量を負荷とするため、二次極の時定数が極分離の思想に反して一次極に近づき位相余裕が減少してしまう。そこで、上記構成を持つオペアンプ２９を採用して一次極を当該オペアンプ２９の出力に接続される回路（トランジスタ４７のコレクタ回路、つまりＭＯＳＦＥＴ１５、１６のゲート）とし、ゲート容量を積極的に位相補償に用いることによりクランプ動作の安定化を図っている。
【００２４】
次に、本実施形態の動作について説明する。
駆動指令信号ＳａがＬレベル（オフ指令）の時、スイッチ回路２２、２４がオフ、スイッチ回路２７がオンとなってゲート電圧ＶGSが０Ｖとなるため、ＭＯＳＦＥＴ１５、１６はオフ状態となる。この状態から駆動指令信号ＳａがＨレベル（オン指令）に変化すると、スイッチ回路２２、２４がオン、スイッチ回路２７がオフとなって、定電流回路２１からゲート容量に充電電流Ｉｇが流れる。その結果、ゲート電圧ＶGSがゲート保護回路２０の保護電圧にまで上昇し、ＭＯＳＦＥＴ１５、１６は線形領域でオン動作状態となる。また、抵抗２５の両端に参照電圧Ｖｒが生成される。
【００２５】
この負荷駆動中において、負荷１３の短絡や電圧ＶＢの上昇などが生じると、ＭＯＳＦＥＴ１５のドレイン電流ＩD が増大する。そして、抵抗１７の両端電圧（以下、検出電圧Ｖａと称す）が抵抗２５の両端電圧（参照電圧Ｖｒ）を超えると、オペアンプ２９が（Ｖａ−Ｖｒ）の電圧に応じた電流Ｉｄを出力する（吸い込む）ようになる。オペアンプ２９によるフィードバック制御により、ゲート容量は（Ｉｇ−Ｉｄ）の電流によって充電され、検出電圧Ｖａと参照電圧Ｖｒとが一致するように、換言すればＭＯＳＦＥＴ１５のドレイン電流ＩD が参照電流Ｉｒに相当するクランプ電流ＩD(CL) にクランプされるようにゲート電圧ＶGSが制御される。なお、この時ＭＯＳＦＥＴ１５、１６は飽和領域でオン動作状態となる。
【００２６】
続いて、ＭＯＳＦＥＴ１５のクランプ電流ＩD(CL) の温度特性について図３および図４を用いて説明する。
図３は、ＭＯＳＦＥＴ１５、１６と抵抗１７とからなる回路部分の等価回路を示している。この等価回路および以下の説明において用いる記号は以下の通りである。
Ｒon(m) …ＭＯＳＦＥＴ１５のオン抵抗値
Ｒon(s) …ＭＯＳＦＥＴ１６のオン抵抗値
Ｒｓ …抵抗１７の抵抗値
Ｒｒ …抵抗２５の抵抗値
Ｍ …分流比（＝ＩD(MOSFET15) ／ＩD(MOSFET16) ）
【００２７】
オペアンプ２９によるクランプ動作が行われている期間、次の（２）式が成立する。
Ｒｓ・ＩD(CL) ／Ｍ＝Ｒｒ・Ｉｒ …（２）
この（２）式からクランプ電流ＩD(CL) は次の（３）式のように導出される。
ＩD(CL) ＝（Ｒｒ／Ｒｓ）・Ｉｒ・Ｍ …（３）
【００２８】
同一種類の抵抗素子からなる抵抗１７と２５は同一の温度係数を持っていること、および参照電流Ｉｒの温度係数はほぼ０であることから、温度Ｔの微分について次の（４）式および（５）式が成立する。
ｄ（Ｒｒ／Ｒｓ）／ｄＴ＝０ …（４）
ｄＩｒ／ｄＴ＝０ …（５）
【００２９】
その結果、クランプ電流ＩD(CL) の温度微分は、次の（６）式のようになる。
ｄＩD(CL) ／ｄＴ＝（Ｒｒ／Ｒｓ）・Ｉｒ・ｄＭ／ｄＴ …（６）
ここで、分流比Ｍは、図３に示す等価回路より次の（７）式のようになる。
【００３０】
Ｍ＝Ｎ・（１＋Ｒｓ／Ｒon(s) ） …（７）
ただし、Ｎ＝Ｒon(s) ／Ｒon(m)
これから、分流比Ｍの温度微分は、次の（８）式のようになる。
ｄＭ／ｄＴ＝Ｎ・（（ｄＲｓ／ｄＴ）・Ｒon(s)
−（ｄＲon(s) ／ｄＴ）・Ｒｓ）／Ｒon(s) ^２ …（８）
【００３１】
クランプ電流ＩD(CL) の温度微分を０にするためにはｄＭ／ｄＴ＝０とすれば良く、その結果次の（９）式の関係式が得られる。
（ｄＲｓ／ｄＴ）・Ｒon(s) ＝（ｄＲon(s) ／ｄＴ）・Ｒｓ …（９）
従って、（４）式と（５）式が成立する下で（９）式が成立するように抵抗１７の抵抗値ＲｓとＭＯＳＦＥＴ１６のオン抵抗値Ｒon(s) を設定することにより、クランプ電流ＩD(CL) の温度係数を低減することができる。
【００３２】
図４は、抵抗１７と２５にＣｒＳｉ抵抗（温度係数＝１００ｐｐｍ／℃）を用いた場合と拡散抵抗（温度係数＝２５４０ｐｐｍ／℃）を用いた場合のクランプ電流ＩD(CL) の温度特性を示すシミュレーション結果である。横軸は、周囲温度Ｔａ［℃］を示している。ＭＯＳＦＥＴ１６のオン抵抗の温度係数は４０００ｐｐｍ／℃であるため、拡散抵抗を用いた場合に（９）式を満たすＲon(s) ／Ｒｓは以下のように計算される。

【００３３】
そこで、図４では上記計算結果に基づいた以下の条件によりシミュレーションを行った。
Ｒon(s) ／Ｒｓ＝１．６
Ｒｓ＝１００Ω
Ｒｒ＝３ｋΩ
Ｉｒ＝１００μＡ
Ｎ＝１３２５
【００３４】
その結果、抵抗１７と２５に拡散抵抗を用いた場合において、−４０℃から２５℃の温度変化、２５℃から１５０℃の温度変化に対するクランプ電流ＩD(CL) の温度係数はそれぞれ−７１ｐｐｍ／℃、−４７ｐｐｍ／℃となり、十分な改善効果を確認できた。これに対し、ＣｒＳｉ抵抗の温度係数は１００ｐｐｍ／℃と低いため、抵抗１７と２５にＣｒＳｉ抵抗を用いた場合において同じ条件でシミュレーションを行うと十分な改善効果は現れない。しかし、ＣｒＳｉ抵抗に対しても（９）式を満たすようにＲon(s) ／Ｒｓを設定すれば、同様の効果を得ることができる。
【００３５】
以上説明したように、本実施形態の負荷駆動回路１１によれば、例えば負荷１３が短絡したような場合に、電流クランプ回路３０がＭＯＳＦＥＴ１５のドレイン電流ＩD をクランプ電流ＩD(CL) にクランプするので、ＭＯＳＦＥＴ１５および負荷１３を過電流による過熱や破壊から保護することができる。
【００３６】
この電流クランプ回路３０において、検出用の抵抗１７と参照用の抵抗２５とを同一種類の抵抗素子により構成し、定電流回路２３に温度依存性の小さい回路を採用し、さらに（９）式が満たされるように抵抗１７の抵抗値ＲｓとＭＯＳＦＥＴ１６のオン抵抗値Ｒon(s) を設定したので、クランプ電流ＩD(CL) の温度依存性が非常に小さくなる。このため、電流クランプ回路３０は、温度が広範囲に変化し易い車両用ＥＣＵにおいて用いられる負荷駆動回路１１に対し好適な回路となる。
【００３７】
また、電流クランプ回路３０は、電圧増幅回路を１段のみとし、開ループゲインを抑え、ＭＯＳＦＥＴ１５、１６のゲート容量を積極的に位相補償に用いる構成のオペアンプ２９を用いている。これにより、オペアンプ２９内に位相補償用コンデンサが不要となり、特にＩＣ１２に多チャンネルの負荷駆動回路１１を形成する場合にチップ面積の低減効果が大きくなり、それに伴って低コスト化が図られる。
【００３８】
さらに、抵抗１７に生成される検出電圧Ｖａと抵抗２５に生成される参照電圧Ｖｒとは、入力部にＰＮＰ形トランジスタ３９、４０からなるレベルシフト回路を用いたオペアンプ２９に入力されているので、参照電圧Ｖｒを０．１Ｖ程度に低く設定しても動作可能となる。その結果、ＭＯＳＦＥＴ１５と１６のドレイン・ソース間電圧がほぼ等しくなるので、分流比Ｍの誤差ひいてはクランプ電流ＩD(CL) の誤差を低減することができる。
【００３９】
（第２の実施形態）
次に、本発明の第２の実施形態について図５および図６を参照しながら説明する。なお、図５および図６においてそれぞれ図１および図２と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４０】
図５に示す負荷駆動回路５１はＩＣ５２に内蔵されており、その端子５２ｄには、クランプ動作時にＨレベルとなるクランプ動作信号Ｓｃが出力されるようになっている。電流クランプ回路５３において、ＭＯＳＦＥＴ１６のソースとグランド端子５２ｂとの間には、検出用抵抗として機能するＮチャネル型ＭＯＳＦＥＴ５４が接続されており、スイッチ回路２４とグランド端子５２ｂとの間には、参照用抵抗として機能するＮチャネル型ＭＯＳＦＥＴ５５、５６、５７が縦続接続されている。これらＭＯＳＦＥＴ５４〜５７は同サイズであって、各ゲートは共通に接続されている。電源端子５２ａと当該共通のゲートとの間には、定電流回路５８と、駆動指令信号ＳａがＨレベルの時にオンとなるスイッチ回路５９とが直列に接続されている。
【００４１】
ＭＯＳＦＥＴ１６のゲートとＭＯＳＦＥＴ１５のゲートとの間には抵抗６０（電圧降下回路に相当）が接続されている。この抵抗６０は、ＭＯＳＦＥＴ１５と１６のドレイン・ソース間電圧差を補償するために設けられるもので、その抵抗値Ｒｇは、ＭＯＳＦＥＴ５５〜５７の合成オン抵抗をＲｒとすれば次の（１０）式に示す値に設定されている。
Ｒｇ＝Ｒｒ・Ｉｒ／Ｉｇ …（１０）
【００４２】
オペアンプ６１（ゲート電圧制限回路に相当）は、電源電圧Ｖccの供給を受けて動作し、その非反転入力端子はＭＯＳＦＥＴ５５のドレインに接続され、反転入力端子はＭＯＳＦＥＴ５４のドレインに接続されている。また、オペアンプ６１は、上述したクランプ動作信号Ｓｃを出力するようになっており、その信号出力端子と端子５２ｄとの間にはバッファ回路６２が接続されている。
【００４３】
図６は、オペアンプ６１の詳細な電気的構成を示している。トランジスタ３６と６３はカレントミラー回路６４を構成しており、そのトランジスタ６３のコレクタは、クランプ動作信号Ｓｃの信号出力端子であるとともに定電流回路６５を介して電源線３１に接続されている。トランジスタ４４、４５の共通のベースとグランド線３２との間には抵抗６６とトランジスタ６７とが接続されており、これらトランジスタ４４、４５、６７と抵抗６６とによりカレントミラー回路６８が構成されている。同様に、電源線３１とトランジスタ４６、４７の共通のベースとの間には抵抗６９とトランジスタ７０が接続されており、これらトランジスタ４６、４７、７０と抵抗６９とによりカレントミラー回路７１が構成されている。
【００４４】
電源線３１とグランド線３２との間には、トランジスタ７３とダイオード接続されたトランジスタ７４、７５とが直列に接続されている。トランジスタ７３、７４のコレクタとトランジスタ４７のコレクタとの間には、トランジスタ７２のベース・エミッタ間が接続されており、そのトランジスタ７２のコレクタはオペアンプ６１の出力端子に接続されている。
【００４５】
本実施形態の電流クランプ回路５３も、その基本動作は第１の実施形態で説明した電流クランプ回路３０と同様であるため、第１の実施形態と同様の作用、効果を得ることができる。そして、本実施形態では電圧降下回路である抵抗６０を設けたので、クランプ動作時におけるＭＯＳＦＥＴ１５と１６のドレイン・ソース間電圧が等しくなり、ＭＯＳＦＥＴ１５と１６の動作点が一致して分流比Ｍの誤差を低減することができる。
【００４６】
また、検出用抵抗回路と参照用抵抗回路は共にＭＯＳＦＥＴのオン抵抗を利用しているため、両回路はほぼ等しい温度係数を持つことになり、クランプ電流ＩD(CL) の温度変動を一層低減することができる。そして、ＭＯＳＦＥＴ５４のオン抵抗ＲｓとＭＯＳＦＥＴ１６のオン抵抗Ｒon(s) とは近似する温度係数を持つため、上述した（９）式によればｄＭ／ｄＴ＝０とするために必要とされるオン抵抗ＲｓとＲon(s) とをほぼ等しい値に設定でき、実際に設計する上で好適となる。さらに、ＭＯＳＦＥＴ５５〜５７を縦続接続して参照用抵抗の抵抗値Ｒｒを高めているので、参照用電流Ｉｒを低減して消費電流を減らすことができる。
【００４７】
オペアンプ６１がクランプ動作中を示すクランプ動作信号Ｓｃを出力するように構成したので、他の制御回路はこのクランプ動作信号Ｓｃを参照することにより負荷駆動回路５１または負荷１３の状態を検出することが可能となる。また、オペアンプ６１のカレントミラー回路６８、７１にはベース電流の供給回路が付加されているので、電流増幅度の精度を高められる。さらに、オペアンプ６１の出力部にトランジスタ７３〜７５を付加したので、トランジスタ４７のアーリー効果が抑制される。
【００４８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態に対し、電源端子１２ａと出力端子１２ｃとの間にＭＯＳＦＥＴが接続され、出力端子１２ｃとグランド端子１２ｂとの間に負荷１３が接続されるハイサイドスイッチの回路形態としても良い。第２の実施形態についても同様である。
【００４９】
チップ面積の増大が許される場合には、オペアンプ２９、６１に替えて位相補償用コンデンサを有する汎用オペアンプを用いても良い。
電圧降下回路は、抵抗に替えて例えばダイオードにより構成しても良い。
ＭＯＳＦＥＴ１５、１６のゲート駆動に定電流回路２３を用いたが、これに替えて電圧を出力する回路を用いても良い。
【００５０】
本発明は、検出用抵抗回路と参照用抵抗回路とが近似する温度特性を有すること、および参照電流の温度変動が小さいことを前提とした。しかし、これらの条件を満足できない場合には、（３）式で示すクランプ電流ＩD(CL) の温度微分についてｄ（Ｒｒ／Ｒｓ）／ｄＴおよびｄＩｒ／ｄＴまで考慮して微分結果を導出し、その導出結果に基づいて各抵抗値を設定すれば良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す負荷駆動回路の電気的構成図
【図２】オペアンプの詳細な電気的構成図
【図３】ＭＯＳＦＥＴ１５、１６と抵抗１７とからなる回路部分の等価回路図
【図４】クランプ電流ＩD(CL) の温度特性を示す図
【図５】本発明の第２の実施形態を示す図１相当図
【図６】図２相当図
【図７】従来技術を示す図１相当図
【符号の説明】
１５はＭＯＳＦＥＴ（出力用ＭＯＳＦＥＴ）、１６はＭＯＳＦＥＴ（検出用ＭＯＳＦＥＴ）、１７は抵抗（検出用抵抗回路）、２３は定電流回路（参照電流出力回路）、２５は抵抗（参照用抵抗回路）、２９、６１はオペアンプ（ゲート電圧制限回路）、３０、５３は電流クランプ回路、５４はＭＯＳＦＥＴ（検出用抵抗回路）、５５、５６、５７はＭＯＳＦＥＴ（参照用抵抗回路）、６０は抵抗（電圧降下回路）である。

Claims

負荷に電流を供給する出力用ＭＯＳＦＥＴに対し所定のセル比を持つとともに、その出力用ＭＯＳＦＥＴと並列接続され且つゲート同士が接続された検出用ＭＯＳＦＥＴと、
この検出用ＭＯＳＦＥＴと直列に接続された検出用抵抗回路と、
この検出用抵抗回路と近似する温度特性を有する参照用抵抗回路と、
この参照用抵抗回路に対し温度変動の小さい参照電流を供給する参照電流出力回路と、
前記検出用抵抗回路に生成される検出電圧と前記参照用抵抗回路に生成される参照電圧とに基づいて前記出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート電圧を制限するゲート電圧制限回路とを備え、
前記検出用ＭＯＳＦＥＴのオン抵抗値Ｒon(s) と前記検出用抵抗回路の抵抗値Ｒｓが、
（ｄＲｓ／ｄＴ）・Ｒon(s)＝（ｄＲon(s) ／ｄＴ）・Ｒｓ
ただし、ｄ／ｄＴは温度による微分演算
なる関係式を満足するような値に設定されていることを特徴とする電流クランプ回路。
前記ゲート電圧制限回路は、電圧増幅回路が１段構成とされ、開ループゲインが汎用的に用いられるオペアンプに比べて低く設定され、且つ回路内に位相補償用コンデンサを持たないオペアンプによって構成されており、このオペアンプの出力端子に接続される前記出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート容量によって位相補償を実行する構成であることを特徴とする請求項１記載の電流クランプ回路。
負荷駆動指令時に前記出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート容量が所定の充電電流によって充電されるように構成されており、
前記ゲート電圧制限回路は、前記検出電圧が前記参照電圧を超えている場合に前記出力用ＭＯＳＦＥＴおよび検出用ＭＯＳＦＥＴのゲート容量からの放電電流を制御するように構成されていることを特徴とする請求項１または２記載の電流クランプ回路。
前記検出用ＭＯＳＦＥＴのゲートと前記出力用ＭＯＳＦＥＴのゲートとの間に、前記検出電圧に等しい電圧降下を生じさせる電圧降下回路を設けたことを特徴とする請求項１ないし３の何れかに記載の電流クランプ回路。
前記検出用抵抗回路および前記参照用抵抗回路は、ＭＯＳＦＥＴにより構成されていることを特徴とする請求項１ないし４の何れかに記載の電流クランプ回路。
前記参照用抵抗回路は、縦続接続された複数のＭＯＳＦＥＴにより構成されていることを特徴とする請求項５記載の電流クランプ回路。
前記参照電流出力回路は、バンドギャップ基準電圧に基づいて参照電流を生成するように構成されていることを特徴とする請求項１ないし６の何れかに記載の電流クランプ回路。