JP3923210B2 - 放電灯の点灯回路 - Google Patents
放電灯の点灯回路 Download PDFInfo
- Publication number
- JP3923210B2 JP3923210B2 JP6969799A JP6969799A JP3923210B2 JP 3923210 B2 JP3923210 B2 JP 3923210B2 JP 6969799 A JP6969799 A JP 6969799A JP 6969799 A JP6969799 A JP 6969799A JP 3923210 B2 JP3923210 B2 JP 3923210B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ground
- lighting
- power
- ground wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は放電バルブを光源とする放電灯に高電圧を供給して放電灯を点灯するめの点灯回路に関し、特に高電圧生成動作における異常を検出したときに点灯回路の動作を停止して点灯回路の安全性を確保した点灯回路に関する。
【0002】
【従来の技術】
近年における自動車の前照灯として、発光効率及び演色性が良好で寿命の長い放電バルブを光源とした放電灯が提供されている。この放電灯では、放電バルブでの放電を発生させるための高電圧が必要とされるため、車載バッテリ電圧を必要とされる高電圧まで昇圧させるための点灯回路を灯具に付属させる必要がある。このような点灯回路は金属製のケースに内装して灯具内に装備することになるため、可及的に小型、軽量に構成されることが好ましい。そこで、本発明者はこの種の点灯回路として、点灯回路を構成する各回路を集積化した点灯回路を提案しており、例えば、スイッチング素子を用いたDC−DCコンバータを主体にして、前記DC−DCコンバータを制御するための制御回路や電源回路で点灯回路を構成し、前記各回路をそれぞれ集積化し、点灯回路の小型、軽量化を実現している。
【0003】
ところで、前記した点灯回路では、前記DC−DCコンバータ等のような高電圧を構成するパワー回路と、前記パワー回路を制御するための制御回路を構成するアナログ回路やデジタル回路が複合化された構成となっている。このため、これらの回路を集積化すると、回路相互間での電気的な干渉による不具合が生じるおそれがある。例えば、デジタル回路では、ある固定クロックの周波数或いは高調波成分がノイズとなってアナログ回路に悪影響を与える。また、パワー回路では、そこで消費する電流による電圧降下がアナログ回路に悪影響を与え、あるいはパワー回路で発生する高電圧に伴うノイズがアナログ回路やデジタル回路に悪影響を与える。このような、相互干渉が生じると、各回路での電圧が変動し、各回路の動作が不安定になって安定した高電圧を生成することが困難になる。そのため、従来では、前記デジタル回路、アナログ回路、パワー回路の各グランド配線をそれぞれ独立した構成とし、一の回路での動作の影響が他の回路での電圧変動として表れることを防止することが提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、デジタル回路、アナログ回路、パワー回路の各グランド配線を独立させると、製造時、あるいは使用時等において、いずれか一つの回路のグランド配線の接続が不良になった場合に、当該回路の動作に異常が生じ、当該回路が暴走する等によって破壊されることがある。また、一方で、本来的には同一レベルである各回路のグランド配線間に電圧差が生じるため、所望とする高電圧が生成されなくなり、場合によっては異常に高い電圧が生成されて点灯回路はもとより放電灯が破壊されることも生じ、安全性の点でも問題が生じることになる。
【0005】
本発明の目的は、このような点灯回路でのグランド配線の接続不良を迅速に検出して点灯回路の動作を停止することにより、点灯回路及び放電灯の破壊を防止し、かつ安全性を高めることを可能にした点灯回路を提供することにある。
【0006】
【課題を解決するための手段】
本発明は、放電灯を点灯するための高電圧を出力する点灯回路であって、前記点灯回路は、前記高電圧を出力するパワー回路と、前記パワー回路を制御する制御回路とを備え、前記制御回路は前記パワー回路に接続されたアナログ回路及びデジタル回路を備え、前記パワー回路、前記アナログ回路及び前記デジタル回路は集積化して構成されるとともに、前記パワー回路、前記アナログ回路及び前記デジタル回路の各グランド配線をグランド電位に保持すべくそれぞれ独立したグランド電極を介して相互に接続し、前記点灯回路には、前記パワー回路、前記アナログ回路及び前記デジタル回路の各グランド配線におけるグランド電位を検出して当該グランド配線の接続不良を検出する手段と、前記接続不良を検出したときに前記パワー回路の動作を停止して高電圧の出力を停止する手段を備えることを特徴としている。
【0007】
集積化したパワー回路、アナログ回路及びデジタル回路の各グランド配線をグランド電位に保持すべくそれぞれ独立したグランド電極を介して相互に接続する構成とすることで、グランド配線を介しての各回路の相互干渉による動作不良を改善する一方で、いずれか1つの回路におけるグランド配線の電気がグランド電位でなくなるというグランド配線の接続不良による点灯回路の異常動作を停止し、点灯回路や放電灯の破壊を防止し、かつ安全性を高めることが可能になる。
【0008】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図1は本発明を自動車の前照灯を点灯するための点灯回路に適用した実施形態の概略構成を示す透視図である。前照灯HLは灯具ボディ1とレンズ2とで構成される灯室内にリフレクタ3を内装しており、前記リフレクタ3には光源4として放電バルブSBをバルブソケット5により取着している。また、前記灯具ボディ1内の前記リフレクタ3の下側領域には前記放電バルブSBに高電圧を供給するために点灯回路10が内装され、高電圧コード6によって前記バルブソケット5、すなわち放電バルブSBに電気接続されている。
【0009】
図2は前記点灯回路10のブロック構成図である。前記点灯回路は、車載バッテリの直流電圧を昇圧して交流電圧とするDC−AC変換回路11と、昇圧された電圧に基づいて放電バルブSBを点灯させるためのスタータ回路12とで構成されている。前記DC−AC変換回路11は、車載バッテリの直流電圧からリップル等を除去するフィルタとしての入力回路13と、前記入力回路13から出力される直流電圧から高圧の交流電圧を得るためのパワー回路14と、前記パワー回路14を制御するための制御回路15と、前記パワー回路14と制御回路15をそれぞれ駆動させるための定電圧電流を供給する電源回路16と、前記各回路に異常が生じたときにその動作を停止させるためのフェイルセーフ回路17とで構成される。
【0010】
前記パワー回路14は、車載バッテリの直流電圧を高圧の直流電圧に変換するDC−DCコンバータ回路18と、前記DC−DCコンバータ回路18の出力電圧や出力電流を検出して前記制御回路15に出力するための付加回路19と、前記DC−DCコンバータ回路18からの高圧直流電圧を高圧交流電圧に変換するためのフルブリッジ回路20とで構成される。また、前記電源回路16は、前記パワー回路14と制御回路15の各回路を駆動させるためのVCC電圧を車載バッテリの直流電圧に基づいて作成する電源回路として構成される。また、前記スタータ回路12は、前記パワー回路14のDC−DCコンバータ回路18からの信号に基づいて放電バルブSBをブレークダウンさせるスタータパルスを発生させ、その後はフルブリッジ回路20を通して入力される高圧の交流電圧によって放電バルブSBでの放電を持続する構成とされる。
【0011】
図3は前記パワー回路14のDC−DCコンバータ回路18の一部と、このDC−DCコンバータ回路18を制御する前記制御回路15の構成を示すブロック回路図である。前記DC−DCコンバータ回路18には、駆動部18Pによってオン/オフ動作されるスイッチング素子SWが内蔵されており、このスイッチング素子SWのオン/オフのデューティ比を前記制御回路15において制御することで、DC−DCコンバータ回路18の出力電圧が制御される。なお、この種のDC−DCコンバータ回路18は、既に広く知られているので、ここでは詳細な説明は省略する。また、前記駆動部18Pは、バイポーラ素子で構成されており、前記スイッチング素子SWを駆動するための大電流が流れるパワー回路構成とされている。
【0012】
一方、前記制御回路15は、各種のデジタル回路とアナログ回路で構成されており、その一部として駆動ロジック回路15Dとレベルシフト回路15Aが設けられている。前記駆動ロジック回路15Dは、前記スイッチング素子SWのオン/オフのデューティ比と、その駆動周波数を設定するための回路であり、検出されるランプ電圧やランプ電流等の検出値に基づいて設定動作を行う。この駆動ロジック回路15Dは、5Vを電源電圧とするCMOS回路構成のデジタル回路として構成されている。また、前記レベルシフト回路15Aは、前記駆動ロジック回路15Dからの5Vレベルの出力を車載バッテリ電圧である12VのVCC電圧に変換する回路であり、バイポーラ素子を用いたアナログ回路として構成されている。
【0013】
また、前記制御回路15とフェイルセーフ回路17は、図4に示すように、1つのプリント基板21に集積化した状態で構成されているが、前記制御回路15のレベルシフト回路(アナログ回路)15Aと駆動ロジック回路(デジタル回路)15Dの各グランド配線(アース配線)AGND,DGNDはそれぞれ独立して前記プリント基板21の2つのグランド電極22,23にそれぞれ接続する。また、図には現れないが、前記パワー回路14のグランド配線PGNDも独立して設けられており、前記プリント基板21のグランド電極24に接続する。これにより、前記パワー回路14、制御回路15のレベルシフト回路(アナログ回路)15Aと駆動ロジック回路(デジタル回路)15Dを電気回路上において相互に離間し、各回路のグランド配線が直接接触される場合のような各回路間での相互干渉を抑制している。なお、前記プリント基板21には、後述するグランド配線の接続不良を検出した信号を出力するための電極25が設けられており、前記フェイルセーフ回路17に接続されている。なお、集積化はプリント基板だけでなく、1つのICとしても良い。
【0014】
一方、前記フェイルセーフ回路17には、前記パワー回路14、レベルシフト回路(アナログ回路)15A、駆動ロジック回路(デジタル回路)15Dの各グランド配線PGND,AGND,DGNDの接続状態を検出するためのグランド接続状態検出回路が設けられている。図5はその回路図であり、ここでは3個のNPNトランジスタTR1〜TR3を用いており、各トランジスタTR1〜TR3のベースにはそれぞれ抵抗R1〜R3を介してVCCが接続され、また各トランジスタTR1〜TR3のコレクタは検出信号出力端子OUTに合一に接続されている。そして、第1のトランジスタTR1のベースにはレベルシフト回路(アナログ回路)15Aのグランド配線AGNDが接続され、そのエミッタには駆動ロジック回路(デジタル回路)15Dのグランド配線DGNDが接続されている。また、第2のトランジスタTR2のベースには駆動ロジック回路(デジタル回路)15Dのグランド配線DGNDが接続され、そのエミッタにはパワー回路14のグランド配線PGNDが接続されている。さらに、第3のトランジスタTR3のベースにはパワー回路14のグランド配線PGNDが接続され、そのエミッタにはレベルシフト回路(アナログ回路)15Aのグランド配線AGNDが接続されている。その上で、前記検出信号出力端子OUTは、図3に示されるように、前記制御回路の駆動ロジック回路15Dの出力端、換言すればレベルシフト回路15Aの入力端に接続されている。
【0015】
この点灯回路によれば、パワー回路14のグランド配線PGNDと、制御回路15のレベルシフト回路15Aと駆動ロジック回路15Dの各グランド配線AGND,DGNDとはそれぞれ独立した構成とされる。このため、パワー回路14で発生する高電圧により生じるノイズがグランド配線を介して制御回路15に混入し、これらの動作を不安定なものにすることが抑制される。また、制御回路15の内部において、駆動ロジック回路15Dで発生されるノイズがグランド配線を介してレベルシフト回路15Aに混入し、レベルシフト回路15Aの動作を不安定なものにすることが抑制される。この結果、前記各回路を集積化した点灯回路を構成した場合においても、パワー回路14と、制御回路15のレベクシフト回路15Aと駆動ロジック回路15Dとの各回路の動作の安定性が改善でき、点灯回路の小型化を図る一方でパワー回路から出力する高電圧の安定性を高めることができる。
【0016】
なお、実際の点灯回路では、前記したようにそれぞれ独立したグランド配線PGND,AGND,DGNDを同一電位に保持すべく、各グランド配線を相互に電気接続する必要があるが、この接続は、図6に示すように、入力回路13とパワー回路14との間のグランド配線PGNDにおいて合一的に接続されており、このグランド配線PGNDの箇所は、パワー回路14のうちで最もノイズ発生が少ないDC−DCインバータ回路18の入力側の領域であるため、パワー回路14のノイズが制御系15に混入することは極めて少ないものとなる。また、この接続位置はフィルタ回路としての入力回路13に近接されているため、仮にパワー回路14のノイズや制御回路15の駆動ロジック回路15Dのノイズが各グランド配線を通してこの接続位置まで伝達されたとしても、入力回路13を構成するコンデンサ等によって吸収することも可能であり、レベルシフト回路15Aへの混入をより効果的に防止することが可能である。
【0017】
ここで、前記パワー回路14のグランド配線PGND、レベルシフト回路15Aのグランド配線AGND、駆動ロジック回路15Dのグランド配線DGNDのいずれか1つまたは2以上が接続不良が生じた場合には、前記フェイルセーフ回路17はこれを検出する。すなわち、図5に示した回路において、前記各回路のグランド配線がそれぞれ正常に接続されている場合には、例えば、第1トランジスタTR1では、レベルシフト回路15Aのグランド配線AGNDはベースを接地し、駆動ロジック回路15Dのグランド配線DGNDはエミッタを接地する。同様に、第2トランジスタTR2では、駆動ロジック回路15Dのグランド配線DGNDはベースを接地し、パワー回路14のグランド配線PGNDはエミッタを接地する。また、第3トランジスタTR3では、パワー回路14のグランド配線PGNDはベースを接地し、レベルシフト回路15Aのグランド配線AGNDはエミッタを接地する。このため、第1ないし第3のトランジスタTR1〜TR3はいずれもオフ状態であり、検出信号出力端子OUTはフローティング状態にある。したがって、駆動ロジック回路15Dの出力は5Vレベルに保持されることになり、レベルシフト回路15A及び駆動部18Pは通常通りの動作が行われ、DC−DCコンバータ回路18を含む点灯回路10からは所定の高電圧が出力される。
【0018】
一方、いずれか1つのグランド配線に接続不良が生じた場合、例えば、レベルシフト回路15Aのグランド配線AGNDが接続不良になった場合には、図5の回路において、第1トランジスタTR1のベースはグランド電位の状態からVCC電圧が抵抗R1によって電圧降下された電位に変化される。このため、第1トランジスタTR1はオン状態となり、第1トランジスタTR1のコレクタに接続されている検出信号出力端子OUTは第1トランジスタTR1のコレクタからグランド電位のエミッタに導通され、グランド電位とされる。このため、図3の回路に示した構成では、検出信号出力端子OUTからの検出信号により駆動ロジック回路15Dの出力レベルは強制的にグランド電位に設定されることになり、以後、レベルシフト回路15Aからの出力が停止され、駆動部18PによるDC−DCコンバータ回路18の動作、すなわちパワー回路14での動作が実質的に停止され、点灯回路10からの高電圧の出力が停止される。したがって、レベルシフト回路15Aのグランド配線の接続不良によって生じる制御回路15での異常動作に伴う点灯回路10の異常な動作が未然に防止され、異常な高電圧の発生等による点灯回路10の破壊が防止され、かつ安全性が確保される。
【0019】
なお、駆動ロジック回路15Dのグランド配線DGNDが接続不良になった場合には、第2トランジスタTR2がオンし、また、パワー回路14のグランド配線PGNDが接続不良になった場合には第3トランジスタTR3がオンするため、いずれの場合においても前記と同様に検出信号出力端子OUTはグランド電位となり、駆動ロジック回路15Dの出力をグランド電位とし、点灯回路10の動作を停止し、高電圧の出力を停止することになる。なお、前記駆動ロジック回路15Dの出力をグランド電位とする代わりに、レベルシフト回路15Aの出力をグランド電位にする構成としてもよい。
【0020】
ここで、前記実施形態では、各回路のグランド配線の接続不良を検出したときには、点灯回路10の動作を停止して安全性を確保しているが、これだけではいずれの回路のグランド配線が接続不良になったかは判らず、したがって測定装置によりグランド配線をチェックして回路を修理する必要がある。そのため、図7に示す回路では、第1ないし第3のトランジスタTR1〜TR3のコレクタに接続される検出信号出力端子を3つの独立した検出信号出力端子OUT1〜OUT3として構成し、その上で各検出信号出力端子OUT1〜OUT3とVCCとの間に抵抗R4〜R6を介してLED(発光ダイオード)L1〜L3を接続している。このため、該当する回路のグランド配線が接続不良の場合には、当該検出信号出力端子がグランド電位になったときに、これに対応するLEDが発光されることになる。したがって、第1ないし第3のトランジスタに対応するLEDを前記各回路に対応して表示するように構成しておけば、発光するLEDによって接続不良のグランド配線を判別することが可能となる。なお、このようにした場合には、前記3つの検出信号出力端子OUT1〜OUT3を前記実施形態のように直接に接続(ワイヤードオア)することができないため、各出力端子OUT1〜OUT3を3入力のノア回路NORを通した上で入力回路13の入力端子に接続すれば、前記実施形態と同様にグランド配線の接続不良の検出時に点灯回路10の動作を停止させることが可能である。
【0021】
前記各実施形態では、アナログ回路、デジタル回路、パワー回路の各グランド配線の接続不良を検出した際に、一括して点灯回路10の動作を停止しているが、個々の回路でのグランド配線の接続不良に基づいてそれぞれ個別に点灯回路10の動作を停止するように構成してもよい。例えば、図8に示すように、制御回路15のデジタル回路である駆動ロジック回路15Dの出力をアンドゲートANDの一方の入力端に接続し、前記アンドゲートの他方の入力端にアナログ回路のグランド配線の接続不良を検出するトランジスタTR3を接続する。また、制御回路15のアナログ回路であるレベルシフト回路15Aの出力端にパワー回路のグランド配線の接続不良を検出するトランジスタTR2を接続する。さらに、前記レベルシフト回路15Aの出力端に抵抗R7を介して接続される前記駆動部18Pの出力端にデジタル回路のグランド配線の接続不良を検出するトランジスタTR1を接続する。各トランジスタTR1〜TR3は、それぞれのグランド配線が接続不良となったときにオン動作してコレクタ電位をエミッタを通してグランドレベルに低下させるものであることは前記実施形態と同じである。
【0022】
この構成によれば、アナログ回路でのグランド配線の接続不良が生じたときには、トランジスタTR3がオン状態となり、アンドゲートANDの他方の入力端をグランド電位、すなわち「Low」レベルとするため、駆動ロジック回路15Dの出力はレベルシフト回路15Aに入力されなくなり、駆動部18Pの出力が停止され、DC−DCコンバータ回路18の動作が停止される。また、パワー回路でのグランド配線の接続不良が生じたときには、トランジスタTR2がオン状態となり、レベルシフト回路15Aの出力をグランド電位とするため、駆動部18Pの出力が停止され、DC−DCコンバータ回路18の動作が停止される。さらに、デジタル回路でのグランド配線の接続不良が生じたときには、トランジスタTR1がオン状態となり、同様に駆動部18Pの入力をグランド電位とするため、駆動部18Pの出力が停止され、DC−DCコンバータ回路18の動作が停止される。すなわち、アナログ回路、デジタル回路、パワー回路のいずれのグランド配線の接続不良が生じた場合でも、駆動部18Pの出力は停止され、DC−DCコンバータ回路18の動作を停止し、点灯回路10の動作が停止される。
【0023】
なお、この実施形態におけるトランジスタTR1〜T3の接続構成は適宜に変更することが可能であり、例えば、パワー回路のグランド配線の接続不良に基づいて駆動ロジック回路15Dの出力をグランド電位とし、デジタル回路のグランド配線の接続不良に基づいてレベルシフト回路15Aの出力をグランド電位とし、アナログ回路のグランド配線の接続不良に基づいて駆動部18Pの入力をグランド電位にするように構成してもよい。すなわち、パワー回路、アナログ回路、デジタル回路のいずれか一つの回路の出力又は入力をグランド電位とする場合には、他の二つの回路のグランド配線のいずれか一つの接続不良を検出するようにすればよい。
【0024】
ここで、前記実施形態では、本発明を自動車の前照灯用光源として用いられた放電バルブの点灯回路に適用した例を説明したが、これに限られるものではなく、放電灯を点灯するための点灯回路、さらには高電圧を生成する点灯回路であれば同様に適用することが可能である。
【0025】
【発明の効果】
以上説明したように本発明は、集積化したパワー回路、アナログ回路及びデジタル回路の各グランド配線をグランド電位に保持すべくそれぞれ独立したグランド電極を介して相互に接続する構成とすることで、グランド配線を介しての各回路の相互干渉による動作不良を改善し、かつその一方で、いずれか一つの回路におけるグランド配線の電気がグランド電位でなくなるというグランド配線の接続不良による点灯回路の異常動作を停止し、点灯回路や放電灯の破壊を防止し、かつ安全性の高い点灯回路を得ることができる。
【図面の簡単な説明】
【図1】本発明が適用される灯具の一例の概略構成の透視図である。
【図2】点灯回路のブロック回路図である。
【図3】パワー回路、制御回路、フェイルセーフ回路の要部のブロック図である。
【図4】制御回路とフェイルセーフ回路を集積化した状態の模式的な構成図である。
【図5】フェイルセーフ回路の回路図である。
【図6】各回路のグランド配線を合一に接続する際のブロック回路図である。
【図7】本発明の他の実施形態におけるフェイルセーフ回路の回路図である。
【図8】本発明の他の実施形態のパワー回路、制御回路、フェイルセーフ回路の要部の回路図である。
【符号の説明】
1 灯具ボディ
2 レンズ
10 点灯回路
11 DC−AC変換回路部
12 スタータ回路部
13 入力回路
14 パワー系
15 制御回路
15A レベルシフト回路(アナログ回路)
15D 駆動ロジック回路(デジタル回路)
16 電源系
17 フェイルセーフ回路
18 DC−DCコンバータ回路
18P 駆動部(パワー回路)
19 付加回路
20 フルブリッジ回路
21 プリント基板
22〜25 電極
SW スイッチング素子
PGND パワー回路のグランド配線
AGND アナログ回路のグランド配線
DGND デジタル回路のグランド配線
TR1〜TR3 トランジスタ
OUT,OUT1〜OUT3 検出信号出力端子
AND アンドゲート
Claims (3)
- 放電灯を点灯するための高電圧を出力する点灯回路であって、前記点灯回路は、前記高電圧を出力するパワー回路と、前記パワー回路を制御する制御回路とを備え、前記制御回路は前記パワー回路に接続されたアナログ回路及びデジタル回路を備え、前記パワー回路、前記アナログ回路及び前記デジタル回路は集積化して構成されるとともに、前記パワー回路、前記アナログ回路及び前記デジタル回路の各グランド配線をグランド電位に保持すべくそれぞれ独立したグランド電極を介して相互に接続し、前記点灯回路には、前記パワー回路、前記アナログ回路及び前記デジタル回路の各グランド配線におけるグランド電位を検出して当該グランド配線の接続不良を検出する手段と、前記接続不良を検出したときに前記パワー回路の動作を停止して高電圧の出力を停止する手段を備えることを特徴とする放電灯の点灯回路。
- 前記グランド配線の接続不良を検出する手段は、前記パワー回路、前記アナログ回路、前記デジタル回路の各グランド配線がグランド電位であるか否かを検出し、前記グランド電位がグランド電位でないときに接続不良信号を検出信号出力端子に出力する回路として構成することを特徴とする請求項1に記載の放電灯の点灯回路。
- 前記高電圧の出力を停止する手段は、前記パワー回路、前記アナログ回路、前記デジタル回路のうち一つまたは二つの回路のグランド配線の接続不良を検出したときに、他の一つの回路の出力又は入力を停止する構成であることを特徴とする請求項1又は2に記載の放電灯の点灯回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6969799A JP3923210B2 (ja) | 1999-03-16 | 1999-03-16 | 放電灯の点灯回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6969799A JP3923210B2 (ja) | 1999-03-16 | 1999-03-16 | 放電灯の点灯回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000268985A JP2000268985A (ja) | 2000-09-29 |
JP3923210B2 true JP3923210B2 (ja) | 2007-05-30 |
Family
ID=13410323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6969799A Expired - Fee Related JP3923210B2 (ja) | 1999-03-16 | 1999-03-16 | 放電灯の点灯回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3923210B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429602B1 (en) | 1999-11-05 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Fluorescent lamp operating apparatus |
JP2008165520A (ja) * | 2006-12-28 | 2008-07-17 | Kyocera Mita Corp | 画像形成装置における省電力モード表示方法及び省電力モード表示装置 |
JP6277601B2 (ja) * | 2013-05-10 | 2018-02-14 | 株式会社デンソー | 車両用回転電機 |
-
1999
- 1999-03-16 JP JP6969799A patent/JP3923210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000268985A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161040B2 (ja) | 車両用灯具の点灯制御装置 | |
ES2688940T3 (es) | Circuito de detección de fallas LED | |
JP4236894B2 (ja) | 点灯回路 | |
US7414524B2 (en) | Lighting control circuit for vehicle lighting equipment | |
US7301284B2 (en) | Lighting control circuit for vehicle lighting equipment | |
JP2006103477A (ja) | 車両用灯具の点灯制御回路 | |
JP2002025790A (ja) | 放電灯点灯回路 | |
JP2006103404A (ja) | 車両用灯具の点灯制御回路 | |
US7482763B2 (en) | Non-PWM vehicle lamp dimming arrangement | |
JP2001138799A (ja) | 車輌用照明装置 | |
JP5401937B2 (ja) | 点灯装置および照明器具 | |
CN114207348A (zh) | 光源模块 | |
JP3923210B2 (ja) | 放電灯の点灯回路 | |
JP2007318881A (ja) | Led点灯用電源装置 | |
JP6481402B2 (ja) | Ledモジュール及びled照明装置 | |
JP2008251320A (ja) | 車両用灯具点灯回路 | |
JP2009214789A (ja) | 車両用灯具 | |
JP2021068689A (ja) | 自動車用led照明モジュール | |
JP2013109939A (ja) | 半導体光源点灯回路 | |
JPH10982A (ja) | 自動車用ランプ制御装置 | |
JP2008131837A (ja) | 電源装置 | |
CN213818245U (zh) | 氙气灯转led适配电路、led适配模块和led模块 | |
JP4468983B2 (ja) | 負荷制御装置 | |
US6914385B2 (en) | Load drive for driving lamps in vehicles | |
JPH088076A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Effective date: 20061225 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |