JP3920533B2 - 光源装置 - Google Patents
光源装置 Download PDFInfo
- Publication number
- JP3920533B2 JP3920533B2 JP2000161032A JP2000161032A JP3920533B2 JP 3920533 B2 JP3920533 B2 JP 3920533B2 JP 2000161032 A JP2000161032 A JP 2000161032A JP 2000161032 A JP2000161032 A JP 2000161032A JP 3920533 B2 JP3920533 B2 JP 3920533B2
- Authority
- JP
- Japan
- Prior art keywords
- lighting
- unit
- discharge lamp
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Endoscopes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内視鏡装置等に好適な光源装置に関する。
【０００２】
【従来の技術】
従来、体腔内に細長の挿入部を挿入することにより、体腔内の臓器を観察したり必要に応じ、処置具チャンネル内に挿入した処置具を用いて、各種治療や処置を行える内視鏡が広く用いられている。前記内視鏡を用いて検査・観察あるいは処置を行う際、内視鏡システムを構成する内視鏡の周辺装置としてカメラコントロールユニット等の制御装置や、照明光を供給する光源装置、被検査部位の内視鏡像を表示するモニタが必要である。内視鏡に用いられる従来の光源装置においては、光源ランプとして放電灯を使用したものが多い。
【０００３】
【発明が解決しようとする課題】
しかしながら、放電灯の点灯時に発生するイグニッションノイズが、光源装置を制御しているマイクロコンピュータ（以下、マイコンという）に混入してしまうことがあるという問題点があった。
【０００４】
本発明はかかる問題点に鑑みてなされたものであって、制御用のマイクロコンピュータに混入したイグニッションノイズをキャンセルすることができる光源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る光源装置は、放電灯を点灯させるための点灯手段と、前記放電灯を点灯させるスイッチのスイッチ入力データを保持するデータ保持手段と、前記放電灯の状態を検知する放電灯状態検知手段と、前記データ保持手段の保持データに基づいて前記点灯手段の動作時間を規定するイグニッション動作手段と、前記スイッチの入力および前記データ保持手段の保持データに基づいて動作して前記点灯手段を制御すると共に、前記制御に関する情報を記録する制御手段と、前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知された場合に作動し、前記制御手段をリセットするリセット手段と、前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知されなかった場合に作動し、前記動作時間の終了後の所定時間経過後に、前記リセット手段に前記制御手段をリセットさせる遅延手段と、を具備したことを特徴とする。
【０００６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図８は本発明の実施の形態の光源装置に係り、図１は本実施例の基本構成を示すブロック図、図２はフロントパネルの外観を示す平面図、図３はリセット回路部等を示す回路図、図４乃至図８は動作を説明するためのタイミングチャートである。
【０００７】
図２において、装置筐体の前面を構成するフロントパネル１を示している。フロントパネル１には、図示しない内視鏡のコネクタが接続されるソケット２、電源スイッチ３、キセノンランプ点灯スイッチ４及び光源装置の各種の設定を行うスイッチと表示が一体となった表示パネル５が設けられている。
【０００８】
図１は光源ランプであるキセノンランプ等を点灯させる後述する一体型電源部６の内部構成と光源装置の各部を制御するための制御部１６の接続を示している。一体型電源部６は、キセノンランプ２３を点灯させる放電灯電源部１１、非常灯２４を点灯させる非常灯電源部１２及び光源装置内の各種制御を行う制御部を駆動させる制御用電源部１０を有している。
【０００９】
これらの電源部１１，１２，１０を含む一体型電源部６には、電源スイッチ３を介して商用交流電源が供給される。一体型電源部６のノイズフィルタ７を介して取込んだ交流電圧は整流平滑部８に与えられる。整流平滑部８はノイズフィルタ７からの電源電圧を整流して平滑する。整流平滑部８の出力は、そのまま制御用電源部１０に供給されると共に、力率改善回路部（以下、ＰＦＣという）９に供給される。
【００１０】
ＰＦＣ９は、入力された電源電圧の力率を改善して、所定の直流電圧を得る。なお、制御用電源部１０の負荷が大きい場合には、制御用電源部１０にもＰＦＣ９を通した電源電圧を供給するようにしてもよい。
【００１１】
ＰＦＣ９の出力は放電灯電源部１１及び非常灯電源部１２に供給される。放電灯電源部１１のＤＣ／ＤＣ変換部１３ｂは、入力された直流電圧をＤＣ／ＤＣ変換する。ＤＣ／ＤＣ変換部１３ｂの正極性出力端はキセノンランプ２３のアノードに接続され、キセノンランプ２３のカソードは、トランス２５及びシャント抵抗２６ｂを介してＤＣ／ＤＣ変換部１３の負極性出力端に接続される。
【００１２】
高圧発生部１５は、トランス２５を用い、ＤＣ／ＤＣ変換部１３ｂの出力から高電圧を発生し、トランス２５に接続されたキセノンランプ２３に高電圧パルスを印加する。また、ＰＦＣ９の出力は電圧重畳部１４にも供給されており、電圧重畳部１４はＤＣ／ＤＣ変換部１３ｂの出力側に重畳電圧を供給する。
【００１３】
ＤＣ／ＤＣ変換部１３ｂには、電圧重畳部１４からの重畳電圧の出力タイミングを規定するキセノンランプ点灯信号（以下、ＭＬＣＮという））が後述する制御部１６から供給される。このＭＬＣＮによってＤＣ／ＤＣ変換部１３ｂの出力に重畳電圧が重畳される。
【００１４】
高圧発生部１５は高圧パルスを印加させることによって、キセノンランプ２３をグロー放電させることができる。また、電圧重畳部１４は、さらにキセノンランプ２３をより確実にアーク放電させるために、ＤＣ／ＤＣ変換部１３ｂの出力に例えば１６０Ｖ位の直流電圧を重畳する。
【００１５】
シャント抵抗２６ｂには、アーク放電に伴って、電流が流れる。ＤＣ／ＤＣ変換部１３ｂは、出力端（１次側）に出力電流値を可変する図示しないＦＥＴが設けられている。ＤＣ／ＤＣ変換部１３ｂは、アーク放電後において、キセノンランプ２３のカソードＫ側に接続されているシャント抵抗２６ｂの両端の電圧降下と目標とする定電流値とに基づいて、１次側のＦＥＴをオン，オフさせて、出力電流を目標とする電流値に定電流制御している。
【００１６】
電流検知部２９ｂは、シャント抵抗２６ｂに発生する電圧降下値によって、放電灯２３が点灯しているか否かを判別し、電流検知の結果をキセノンランプ状態信号（以下、ＭＬＳＴという）によって制御部１６に出力するようになっている（図示省略）。
【００１７】
非常灯電源部１２のＤＣ／ＤＣ変換部１３ｃには、ＰＦＣ８から例えば３７０Ｖの直流電圧が供給される。ＤＣ／ＤＣ変換部１３ｃは、ＤＣ／ＤＣ変換によって所定の直流電圧を発生して、ハロゲンランプ２４に供給する。ＤＣ／ＤＣ変換部１３ｃとハロゲンランプ２４との間にはシャント抵抗２６ｃが接続されている。電流検知部２８ｃは、シャント抵抗２６ｃの電圧降下値によって、非常灯２４の断線検知を行い、検知結果を非常灯状態検知信号（以下、ＳＰＳＴという）として制御部１６に出力するようになっている。
【００１８】
なお、ＤＣ／ＤＣ変換部１３ｃは、制御部１６からの非常灯点灯信号（以下、ＳＰＣＮという）に同期して、出力電圧を徐々に定格電圧まで上昇させている（ソフトスタート）。
【００１９】
制御用電源部１０は、ＤＣ／ＤＣ変換部１３ａによって構成されており、整流平滑部８からの直流電圧をＤＣ／ＤＣ変換して、制御部１６に供給するようになっている。例えば、制御用電源部１０のＤＣ／ＤＣ変換部１３ａは、後述する制御部１６の１チップマイクロコントロールユニット（以下、マイコンという）１７を駆動する電源電圧例えば５Ｖ（Ｖｃｃ）、各種モータを駆動させる電圧１２Ｖ（Ｖｍ）、図示しない装着部回路を駆動する±１５Ｖ等の電圧を発生させている。
【００２０】
制御部１６は、光源装置内の各部を制御する。例えば、制御部１６は、各種制御信号等を出力して（図示省略）、内視鏡に入射させるキセノンランプ２３の出射光を調節する絞り羽（図示せず）、内視鏡に接続され送気量を制御しているポンプ（図示せず）等を制御している。また、制御部１６は、キセノンランプ２３と非常灯２４を選択的に点灯させるシーケンス等も決定し、一体型電源部６を制御するようになっている。
【００２１】
制御部１６は、図示しないＲＡＭ及びＲＯＭを内蔵したマイコン１７によって各部が制御される。図３は制御部１６内のリセット部１８、リセット遅延部２０、点灯タイマ部１９、データ保持部２１及びデータ保持クリア部２２の具体的な構成を示す回路図である。マイコン１７内のＲＡＭの情報は、光源装置の電源が遮断されても図示しない電池の電荷により保持され、電源が再投入されると、マイコン１７は前回の設定から動作を再開することができるようになっている。
【００２２】
フロントパネル１の表示パネル５に設置されているイグニッションスイッチ４以外の光源装置を制御する各種スイッチは、マイコン１７に接続されている。マイコン１７はこれらの各種スイッチの操作に基づく信号が供給されて、各部を制御するようになっている。また、マイコン１７は、表示パネル５に表示データを与えて、光源装置の各種設定は表示パネル５に表示させるようになっている。
【００２３】
図３はキセノンランプ等を点灯させると共に光源装置の各部を制御する回路部分を示している。
【００２４】
イグニッションスイッチ４は、オン時に端子電圧がローレベル（以下、“Ｌ”という）となり、オフ時にハイレベル（以下、“Ｈ”という）になる。イグニッションスイッチ４の端子電圧はＮＯＴ回路４１を介してデータ保持部２１に供給される。データ保持部２１は、ＯＲ回路４２及びＤフリップフロップ（以下、Ｄラッチという）３１ａによって構成されており、ＮＯＴ回路４１から入力された論理レベルをＯＲ回路４２を介してＤラッチ３１ａに与える。Ｄラッチ３１ａは入力データを保持する。Ｄラッチ３１ａのＱ反転出力（以下、/Ｑ 出力という）はイグニッションＳＷ状態信号としてマイコン１７のＩ／Ｏポートに供給される。
【００２５】
また、データ保持部２１のＤラッチ３１ａのＱ出力は点灯タイマ部１９に供給される。ＮＡＮＤ回路４４にはＯＲ回路５４の出力も与えられる。ＯＲ回路５４は、スイッチ４の端子電圧及びマイコン１７のＩ／Ｏポートの反転出力がＮＯＴ回路５６から与えられ、２入力のオア演算結果をＮＡＮＤ回路４４に出力する。
【００２６】
放電灯の点灯タイマ部１９は、ＮＡＮＤ回路４４乃至４６、ＯＲ回路４７及び点灯タイマ３０ａ（ワンショットＩＣ３０ａともいう）によって構成されている。点灯タイマ３０ａは、データ保持部２１の出力に基づいて、点灯タイマを起動しＱ出力からＮＡＮＤ回路４５及びリセット遅延部２０のリセット遅延タイマ３０ｂ（ワンショットＩＣ３０ｂともいう）に所定時間正パルスを出力する。
【００２７】
なお、点灯タイマ３０ａ及び後述するワンショットＩＣ３０ｂ〜３０ｄは、いずれもＡ入力が“Ｌ”で、Ｃ，Ｒ端子には設定されているコンデンサ及び抵抗が接続されている。また、Ｄラッチ３１ａ及び後述するＤラッチ３１ｂのＤ入力は、“Ｈ”である。
【００２８】
ＯＲ回路４７には点灯タイマ３０ａ，３０ｂのＱ出力が与えられ、２入力のオア演算結果をＮＡＮＤ回路５１に出力する。ＮＡＮＤ回路４５には放電灯電源部１１の電流検知部２９ｂからのＭＬＳＴも与えられ、２入力のＮＡＮＤ演算結果をＮＡＮＤ回路４６に出力する。ＮＡＮＤ回路４６は、ＭＬＳＴとの２入力のＮＡＮＤ演算結果をＭＬＣＮとして放電灯電源部１１に出力する。
【００２９】
リセット部１８は、リセットパルスタイマ３０ｃ（ワンショットＩＣ３０ｃともいう）、リセットＩＣ３２、ＡＮＤ回路５２，５３によって構成されている。ワンショットＩＣ３０ｃにはＮＡＮＤ回路５１の出力が与えられ、指定時間負パルスのリセットパルスを/Ｑ 端子を介してＡＮＤ回路５２に出力する。ＡＮＤ回路５２にはリセットＩＣ３２の出力も与えられており、２入力のＡＮＤ演算結果をリセット信号ＲＥＳＥＴとしてマイコン１７のリセット端子に供給する。
【００３０】
データ保持クリア部２２はＤラッチ３１ｂ及びワンショットＩＣ３０ｄによって構成されている。ラッチ３１ｂのデータ端ＤにはＳＰＳＴが入力され、Ｑ出力をワンショットＩＣ３０ｄに出力する。ワンショットＩＣ３０ｄの/Ｑ 出力はリセット部１８のＡＮＤ回路５３に出力される。ＡＮＤ回路５３は、リセットＩＣ３２の出力も与えられ、２入力のＡＮＤ演算結果をデータ保持部２１のＤラッチ３１ａのクリア端ＣＬＲに出力する。
【００３１】
点灯タイマ３０ａ乃至３０ｄのクリア端ＣＬＲ及びＤラッチ３１ｂのクリア端は相互に接続されており、リセットＩＣ３２の出力が供給される。ＮＯＴ回路５６の出力はＮＯＴ回路５７を介してＳＰＣＮとして非常灯電源部１２に供給されている。
【００３２】
次に、このように構成された実施の形態の動作について図４乃至図８を参照して説明する。図４及び図８の（ａ）乃至（ｊ）は夫々図１中の（ａ）乃至（ｊ）に対応する。また、図５乃至図７の（ｂ）乃至（ｈ）も図１中の（ｂ）乃至（ｈ）に対応する。
【００３３】
電源スイッチ３がオンされてからイグニッションスイッチ４が押されてキセノンランプ２３が点灯するまでの動作を図３と図４を参照して説明する。
【００３４】
電源スイッチ３のオン操作が行われると、一体型電源部６の制御用電源部１０は、制御部１６に出力Ｖｃｃの供給を開始する。この電圧Ｖｃｃはリセット部１８のリセットＩＣ３２に供給され、リセットＩＣ３２は電源端子ＶＣＣが所定の設定レベル以上になると、数ｍ秒から数１００ｍ秒（以下、リセット期間という）（図４のＡ期間）以上遅延させて、出力端ＯＵＴを約０Ｖ（以下、"Ｌ"）から約５Ｖ（以下、"Ｈ"）にする。
【００３５】
マイコン１７は、リセット期間の後、ソフトウェアに基づく動作を開始する。リセットＩＣ３２の出力端の出力（ＲＥＳ）は点灯タイマ３０ａ〜３０ｄ及びＤラッチ３１ａ，３１ｂのクリア端ＣＬＲにも与えられ、点灯タイマ３０ａ〜３０ｄ及びＤラッチ３１ａ，３１ｂは、ＲＥＳが“Ｌ”の場合には、初期値を変化させない。
【００３６】
電源投入後にＲＥＳが“Ｈ"になり、マイコン１７の動作が開始された後に、イグニッションスイッチ４が押されると、データ保持部２１に“Ｈ”エッジ信号が入力される。そうすると、ＯＲ回路４２の出力は“Ｈ”となり、マイコン１７からの非常灯点灯信号であるＮＯＴ回路５６の出力が“Ｌ”で、データ端Ｄの入力は“Ｈ”であるので、ＯＲ回路４２からの“Ｈ”エッジによって、Ｄラッチ３１ａの/Ｑ 出力は、“Ｈ”から“Ｌ”にラッチされ、図４（ｂ）に示すイグニッションＳＷ状態信号ＩＧＮＩＳＴとしてマイコン１７のＩ／Ｏポートに供給される。
【００３７】
イグニッションスイッチ４の端子電圧は、ＯＲ回路５４を介して点灯タイマ部１９のＮＡＮＤ回路４４に供給されており、イグニッションスイッチ４端子電圧の“Ｌ”エッジによって、点灯タイマ部１９のワンショットＩＣ（点灯タイマ）３０ａのＢ入力には“Ｈ”エッジが入力される。点灯タイマ３０ａのＱ出力は、図４（ｃ）に示すように、Ｂ期間の開始タイミングで立ち上がり、約５秒間の正パルスとなる。
【００３８】
このＱ出力はＮＡＮＤ回路４５及びリセット遅延タイマ３０ｂのＢ端子に供給される。ＮＡＮＤ回路４６の出力（図４（ｅ）に示すＭＬＣＮ）は、キセノンランプ状態信号ＭＬＳＴ（図４（ｆ））が“Ｈ”であるので、Ｂ期間の開始時には“Ｌ”となる。このＭＬＣＮ（図４（ｅ））の“Ｌ”（Ｂ期間の開始）に同期して、放電灯電源部１１のＤＣ／ＤＣ変換部１３ｂが起動する。これにより、キセノンランプ２３に高電圧が供給されて、放電が開始される。
【００３９】
放電が開始されると、放電灯電源部１１の電流検知部２９ｂは、シャント抵抗２６ｂの電圧降下によって放電灯２３が点灯していることを検出し、制御部１６へのＭＬＳＴを“Ｈ”から“Ｌ”に変化させる（図４のＢ期間の終了）。ＮＡＮＤ回路４５，４６とＭＬＳＴが“Ｈ”から“Ｌ”に変化することにより、点灯タイマ３０ａの出力（ｃ）の“Ｈ”出力期間（図４のＢ，Ｃ期間）が過ぎても、ＮＡＮＤ回路４６の出力（ｅ）を“Ｌ”に維持し、キセノンランプ２３の点灯を継続させる。また、キセノンランプ状態信号ＭＬＳＴ（図４（ｆ））の“Ｌ”エッジに同期して、ＮＡＮＤ回路５１の出力（図４（ｇ））は、“Ｌ”から“Ｈ”となり、リセットパルスタイマ３０ｃが駆動される。リセットパルスタイマ３０ｃは例えば２０ｍｓの負パルスを発生して、ＡＮＤ回路５２に出力する。この時点では、ＡＮＤ回路５２の他方入力端には、リセットＩＣ３２から“Ｈ”出力が与えられており、ＡＮＤ回路５２からは図４（ｈ）に示す負パルスが出力されて、マイコン１７のリセット端子に供給される。
【００４０】
マイコン１７は負パルスのパルス期間リセットされ、再起動される。マイコン１７は、リセット期間中も図示しない電池によってマイコン１７内部のＲＡＭの情報を保持しているので、再起動後も光源装置の各種設定はキセノンランプ２３点灯前の状態のまま保持される。また、リセットパルスタイマ３０ｃからＱ出力（正パルス信号）は、ＯＲ回路４２を介してＤラッチ３１ａのクロック端に入力されて、再度ラッチされる。
【００４１】
図４（ｂ）に示すイグニッションＳＷ状態信号が“Ｌ”を維持した状態で再リセットされると、マイコン１７は、イグニッションスイッチ４が押された後のリセットと判断する。即ち、この場合には、マイコン１７は、電源投入時のリセットとは区別して動作する。つまり、マイコン１７は、ＭＬＳＴ（図（ｆ））が“Ｌ”である場合には、キセノンランプが正常に点灯していると判断して、そのまま動作を続け、ＭＬＳＴが“Ｈ”であった場合には、点灯に失敗したと判断し、非常灯２４の点灯動作に入る。
【００４２】
図５はキセノンランプ２３が点灯しなかった場合のシーケンスを示している。また、図６はキセノンランプ２３が点灯してイグニッションノイズによりＤラッチ３１ａのラッチ信号がクリアされた場合の例を示し、図７はキセノンランプ２３が点灯に失敗してＤラッチ３１ａのラッチ信号がクリアされた場合の例を示している。また、各図において、Ａ期間は電源投入時のリセット期間を示し、Ｂ期間はイグニッションノイズ発生期間を示し、Ｃ期間は５秒間のランプ点灯タイマ期間を示し、Ｄ期間は５．５秒間のノイズ回避タイマ期間を示し、Ｅ期間は残留エネルギーによるノイズ発生期間を示している。
【００４３】
イグニッションスイッチ４が押されて、点灯タイマ３０ａの出力（図６（ｃ））までの動作はキセノンランプ２３が正常に点灯したときと同一である。点灯タイマ３０ａの出力（図６（ｃ））が約５秒間正パルスとなる期間に、キセノンランプ２３が点灯しない場合には、放電灯電源部１１からのキセノンランプ状態信号ＭＬＳＴ（図５（ｆ））は、“Ｈ”を維持する。従って、キセノンランプ点灯信号ＭＬＣＮ（図５（ｅ））は、点灯タイマ３０ａの出力の（図６（ｃ））の“Ｌ”エッジに同期して“Ｈ”となる。これにより、ＤＣ／ＤＣ変換部１３ｂの発振は停止し、電圧重畳部１４及び高圧発生部１５の駆動が停止する。
【００４４】
そして、ＭＬＳＴ（図５（ｆ））が“Ｈ”を維持することにより、ＮＡＮＤ回路５１の出力（図５（ｇ））は、リセット遅延タイマ３０ｂの出力（図５（ｄ））のエッジに同期して“Ｈ”となる。リセット遅延タイマ３０ｃは、ＮＡＮＤ回路５１の出力（図５（ｇ））の“Ｈ”エッジに同期して、リセットパルスをＡＮＤ回路５２に出力する。これにより、マイコン１７はリセットされる。
【００４５】
以後、マイコン１７は、イグニッションＳＷ状態信号（図６（ｂ））が“Ｌ”であることを確認すると、ＮＯＴ回路５６に“Ｌ”の信号を与えて、非常灯電源部１２に非常灯の点灯指示を行う。この場合には、ＮＯＴ回路５６の出力は、“Ｈ”となり、また、Ｄラッチ３１ａのＱ出力も既に“Ｈ”にラッチされているので、イグニッションスイッチ４が押されても、点灯タイマＩＣ３０ａは起動せず、リセットパルスも発せられない。
【００４６】
なお、ワンショットＩＣ３０ｂの出力パルスの設定は、電圧重畳部１４が停止された後のＤＣ／ＤＣ変換部１３ｂと電圧重畳部１４の残留エネルギーにより高圧発生部１５から高電圧パルスが発生する可能性がある時間と点灯タイマ３０ａの出力時間を含めた時間に設定する。
【００４７】
図７（ｅ）のＭＬＣＮが“Ｌ”である期間には、放電灯電源部１１は、キセノンランプ２３に所定の周期で数回から十数回高電圧を印加し続ける。イグニッションノイズがデータ保持部２１のＤラッチ３１ａのＣＬＲ端に混入して、Ｄラッチ３１ａが“Ｌ”を検知してしまうと、Ｄラッチの３１ａの出力は図７（ｂ）に示すように、クリアされ“Ｈ”となる。しかしながら、イグニッションＳＷ状態信号（図７（ｂ））の値がクリアされて“Ｈ”となった場合でも、リセットパルスタイマ３０ｃの出力の正パルス信号がＯＲ回路４２に入力され、ＯＲ回路４２の出力によってＤラッチ３１ａは再びデータ端Ｄのデータを取込むので、Ｄラッチ３１ａからのイグニッションＳＷ状態信号（図７（ｂ））は“Ｌ”となる。
【００４８】
次に、光源装置の電源スイッチ３が短時間遮断された場合の動作について図８を参照して説明する。
【００４９】
いま、制御部１６を駆動している電源電圧ＶｃｃがリセットＩＣ３２の検知電圧になる前に、電源が再投入されるものとする。この場合でも、電源が再投入されるまでに、キセノンランプ２３が点灯していなければ、通常の電源投入時と同様の処理が行われる。
【００５０】
一方、キセノンランプ２３が点灯しており、短時間の電源遮断が発生した場合には、図８の状態となる。即ち、キセノンランプ２３が点灯していて、電源が遮断され更に短時間で再投入されると、キセノンランプ２３は、電源電圧ＶｃｃがリセットＩＣ３２の検知電圧に降下する前に消灯する。ＭＬＳＴは、図８（ｆ）に示すように、“Ｈ”となる。
【００５１】
この間に一体型電源部６の中で放電灯電源部１１の次に負荷が重い非常灯電源部１２の電流検知部２８ｃが、安定した動作が出来なくなり、非常灯電源部１２と制御部１６との信号をやり取りしている図示していないフォトカプラがオフし、非常灯状態検知信号ＳＰＳＴ（図８（ｉ））が“Ｈ”となる。ＳＰＳＴの“Ｈ”エッジをデータ保持クリア部２２のＤラッチ３１ｂが受信すると、Ｄラッチ３１ｂのＱ出力は“Ｈ”となる。これにより、ワンショットＩＣ３０ｄの/Ｑ 出力は、設定された時間の負パルスをＡＮＤ回路５３に出力する。
【００５２】
ＡＮＤ回路５３に入力されているリセットＩＣ３２の出力が“Ｈ”であるので、ＡＮＤ回路５３は入力された負パルスをデータ保持部２１のＤラッチ３１ａのＣＬＲ端に出力する。これにより、Ｄラッチ３１ａのラッチデータはクリアされ、Ｄラッチ３１ａのＱ出力は“Ｌ”、/Ｑ 出力は“Ｈ”となる。そうすると、イグニッションスイッチ４のオン操作に基づく正パルスがＮＡＮＤ回路４４に入力されると点灯タイマ３０ａのＢ入力に入力される。これにより、キセノンランプ２３を再点灯させることができる。
【００５３】
また、本実施の形態では、電源遮断検知を非常灯電源部１２の出力を他のシーケンスで検知しているが、他の電源出力シーケンスの組み合わせで行ってもよい。
【００５４】
なお、電源電圧の遮断が検知された場合には、データ保持部２１をクリアするだけでなく、マイコン１７のバックアップ処理を行うようにしてもよい。
【００５５】
このように、本実施の形態においては、キセノンランプ２３がイグニッション動作しても点灯しない場合には、制御部１６の指定したイグニッション期間のノイズだけでなく、放電灯電源部１１の発振停止後のＤＣ／ＤＣ変換部１３ｂと電圧重畳部１４との残留エネルギーによるイグニッションノイズ期間を回避してリセット処理を行っており、マイコン１７を確実にリセットすることができる。また、イグニッション期間にデータ保持部２１のＤラッチ３１ａのラッチされたデータがクリアされた場合でも、再リセット前にもう一度ラッチすることによって、再リセット後にイグニッション後のリセットであることを判別することができ、キセノンランプが点灯しなかった場合でも、確実に非常灯２４を点灯させることができる。また、短時間電源が遮断されてもキセノンランプが消灯するのみで、各種設定を変更することなく、キセノンランプを再点灯できる。更に、一体型電源部６への入力遮断を直接一体型電源部６内部の１次回路を検知ぜずに判別可能であるという利点もある。
【００５６】
【発明の効果】
以上説明したように本発明によれば、制御用のマイクロコンピュータに混入したイグニッションノイズをキャンセルすることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施の形態の基本構成を示すブロック図。
【図２】フロントパネルの外観を示す平面図。
【図３】リセット回路部を示す回路図。
【図４】動作を説明するためのタイミングチャート。
【図５】動作を説明するためのタイミングチャート。
【図６】動作を説明するためのタイミングチャート。
【図７】動作を説明するためのタイミングチャート。
【図８】動作を説明するためのタイミングチャート。
【符号の説明】
４…イグニッションスイッチ、１８…リセット部、１９…点灯タイマ部、２０…リセット遅延部、２１…データ保持部、２２…データ保持クリア部。
【発明の属する技術分野】
本発明は、内視鏡装置等に好適な光源装置に関する。
【０００２】
【従来の技術】
従来、体腔内に細長の挿入部を挿入することにより、体腔内の臓器を観察したり必要に応じ、処置具チャンネル内に挿入した処置具を用いて、各種治療や処置を行える内視鏡が広く用いられている。前記内視鏡を用いて検査・観察あるいは処置を行う際、内視鏡システムを構成する内視鏡の周辺装置としてカメラコントロールユニット等の制御装置や、照明光を供給する光源装置、被検査部位の内視鏡像を表示するモニタが必要である。内視鏡に用いられる従来の光源装置においては、光源ランプとして放電灯を使用したものが多い。
【０００３】
【発明が解決しようとする課題】
しかしながら、放電灯の点灯時に発生するイグニッションノイズが、光源装置を制御しているマイクロコンピュータ（以下、マイコンという）に混入してしまうことがあるという問題点があった。
【０００４】
本発明はかかる問題点に鑑みてなされたものであって、制御用のマイクロコンピュータに混入したイグニッションノイズをキャンセルすることができる光源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る光源装置は、放電灯を点灯させるための点灯手段と、前記放電灯を点灯させるスイッチのスイッチ入力データを保持するデータ保持手段と、前記放電灯の状態を検知する放電灯状態検知手段と、前記データ保持手段の保持データに基づいて前記点灯手段の動作時間を規定するイグニッション動作手段と、前記スイッチの入力および前記データ保持手段の保持データに基づいて動作して前記点灯手段を制御すると共に、前記制御に関する情報を記録する制御手段と、前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知された場合に作動し、前記制御手段をリセットするリセット手段と、前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知されなかった場合に作動し、前記動作時間の終了後の所定時間経過後に、前記リセット手段に前記制御手段をリセットさせる遅延手段と、を具備したことを特徴とする。
【０００６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図８は本発明の実施の形態の光源装置に係り、図１は本実施例の基本構成を示すブロック図、図２はフロントパネルの外観を示す平面図、図３はリセット回路部等を示す回路図、図４乃至図８は動作を説明するためのタイミングチャートである。
【０００７】
図２において、装置筐体の前面を構成するフロントパネル１を示している。フロントパネル１には、図示しない内視鏡のコネクタが接続されるソケット２、電源スイッチ３、キセノンランプ点灯スイッチ４及び光源装置の各種の設定を行うスイッチと表示が一体となった表示パネル５が設けられている。
【０００８】
図１は光源ランプであるキセノンランプ等を点灯させる後述する一体型電源部６の内部構成と光源装置の各部を制御するための制御部１６の接続を示している。一体型電源部６は、キセノンランプ２３を点灯させる放電灯電源部１１、非常灯２４を点灯させる非常灯電源部１２及び光源装置内の各種制御を行う制御部を駆動させる制御用電源部１０を有している。
【０００９】
これらの電源部１１，１２，１０を含む一体型電源部６には、電源スイッチ３を介して商用交流電源が供給される。一体型電源部６のノイズフィルタ７を介して取込んだ交流電圧は整流平滑部８に与えられる。整流平滑部８はノイズフィルタ７からの電源電圧を整流して平滑する。整流平滑部８の出力は、そのまま制御用電源部１０に供給されると共に、力率改善回路部（以下、ＰＦＣという）９に供給される。
【００１０】
ＰＦＣ９は、入力された電源電圧の力率を改善して、所定の直流電圧を得る。なお、制御用電源部１０の負荷が大きい場合には、制御用電源部１０にもＰＦＣ９を通した電源電圧を供給するようにしてもよい。
【００１１】
ＰＦＣ９の出力は放電灯電源部１１及び非常灯電源部１２に供給される。放電灯電源部１１のＤＣ／ＤＣ変換部１３ｂは、入力された直流電圧をＤＣ／ＤＣ変換する。ＤＣ／ＤＣ変換部１３ｂの正極性出力端はキセノンランプ２３のアノードに接続され、キセノンランプ２３のカソードは、トランス２５及びシャント抵抗２６ｂを介してＤＣ／ＤＣ変換部１３の負極性出力端に接続される。
【００１２】
高圧発生部１５は、トランス２５を用い、ＤＣ／ＤＣ変換部１３ｂの出力から高電圧を発生し、トランス２５に接続されたキセノンランプ２３に高電圧パルスを印加する。また、ＰＦＣ９の出力は電圧重畳部１４にも供給されており、電圧重畳部１４はＤＣ／ＤＣ変換部１３ｂの出力側に重畳電圧を供給する。
【００１３】
ＤＣ／ＤＣ変換部１３ｂには、電圧重畳部１４からの重畳電圧の出力タイミングを規定するキセノンランプ点灯信号（以下、ＭＬＣＮという））が後述する制御部１６から供給される。このＭＬＣＮによってＤＣ／ＤＣ変換部１３ｂの出力に重畳電圧が重畳される。
【００１４】
高圧発生部１５は高圧パルスを印加させることによって、キセノンランプ２３をグロー放電させることができる。また、電圧重畳部１４は、さらにキセノンランプ２３をより確実にアーク放電させるために、ＤＣ／ＤＣ変換部１３ｂの出力に例えば１６０Ｖ位の直流電圧を重畳する。
【００１５】
シャント抵抗２６ｂには、アーク放電に伴って、電流が流れる。ＤＣ／ＤＣ変換部１３ｂは、出力端（１次側）に出力電流値を可変する図示しないＦＥＴが設けられている。ＤＣ／ＤＣ変換部１３ｂは、アーク放電後において、キセノンランプ２３のカソードＫ側に接続されているシャント抵抗２６ｂの両端の電圧降下と目標とする定電流値とに基づいて、１次側のＦＥＴをオン，オフさせて、出力電流を目標とする電流値に定電流制御している。
【００１６】
電流検知部２９ｂは、シャント抵抗２６ｂに発生する電圧降下値によって、放電灯２３が点灯しているか否かを判別し、電流検知の結果をキセノンランプ状態信号（以下、ＭＬＳＴという）によって制御部１６に出力するようになっている（図示省略）。
【００１７】
非常灯電源部１２のＤＣ／ＤＣ変換部１３ｃには、ＰＦＣ８から例えば３７０Ｖの直流電圧が供給される。ＤＣ／ＤＣ変換部１３ｃは、ＤＣ／ＤＣ変換によって所定の直流電圧を発生して、ハロゲンランプ２４に供給する。ＤＣ／ＤＣ変換部１３ｃとハロゲンランプ２４との間にはシャント抵抗２６ｃが接続されている。電流検知部２８ｃは、シャント抵抗２６ｃの電圧降下値によって、非常灯２４の断線検知を行い、検知結果を非常灯状態検知信号（以下、ＳＰＳＴという）として制御部１６に出力するようになっている。
【００１８】
なお、ＤＣ／ＤＣ変換部１３ｃは、制御部１６からの非常灯点灯信号（以下、ＳＰＣＮという）に同期して、出力電圧を徐々に定格電圧まで上昇させている（ソフトスタート）。
【００１９】
制御用電源部１０は、ＤＣ／ＤＣ変換部１３ａによって構成されており、整流平滑部８からの直流電圧をＤＣ／ＤＣ変換して、制御部１６に供給するようになっている。例えば、制御用電源部１０のＤＣ／ＤＣ変換部１３ａは、後述する制御部１６の１チップマイクロコントロールユニット（以下、マイコンという）１７を駆動する電源電圧例えば５Ｖ（Ｖｃｃ）、各種モータを駆動させる電圧１２Ｖ（Ｖｍ）、図示しない装着部回路を駆動する±１５Ｖ等の電圧を発生させている。
【００２０】
制御部１６は、光源装置内の各部を制御する。例えば、制御部１６は、各種制御信号等を出力して（図示省略）、内視鏡に入射させるキセノンランプ２３の出射光を調節する絞り羽（図示せず）、内視鏡に接続され送気量を制御しているポンプ（図示せず）等を制御している。また、制御部１６は、キセノンランプ２３と非常灯２４を選択的に点灯させるシーケンス等も決定し、一体型電源部６を制御するようになっている。
【００２１】
制御部１６は、図示しないＲＡＭ及びＲＯＭを内蔵したマイコン１７によって各部が制御される。図３は制御部１６内のリセット部１８、リセット遅延部２０、点灯タイマ部１９、データ保持部２１及びデータ保持クリア部２２の具体的な構成を示す回路図である。マイコン１７内のＲＡＭの情報は、光源装置の電源が遮断されても図示しない電池の電荷により保持され、電源が再投入されると、マイコン１７は前回の設定から動作を再開することができるようになっている。
【００２２】
フロントパネル１の表示パネル５に設置されているイグニッションスイッチ４以外の光源装置を制御する各種スイッチは、マイコン１７に接続されている。マイコン１７はこれらの各種スイッチの操作に基づく信号が供給されて、各部を制御するようになっている。また、マイコン１７は、表示パネル５に表示データを与えて、光源装置の各種設定は表示パネル５に表示させるようになっている。
【００２３】
図３はキセノンランプ等を点灯させると共に光源装置の各部を制御する回路部分を示している。
【００２４】
イグニッションスイッチ４は、オン時に端子電圧がローレベル（以下、“Ｌ”という）となり、オフ時にハイレベル（以下、“Ｈ”という）になる。イグニッションスイッチ４の端子電圧はＮＯＴ回路４１を介してデータ保持部２１に供給される。データ保持部２１は、ＯＲ回路４２及びＤフリップフロップ（以下、Ｄラッチという）３１ａによって構成されており、ＮＯＴ回路４１から入力された論理レベルをＯＲ回路４２を介してＤラッチ３１ａに与える。Ｄラッチ３１ａは入力データを保持する。Ｄラッチ３１ａのＱ反転出力（以下、/Ｑ 出力という）はイグニッションＳＷ状態信号としてマイコン１７のＩ／Ｏポートに供給される。
【００２５】
また、データ保持部２１のＤラッチ３１ａのＱ出力は点灯タイマ部１９に供給される。ＮＡＮＤ回路４４にはＯＲ回路５４の出力も与えられる。ＯＲ回路５４は、スイッチ４の端子電圧及びマイコン１７のＩ／Ｏポートの反転出力がＮＯＴ回路５６から与えられ、２入力のオア演算結果をＮＡＮＤ回路４４に出力する。
【００２６】
放電灯の点灯タイマ部１９は、ＮＡＮＤ回路４４乃至４６、ＯＲ回路４７及び点灯タイマ３０ａ（ワンショットＩＣ３０ａともいう）によって構成されている。点灯タイマ３０ａは、データ保持部２１の出力に基づいて、点灯タイマを起動しＱ出力からＮＡＮＤ回路４５及びリセット遅延部２０のリセット遅延タイマ３０ｂ（ワンショットＩＣ３０ｂともいう）に所定時間正パルスを出力する。
【００２７】
なお、点灯タイマ３０ａ及び後述するワンショットＩＣ３０ｂ〜３０ｄは、いずれもＡ入力が“Ｌ”で、Ｃ，Ｒ端子には設定されているコンデンサ及び抵抗が接続されている。また、Ｄラッチ３１ａ及び後述するＤラッチ３１ｂのＤ入力は、“Ｈ”である。
【００２８】
ＯＲ回路４７には点灯タイマ３０ａ，３０ｂのＱ出力が与えられ、２入力のオア演算結果をＮＡＮＤ回路５１に出力する。ＮＡＮＤ回路４５には放電灯電源部１１の電流検知部２９ｂからのＭＬＳＴも与えられ、２入力のＮＡＮＤ演算結果をＮＡＮＤ回路４６に出力する。ＮＡＮＤ回路４６は、ＭＬＳＴとの２入力のＮＡＮＤ演算結果をＭＬＣＮとして放電灯電源部１１に出力する。
【００２９】
リセット部１８は、リセットパルスタイマ３０ｃ（ワンショットＩＣ３０ｃともいう）、リセットＩＣ３２、ＡＮＤ回路５２，５３によって構成されている。ワンショットＩＣ３０ｃにはＮＡＮＤ回路５１の出力が与えられ、指定時間負パルスのリセットパルスを/Ｑ 端子を介してＡＮＤ回路５２に出力する。ＡＮＤ回路５２にはリセットＩＣ３２の出力も与えられており、２入力のＡＮＤ演算結果をリセット信号ＲＥＳＥＴとしてマイコン１７のリセット端子に供給する。
【００３０】
データ保持クリア部２２はＤラッチ３１ｂ及びワンショットＩＣ３０ｄによって構成されている。ラッチ３１ｂのデータ端ＤにはＳＰＳＴが入力され、Ｑ出力をワンショットＩＣ３０ｄに出力する。ワンショットＩＣ３０ｄの/Ｑ 出力はリセット部１８のＡＮＤ回路５３に出力される。ＡＮＤ回路５３は、リセットＩＣ３２の出力も与えられ、２入力のＡＮＤ演算結果をデータ保持部２１のＤラッチ３１ａのクリア端ＣＬＲに出力する。
【００３１】
点灯タイマ３０ａ乃至３０ｄのクリア端ＣＬＲ及びＤラッチ３１ｂのクリア端は相互に接続されており、リセットＩＣ３２の出力が供給される。ＮＯＴ回路５６の出力はＮＯＴ回路５７を介してＳＰＣＮとして非常灯電源部１２に供給されている。
【００３２】
次に、このように構成された実施の形態の動作について図４乃至図８を参照して説明する。図４及び図８の（ａ）乃至（ｊ）は夫々図１中の（ａ）乃至（ｊ）に対応する。また、図５乃至図７の（ｂ）乃至（ｈ）も図１中の（ｂ）乃至（ｈ）に対応する。
【００３３】
電源スイッチ３がオンされてからイグニッションスイッチ４が押されてキセノンランプ２３が点灯するまでの動作を図３と図４を参照して説明する。
【００３４】
電源スイッチ３のオン操作が行われると、一体型電源部６の制御用電源部１０は、制御部１６に出力Ｖｃｃの供給を開始する。この電圧Ｖｃｃはリセット部１８のリセットＩＣ３２に供給され、リセットＩＣ３２は電源端子ＶＣＣが所定の設定レベル以上になると、数ｍ秒から数１００ｍ秒（以下、リセット期間という）（図４のＡ期間）以上遅延させて、出力端ＯＵＴを約０Ｖ（以下、"Ｌ"）から約５Ｖ（以下、"Ｈ"）にする。
【００３５】
マイコン１７は、リセット期間の後、ソフトウェアに基づく動作を開始する。リセットＩＣ３２の出力端の出力（ＲＥＳ）は点灯タイマ３０ａ〜３０ｄ及びＤラッチ３１ａ，３１ｂのクリア端ＣＬＲにも与えられ、点灯タイマ３０ａ〜３０ｄ及びＤラッチ３１ａ，３１ｂは、ＲＥＳが“Ｌ”の場合には、初期値を変化させない。
【００３６】
電源投入後にＲＥＳが“Ｈ"になり、マイコン１７の動作が開始された後に、イグニッションスイッチ４が押されると、データ保持部２１に“Ｈ”エッジ信号が入力される。そうすると、ＯＲ回路４２の出力は“Ｈ”となり、マイコン１７からの非常灯点灯信号であるＮＯＴ回路５６の出力が“Ｌ”で、データ端Ｄの入力は“Ｈ”であるので、ＯＲ回路４２からの“Ｈ”エッジによって、Ｄラッチ３１ａの/Ｑ 出力は、“Ｈ”から“Ｌ”にラッチされ、図４（ｂ）に示すイグニッションＳＷ状態信号ＩＧＮＩＳＴとしてマイコン１７のＩ／Ｏポートに供給される。
【００３７】
イグニッションスイッチ４の端子電圧は、ＯＲ回路５４を介して点灯タイマ部１９のＮＡＮＤ回路４４に供給されており、イグニッションスイッチ４端子電圧の“Ｌ”エッジによって、点灯タイマ部１９のワンショットＩＣ（点灯タイマ）３０ａのＢ入力には“Ｈ”エッジが入力される。点灯タイマ３０ａのＱ出力は、図４（ｃ）に示すように、Ｂ期間の開始タイミングで立ち上がり、約５秒間の正パルスとなる。
【００３８】
このＱ出力はＮＡＮＤ回路４５及びリセット遅延タイマ３０ｂのＢ端子に供給される。ＮＡＮＤ回路４６の出力（図４（ｅ）に示すＭＬＣＮ）は、キセノンランプ状態信号ＭＬＳＴ（図４（ｆ））が“Ｈ”であるので、Ｂ期間の開始時には“Ｌ”となる。このＭＬＣＮ（図４（ｅ））の“Ｌ”（Ｂ期間の開始）に同期して、放電灯電源部１１のＤＣ／ＤＣ変換部１３ｂが起動する。これにより、キセノンランプ２３に高電圧が供給されて、放電が開始される。
【００３９】
放電が開始されると、放電灯電源部１１の電流検知部２９ｂは、シャント抵抗２６ｂの電圧降下によって放電灯２３が点灯していることを検出し、制御部１６へのＭＬＳＴを“Ｈ”から“Ｌ”に変化させる（図４のＢ期間の終了）。ＮＡＮＤ回路４５，４６とＭＬＳＴが“Ｈ”から“Ｌ”に変化することにより、点灯タイマ３０ａの出力（ｃ）の“Ｈ”出力期間（図４のＢ，Ｃ期間）が過ぎても、ＮＡＮＤ回路４６の出力（ｅ）を“Ｌ”に維持し、キセノンランプ２３の点灯を継続させる。また、キセノンランプ状態信号ＭＬＳＴ（図４（ｆ））の“Ｌ”エッジに同期して、ＮＡＮＤ回路５１の出力（図４（ｇ））は、“Ｌ”から“Ｈ”となり、リセットパルスタイマ３０ｃが駆動される。リセットパルスタイマ３０ｃは例えば２０ｍｓの負パルスを発生して、ＡＮＤ回路５２に出力する。この時点では、ＡＮＤ回路５２の他方入力端には、リセットＩＣ３２から“Ｈ”出力が与えられており、ＡＮＤ回路５２からは図４（ｈ）に示す負パルスが出力されて、マイコン１７のリセット端子に供給される。
【００４０】
マイコン１７は負パルスのパルス期間リセットされ、再起動される。マイコン１７は、リセット期間中も図示しない電池によってマイコン１７内部のＲＡＭの情報を保持しているので、再起動後も光源装置の各種設定はキセノンランプ２３点灯前の状態のまま保持される。また、リセットパルスタイマ３０ｃからＱ出力（正パルス信号）は、ＯＲ回路４２を介してＤラッチ３１ａのクロック端に入力されて、再度ラッチされる。
【００４１】
図４（ｂ）に示すイグニッションＳＷ状態信号が“Ｌ”を維持した状態で再リセットされると、マイコン１７は、イグニッションスイッチ４が押された後のリセットと判断する。即ち、この場合には、マイコン１７は、電源投入時のリセットとは区別して動作する。つまり、マイコン１７は、ＭＬＳＴ（図（ｆ））が“Ｌ”である場合には、キセノンランプが正常に点灯していると判断して、そのまま動作を続け、ＭＬＳＴが“Ｈ”であった場合には、点灯に失敗したと判断し、非常灯２４の点灯動作に入る。
【００４２】
図５はキセノンランプ２３が点灯しなかった場合のシーケンスを示している。また、図６はキセノンランプ２３が点灯してイグニッションノイズによりＤラッチ３１ａのラッチ信号がクリアされた場合の例を示し、図７はキセノンランプ２３が点灯に失敗してＤラッチ３１ａのラッチ信号がクリアされた場合の例を示している。また、各図において、Ａ期間は電源投入時のリセット期間を示し、Ｂ期間はイグニッションノイズ発生期間を示し、Ｃ期間は５秒間のランプ点灯タイマ期間を示し、Ｄ期間は５．５秒間のノイズ回避タイマ期間を示し、Ｅ期間は残留エネルギーによるノイズ発生期間を示している。
【００４３】
イグニッションスイッチ４が押されて、点灯タイマ３０ａの出力（図６（ｃ））までの動作はキセノンランプ２３が正常に点灯したときと同一である。点灯タイマ３０ａの出力（図６（ｃ））が約５秒間正パルスとなる期間に、キセノンランプ２３が点灯しない場合には、放電灯電源部１１からのキセノンランプ状態信号ＭＬＳＴ（図５（ｆ））は、“Ｈ”を維持する。従って、キセノンランプ点灯信号ＭＬＣＮ（図５（ｅ））は、点灯タイマ３０ａの出力の（図６（ｃ））の“Ｌ”エッジに同期して“Ｈ”となる。これにより、ＤＣ／ＤＣ変換部１３ｂの発振は停止し、電圧重畳部１４及び高圧発生部１５の駆動が停止する。
【００４４】
そして、ＭＬＳＴ（図５（ｆ））が“Ｈ”を維持することにより、ＮＡＮＤ回路５１の出力（図５（ｇ））は、リセット遅延タイマ３０ｂの出力（図５（ｄ））のエッジに同期して“Ｈ”となる。リセット遅延タイマ３０ｃは、ＮＡＮＤ回路５１の出力（図５（ｇ））の“Ｈ”エッジに同期して、リセットパルスをＡＮＤ回路５２に出力する。これにより、マイコン１７はリセットされる。
【００４５】
以後、マイコン１７は、イグニッションＳＷ状態信号（図６（ｂ））が“Ｌ”であることを確認すると、ＮＯＴ回路５６に“Ｌ”の信号を与えて、非常灯電源部１２に非常灯の点灯指示を行う。この場合には、ＮＯＴ回路５６の出力は、“Ｈ”となり、また、Ｄラッチ３１ａのＱ出力も既に“Ｈ”にラッチされているので、イグニッションスイッチ４が押されても、点灯タイマＩＣ３０ａは起動せず、リセットパルスも発せられない。
【００４６】
なお、ワンショットＩＣ３０ｂの出力パルスの設定は、電圧重畳部１４が停止された後のＤＣ／ＤＣ変換部１３ｂと電圧重畳部１４の残留エネルギーにより高圧発生部１５から高電圧パルスが発生する可能性がある時間と点灯タイマ３０ａの出力時間を含めた時間に設定する。
【００４７】
図７（ｅ）のＭＬＣＮが“Ｌ”である期間には、放電灯電源部１１は、キセノンランプ２３に所定の周期で数回から十数回高電圧を印加し続ける。イグニッションノイズがデータ保持部２１のＤラッチ３１ａのＣＬＲ端に混入して、Ｄラッチ３１ａが“Ｌ”を検知してしまうと、Ｄラッチの３１ａの出力は図７（ｂ）に示すように、クリアされ“Ｈ”となる。しかしながら、イグニッションＳＷ状態信号（図７（ｂ））の値がクリアされて“Ｈ”となった場合でも、リセットパルスタイマ３０ｃの出力の正パルス信号がＯＲ回路４２に入力され、ＯＲ回路４２の出力によってＤラッチ３１ａは再びデータ端Ｄのデータを取込むので、Ｄラッチ３１ａからのイグニッションＳＷ状態信号（図７（ｂ））は“Ｌ”となる。
【００４８】
次に、光源装置の電源スイッチ３が短時間遮断された場合の動作について図８を参照して説明する。
【００４９】
いま、制御部１６を駆動している電源電圧ＶｃｃがリセットＩＣ３２の検知電圧になる前に、電源が再投入されるものとする。この場合でも、電源が再投入されるまでに、キセノンランプ２３が点灯していなければ、通常の電源投入時と同様の処理が行われる。
【００５０】
一方、キセノンランプ２３が点灯しており、短時間の電源遮断が発生した場合には、図８の状態となる。即ち、キセノンランプ２３が点灯していて、電源が遮断され更に短時間で再投入されると、キセノンランプ２３は、電源電圧ＶｃｃがリセットＩＣ３２の検知電圧に降下する前に消灯する。ＭＬＳＴは、図８（ｆ）に示すように、“Ｈ”となる。
【００５１】
この間に一体型電源部６の中で放電灯電源部１１の次に負荷が重い非常灯電源部１２の電流検知部２８ｃが、安定した動作が出来なくなり、非常灯電源部１２と制御部１６との信号をやり取りしている図示していないフォトカプラがオフし、非常灯状態検知信号ＳＰＳＴ（図８（ｉ））が“Ｈ”となる。ＳＰＳＴの“Ｈ”エッジをデータ保持クリア部２２のＤラッチ３１ｂが受信すると、Ｄラッチ３１ｂのＱ出力は“Ｈ”となる。これにより、ワンショットＩＣ３０ｄの/Ｑ 出力は、設定された時間の負パルスをＡＮＤ回路５３に出力する。
【００５２】
ＡＮＤ回路５３に入力されているリセットＩＣ３２の出力が“Ｈ”であるので、ＡＮＤ回路５３は入力された負パルスをデータ保持部２１のＤラッチ３１ａのＣＬＲ端に出力する。これにより、Ｄラッチ３１ａのラッチデータはクリアされ、Ｄラッチ３１ａのＱ出力は“Ｌ”、/Ｑ 出力は“Ｈ”となる。そうすると、イグニッションスイッチ４のオン操作に基づく正パルスがＮＡＮＤ回路４４に入力されると点灯タイマ３０ａのＢ入力に入力される。これにより、キセノンランプ２３を再点灯させることができる。
【００５３】
また、本実施の形態では、電源遮断検知を非常灯電源部１２の出力を他のシーケンスで検知しているが、他の電源出力シーケンスの組み合わせで行ってもよい。
【００５４】
なお、電源電圧の遮断が検知された場合には、データ保持部２１をクリアするだけでなく、マイコン１７のバックアップ処理を行うようにしてもよい。
【００５５】
このように、本実施の形態においては、キセノンランプ２３がイグニッション動作しても点灯しない場合には、制御部１６の指定したイグニッション期間のノイズだけでなく、放電灯電源部１１の発振停止後のＤＣ／ＤＣ変換部１３ｂと電圧重畳部１４との残留エネルギーによるイグニッションノイズ期間を回避してリセット処理を行っており、マイコン１７を確実にリセットすることができる。また、イグニッション期間にデータ保持部２１のＤラッチ３１ａのラッチされたデータがクリアされた場合でも、再リセット前にもう一度ラッチすることによって、再リセット後にイグニッション後のリセットであることを判別することができ、キセノンランプが点灯しなかった場合でも、確実に非常灯２４を点灯させることができる。また、短時間電源が遮断されてもキセノンランプが消灯するのみで、各種設定を変更することなく、キセノンランプを再点灯できる。更に、一体型電源部６への入力遮断を直接一体型電源部６内部の１次回路を検知ぜずに判別可能であるという利点もある。
【００５６】
【発明の効果】
以上説明したように本発明によれば、制御用のマイクロコンピュータに混入したイグニッションノイズをキャンセルすることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施の形態の基本構成を示すブロック図。
【図２】フロントパネルの外観を示す平面図。
【図３】リセット回路部を示す回路図。
【図４】動作を説明するためのタイミングチャート。
【図５】動作を説明するためのタイミングチャート。
【図６】動作を説明するためのタイミングチャート。
【図７】動作を説明するためのタイミングチャート。
【図８】動作を説明するためのタイミングチャート。
【符号の説明】
４…イグニッションスイッチ、１８…リセット部、１９…点灯タイマ部、２０…リセット遅延部、２１…データ保持部、２２…データ保持クリア部。
Claims (2)
- 放電灯を点灯させるための点灯手段と、
前記放電灯を点灯させるスイッチのスイッチ入力データを保持するデータ保持手段と、
前記放電灯の状態を検知する放電灯状態検知手段と、
前記データ保持手段の保持データに基づいて前記点灯手段の動作時間を規定するイグニッション動作手段と、
前記スイッチの入力および前記データ保持手段の保持データに基づいて動作して前記点灯手段を制御すると共に、前記制御に関する情報を記録する制御手段と、
前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知された場合に作動し、前記制御手段をリセットするリセット手段と、
前記点灯手段の動作時間内に前記放電灯状態検知手段により前記放電灯の点灯が検知されなかった場合に作動し、前記動作時間の終了後の所定時間経過後に、前記リセット手段に前記制御手段をリセットさせる遅延手段と、
を具備したことを特徴とする光源装置。 - 前記放電灯を点灯させる放電灯電源部及び前記制御手段に電源を供給する制御用電源部を有する電源部と、
前記電源部の出力状態に応じて、前記電源部に供給される商用電源が遮断されたことを検知する検知手段と、
前記検知手段の検知結果に基づいて、前記電源部への前記商用電源の再投入後に、前記データ保持手段の出力を前記放電灯を点灯させるためのデータに設定する手段と、
を更に具備したことを特徴とする請求項１に記載の光源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161032A JP3920533B2 (ja) | 2000-05-30 | 2000-05-30 | 光源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161032A JP3920533B2 (ja) | 2000-05-30 | 2000-05-30 | 光源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001338779A JP2001338779A (ja) | 2001-12-07 |
| JP3920533B2 true JP3920533B2 (ja) | 2007-05-30 |
Family
ID=18665134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161032A Expired - Fee Related JP3920533B2 (ja) | 2000-05-30 | 2000-05-30 | 光源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3920533B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068755A (ja) * | 2005-09-07 | 2007-03-22 | Pentax Corp | 内視鏡用光源装置 |
| JP5189261B2 (ja) * | 2006-08-28 | 2013-04-24 | 矢崎総業株式会社 | Ｌｅｄ駆動装置 |
| JP2009207806A (ja) * | 2008-03-06 | 2009-09-17 | Fujinon Corp | 内視鏡の光源装置 |
-
2000
- 2000-05-30 JP JP2000161032A patent/JP3920533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001338779A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1473588B1 (en) | Projection display apparatus and controller for controlling the restart of the lamp | |
| JP4631817B2 (ja) | 放電灯点灯装置及び照明器具 | |
| JP3920533B2 (ja) | 光源装置 | |
| JP5087931B2 (ja) | 高圧放電灯点灯装置、プロジェクタ及び高圧放電灯の点灯方法 | |
| JP2001217087A (ja) | 照明装置の駆動方法と放電ランプを有する照明装置 | |
| WO2006132323A1 (ja) | 医療用装置 | |
| JP2007006678A (ja) | ファン電源装置および画像投射装置 | |
| US20080231816A1 (en) | Discharge lamp lighting device and image projection device | |
| JP4203660B2 (ja) | 高圧放電灯点灯装置及び画像表示装置 | |
| CN210691301U (zh) | 一种pc vr屏幕的点亮控制装置及pc vr设备 | |
| JP4088816B2 (ja) | 点灯装置及び照明装置 | |
| JP2009087549A (ja) | ランプ点灯装置、液晶プロジェクタ | |
| CN112956993B (zh) | 图像处理系统、内窥镜系统及内窥镜光源待机、启动方法 | |
| JP3790909B2 (ja) | 内視鏡用光源装置 | |
| JP2002072106A (ja) | 内視鏡用光源装置 | |
| KR20030017049A (ko) | 프로젝터의 전원공급장치 | |
| JP2004236725A (ja) | 内視鏡システム | |
| JP2001155787A (ja) | バッテリー残容量検知回路及び内視鏡装置 | |
| JPS6132641Y2 (ja) | ||
| JPH11260584A (ja) | 放電灯点灯装置 | |
| JP2003316325A (ja) | 液晶画像表示装置 | |
| JP5365320B2 (ja) | 電源装置 | |
| JPH11178230A (ja) | 充電装置 | |
| JPS6218906B2 (ja) | ||
| JP5534269B2 (ja) | プロジェクター及びプロジェクターの光源の点灯方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |