JP3906149B2 - Ｓｏｉ回路シミュレーションのための周期的動作条件の自動検証 - Google Patents
Ｓｏｉ回路シミュレーションのための周期的動作条件の自動検証 Download PDFInfo
- Publication number
- JP3906149B2 JP3906149B2 JP2002517656A JP2002517656A JP3906149B2 JP 3906149 B2 JP3906149 B2 JP 3906149B2 JP 2002517656 A JP2002517656 A JP 2002517656A JP 2002517656 A JP2002517656 A JP 2002517656A JP 3906149 B2 JP3906149 B2 JP 3906149B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- voltage value
- cycle
- circuit
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ハードウェア回路をシミュレートする方法およびシステムに関し、特に、ＳＯＩ（silicon-on-insulator）タイプのハードウェア回路に有用な方法およびシステムに関する。
【０００２】
【従来の技術】
回路構造および機能特性の全般的な正確性および信号伝搬時間などのような詳細な事項を検証するために、どのような種類のコンピュータ・ハードウェア回路であってもシミュレートされなければならないことがコンピュータ回路設計者に対して一般的に要求されている。従って、長年に渡るハードウェア開発を通じて、ハードウェアの高い品質を保証するために多数のシミュレーション手法が開発されてきた。
【０００３】
現在、ＳＯＩタイプのハードウェアというハードウェア回路開発の新しい技術分野が切り開かれようとしている。
【０００４】
ＣＭＯＳタイプのハードウェアと異なって、ＳＯＩタイプのハードウェア状態、例えば回路のノードに生じる電圧は、ハードウェアが動作してきたヒストリに依存する。このヒストリ依存の挙動が、どのタイプのハードウェア開発からの経験からも既知ではない、新しいシミュレーション方法およびテスト方法の適用を示唆する。
【０００５】
本発明は、ＳＯＩタイプのハードウェアにも適用可能であるシミュレーションの方法およびシステムを提供する。しかし、従来のハードウェア、たとえばＣＭＯＳタイプのハードウェアについても、本発明の概念が有用である可能性がある。したがって、本発明の範囲は、ＳＯＩへの適用によって制限されない。
【０００６】
ＳＯＩでは、多数のいわゆる「機能的サイクル」の後に展開されるハードウェア状態のテストおよびシミュレート（すなわち、探求）に特に関心が持たれている。機能的サイクルは、開始時刻と停止時刻を有し、この両方の時刻に入力電圧が同一である定義された動作インターバルを表現するものであるとみなし得る。従って、サイクルには、１のマシン・サイクルまたは複数のマシン・サイクルを含めることができる。
【０００７】
全般的な背景を示したので、本発明の理解の基本的な前提条件および従来技術に対する本発明の関係の簡単な説明を以下に示す。
【０００８】
コンピュータでは、マシン・サイクルに合わせて、多数の回路が動作する。例えば、クロック回路は同一の動作を繰り返し行う。他の回路は、通常は、各サイクルに同一のことを行わないだけでなく、そうすることを禁止されるかもしれない。他の回路は、周期的な条件の下でも信頼性のある形で動作しなければならない。
【０００９】
非ＳＯＩ技術では、周期的な動作状態が、通常は、回路の性能または機能性に関する特定のワースト・ケースを表さない。したがって、従来技術では、周期的な動作の検証にはあまり労力が費やされなかった。
【００１０】
周期的な動作状態での回路シミュレーションの必要は、部分空乏型ＳＯＩ技術の使用に伴って大きく増大した。前記の技術では、浮遊ＦＥＴボディが、いわゆる「ヒストリ効果」であるいわゆる「基板浮遊効果」を引き起こす。
【００１１】
浮遊ＦＥＴボディは、回路動作での突然の変化に順応するのに、１動作サイクルと比較して非常に長い時間を必要とする、すなわち、浮遊ＦＥＴボディは、変化の前の回路動作のモードを「記憶」する。ボディの状態は、ＦＥＴの閾値電圧に影響し、このことが回路のスイッチング特性にも影響する。その結果、回路は、長い周期的な動作の下での挙動と比較して、スイッチングされたばかりの場合に異なる形で振る舞う。したがって、ＳＯＩ技術の回路に対しては、周期的な動作状態が調査され、シミュレートされなければならない。
【００１２】
この現象には、やはり「ヒストリ効果」を示す、別の独立の特定の現象が付随する。
【００１３】
ＳＯＩ技術では、トランジスタが、その下にある絶縁体によって熱的に分離される（ＳＯＩ：Silicon On Insulator：シリコン/絶縁膜構造）ので、自己加熱について回路を調査する必要がある。所与の時点でのトランジスタの温度は、そのトランジスタの前のスイッチング「ヒストリ」に依存する。明白な理由から、周期的な動作した回路は、時折スイッチングするのみの回路より多くの自己加熱を生じる。従来技術の方法でのそのような周期的な動作のシミュレーションは、ハードウェアの定常状態に達するまでに数千の回路サイクルのシミュレーションを必要とする。はるかに効率的なのが、反復シミュレーション法である。しかし、そのような方法は、回路シミュレーションが周期的な動作状態と互換性を有しない（適合しない）場合には失敗、すなわち誤った結果を与える可能性もある。一般に、そのような回路シミュレーションは、反復解決法が使用される場合であっても、かなりのコンピュータ・リソースを必要とする可能性がある。周期的な動作状態でのエラー（基板浮遊効果以外の理由または自己加熱によって引き起こされる）は、収束の問題、すなわち全く無駄に行われるシミュレーションのための過剰なコンピュータ実行時間につながる可能性があり、複数の反復の後に誤った結果につながるか全く結果をもたらさない可能性がある。
【００１４】
１９９０年４月１７日付のＵＳ−Ａ−４ ９１８ ６４３（WONG CHIU-SEUNGR）に、閉ループ自動制御の区分的線形系または周期的に駆動される区分的線形系の定常状態に達するための回路シミュレータのスループットを実質的に改善する方法が記載されている。開示された方法は、速度においてオーダーだけブルートフォース法より優れるニュートン・ラプソン手順とシステム感度の判定用の特別なアルゴリズムに基づき、このアルゴリズムは、ほとんどの既存の方法が失敗する場合に、サブインターバル・タイミングに関する高い感度でシステムの解を収束させる。この方法は、反復手順であり、各反復が、同一のスイッチング・サイクルの初期状態ベクトルに関するスイッチング・サイクル内の最終状態ベクトルの感度の判定から開始される。これの後に、ニュートン・ラフソン反復を続けて、定常状態動作の初期状態ベクトルを予測する。感度の計算には、初期状態ベクトルの変化に関するサブインターバル・タイミングでの感度変動を考慮に入れた特別なアルゴリズムが用いられる。反復処理は、初期状態ベクトルおよび最終状態ベクトルが、ユーザによって指定された許容範囲内になるまで、繰り返される。
【００１５】
WONG B K H ET AL: "Acceleratedsteady-state analysis technique for PWM DC/DC switching regulators"Industrial Electronics, Control And Instrumentation, 1997; IECON 97; 23 rdInternational Conference On New Orleans, LA, USA 9-14 Nov. 1997; New York; NY,USA, IEEE, US, 9 November 1997, pages 759-764, ISBN 0-7803-3932-0に、ＰＷＭ ＤＣ／ＤＣスイッチング・レギュレータの定常状態分析に関する新しい反復技法が開示されている。このアルゴリズムは、２つの反復ループからなる。第１のループは、推定されたデューティ・サイクルでの定常状態ネットワーク波形を反復するためのものであり、第２のループは、パルス幅変調器出力の定常状態デューティ・サイクルを反復するためのものである。回路波形は、段階的時間領域シミュレーション法によって得られ、このシミュレーション法は、スイッチの状態の漸進的分析を伴う回路状態変数の段階的二次定式化の使用に基づく。ＰＷＭブースト・レギュレータの例が、計算の効率および精度の例示に使用されている。
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、特に、例えばＳＯＩタイプのハードウェアなど、ヒストリ依存であり周期的な動作に敏感なハードウェア回路の、改善されたシミュレーションの方法およびシステムを提供することである。
【００１７】
【課題を解決するための手段】
本発明のこの目的は、同封の独立請求項に記載の特徴によって達成される。本発明の更なる有利な配置および実施形態は、それぞれの従属請求項に記載されている。
【００１８】
本発明の第１の態様によれば、静的（ＤＣ）シミュレーション状態の下で、CYCLE START（サイクル開始）での電圧が、CYCLE STOP（サイクル停止）での電圧と一致する場合に、すべての回路ノードを検証できるようにする、半自動シミュレーション方法が提供される。本発明によれば、一致しない場合は、非周期的な入力電圧波形によって引き起こされる電圧不一致を自動的に局所化し、手動で訂正するのを助ける第１の表示を得ることができる。
【００１９】
有利なことに、正しい入力電圧波形に関する検証はCYCLE STARTに属する入力電圧条件を用いる従来技術のＤＣシミュレーションの第１の実行を実行することと、CYCLE STOPに属する入力電圧条件を用いる第２のＤＣシミュレーションを実行することによって行われる。結果の比較、例えばノード電圧の比較の後に、周期的な動作に関する非互換性に対する示唆として働くすべての不一致を判定することができる。したがって、大量の作業時間および計算時間を用いて回路をシミュレートする前に、シミュレーションで使用される入力電圧波形を訂正して、周期的な動作を可能にすることができる。
【００２０】
本発明の第２の態様によれば、上記に説明した訂正の後に、過渡シミュレーションが、もう１つのステップとして付加される。過渡シミュレーションは、CYCLE STARTからCYCLE STOPまで実行される。実行の自動的な比較を使用して、シミュレーションのセットアップのエラーを検出し、内部回路ノード、特に浮遊ノードまたは、例えばストレージ・セルの不安定状態などの不安定回路ノードに関するエラーを自動的に訂正することができる。前記エラーは、静的（ＤＣ）シミュレーションによって見つけられる上記に説明した静的エラーと対比して、動的エラーと称される。従って、動的エラーをヒストリ依存のハードウェア回路でも非常に簡単にすばやく見つけることができる。
【００２１】
さらに、本発明による前記自動検証は、ＳＯＩだけの専用でない従来技術の反復シミュレーション・プログラムに統合することができる。これによって、チップの設計エンジニアは、従来技術のハードウェア・シミュレーション・プログラムに関連する実行時間を消費する計算を開始する前に、ハードウェア・シミュレーション入力ファイルからエラーを除去することができ、またそれを強制される。正しい定常状態挙動に関する正確な知識を有した後に限って、後続の反復テスト実行が、ヒストリ依存のハードウェアに関して意味を持つ。
【００２２】
さらに、シミュレーションのSTART TIME（開始時刻）がCYCLE STARTより前である時に、アレイ・セルまたはラッチを、START TIMEとCYCLE STARTの間にセットすることができる。同様に、STOP TIME（停止時刻）を、CYCLE STOPより後にすることができる。従って、テスト方法は、非ＳＯＩハードウェア回路からの入力ファイルを簡単に使用することができる。すなわち、ＳＯＩへの移行が促進される。
【００２３】
従って、上記に説明した発明が、周期的に動作する回路、特にこれまでに既知のＳＯＩ技術の回路のシミュレーションに有利であるとまとめることができる。しかし、本発明は、すべての時間依存チップ技術、すなわち時間依存の物理的挙動を示すすべてのチップ技術に適用することができる。そのような技術では、たとえば特定のチップ領域の導電性、電荷キャリアの移動度挙動、温度依存の導電性挙動などのチップの１または複数の物理的特性が、そのような時間依存性の理由になる可能性がある。
【００２４】
この発明の検証手順がないと、検出されなければ、シミュレーションを妨害し、長いコンピュータ・シミュレーション時間が浪費し、かつ、誤った、ミスリードするであろう結果を導くかもしれないエラーが回路入力ネットリストに含まれる可能性がある。
【００２５】
従って、本発明よれば、特に大きい回路に対して、しばしば時間を浪費し、かつ不確実である周期的な動作状態のエラーに関するマニュアルでの調査を回避することができる。
【００２６】
本発明が、例として示されるが、本発明は、添付図面の本発明の好ましい実施形態による制御フローの基本ステップを示す概略ブロック・ダイアグラムの図の形態に制限されない。
【００２７】
【発明の実施の形態】
図面を全般的に参照し、特に前記の図を参照し、本発明の好ましい実施形態による制御フローを、下で詳細に説明する。
【００２８】
最初のステップ１１０で、第１のＤＣシミュレーションを、CYCLE STARTに属する入力電圧を用いて実行する。これは、シミュレーションのSTART TIMEをCYCLE STARTと等しくなるようにセットすることによって行われる。具体的には、所定の関連する入力電圧パターンが回路モデルと結合される。その後、静的な、すなわち経時的に全く変化しないノードごとの安定終了状態が、評価のために採取される。過渡値は、この時点では考慮されない。
【００２９】
その後、すべての安定ノード電圧が、後でするの比較のために記憶される。
【００３０】
その後、ステップ１２０で、第２のＤＣシミュレーションを、CYCLE STOPに属する入力電圧状態を用いて実行する。これは、シミュレーションのSTART TIMEをCYCLE STOPと等しくなるようにセットすることによって行われる。ここでも、CYCLE STOPに関連する入力電圧パターンが回路モデルと結合され、すべてのノード電圧が記憶される。
【００３１】
勿論、例えば、上記に説明したシミュレーション状態に属するトランジスタ温度など、更なるデータも記憶することができる。
【００３２】
ステップ１３０で、２つの前のＤＣシミュレーション実行からの結果を、ノードごとに比較する。比較処理においては、例えば、シミュレーション回路内の興味あるノードの全てで得られた前記の電圧を比較する。
【００３３】
ステップ１３０のＹＥＳ分岐では、少なくとも１つの不一致が見つかっている。不一致は、前記の２つの実行の間のノードにおける電圧差が所定の閾値を超える場合かどうかで定義される。所定の閾値は、例えば、供給電圧Ｖｄｄとグラウンドの間の１．８Ｖの総電圧差を有する場合には０．０１Ｖ、などとすることができる。
【００３４】
本発明によれば、ここで不一致から結論を導き出すことができる。不一致は、周期的テスト動作との非互換性を示している。なぜなら、エラー挙動を示す入力電圧波形が訂正されていない限り、それ以上周期的な動作のシミュレーション実行を実行する意味がないからである。
【００３５】
さらなる詳細な比較によって、どの回路ノード／入力電圧が従わないかの情報が与えられる。この比較を自動的に行って、不一致だけを、対応する回路ノード特定データと共にリストすることができる。これによって、ステップ１４０で、回路設計者が、エラー箇所を効率的に見つけ、訂正できるようになる。自動化された訂正は、この段階では可能でない。というのは、どのコンピュータ・プログラムも、設計者がサイクルを完了するために考慮した入力電圧波形を知らないからである。
【００３６】
その後、手順を繰り返すために、ステップ１１０に戻る。
【００３７】
過渡シミュレーションと比較すると、上記に説明したステップ１１０から１３０は、あまり計算時間を費やさない。この点までで、前記検証方法によって、回路の全ての非周期の外部刺激が検出される。しかし、上記で述べたように、内部回路ノードの非周期的な挙動は必ずしも検出されない。
【００３８】
したがって、第３のシミュレーションを、ステップ３１０のＮＯ分岐すなわち、静的エラーが見つからない時に有利に付加することができる。
【００３９】
従って、ステップ１１０から１４０の２つの前の検証によって明らかにされたすべての静的エラーの訂正の後に、または、最初から静的エラーが存在しない場合に、ステップ１５０で、CYCLE STARTとCYCLE STOPの間の時間範囲をカバーする過渡シミュレーションを実行する。
【００４０】
アレイ・セルまたはラッチをSTART TIMEとCYCLE STARTの間にセットするためにSTART TIMEをCYCLE STARTの前にすることができ、STOP TIMEをCYCLE STOPの後にすることができることを追加しなければならない。したがって、このテスト方法は、ＳＯＩでないハードウェア回路からの入力ファイルを簡単に使用することができる。すなわち、ＳＯＩへの移行が簡単になる。
【００４１】
その後、ステップ１６０で、CYCLE STOPでの電圧を、第１または第２のＤＣシミュレーション・ステップすなわちステップ１１０または１２０からの対応する電圧と比較する。
【００４２】
より緩和された０．２Ｖの不一致の判断基準を、不一致／非不一致の判定に使用しなければならない。
【００４３】
不一致が見つからない場合には、テスト方法が完了し、ハードウェア・モデルが、静的エラー・ノードも動的エラー・ノードも有しておらず、したがって、ハードウェアの対応する部分を、少なくとも本発明が処理する目的に関係する観点から、正確に製造することができる。
【００４４】
ＹＥＳ分岐、すなわちステップ１５０の過渡シミュレーションから不一致が見つかる場合は、各ノードの潜在的な問題が、通常は、下記の３つの状況の１つによって引き起こされている。
【００４５】
ａ．） 内部回路ノードのスイッチング遅延
通常、回路シミュレータは、前のＤＣシミュレーションによって過渡シミュレーションを自動的に初期化する。過渡シミュレーションが、CYCLE STARTで開始され、CYCLE STOPで停止すると仮定する。この場合に、CYCLE STARTで、シミュレーションが、ＤＣ初期化の結果を用いて開始され、過渡モードで、CYCLE STOPで終了するまで進行する。これらの条件の下では、ノード電圧波形はCYCLE STOPでCYCLE STARTで開始された時と同一の電圧で終了するとは限らない。例えば、メモリ・アレイのワード線リストア・パルスが、CYCLE STOPで非常に遅延され、CYCLE STARTでのＤＣ初期化の下で有した元のクリーン・スイッチング・レベルに回復しない場合がある。
【００４６】
ｂ．）不安定回路ノード
不安定ノードの例が、６−デバイス・メモリ・アレイ・セルのセル・ノードである。ＤＣシミュレーションでは、セルの不安定状態が計算される。ａ．）での過渡実行に関する同一の初期化仮定のもとで、ノードは、CYCLE STARTに不安定状態である、すなわち、ノード電圧が、グラウンドと供給電圧Ｖｄｄの間で未定義である。後に、ノードが、CYCLE STOPの前に安定状態（セル内容が０または１である結果としてグラウンドまたは供給電圧のいずれか）にスイッチングされ、その後はこの状態でとどまる。これは周期の境界条件を著しく違反している。この問題を克服するために、過渡シミュレーションがCYCLE STARTで開始される場合に、セルをＤＣモードで初期化しなければならない。
【００４７】
ｃ．） 浮遊回路ノード
浮遊ノードの通常の例が、直列バイアスの２つのシャットオフされたトランジスタの間のノードである。２つのトランジスタが、ＮＦＥＴ１およびＮＦＥＴ２であり、ＮＦＥＴ１が、ノードＧＮＤ（グラウンド）とノードＦの間にあり、ＮＦＥＴ２が、ノードＦと供給電圧Ｖｄｄの間にあると仮定する。さらに、ＮＦＥＴ１およびＮＦＥＴ２の両方が、CYCLE STARTにシャット・オフされ、ＮＦＥＴ１が、CYCLE STARTとCYCLE STOPの間のある時にＯＮにスイッチングされ、CYCLE STOPで再びＯＦＦに戻ると仮定する。ａ．）と同一の過渡実行に関するＤＣ初期化仮定のもとで、ノードＦは、CYCLE STARTに浮遊状態である、すなわち、両方のトランジスタがＯＦＦであり、したがって、ノードＦは、グラウンドと供給電圧の間で浮遊している。過渡シミュレーション中に、ＮＦＥＴ１が、ＯＮにスイッチングし、ノードＦが、グラウンドにプルされる。ＮＦＥＴ１がもう一度ＯＦＦにスイッチングされるが、ノードＦは本質的に、シミュレーションの終りのCYCLE STOPまでそのレベルにとどまる。ケースｂ．）と同様に、これは、周期の境界条件を著しく違反している。
【００４８】
上記で説明した周期の境界条件の静的な違反ならびにケースａ．）、ｂ．）、およびｃ．）の動的な違反が、ＳＯＩ技術に固有でないことに留意されたい。したがって、本発明は、非ＳＯＩ技術にも適用可能である。実際に、このケースでは、本発明の検査およびエラー訂正の後の次の過渡解析を、周期的シミュレーションとみなすことができる。
【００４９】
上記の説明から明らかになるように、３つの通常のケースａ．、ｂ．、およびｃ．は、発明のテスト方法を用いて検出することができる例である。
【００５０】
本発明によれば、ステップ１７０でノード電圧を実行がCYCLE STOPで終了したCYCLE STARTで同一の値に初期化することによって、動的エラーの自動訂正を前に説明したステップを実施するプログラムに付加することができる。
【００５１】
これは、通常のトランジスタ・シミュレーション・モデルを置換する、いわゆるカバー・モデルの使用によって行うことができる。外部からは、そのようなカバー・モデルは、通常のトランジスタ・シミュレーション・モデルと同一の名前および同一のノードを有するが、内部では、これらが追加の特性、例えば、所望の電圧にトランジスタ・ノードを初期化する能力を有し、これは、過渡シミュレーションの始めにこれらの所望の電圧を強制することを意味する。
【００５２】
この強制は、ＤＣシミュレーション・モードでのみ行うことができる。過渡シミュレーションは、ＤＣシミュレーションによって初期化されるので、強制は、過渡シミュレーションの開始時のみに有効になる。周期的な挙動の実際のシミュレーションは、CYCLE STARTで開始し、CYCLE STOPで終了することができる。カバー・モデルを使用すると、シミュレーションの入力ネットリストが、通常のモデルと共に使用されるものと正確に同一のままである。
【００５３】
上記の説明からわかるように、ステップ１７０によって、モデルの不一致を自動的に訂正することができる。従って、このテスト方法は、動的エラーを検出して訂正した後に成功裡に完了することができる。
【００５４】
上記で既に述べたように、過渡シミュレーションは、ステップ１５０で、より広い範囲をカバーする限り、必ずしもCYCLE STARTで開始されるかCYCLE STOPで停止する必要はない。これは、回路設計者が、CYCLE STARTの前に既にアレイ・セルおよびラッチに望みの０または１の状態をセットでき、過渡シミュレーション・モードをこの目的に使用できるという追加の長所を有する。これは、ＳＯＩ以外の技術での通常の実践である。その場合には、CYCLE STARTでＤＣモードでセル／ラッチをセットする必要はない。これは、他の技術からＳＯＩへの回路シミュレーション入力ファイルの移行を助ける。
【００５５】
上記で説明した、ステップ１１０から１７０によって例示されるテスト方法は、自動実行用にプログラムすることができる。そのようなプログラムは、従来技術の回路シミュレータ環境内から実行可能になるように記述することができる。そのようなプログラムは、例えばシミュレータを始動する、シミュレータからデータを得る、それらを評価し、修正し、後続シミュレータにフィード・バックするなど、シミュレータと通信することができる。従来技術のIBM ASX/POWER SPICEシミュレータについて、そのようなプログラムを、GODATA MACROと称する。本発明に関して、GODATA MACROは、２つのＤＣ実行を開始し、比較を行い、不一致の場合に、トランジスタおよびノードの特定情報をプリント・アウトして、中止することができる。
【００５６】
これによって、回路設計者に、エラー・メッセージを検証し、ネットリストを訂正する機会が与えられる。２つのＤＣ実行の後にエラーが見つからない場合には、このマクロは、過渡実行に継続し、ＤＣ実行の１つのとの追加の比較を行うことができる。これによって、上記でａ．）、ｂ．）、およびｃ．）の下で説明した動的な違反が識別される。
【００５７】
検証が自動化される場合、検証をＳＯＩ技術の周期的な動作状態の下での浮遊ボディの挙動に対処する反復解法と簡単に統合することができる。検査は、反復の実際の開始の前に行うことができる。自動的に訂正できないエラーの場合には、反復の前に打ち切るようにジョブをプログラムすることができる。これによって、そうでなければ行われるはずの多数の誤った反復シミュレーションが節約される。誤ったシミュレーション入力ファイルは、収束の問題、正しくない結果につながり、正しくないと認識されない場合がある。正しくないと疑われる場合であっても、大きさすなわち不正確の重要性を判定することは困難である。これは、非常に大きい回路の場合に特にそうである。
【００５８】
これまでの詳述で、本発明を、その特定の例示的実施形態に関して説明した。しかし、請求項に記載の本発明の広義の趣旨および範囲から逸脱せずに、修正および変更を行えることは明白である。したがって、本明細書および図面は、制限的な意味ではなく、例示とみなされる。
【００５９】
本発明は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組合せで実現することができる。本明細書で説明した方法を実行するように適合されたすべての種類のコンピュータ・システムまたは他の装置が、適する。ハードウェアとソフトウェアの通常の組合せは、ハードウェア・シミュレーション・プラットフォームをインストールされた汎用コンピュータ・システム、または、ハードウェア・テスト・コンピュータ・システムと、ロードされ実行された時に本明細書に記載の方法を実行するようにコンピュータ・システムを制御するコンピュータ・プログラムとすることができる。
【００６０】
本発明は、本明細書に記載の方法の実施形態を可能にするすべての特徴を含み、コンピュータ・システムにロードされた時にこれらの方法を実行することができる、コンピュータ・プログラム製品に組み込むこともできる。
【００６１】
現在の文脈におけるコンピュータ・プログラム手段またはコンピュータ・プログラムは、情報処理能力を有するシステムに、
ａ）別の言語、コード、または表記への変換と、
ｂ）異なる材料形態での複製と
の一方または両方の後にまたは直接的にのいずれかで特定の機能を実行させることを意図された、すべての言語、コード、または表記での、命令のセットのすべての表現を意味する。
【図面の簡単な説明】
【図１】 本発明の好ましい実施形態による制御フローの基本ステップを示す概略ブロック図である。
【発明の属する技術分野】
本発明は、ハードウェア回路をシミュレートする方法およびシステムに関し、特に、ＳＯＩ（silicon-on-insulator）タイプのハードウェア回路に有用な方法およびシステムに関する。
【０００２】
【従来の技術】
回路構造および機能特性の全般的な正確性および信号伝搬時間などのような詳細な事項を検証するために、どのような種類のコンピュータ・ハードウェア回路であってもシミュレートされなければならないことがコンピュータ回路設計者に対して一般的に要求されている。従って、長年に渡るハードウェア開発を通じて、ハードウェアの高い品質を保証するために多数のシミュレーション手法が開発されてきた。
【０００３】
現在、ＳＯＩタイプのハードウェアというハードウェア回路開発の新しい技術分野が切り開かれようとしている。
【０００４】
ＣＭＯＳタイプのハードウェアと異なって、ＳＯＩタイプのハードウェア状態、例えば回路のノードに生じる電圧は、ハードウェアが動作してきたヒストリに依存する。このヒストリ依存の挙動が、どのタイプのハードウェア開発からの経験からも既知ではない、新しいシミュレーション方法およびテスト方法の適用を示唆する。
【０００５】
本発明は、ＳＯＩタイプのハードウェアにも適用可能であるシミュレーションの方法およびシステムを提供する。しかし、従来のハードウェア、たとえばＣＭＯＳタイプのハードウェアについても、本発明の概念が有用である可能性がある。したがって、本発明の範囲は、ＳＯＩへの適用によって制限されない。
【０００６】
ＳＯＩでは、多数のいわゆる「機能的サイクル」の後に展開されるハードウェア状態のテストおよびシミュレート（すなわち、探求）に特に関心が持たれている。機能的サイクルは、開始時刻と停止時刻を有し、この両方の時刻に入力電圧が同一である定義された動作インターバルを表現するものであるとみなし得る。従って、サイクルには、１のマシン・サイクルまたは複数のマシン・サイクルを含めることができる。
【０００７】
全般的な背景を示したので、本発明の理解の基本的な前提条件および従来技術に対する本発明の関係の簡単な説明を以下に示す。
【０００８】
コンピュータでは、マシン・サイクルに合わせて、多数の回路が動作する。例えば、クロック回路は同一の動作を繰り返し行う。他の回路は、通常は、各サイクルに同一のことを行わないだけでなく、そうすることを禁止されるかもしれない。他の回路は、周期的な条件の下でも信頼性のある形で動作しなければならない。
【０００９】
非ＳＯＩ技術では、周期的な動作状態が、通常は、回路の性能または機能性に関する特定のワースト・ケースを表さない。したがって、従来技術では、周期的な動作の検証にはあまり労力が費やされなかった。
【００１０】
周期的な動作状態での回路シミュレーションの必要は、部分空乏型ＳＯＩ技術の使用に伴って大きく増大した。前記の技術では、浮遊ＦＥＴボディが、いわゆる「ヒストリ効果」であるいわゆる「基板浮遊効果」を引き起こす。
【００１１】
浮遊ＦＥＴボディは、回路動作での突然の変化に順応するのに、１動作サイクルと比較して非常に長い時間を必要とする、すなわち、浮遊ＦＥＴボディは、変化の前の回路動作のモードを「記憶」する。ボディの状態は、ＦＥＴの閾値電圧に影響し、このことが回路のスイッチング特性にも影響する。その結果、回路は、長い周期的な動作の下での挙動と比較して、スイッチングされたばかりの場合に異なる形で振る舞う。したがって、ＳＯＩ技術の回路に対しては、周期的な動作状態が調査され、シミュレートされなければならない。
【００１２】
この現象には、やはり「ヒストリ効果」を示す、別の独立の特定の現象が付随する。
【００１３】
ＳＯＩ技術では、トランジスタが、その下にある絶縁体によって熱的に分離される（ＳＯＩ：Silicon On Insulator：シリコン/絶縁膜構造）ので、自己加熱について回路を調査する必要がある。所与の時点でのトランジスタの温度は、そのトランジスタの前のスイッチング「ヒストリ」に依存する。明白な理由から、周期的な動作した回路は、時折スイッチングするのみの回路より多くの自己加熱を生じる。従来技術の方法でのそのような周期的な動作のシミュレーションは、ハードウェアの定常状態に達するまでに数千の回路サイクルのシミュレーションを必要とする。はるかに効率的なのが、反復シミュレーション法である。しかし、そのような方法は、回路シミュレーションが周期的な動作状態と互換性を有しない（適合しない）場合には失敗、すなわち誤った結果を与える可能性もある。一般に、そのような回路シミュレーションは、反復解決法が使用される場合であっても、かなりのコンピュータ・リソースを必要とする可能性がある。周期的な動作状態でのエラー（基板浮遊効果以外の理由または自己加熱によって引き起こされる）は、収束の問題、すなわち全く無駄に行われるシミュレーションのための過剰なコンピュータ実行時間につながる可能性があり、複数の反復の後に誤った結果につながるか全く結果をもたらさない可能性がある。
【００１４】
１９９０年４月１７日付のＵＳ−Ａ−４ ９１８ ６４３（WONG CHIU-SEUNGR）に、閉ループ自動制御の区分的線形系または周期的に駆動される区分的線形系の定常状態に達するための回路シミュレータのスループットを実質的に改善する方法が記載されている。開示された方法は、速度においてオーダーだけブルートフォース法より優れるニュートン・ラプソン手順とシステム感度の判定用の特別なアルゴリズムに基づき、このアルゴリズムは、ほとんどの既存の方法が失敗する場合に、サブインターバル・タイミングに関する高い感度でシステムの解を収束させる。この方法は、反復手順であり、各反復が、同一のスイッチング・サイクルの初期状態ベクトルに関するスイッチング・サイクル内の最終状態ベクトルの感度の判定から開始される。これの後に、ニュートン・ラフソン反復を続けて、定常状態動作の初期状態ベクトルを予測する。感度の計算には、初期状態ベクトルの変化に関するサブインターバル・タイミングでの感度変動を考慮に入れた特別なアルゴリズムが用いられる。反復処理は、初期状態ベクトルおよび最終状態ベクトルが、ユーザによって指定された許容範囲内になるまで、繰り返される。
【００１５】
WONG B K H ET AL: "Acceleratedsteady-state analysis technique for PWM DC/DC switching regulators"Industrial Electronics, Control And Instrumentation, 1997; IECON 97; 23 rdInternational Conference On New Orleans, LA, USA 9-14 Nov. 1997; New York; NY,USA, IEEE, US, 9 November 1997, pages 759-764, ISBN 0-7803-3932-0に、ＰＷＭ ＤＣ／ＤＣスイッチング・レギュレータの定常状態分析に関する新しい反復技法が開示されている。このアルゴリズムは、２つの反復ループからなる。第１のループは、推定されたデューティ・サイクルでの定常状態ネットワーク波形を反復するためのものであり、第２のループは、パルス幅変調器出力の定常状態デューティ・サイクルを反復するためのものである。回路波形は、段階的時間領域シミュレーション法によって得られ、このシミュレーション法は、スイッチの状態の漸進的分析を伴う回路状態変数の段階的二次定式化の使用に基づく。ＰＷＭブースト・レギュレータの例が、計算の効率および精度の例示に使用されている。
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、特に、例えばＳＯＩタイプのハードウェアなど、ヒストリ依存であり周期的な動作に敏感なハードウェア回路の、改善されたシミュレーションの方法およびシステムを提供することである。
【００１７】
【課題を解決するための手段】
本発明のこの目的は、同封の独立請求項に記載の特徴によって達成される。本発明の更なる有利な配置および実施形態は、それぞれの従属請求項に記載されている。
【００１８】
本発明の第１の態様によれば、静的（ＤＣ）シミュレーション状態の下で、CYCLE START（サイクル開始）での電圧が、CYCLE STOP（サイクル停止）での電圧と一致する場合に、すべての回路ノードを検証できるようにする、半自動シミュレーション方法が提供される。本発明によれば、一致しない場合は、非周期的な入力電圧波形によって引き起こされる電圧不一致を自動的に局所化し、手動で訂正するのを助ける第１の表示を得ることができる。
【００１９】
有利なことに、正しい入力電圧波形に関する検証はCYCLE STARTに属する入力電圧条件を用いる従来技術のＤＣシミュレーションの第１の実行を実行することと、CYCLE STOPに属する入力電圧条件を用いる第２のＤＣシミュレーションを実行することによって行われる。結果の比較、例えばノード電圧の比較の後に、周期的な動作に関する非互換性に対する示唆として働くすべての不一致を判定することができる。したがって、大量の作業時間および計算時間を用いて回路をシミュレートする前に、シミュレーションで使用される入力電圧波形を訂正して、周期的な動作を可能にすることができる。
【００２０】
本発明の第２の態様によれば、上記に説明した訂正の後に、過渡シミュレーションが、もう１つのステップとして付加される。過渡シミュレーションは、CYCLE STARTからCYCLE STOPまで実行される。実行の自動的な比較を使用して、シミュレーションのセットアップのエラーを検出し、内部回路ノード、特に浮遊ノードまたは、例えばストレージ・セルの不安定状態などの不安定回路ノードに関するエラーを自動的に訂正することができる。前記エラーは、静的（ＤＣ）シミュレーションによって見つけられる上記に説明した静的エラーと対比して、動的エラーと称される。従って、動的エラーをヒストリ依存のハードウェア回路でも非常に簡単にすばやく見つけることができる。
【００２１】
さらに、本発明による前記自動検証は、ＳＯＩだけの専用でない従来技術の反復シミュレーション・プログラムに統合することができる。これによって、チップの設計エンジニアは、従来技術のハードウェア・シミュレーション・プログラムに関連する実行時間を消費する計算を開始する前に、ハードウェア・シミュレーション入力ファイルからエラーを除去することができ、またそれを強制される。正しい定常状態挙動に関する正確な知識を有した後に限って、後続の反復テスト実行が、ヒストリ依存のハードウェアに関して意味を持つ。
【００２２】
さらに、シミュレーションのSTART TIME（開始時刻）がCYCLE STARTより前である時に、アレイ・セルまたはラッチを、START TIMEとCYCLE STARTの間にセットすることができる。同様に、STOP TIME（停止時刻）を、CYCLE STOPより後にすることができる。従って、テスト方法は、非ＳＯＩハードウェア回路からの入力ファイルを簡単に使用することができる。すなわち、ＳＯＩへの移行が促進される。
【００２３】
従って、上記に説明した発明が、周期的に動作する回路、特にこれまでに既知のＳＯＩ技術の回路のシミュレーションに有利であるとまとめることができる。しかし、本発明は、すべての時間依存チップ技術、すなわち時間依存の物理的挙動を示すすべてのチップ技術に適用することができる。そのような技術では、たとえば特定のチップ領域の導電性、電荷キャリアの移動度挙動、温度依存の導電性挙動などのチップの１または複数の物理的特性が、そのような時間依存性の理由になる可能性がある。
【００２４】
この発明の検証手順がないと、検出されなければ、シミュレーションを妨害し、長いコンピュータ・シミュレーション時間が浪費し、かつ、誤った、ミスリードするであろう結果を導くかもしれないエラーが回路入力ネットリストに含まれる可能性がある。
【００２５】
従って、本発明よれば、特に大きい回路に対して、しばしば時間を浪費し、かつ不確実である周期的な動作状態のエラーに関するマニュアルでの調査を回避することができる。
【００２６】
本発明が、例として示されるが、本発明は、添付図面の本発明の好ましい実施形態による制御フローの基本ステップを示す概略ブロック・ダイアグラムの図の形態に制限されない。
【００２７】
【発明の実施の形態】
図面を全般的に参照し、特に前記の図を参照し、本発明の好ましい実施形態による制御フローを、下で詳細に説明する。
【００２８】
最初のステップ１１０で、第１のＤＣシミュレーションを、CYCLE STARTに属する入力電圧を用いて実行する。これは、シミュレーションのSTART TIMEをCYCLE STARTと等しくなるようにセットすることによって行われる。具体的には、所定の関連する入力電圧パターンが回路モデルと結合される。その後、静的な、すなわち経時的に全く変化しないノードごとの安定終了状態が、評価のために採取される。過渡値は、この時点では考慮されない。
【００２９】
その後、すべての安定ノード電圧が、後でするの比較のために記憶される。
【００３０】
その後、ステップ１２０で、第２のＤＣシミュレーションを、CYCLE STOPに属する入力電圧状態を用いて実行する。これは、シミュレーションのSTART TIMEをCYCLE STOPと等しくなるようにセットすることによって行われる。ここでも、CYCLE STOPに関連する入力電圧パターンが回路モデルと結合され、すべてのノード電圧が記憶される。
【００３１】
勿論、例えば、上記に説明したシミュレーション状態に属するトランジスタ温度など、更なるデータも記憶することができる。
【００３２】
ステップ１３０で、２つの前のＤＣシミュレーション実行からの結果を、ノードごとに比較する。比較処理においては、例えば、シミュレーション回路内の興味あるノードの全てで得られた前記の電圧を比較する。
【００３３】
ステップ１３０のＹＥＳ分岐では、少なくとも１つの不一致が見つかっている。不一致は、前記の２つの実行の間のノードにおける電圧差が所定の閾値を超える場合かどうかで定義される。所定の閾値は、例えば、供給電圧Ｖｄｄとグラウンドの間の１．８Ｖの総電圧差を有する場合には０．０１Ｖ、などとすることができる。
【００３４】
本発明によれば、ここで不一致から結論を導き出すことができる。不一致は、周期的テスト動作との非互換性を示している。なぜなら、エラー挙動を示す入力電圧波形が訂正されていない限り、それ以上周期的な動作のシミュレーション実行を実行する意味がないからである。
【００３５】
さらなる詳細な比較によって、どの回路ノード／入力電圧が従わないかの情報が与えられる。この比較を自動的に行って、不一致だけを、対応する回路ノード特定データと共にリストすることができる。これによって、ステップ１４０で、回路設計者が、エラー箇所を効率的に見つけ、訂正できるようになる。自動化された訂正は、この段階では可能でない。というのは、どのコンピュータ・プログラムも、設計者がサイクルを完了するために考慮した入力電圧波形を知らないからである。
【００３６】
その後、手順を繰り返すために、ステップ１１０に戻る。
【００３７】
過渡シミュレーションと比較すると、上記に説明したステップ１１０から１３０は、あまり計算時間を費やさない。この点までで、前記検証方法によって、回路の全ての非周期の外部刺激が検出される。しかし、上記で述べたように、内部回路ノードの非周期的な挙動は必ずしも検出されない。
【００３８】
したがって、第３のシミュレーションを、ステップ３１０のＮＯ分岐すなわち、静的エラーが見つからない時に有利に付加することができる。
【００３９】
従って、ステップ１１０から１４０の２つの前の検証によって明らかにされたすべての静的エラーの訂正の後に、または、最初から静的エラーが存在しない場合に、ステップ１５０で、CYCLE STARTとCYCLE STOPの間の時間範囲をカバーする過渡シミュレーションを実行する。
【００４０】
アレイ・セルまたはラッチをSTART TIMEとCYCLE STARTの間にセットするためにSTART TIMEをCYCLE STARTの前にすることができ、STOP TIMEをCYCLE STOPの後にすることができることを追加しなければならない。したがって、このテスト方法は、ＳＯＩでないハードウェア回路からの入力ファイルを簡単に使用することができる。すなわち、ＳＯＩへの移行が簡単になる。
【００４１】
その後、ステップ１６０で、CYCLE STOPでの電圧を、第１または第２のＤＣシミュレーション・ステップすなわちステップ１１０または１２０からの対応する電圧と比較する。
【００４２】
より緩和された０．２Ｖの不一致の判断基準を、不一致／非不一致の判定に使用しなければならない。
【００４３】
不一致が見つからない場合には、テスト方法が完了し、ハードウェア・モデルが、静的エラー・ノードも動的エラー・ノードも有しておらず、したがって、ハードウェアの対応する部分を、少なくとも本発明が処理する目的に関係する観点から、正確に製造することができる。
【００４４】
ＹＥＳ分岐、すなわちステップ１５０の過渡シミュレーションから不一致が見つかる場合は、各ノードの潜在的な問題が、通常は、下記の３つの状況の１つによって引き起こされている。
【００４５】
ａ．） 内部回路ノードのスイッチング遅延
通常、回路シミュレータは、前のＤＣシミュレーションによって過渡シミュレーションを自動的に初期化する。過渡シミュレーションが、CYCLE STARTで開始され、CYCLE STOPで停止すると仮定する。この場合に、CYCLE STARTで、シミュレーションが、ＤＣ初期化の結果を用いて開始され、過渡モードで、CYCLE STOPで終了するまで進行する。これらの条件の下では、ノード電圧波形はCYCLE STOPでCYCLE STARTで開始された時と同一の電圧で終了するとは限らない。例えば、メモリ・アレイのワード線リストア・パルスが、CYCLE STOPで非常に遅延され、CYCLE STARTでのＤＣ初期化の下で有した元のクリーン・スイッチング・レベルに回復しない場合がある。
【００４６】
ｂ．）不安定回路ノード
不安定ノードの例が、６−デバイス・メモリ・アレイ・セルのセル・ノードである。ＤＣシミュレーションでは、セルの不安定状態が計算される。ａ．）での過渡実行に関する同一の初期化仮定のもとで、ノードは、CYCLE STARTに不安定状態である、すなわち、ノード電圧が、グラウンドと供給電圧Ｖｄｄの間で未定義である。後に、ノードが、CYCLE STOPの前に安定状態（セル内容が０または１である結果としてグラウンドまたは供給電圧のいずれか）にスイッチングされ、その後はこの状態でとどまる。これは周期の境界条件を著しく違反している。この問題を克服するために、過渡シミュレーションがCYCLE STARTで開始される場合に、セルをＤＣモードで初期化しなければならない。
【００４７】
ｃ．） 浮遊回路ノード
浮遊ノードの通常の例が、直列バイアスの２つのシャットオフされたトランジスタの間のノードである。２つのトランジスタが、ＮＦＥＴ１およびＮＦＥＴ２であり、ＮＦＥＴ１が、ノードＧＮＤ（グラウンド）とノードＦの間にあり、ＮＦＥＴ２が、ノードＦと供給電圧Ｖｄｄの間にあると仮定する。さらに、ＮＦＥＴ１およびＮＦＥＴ２の両方が、CYCLE STARTにシャット・オフされ、ＮＦＥＴ１が、CYCLE STARTとCYCLE STOPの間のある時にＯＮにスイッチングされ、CYCLE STOPで再びＯＦＦに戻ると仮定する。ａ．）と同一の過渡実行に関するＤＣ初期化仮定のもとで、ノードＦは、CYCLE STARTに浮遊状態である、すなわち、両方のトランジスタがＯＦＦであり、したがって、ノードＦは、グラウンドと供給電圧の間で浮遊している。過渡シミュレーション中に、ＮＦＥＴ１が、ＯＮにスイッチングし、ノードＦが、グラウンドにプルされる。ＮＦＥＴ１がもう一度ＯＦＦにスイッチングされるが、ノードＦは本質的に、シミュレーションの終りのCYCLE STOPまでそのレベルにとどまる。ケースｂ．）と同様に、これは、周期の境界条件を著しく違反している。
【００４８】
上記で説明した周期の境界条件の静的な違反ならびにケースａ．）、ｂ．）、およびｃ．）の動的な違反が、ＳＯＩ技術に固有でないことに留意されたい。したがって、本発明は、非ＳＯＩ技術にも適用可能である。実際に、このケースでは、本発明の検査およびエラー訂正の後の次の過渡解析を、周期的シミュレーションとみなすことができる。
【００４９】
上記の説明から明らかになるように、３つの通常のケースａ．、ｂ．、およびｃ．は、発明のテスト方法を用いて検出することができる例である。
【００５０】
本発明によれば、ステップ１７０でノード電圧を実行がCYCLE STOPで終了したCYCLE STARTで同一の値に初期化することによって、動的エラーの自動訂正を前に説明したステップを実施するプログラムに付加することができる。
【００５１】
これは、通常のトランジスタ・シミュレーション・モデルを置換する、いわゆるカバー・モデルの使用によって行うことができる。外部からは、そのようなカバー・モデルは、通常のトランジスタ・シミュレーション・モデルと同一の名前および同一のノードを有するが、内部では、これらが追加の特性、例えば、所望の電圧にトランジスタ・ノードを初期化する能力を有し、これは、過渡シミュレーションの始めにこれらの所望の電圧を強制することを意味する。
【００５２】
この強制は、ＤＣシミュレーション・モードでのみ行うことができる。過渡シミュレーションは、ＤＣシミュレーションによって初期化されるので、強制は、過渡シミュレーションの開始時のみに有効になる。周期的な挙動の実際のシミュレーションは、CYCLE STARTで開始し、CYCLE STOPで終了することができる。カバー・モデルを使用すると、シミュレーションの入力ネットリストが、通常のモデルと共に使用されるものと正確に同一のままである。
【００５３】
上記の説明からわかるように、ステップ１７０によって、モデルの不一致を自動的に訂正することができる。従って、このテスト方法は、動的エラーを検出して訂正した後に成功裡に完了することができる。
【００５４】
上記で既に述べたように、過渡シミュレーションは、ステップ１５０で、より広い範囲をカバーする限り、必ずしもCYCLE STARTで開始されるかCYCLE STOPで停止する必要はない。これは、回路設計者が、CYCLE STARTの前に既にアレイ・セルおよびラッチに望みの０または１の状態をセットでき、過渡シミュレーション・モードをこの目的に使用できるという追加の長所を有する。これは、ＳＯＩ以外の技術での通常の実践である。その場合には、CYCLE STARTでＤＣモードでセル／ラッチをセットする必要はない。これは、他の技術からＳＯＩへの回路シミュレーション入力ファイルの移行を助ける。
【００５５】
上記で説明した、ステップ１１０から１７０によって例示されるテスト方法は、自動実行用にプログラムすることができる。そのようなプログラムは、従来技術の回路シミュレータ環境内から実行可能になるように記述することができる。そのようなプログラムは、例えばシミュレータを始動する、シミュレータからデータを得る、それらを評価し、修正し、後続シミュレータにフィード・バックするなど、シミュレータと通信することができる。従来技術のIBM ASX/POWER SPICEシミュレータについて、そのようなプログラムを、GODATA MACROと称する。本発明に関して、GODATA MACROは、２つのＤＣ実行を開始し、比較を行い、不一致の場合に、トランジスタおよびノードの特定情報をプリント・アウトして、中止することができる。
【００５６】
これによって、回路設計者に、エラー・メッセージを検証し、ネットリストを訂正する機会が与えられる。２つのＤＣ実行の後にエラーが見つからない場合には、このマクロは、過渡実行に継続し、ＤＣ実行の１つのとの追加の比較を行うことができる。これによって、上記でａ．）、ｂ．）、およびｃ．）の下で説明した動的な違反が識別される。
【００５７】
検証が自動化される場合、検証をＳＯＩ技術の周期的な動作状態の下での浮遊ボディの挙動に対処する反復解法と簡単に統合することができる。検査は、反復の実際の開始の前に行うことができる。自動的に訂正できないエラーの場合には、反復の前に打ち切るようにジョブをプログラムすることができる。これによって、そうでなければ行われるはずの多数の誤った反復シミュレーションが節約される。誤ったシミュレーション入力ファイルは、収束の問題、正しくない結果につながり、正しくないと認識されない場合がある。正しくないと疑われる場合であっても、大きさすなわち不正確の重要性を判定することは困難である。これは、非常に大きい回路の場合に特にそうである。
【００５８】
これまでの詳述で、本発明を、その特定の例示的実施形態に関して説明した。しかし、請求項に記載の本発明の広義の趣旨および範囲から逸脱せずに、修正および変更を行えることは明白である。したがって、本明細書および図面は、制限的な意味ではなく、例示とみなされる。
【００５９】
本発明は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組合せで実現することができる。本明細書で説明した方法を実行するように適合されたすべての種類のコンピュータ・システムまたは他の装置が、適する。ハードウェアとソフトウェアの通常の組合せは、ハードウェア・シミュレーション・プラットフォームをインストールされた汎用コンピュータ・システム、または、ハードウェア・テスト・コンピュータ・システムと、ロードされ実行された時に本明細書に記載の方法を実行するようにコンピュータ・システムを制御するコンピュータ・プログラムとすることができる。
【００６０】
本発明は、本明細書に記載の方法の実施形態を可能にするすべての特徴を含み、コンピュータ・システムにロードされた時にこれらの方法を実行することができる、コンピュータ・プログラム製品に組み込むこともできる。
【００６１】
現在の文脈におけるコンピュータ・プログラム手段またはコンピュータ・プログラムは、情報処理能力を有するシステムに、
ａ）別の言語、コード、または表記への変換と、
ｂ）異なる材料形態での複製と
の一方または両方の後にまたは直接的にのいずれかで特定の機能を実行させることを意図された、すべての言語、コード、または表記での、命令のセットのすべての表現を意味する。
【図面の簡単な説明】
【図１】 本発明の好ましい実施形態による制御フローの基本ステップを示す概略ブロック図である。
Claims (5)
- 複数の回路ノードで電圧が計算される、ハードウェア回路をシミュレートする方法であって、コンピュータに、
１）シミュレータを始動するステップと、
２）前記シミュレータを用い、機能的サイクルの開始時の電圧値として、ユーザにより入力された電圧値を用いて、第１のＤＣシミュレーションを実行するステップ（１１０）と、
３）前記シミュレータを用い、前記サイクルの終了時の電圧値を、開始時の電圧値として用いて、第２のＤＣシミュレーションを実行するステップ（１２０）と、
４）前記シュミレータから、ステップ２）で得られた電圧値及びステップ３）で得られた電圧値を受け取るステップと、
５）ステップ３）で得られた電圧値をステップ２）で得られた電圧値と比較し、両値の相違が所定の第１の閾値を超えるノードが、
５−１）有る場合には、該相違に関する情報を出力した後、シミュレーションを中止して、ユーザに前記入力された電圧値を訂正する機会を提供するステップと、
５−２）無い場合には、前記シミュレータを用いて、ステップ３）で得られた値を初期値として用いて過渡解析を実行するステップ（１５０）と、
６）ステップ５−１）の後に、マニュアル訂正された入力電圧値をサイクルの開始時の値として用いて、ステップ１）〜ステップ５）を行うステップと、
を行わせることを特徴とする方法。 - ７）各回路ノードにおいて、前記過渡解析で計算された値を、前記第１のＤＣシミュレーション実行または前記第２のシミュレーション実行から計算された電圧値と比較し、両値の相違が所定の第２の閾値を超えるノードが
７−１）有る場合には、該相違に関する情報を記憶するステップと、
７−２）無い場合には、シミュレーションを終了するステップと、
を、コンピュータにさらに行わせる、請求項１記載の方法。 - ８）ステップ７−１）の後に、ステップ５−２）の過渡解析で得られた値を自動的に初期値として、過渡解析を行うステップ（１７０）、
を、コンピュータにさらに行わせる、請求項１または２に記載の方法。 - シミュレートされる前記ハードウェア回路が、ＳＯＩ（silicon-on insulator）技術に従って製造されるものである、請求項１〜３のいずれか１項に記載の方法。
- 請求項１乃至４のいずれか１項に記載の方法をコンピュータに実行させるプルグラムを記録したコンピュータ可読媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00116934 | 2000-08-05 | ||
| PCT/EP2001/008780 WO2002013041A2 (en) | 2000-08-05 | 2001-07-28 | Automatic check for cyclic operating conditions for soi circuit simulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004506268A JP2004506268A (ja) | 2004-02-26 |
| JP3906149B2 true JP3906149B2 (ja) | 2007-04-18 |
Family
ID=8169458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002517656A Expired - Fee Related JP3906149B2 (ja) | 2000-08-05 | 2001-07-28 | Ｓｏｉ回路シミュレーションのための周期的動作条件の自動検証 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7194399B2 (ja) |
| EP (1) | EP1320813B1 (ja) |
| JP (1) | JP3906149B2 (ja) |
| AT (1) | ATE292824T1 (ja) |
| AU (1) | AU2001277558A1 (ja) |
| DE (1) | DE60109944T8 (ja) |
| TW (1) | TW548596B (ja) |
| WO (1) | WO2002013041A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083623A2 (en) * | 2002-03-28 | 2003-10-09 | Celion Networks, Inc. | Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats |
| AU2002356476A1 (en) * | 2002-08-27 | 2004-03-19 | Freescale Semiconductor, Inc. | Fast simulation of circuitry having soi transistors |
| US7656905B2 (en) * | 2002-12-24 | 2010-02-02 | Samir Sheth | Apparatus and method for aggregation and transportation of gigabit ethernet and other packet based data formats |
| FR2868181B1 (fr) * | 2004-03-29 | 2006-05-26 | Soisic Sa | Procede de simulation d'un circuit a l'etat stationnaire |
| US8856700B1 (en) * | 2007-03-17 | 2014-10-07 | Cadence Design Systems, Inc. | Methods, systems, and apparatus for reliability synthesis |
| US8108816B2 (en) * | 2009-06-15 | 2012-01-31 | International Business Machines Corporation | Device history based delay variation adjustment during static timing analysis |
| US8141014B2 (en) * | 2009-08-10 | 2012-03-20 | International Business Machines Corporation | System and method for common history pessimism relief during static timing analysis |
| JP2011129029A (ja) * | 2009-12-21 | 2011-06-30 | Elpida Memory Inc | 回路シミュレーション装置および過渡解析方法 |
| TWI587160B (zh) * | 2011-04-08 | 2017-06-11 | 瑞昱半導體股份有限公司 | 漏電檢測方法 |
| US20210181250A1 (en) * | 2019-12-17 | 2021-06-17 | Bayes Electronics Technology Co., Ltd | System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of an integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918643A (en) | 1988-06-21 | 1990-04-17 | At&T Bell Laboratories | Method and apparatus for substantially improving the throughput of circuit simulators |
| US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
| JP2976888B2 (ja) * | 1996-06-27 | 1999-11-10 | 日本電気株式会社 | 回路シミュレーション方法 |
| US6442735B1 (en) * | 2000-03-15 | 2002-08-27 | International Business Machines Corp. | SOI circuit design method |
-
2001
- 2001-04-20 TW TW090109484A patent/TW548596B/zh not_active IP Right Cessation
- 2001-07-10 US US09/902,140 patent/US7194399B2/en not_active Expired - Fee Related
- 2001-07-28 AT AT01955380T patent/ATE292824T1/de not_active IP Right Cessation
- 2001-07-28 AU AU2001277558A patent/AU2001277558A1/en not_active Abandoned
- 2001-07-28 DE DE60109944T patent/DE60109944T8/de active Active
- 2001-07-28 JP JP2002517656A patent/JP3906149B2/ja not_active Expired - Fee Related
- 2001-07-28 EP EP01955380A patent/EP1320813B1/en not_active Expired - Lifetime
- 2001-07-28 WO PCT/EP2001/008780 patent/WO2002013041A2/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002013041A2 (en) | 2002-02-14 |
| US20020016705A1 (en) | 2002-02-07 |
| US7194399B2 (en) | 2007-03-20 |
| ATE292824T1 (de) | 2005-04-15 |
| JP2004506268A (ja) | 2004-02-26 |
| DE60109944T2 (de) | 2006-02-23 |
| DE60109944T8 (de) | 2006-04-27 |
| EP1320813B1 (en) | 2005-04-06 |
| AU2001277558A1 (en) | 2002-02-18 |
| WO2002013041A3 (en) | 2003-02-13 |
| TW548596B (en) | 2003-08-21 |
| DE60109944D1 (de) | 2005-05-12 |
| EP1320813A2 (en) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931611B2 (en) | Design verification system for avoiding false failures and method therefor | |
| US6378112B1 (en) | Verification of design blocks and method of equivalence checking of multiple design views | |
| US8554530B1 (en) | Methods and systems for property assertion in circuit simulation | |
| TWI479351B (zh) | 模擬電路設計之方法及設備以及電腦可讀取儲存媒體 | |
| US20030192018A1 (en) | Apparatus and method for automated use of phase abstraction for enhanced verification of circuit designs | |
| US20040078175A1 (en) | Method and apparatus for modeling and simulating the effects of bridge defects in integrated circuits | |
| US6567959B2 (en) | Method and device for verification of VLSI designs | |
| TWI464679B (zh) | 執行硬體描述語言程式碼之方法 | |
| JP3906149B2 (ja) | Ｓｏｉ回路シミュレーションのための周期的動作条件の自動検証 | |
| US9965575B2 (en) | Methods and systems for correcting X-pessimism in gate-level simulation or emulation | |
| US8478576B1 (en) | Including variability in simulation of logic circuits | |
| US20070299648A1 (en) | Reuse of learned information to simplify functional verification of a digital circuit | |
| Wali et al. | A low-cost reliability vs. cost trade-off methodology to selectively harden logic circuits | |
| Gaur et al. | Efficient hardware verification using machine learning approach | |
| JP2011509457A (ja) | 電力管理回路を備える集積回路のための高速シミュレーション方法 | |
| US10318683B2 (en) | Clock domain-independent abstracts | |
| US20030192016A1 (en) | Apparatus and method for removing effects of phase abstraction from a phase abstracted trace | |
| US6745377B2 (en) | Apparatus and method for representing gated-clock latches for phase abstraction | |
| US9959382B2 (en) | Adaptive characterization and instantiation of timing abstracts | |
| US8091049B2 (en) | Integrated single spice deck sensitization for gate level tools | |
| Au et al. | Automatic generation of compiled simulations through program specialization | |
| US8185369B2 (en) | Method and apparatus for characterizing properties of electronic devices depending on device parameters | |
| US20110257943A1 (en) | Node-based transient acceleration method for simulating circuits with latency | |
| US7650579B2 (en) | Model correspondence method and device | |
| Sandionigi et al. | Estimation of oxide breakdown effects by fault injection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060710 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061206 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070105 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |