JP3899860B2 - 固体撮像素子およびその駆動方法、並びに動き検出装置 - Google Patents
固体撮像素子およびその駆動方法、並びに動き検出装置 Download PDFInfo
- Publication number
- JP3899860B2 JP3899860B2 JP2001210269A JP2001210269A JP3899860B2 JP 3899860 B2 JP3899860 B2 JP 3899860B2 JP 2001210269 A JP2001210269 A JP 2001210269A JP 2001210269 A JP2001210269 A JP 2001210269A JP 3899860 B2 JP3899860 B2 JP 3899860B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- exposure
- scanning
- readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子およびその駆動方法、並びに動き検出装置に関し、特に被写体の動きを検出する検出センサとして用いて好適なX‐Yアドレス型の固体撮像素子およびその駆動方法、並びに当該固体撮像素子を検出センサとして用いた動き検出装置に関する。
【0002】
【従来の技術】
固体撮像素子は、CCDイメージセンサに代表される電荷転送型固体撮像素子と、CMOSイメージセンサに代表されるX‐Yアドレス型固体撮像素子とに大別される。これら2タイプの固体撮像素子には、次の点で動作上大きな違いがある。すなわち、電荷転送型固体撮像素子では、全画素について同一時刻に信号電荷の蓄積が開始され、各画素から一斉に信号電荷が読み出されるため信号電荷の蓄積時間(露光時間)が全画素同じである。これに対して、X‐Yアドレス型固体撮像素子では、ライン(行)ごとあるいは画素ごとに信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく信号がアドレス指定によって各画素から順に読み出されるため信号電荷の蓄積時間が画素ごとに異なる。
【0003】
ところで、近年、固体撮像素子を検出センサとして用いて物体(被写体)の動きを検出する動き検出装置の開発が進められている。固体撮像素子を検出センサとして用いることで、単に物体の移動を検出できるだけでなく、移動する物体の画像を認識できるという利点がある。一例として、動き検出装置を例えば高速道路における車両の速度検出装置として用いる場合を考えると、車両の移動速度を検出すると同時に、制限速度を超える車両、即ち速度違反の車両の車種やナンバープレートの文字・数字などを認識することが可能となる。
【0004】
従来、固体撮像素子を検出センサとして動き検出を行う場合、前フレームの画像データをフレームメモリに蓄積して保持しておき、この前フレームの画像データと現フレームの画像データとを比較演算することにより、被写体の動きを検出するようにしていた。具体的には、被写体が静止している場合には、前フレームの画像データと現フレームの画像データとが一致することからその演算結果が0となり、被写体が動いている場合には、その動きに応じた演算結果が得られることになる。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した従来技術では、前フレームの画像データと現フレームの画像データとを比較演算する構成を採っていることにより、動きの速い物体の場合には、1フレーム期間に移動する物体の距離が長くなることから、その動きを検出することはできるものの、画像が二重になって見えるため画像を正確に認識できないという課題があった。
【0006】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、移動物体の動きを正確に検出できるとともに、動きの速い物体の場合でも画像を正確に認識できるようにした固体撮像素子およびその駆動方法、並びに動き検出装置を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明では、単位画素が行列状に配置されてなる画素部を有し、この画素部からアドレス指定によって画素信号を順次読み出す固体撮像素子において、1つの画素について露光時間を2回に分けて設定する。そして、画素部の第1読み出し行に与える第1垂直走査パルスと、当該第1読み出し行から所定数行分離れた第2読み出し行に与える第2垂直走査パルスとによって画素部内を垂直走査しつつ、当該画素部の各画素から前記2回の露光時間に基づく信号を別々に読み出し、前記画素部の1つの画素について、前記2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の1垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行い、第1走査パルスによって読み出された信号と第2走査パルスによって読み出された信号とを同時化しかつそれらの差分をとって出力するようにする。また、この差分信号に基づいて被写体の動きを検出するようにする。
【0008】
上記の構成の固体撮像素子またはこれを検出センサとして用いた動き検出装置において、前記画素部1つの画素について、2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の1垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行い、異なるタイミングで読み出された第1走査パルスに基づく信号と第2走査パルスに基づく信号とを同時化して差分をとることで、その差分信号に基づいて被写体の動きの検出が可能となる。そして、第1走査パルスに基づく信号と第2走査パルスに基づく信号とが1つの画素についてものであり、それらの時間差が極めて短いため、極めて高速の電子シャッター動作となる。これにより、動きの速い被写体の場合でも、その被写体の投影面積に近い面積の画像を得ることができる。動きの速い物体でも正確な画像認識が可能になる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本発明では固体撮像素子のうち、例えば行単位で露光が行われるフォーカルプレーンシャッタータイプのX‐Yアドレス型固体撮像素子を対象としている。また、以下の説明では、X‐Yアドレス型固体撮像素子のうち、CMOSイメージセンサに適用した場合を例に採って説明するものとする。
【0010】
図1は、本発明の一実施形態に係るCMOSイメージセンサを示す概略構成図である。図1において、破線で囲まれた領域が単位画素11を表している。この単位画素11は、光電変換素子であるフォトダイオード(PD)12に対して、読み出しトランジスタ13、読み出し選択トランジスタ14、増幅トランジスタ15、リセットトランジスタ16および出力選択トランジスタ17の5つのNchMOSトランジスタを有する構成となっている。そして、この単位画素11が行列状に配置されて画素部21を構成している。
【0011】
なお、ここでは、図面の簡略化のために、画素部21が2列(m−1列目,m列目)2行(n行目,n+1行目)の画素構成の場合を例にとって示している。この画素部21には、水平信号線22n+1,22nおよび読み出し線23n+1,23nが行単位で配線されている。さらに、水平選択線24m−1,24mが列単位で配線されている。
【0012】
ここで、m列n+1行目の単位画素11を例に採ってその具体的な構成について説明する。単位画素11において、フォトダイオード12は、光電変換と電荷蓄積の各機能を兼ね備えている。すなわち、入射光をその光量に応じた電荷量の信号電荷(本例では、電子)に光電変換し、かつその信号電荷を蓄積する機能を持っている。このフォトダイオード12は、埋め込みダイオードのセンサ構造、例えばnpダイオードの基板表面側にp+ 層からなる正孔蓄積層を付加した構造となっている。
【0013】
フォトダイオード12のカソードには読み出しトランジスタ13のソースが接続されている。読み出しトランジスタ13は、ドレインが蓄積部である浮遊拡散領域FDに接続され、ゲートが読み出し選択トランジスタ14のソース/ドレインに接続されている。読み出し選択トランジスタ14は、ドレイン/ソースが読み出し線23n+1に接続され、ゲートが水平選択線24mに接続されている。増幅トランジスタ15は、ゲートが浮遊拡散領域FDに接続され、ドレインが電源VDDに接続されている。
【0014】
リセットトランジスタ16は、ソースが浮遊拡散領域FDに、ドレインが電源VDDにそれぞれ接続され、ゲートが隣接するm−1列目の水平信号線24m−1に接続されている。このリセットトランジスタ16は、浮遊拡散領域FDの電位を電源電圧VDDにリセットするためにデプレッション型となっている。出力選択トランジスタ17は、ドレインが増幅トランジスタ15のソースに、ソースが水平信号線22n+1にそれぞれ接続され、ゲートが水平選択線24mに接続されている。
【0015】
また、複数行分、本例では2行分の水平信号線22n,22n+1に対して、これらと直交する方向に第1,第2垂直信号線25,26が、画素部21外の領域において配線されている。そして、水平信号線22n,22n+1の各々と第1,第2垂直信号線25,26との間には、垂直選択トランジスタ27n,27n+1,28n,28n+1がそれぞれ接続されている。これら垂直選択トランジスタ27n,27n+1,28n,28n+1も、NchMOSトランジスタからなっている。
【0016】
画素部21の周辺部には、列選択のための水平走査回路29が水平駆動系として、行選択のための第1,第2垂直走査回路30,31および電子シャッターのためのシャッター走査回路32が垂直駆動系としてそれぞれ設けられている。これらの走査回路29,30,31,32は例えばシフトレジスタによって構成され、タイミングジェネレータ(TG)33から与えられる駆動パルス(タイミングパルス)に応答してシフト動作(走査)を開始するようになっている。
【0017】
水平走査回路29からは、水平走査(選択)パルスφHm−1,φHmが順次出力される。これら水平走査パルスφHm−1,φHmは、水平選択線24m−1,24mを通して列単位で単位画素11の読み出し選択トランジスタ14、リセットトランジスタ16および出力選択トランジスタ17の各ゲートに与えられる。第1垂直走査回路30からは第1垂直走査パルスφV1n,φV1n+1が順次出力され、第2垂直走査回路31からは第2垂直走査パルスφV2n,φV2n+1が順次出力され、シャッター走査回路32からはシャッターパルスφSn,φSn+1が順次出力される。
【0018】
第1垂直走査パルスφV1n,φV1n+1は、行ごとに3入力のORゲート34n,34n+1にその第1の入力として与えられるとともに、垂直選択線35n,35n+1を通して垂直選択トランジスタ27n,27n+1のゲートに与えられる。第2垂直走査パルスφV1n,φV2n+1は、行ごとにORゲート34n,34n+1にその第2の入力として与えられるとともに、垂直選択線36n,36n+1を通して垂直選択トランジスタ28n,28n+1のゲートに与えられる。シャッターパルスφSn,φSn+1は、行ごとにORゲート34n,34n+1にその第3の入力として与えられる。
【0019】
ORゲート34n,34n+1の各出力は、2入力のANDゲート37n,37n+1に各一方の入力として与えられる。ANDゲート37n,37n+1の各他方の入力としては、タイミングジェネレータ33から出力される読み出しパルスφPRDが与えられる。ANDゲート37n,37n+1の各出力は、読み出し線23n,23n+1を通して各画素における読み出し選択トランジスタ14のドレインに与えられる。
【0020】
第1,第2垂直信号線25,26の出力端側には、信号電流を信号電圧に変換するI(電流)‐V(電圧)変換回路38,39と、差分回路としての例えば相関二重サンプリング回路(以下、CDS(Correlated Double Sampling)回路と称す)40,41とが設けられている。I‐V変換回路38,39は、垂直信号線25,26を通して信号電流として供給される画素信号を信号電圧に変換してCDS回路40,41に供給する。
【0021】
CDS回路40,41は、タイミングジェネレータ33から与えられるサンプリングパルスに基づいて、画素リセット直後のノイズレベルと信号レベルとの差分をとる処理を行う。ここで、垂直信号線25を通して読み出される信号と垂直信号線26を通して読み出される信号とは、後述するように、同一の画素から2回に分けて読み出される画素信号である。したがって、両信号の間には一定の時間差が存在する。具体的には、垂直信号線25を通して読み出される信号は、垂直信号線26を通して読み出される信号に対して一定時間だけ遅れて出力されることになる。
【0022】
この時間差を補償し、垂直信号線25を通して読み出される信号と垂直信号線26を通して読み出される信号とを同時化するために、例えばCDS回路41の後段にその出力信号を上記一定時間だけ遅延させる遅延回路42が設けられている。この遅延回路42としては、フレームメモリあるいはディレイライン等の周知の回路が用いることができる。CDS回路40の出力信号と遅延回路42を経たCDS回路41の出力信号とは引き算器43に供給され、ここで両者の差分がとられて差分信号として点順次にて出力される。
【0023】
なお、2つの信号を引き算器43で引き算を行うことで、その差分信号のレベルが黒レベルよりも下側になることがある。したがって、後段の図示せぬ信号処理回路においては、差分信号の黒レベルを持ち上げるレベルシフト処理を行う必要がある。
【0024】
ここで、第1,第2垂直走査回路30,31は、第1垂直走査パルスφV1nと第2垂直走査パルスφV2nとの間に一定の間隔を持たせてこれら2系統の垂直走査パルスφV1n,φV2nを順次出力する構成となっている。一方、シャッター走査回路32は、2系統の垂直走査パルスφV1n,φV2nの前に同じ蓄積時間となるように、即ち垂直走査パルスφV1n,φV2nの各々との間の間隔が等しくなるようにシャッターパルスφSnを2個出力するとともに、これら2個の間の間隔を任意に設定可能な構成となっている。これらのタイミング関係は、タイミングジェネレータ33から与えられる各種のタイミングパルスに基づいて設定されることになる。
【0025】
次に、上記構成の本発明の一実施形態に係るCMOSイメージセンサの動作について、n行目の特定画素に注目して図2のタイミングチャートを用いて説明する。なお、図2のタイミングチャートは、垂直走査の際におけるシャッターパルスφSnおよび2系統の垂直走査パルスφV1n,φV2nのタイミング関係を示している。
【0026】
先ず、第1垂直走査回路30から出力される第1垂直走査パルスφV1nによってn行目の画素が選択され、このn行目の画素から信号が読み出された時刻t1からn行目の画素における信号電荷(本例では、電子)の蓄積が開始される。n行目の画素では、時間の経過に比例して信号電荷が蓄積され、ある時間が経過すると、図3に示すように、画素の飽和レベルに達して飽和状態となる。
【0027】
その後、シャッター走査回路32の走査により、当該シャッター走査回路32から時刻t2でn行目の画素に対して1個目のシャッターパルスφSnが出力される。このシャッターパルスφSnはORゲート34nを通過した後、タイミングジェネレータ33で発生される読み出しパルスφPRDとANDゲート37nで論理積がとられる。これにより、n行目が電子シャッター行として選択可能な状態となる。
【0028】
この状態において、水平走査回路29から水平走査パルス…,φHm−1,φHm,…が順次出力され、水平選択線…,24m−1,24m,…を通してm列目の各画素に供給される。ここで、例えば水平走査パルスφHmが出力され、m列目の各画素の読み出し選択トランジスタ14のゲートに印加された場合を考える。水平走査パルスφHmの発生期間において、タイミングジェネレータ33から読み出しパルスφPRDが出力されると、この読み出しパルスφPRDはANDゲート37nでシャッターパルスφSnと論理積がとられ、その結果n行目の読み出し線23nにパルスが立つ。
【0029】
このとき、m列n行目の画素の読み出し選択トランジスタ14は、そのゲートに水平走査パルスφHmが印加されているためオン状態にある。したがって、m列n行目の画素において、n行目の読み出し線23nにANDゲート37nを通して印加された読み出しパルスφPRDは、読み出し選択トランジスタ14のドレイン-ソースを通して読み出しトランジスタ13のゲートに印加される。
【0030】
これにより、読み出しトランジスタ13がオン状態となり、フォトダイオード12で光電変換によって発生し、ここに蓄積された信号電荷が読み出しトランジスタ13を通して浮遊拡散領域FDに読み出される(捨てられる)。その結果、フォトダイオード12が空となる。このフォトダイオード12を空にするための動作が電子シャッター動作である。この電子シャッター動作がn行目の画素の各々に対して、水平走査回路29による水平走査に同期して順に実行される。
【0031】
次に、第2垂直走査回路31による垂直走査により、当該垂直走査回路31から時刻t3で第2垂直走査パルスφV2nが出力されると、この第2垂直走査パルスφV2nは垂直選択線36nを通してn行目の垂直選択トランジスタ28nのゲートに印加される。これにより、n行目が読み出し行として選択される。このn行目の選択状態において、水平走査回路29から水平走査パルス…,φHm−1,φHm,…が順次出力され、水平選択線…,24m−1,24m,…を通してm列目の画素11の各々に供給される。
【0032】
例えば、水平走査パルスφHm−1が出力され、m−1列目の水平選択線24m−1に印加されると、m列目の画素のリセットトランジスタ16がオン状態となる。これにより、浮遊拡散領域FDの電位がリセットトランジスタ16を通して電源電圧VDDにリセットされる。すなわち、m−1列目の水平走査パルスφHm−1は、隣接するm列目のリセットパルスとして機能する。
【0033】
続いて、水平走査回路29から水平走査パルスφHmが出力され、m列目の水平選択線24mを通してm列目の画素の出力選択トランジスタ17のゲートに印加されると、当該出力選択トランジスタ17がオン状態となる。これにより、垂直選択されたn行目、水平選択されたm列目の画素において、浮遊拡散領域FDのリセットレベルに応じた電流が、増幅トランジスタ15および出力選択トランジスタ17を通して水平信号線22nに、さらに垂直選択トランジスタ28nを通して垂直信号線26に出力される。
【0034】
また、水平走査パルスφHmの発生期間において、読み出しパルスφPRDが出力されると、この読み出しパルスφPRDはANDゲート37nで垂直走査パルスφV2nと論理積がとられ、その結果n行目の読み出し線23nにパルスが立つ。このとき、m列n行目の画素の読み出し選択トランジスタ14は、水平走査パルスφHmがゲートに印加されていることからオン状態にある。
【0035】
したがって、読み出し線23nに印加された読み出しパルスφPRDは、読み出し選択トランジスタ14のドレイン-ゲートを介して読み出しトランジスタ13のゲートに印加される。これにより、読み出しトランジスタ13がオン状態となり、t3−t2の露光期間(露光時間2)にフォトダイオード12で光電変換によって発生し、ここに蓄積された信号電荷が読み出しトランジスタ13を通して浮遊拡散領域FDに読み出される。
【0036】
読み出しパルスφPRDが消滅すると、読み出しトランジスタ13がオフ状態となる。そして、浮遊拡散領域FDに読み出された信号電荷は、その電荷量に応じて増幅トランジスタ15で増幅されて信号電流となり、出力選択トランジスタ17、水平信号線22nおよび垂直選択トランジスタ28nを通して垂直信号線26に出力される。
【0037】
上述したように、n行目の特定画素について1回目の一連の動作を繰り返すことにより、その画素のリセットレベルと信号レベルとが同一の経路(水平信号線22nや垂直選択トランジスタ28nなど)を通して順に垂直信号線26上に読み出される。これらはさらに、I-V変換回路39で電流から電圧に変換された後CDS回路41に送られ、相関二重サンプリングによるノイズキャンセルが行われて出力される。
【0038】
次に、時刻t4でシャッター走査回路32からn行目の画素に対して2個目のシャッターパルスφSnが出力されると、このシャッターパルスφSnはORゲート34nを経た後、ANDゲート37nにおいてタイミングジェネレータ33で発生される読み出しパルスφPRDと論理積がとられる。以降、1個目のシャッターパルスφSnが出力された場合と同様の動作により、同一の画素についてt4−t3の期間に亘ってフォトダイオード12に蓄積された信号電荷が捨てて当該フォトダイオード12を空にする電子シャッター動作が実行される。
【0039】
次に、第1垂直走査回路30による垂直走査により、時刻t1から1V(1垂直走査期間)後の時刻t5で第1垂直走査パルスφV1nが出力されると、この第1垂直走査パルスφV1nは垂直選択線35nを通してn行目の垂直選択トランジスタ27nのゲートに印加される。これにより、n行目が再び読み出し行として選択される。そして、1回目に読み出し行として選択された場合と同様の動作により、同一の画素についてt5−t4の露光期間(露光時間1)に亘って光電変換され、かつ蓄積された信号電荷に基づく信号電流が、水平走査回路29による水平走査に同期して順次垂直選択トランジスタ27nおよび垂直信号線25を通して読み出される。
【0040】
以上の一連の動作により、1つの画素についてそこに2回に分けて信号電荷が蓄積され、これら蓄積電荷に基づく2系統の信号電流が第1,第2垂直信号線25,26にそれぞれ読み出される。そして、n行目の全画素について順に上述した電子シャッター動作が繰り返されて垂直信号線25,26上に読み出される。図4に、上述した一連の動作に対応するタイミング関係を示す。
【0041】
図5は、ある時刻における垂直走査の模式図である。図2のタイミングチャートから明らかなように、垂直走査パルスφV2nに基づく1回目の信号読み出しのタイミングと垂直走査パルスφV1nに基づく2回目の信号読み出しタイミングとの間には、t5−t3の時間差が存在する。この時間差t5−t3は、図5の模式図において、i行分のライン間隔に相当する。すなわち、同一の行に対して2回の読み出し動作が行われるとしたが、これらの読み出し動作の間には時間差t5−t3が存在することから、n+i行目で露光時間2に基づく読み出しが行われるときには、i行だけ離れたn行目で露光時間1に基づく読み出しが行われることになる。これを模式的に示したのが図5である。
【0042】
ここで、同じ画素から垂直信号線26を通して読み出された信号電流と垂直信号線25を通して読み出された信号電流との間には、上述したように、t5−t3の時間差が生じている。この時間差t5−t3は、垂直信号線26を通して先行して読み出される信号電流に基づく信号電圧を、CDS回路41の後段の設けた遅延回路42で時間t5−t3だけ遅延させることで同時化される。そして、この同時化された両信号は引き算器43に供給され、ここでそれらの差分がとられてその差分信号が点順次に出力される。
【0043】
上述したように、行単位で露光が行われるフォーカルプレーンシャッタータイプのCMOSイメージセンサにおいて、1つの画素についてその画素信号を2回に分けて読み出すとともに、この2つの信号を同時化してそれらの差分をとるようにしたことにより、従来のようにフレームごとに比較演算する場合に比べて極めて短い期間(時間差)の2つの信号の比較演算が行われることから、その差分信号を用いることで、動きの速い物体の場合でもその物体の投影面積に近い面積の画像を得ることができる。
【0044】
その具体的な作用効果について以下に説明する。ここでは、一例として、図6に示すように、左上から右下へと物体が移動する場合を考える。上述したCMOSイメージセンサなどフォーカルプレーンシャッター構造の固体撮像素子では、各画素ごとに信号電荷の蓄積開始のタイミングが異なる。以下の説明では、簡単のため、演算は1つ前のフレームとの引き算とし、その引き算結果が0の場合には、図面上グレーで示すものとする。また、背景よりも明るい物体が移動しているものとする。
【0045】
最初に、フレーム間の比較演算を行う従来技術の場合を考える。先ず、1フレーム目は、図7の黒で示されたエリアに矩形の動体に対する信号が入る。次のフレームでは、図7の白で示されたエリアに矩形の動体に対する信号が入る。したがって、この前フレームと現フレームとの2つのフレーム間で引き算を行うことにより、図7に示すような画像となって映し出される。
【0046】
次に、従来技術において、高速の電子シャッターを切る場合を考える。図8に示すように、高速の電子シャッターを切る場合でも画面の上下で蓄積開始のタイミングが異なるので、1フレーム目は図8の黒で示されたエリアに矩形の動体に対する信号が入る。次のフレームでは、図8の白で示されたエリアに矩形の動作に対する信号が入る。したがって、この2つのフレーム間で引き算を行うことにより、図8に示すように、画像が二重になって映し出される。
【0047】
これに対して、先述した実施形態に係るCMOSイメージセンサにおいて、2つの出力信号の時間差(図4のt4−t2に相当)を1/2フレームにした場合を考えると、各フレームの蓄積時間は1/2フレームなので、先ず、1つ目の出力信号は、図9に黒で示されたエリアに矩形の動体に対する信号が入る。2つ目の出力信号では、図9に白で示されたエリアに矩形の動体に対する信号が入る。したがって、この2つの信号間で引き算を行うことにより、図9に示すような画像が映し出される。
【0048】
従来技術では2フレーム期間の信号を用いて比較演算を行っていたのに対し、本実施形態では、1つの画素について時間差をつけて2回信号を読み出すとともに、その2つの出力信号間に1/2フレーム期間の時間差を持たせるようにすることで、1.5フレーム期間の信号で比較演算を行うことになるため、従来技術の場合よりも細い形の信号が得られることになる。
【0049】
次に、2つの信号の時間差を1/2フレーム期間よりも極めて短く設定し、高速で電子シャッターを切る場合を考える。先ず、1つ目の出力信号は、図10の黒で示されたエリアに矩形の動体に対する信号が入る。2つ目の出力信号では、図10に白で示されたエリアに矩形の動体に対する信号が入る。したがって、この2つの信号間で引き算を行うことにより、図10に示すように、動体の投影面積に近い面積の画像として映し出される。
【0050】
図7〜図10において、黒の信号と白の信号との間にグレーの部分が存在するが、本来この間は黒から白になめらかに変化しているエリアである。ただし、ここでは簡単にするためにグレーで表している。
【0051】
上記の例では、2つの信号の時間差、即ち2つのシャッターパルスφVSnの間隔(図4のt4−t2)を固定として説明したが、図1のタイミングジェネレータ33でのタイミング制御により、被写体の動き速度に対応して2つの信号の時間差を自由に設定することも可能である。また、露光時間1と露光時間2とを等しく設定するとしたが、これは絶対的な条件ではない。ただし、露光時間1と露光時間2とを等しく設定した方が、被写体が静止しているとき、2つの信号の差分が0となり、被写体が静止しているか、動いているかの判断が容易になるため好ましいと言える。
【0052】
なお、上記実施形態では、単位画素11の構成において、増幅トランジスタ15のドレインを電源VDDに接続し、ソースを出力選択トランジスタ17を介して水平信号線22n+1に接続する構成としたが、その他の構成例として、図11に示すように、増幅トランジスタ15のドレインを水平信号線22n+1に接続し、ソースを出力選択トランジスタ17を介してグランドに接続する構成も、I‐V変換回路38,39の構成次第で可能となる。
【0053】
また、これらの構成は一例に過ぎず、これに限定されるものではなく、本発明は、単位画素が少なくとも、フォトダイオード等の光電変換素子、その蓄積電荷を読み出す読み出しトランジスタおよびそれを選択する読み出し選択トランジスタを有する構成のX‐Yアドレス型固体撮像素子全般に適用可能である。
【0054】
上述した本実施形態に係るCMOSイメージセンサは、被写体の動きを検出できることから、動き検出装置の検出センサや、監視カメラ装置の撮像デバイス等として用いることができる。特に、動きの速い物体の場合でも、その物体の投影面積に近い面積の画像を得ることができることから、より正確な画像認識が可能となるため、車両の速度違反を監視する場合の速度検出装置として用いて好適なものとなる。
【0055】
図12は、本発明に係る動き検出装置の構成の概略を示すブロック図である。図12から明らかなように、本発明に係る動き検出装置は、検出センサ51、駆動回路52、レンズ53を含む光学系、アナログ信号処理回路54、ディジタル信号処理回路(DSP)55およびモニター56を有する構成となっている。かかる構成の動き検出装置において、検出センサ51として、先述した実施形態に係るCMOSイメージセンサが用いられる。
【0056】
駆動回路52は、図1におけるタイミングジェネレータ33に対してマスタークロックや制御信号などを与えることにより、先述した電子シャッター動作を含むCMOSイメージセンサの撮像動作のための駆動を行う。この駆動回路52にタイミングジェネレータ33を内蔵させる構成を採っても良い。レンズ53は、被写体(図示せず)からの入射光(像光)を検出センサ51の撮像面上に結像させる。
【0057】
検出センサ51からは、先述したように、1つの画素についてその画素信号を2回に分けて読み出すとともに、この2つの信号を同時化してそれらの差分をとることによって得られる差分信号が出力される。この差分信号は、アナログ信号処理回路54において、黒レベルを持ち上げるためのレベルシフトなどの信号処理がアナログ的に行われる。このレベルシフト処理は、先述したように、2つの信号の差分をとることで、その差分信号のレベルが黒レベルよりも下側になることがあるため、それを補償するための信号処理である。
【0058】
なお、先述した実施形態に係るCMOSイメージセンサは、CDS回路40,41、遅延回路42および引き算器43を内蔵する構成としたが、動き検出装置として考えた場合には、CMOSセンサを2系統の信号を出力するのみの構成とし、CDS回路40,41、遅延回路42および引き算器43についてはアナログ信号回路54側に設けるようにした構成を採ることも可能である。
【0059】
このアナログ信号処理回路54を経た差分信号は、ディジタル信号処理回路55に供給される。このディジタル信号処理回路55では、ホワイトバランス調整や自動ゲイン調整などの信号処理や、差分信号に基づいて被写体の動き速度を算出する演算処理等の信号処理がディジタル的に行われる。このディジタル信号処理回路55を経た差分信号はモニター56に供給される。これにより、モニター56上には、差分信号に基づく被写体の画像が映し出される。また、モニター56上に、被写体の画像と共にその動き速度を表示するようにしても良い。
【0060】
このように、固体撮像素子を検出センサとして用いて物体(被写体)の動きを検出する動き検出装置において、その検出センサ51として、1つの画素についてその画素信号を2回に分けて読み出すとともに、この2つの信号を同時化してそれらの差分をとるCMOSイメージセンサを用いることにより、当該CMOSセンサは動きの速い物体の場合でもその物体の投影面積に近い面積の画像をその差分信号によって与えることができるため、被写体の画像をより正確に認識できることになる。
【0061】
したがって、この動き検出装置を例えば高速道路における車両の速度検出装置として用いることにより、車両の移動速度を検出すると同時に、制限速度を超える車両、即ち速度違反の車両の車種やナンバープレートの文字・数字などを確実に認識することが可能となる。
【0062】
【発明の効果】
以上説明したように、本発明によれば、単位画素が行列状に配置されてなる画素部を有し、この画素部からアドレス指定によって画素信号を順次読み出す固体撮像素子またはこれを検出センサとして用いた動き検出装置において、1つの画素について、2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の1垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行い、画素部の第1読み出し行に与える第1垂直走査パルスによって読み出された信号と、当該第1読み出し行から所定数行分離れた第2読み出し行に与える第2垂直走査パルスによって読み出された信号とを同時化して差分をとるようにしたことにより、動きの速い被写体の場合でも、その被写体の投影面積に近い面積の画像を得ることができため、正確な画像認識が可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るCMOSイメージセンサを示す概略構成図である。
【図2】垂直走査のタイミングチャートである。
【図3】画素の時間-蓄積電荷量の特性図である。
【図4】信号読み出し時のタイミングチャートである。
【図5】電子シャッター動作時の垂直走査の模式図である。
【図6】矩形の物体が高速移動している際の動き検出の見え方を示す図である。
【図7】従来技術の場合における比較演算の結果を示す図である。
【図8】従来技術の場合における高速電子シャッター時の比較演算の結果を示す図である。
【図9】本実施形態の場合における比較演算の結果を示す図である。
【図10】本実施形態の場合における高速電子シャッター時の比較演算の結果を示す図である。
【図11】単位画素の他の構成例を示す回路図である。
【図12】本発明の係る動き検出装置の構成の概略を示すブロック図である。
【符号の説明】
11…単位画素、12…フォトダイオード(PD)、13…読み出しトランジスタ、14…読み出し選択トランジスタ、15…増幅トランジスタ、21…画素部、22n,22n+1…水平信号線、23n,23n+1…読み出し線、24m−1,24m…水平選択線、25,26…第1,第2垂直信号線、27n,27n+1,28n,28n+1…垂直選択トランジスタ、29…水平走査回路、30,31…第1,第2垂直走査回路、32…シャッター走査回路、33…タイミングジェネレータ、42…遅延回路、43…引き算器
Claims (5)
- 単位画素が行列状に配置されてなる画素部を有し、この画素部からアドレス指定によって画素信号を順次読み出す固体撮像素子であって、
前記画素部の1つの画素について露光時間を2回に分けて設定する露光制御手段と、
前記画素部の第1読み出し行に与える第1垂直走査パルスと、前記第1読み出し行から所定数行分離れた第2読み出し行に与える第2垂直走査パルスとによって前記画素部内を垂直走査し、当該画素部の各画素から前記露光制御手段によって設定された前記2回の露光時間に基づく信号を別々に読み出す信号読み出し手段と、
前記第1走査パルスによって読み出された信号と前記第2走査パルスによって読み出された信号とを同時化しかつそれらの差分をとって出力する信号処理手段とを備え、
前記画素部の1つの画素について、前記2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の1垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行う
ことを特徴とする固体撮像素子。 - 前記画素部の1つの画素について、前記2回の露光期間の1回目の露光期間に基づく信号の読み出し走査後であって、同じ1垂直走査期間内の2回目の露光時間に基づく信号の読み出し走査の前にシャッター動作を行う
ことを特徴とする請求項1記載の固体撮像素子。 - 前記露光制御手段は2回の露光時間を等しく設定する
ことを特徴とする請求項1記載の固体撮像素子。 - 単位画素が行列状に配置されてなる画素部を有し、この画素部からアドレス指定によって画素信号を順次読み出す固体撮像素子において、
前記画素部の1つの画素について露光時間を2回に分けて設定するとともに、
前記画素部の第1読み出し行に与える第1垂直走査パルスと、前記第1読み出し行から所定数行分離れた第2読み出し行に与える第2垂直走査パルスとによって前記画素部内を垂直走査しつつ、当該画素部の各画素から前記2回の露光時間に基づく信号を別々に読み出し、
前記画素部の1つの画素について、前記2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の1垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行い、
前記第1走査パルスによって読み出された信号と前記第2走査パルスによって読み出された信号とを同時化しかつそれらの差分をとる
ことを特徴とする固体撮像素子の駆動方法。 - 単位画素が行列状に配置されてなる画素部を有し、この画素部からアドレス指定によって画素信号を順次読み出す固体撮像素子を検出センサとして用い、この検出センサの出力に基づいて被写体の動きを検出する動き検出装置であって、
前記固体撮像素子は、
前記画素部の1つの画素について露光時間を2回に分けて設定する露光制御手段と、
前記画素部の各画素から前記露光制御手段によって設定された前記2回の露光時間に基づく信号を別々に読み出す信号読み出し手段と、
前記信号読み出し手段によって読み出された2系統の信号を同時化しかつそれらの差分をとって出力する信号処理手段とを備え、
前記画素部の1つの画素について、前記2回の露光期間の1回目の露光期間に基づく信号の読み出し走査の前であって、前回の 1 垂直走査期間の2回目の露光期間に基づく信号の読み出し走査の後にシャッター動作を行う
ことを特徴とする動き検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001210269A JP3899860B2 (ja) | 2001-07-11 | 2001-07-11 | 固体撮像素子およびその駆動方法、並びに動き検出装置 |
US10/192,054 US7202897B2 (en) | 2001-07-11 | 2002-07-10 | Solid-state image pickup exposure control system and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001210269A JP3899860B2 (ja) | 2001-07-11 | 2001-07-11 | 固体撮像素子およびその駆動方法、並びに動き検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003032552A JP2003032552A (ja) | 2003-01-31 |
JP3899860B2 true JP3899860B2 (ja) | 2007-03-28 |
Family
ID=19045764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001210269A Expired - Fee Related JP3899860B2 (ja) | 2001-07-11 | 2001-07-11 | 固体撮像素子およびその駆動方法、並びに動き検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3899860B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4650367B2 (ja) | 2006-07-26 | 2011-03-16 | 船井電機株式会社 | 動き検出用撮像装置 |
JP4211849B2 (ja) * | 2006-08-31 | 2009-01-21 | ソニー株式会社 | 物理量検出装置、固体撮像装置及び撮像装置 |
FR2976918B1 (fr) * | 2011-06-21 | 2014-01-24 | Astrium Sas | Detection de debris spatiaux |
JP6402624B2 (ja) | 2012-03-30 | 2018-10-10 | 株式会社ニコン | 撮像素子および撮像装置 |
-
2001
- 2001-07-11 JP JP2001210269A patent/JP3899860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003032552A (ja) | 2003-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899447B2 (en) | Solid-state imaging device, method for driving the same, and imaging device | |
US9807331B2 (en) | Solid-state imaging device, driving method thereof, and imaging system accumulating charges generated by first and second photoelectric conversion units during first and second periods | |
KR100426921B1 (ko) | 고체촬상장치및이것을이용한비디오카메라 | |
JP4931233B2 (ja) | 撮像装置及びその処理方法 | |
JP5128889B2 (ja) | 固体撮像素子及びそれを用いた固体撮像システム | |
CN103685999A (zh) | 固态图像传感器、用于固态图像传感器的控制方法以及电子装置 | |
JP2009296465A (ja) | 固体撮像装置、その駆動方法及び撮像システム | |
JP2011216966A (ja) | 固体撮像素子および固体撮像素子の駆動方法、並びに電子機器 | |
JP3927696B2 (ja) | 撮像装置 | |
JP4337177B2 (ja) | 固体撮像素子およびその駆動方法 | |
JP2011124917A (ja) | 撮像装置 | |
US7202897B2 (en) | Solid-state image pickup exposure control system and method | |
JP2014220644A (ja) | 固体撮像装置 | |
KR100895747B1 (ko) | 고체 촬상 장치 및 이 장치의 구동 방법 | |
JP2001024952A (ja) | 固体撮像素子およびその駆動方法ならびにカメラシステム | |
JP3899860B2 (ja) | 固体撮像素子およびその駆動方法、並びに動き検出装置 | |
JP2005051282A (ja) | 駆動装置および撮像装置 | |
JP2003032551A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
JP5623607B2 (ja) | 撮像装置及び撮像システム | |
JP6004656B2 (ja) | 撮像装置、その制御方法、および制御プログラム | |
EP3445039B1 (en) | Detection circuit for photo sensor with stacked substrates | |
JP6320086B2 (ja) | 撮像装置及びその制御方法 | |
JPS6177477A (ja) | 固体撮像装置 | |
JPH11204600A (ja) | 検査装置 | |
JPH04114571A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |