JP3879516B2 - Wiring board manufacturing method and wiring board - Google Patents
Wiring board manufacturing method and wiring board Download PDFInfo
- Publication number
- JP3879516B2 JP3879516B2 JP2002007268A JP2002007268A JP3879516B2 JP 3879516 B2 JP3879516 B2 JP 3879516B2 JP 2002007268 A JP2002007268 A JP 2002007268A JP 2002007268 A JP2002007268 A JP 2002007268A JP 3879516 B2 JP3879516 B2 JP 3879516B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating substrate
- thin film
- conductive thin
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板の製造方法及び配線基板に関し、特に、COF(Chip On Film)型の半導体装置などに用いられる、微細配線を形成する片面配線基板の製造方法に適用して有効な技術に関するものである。
【0002】
【従来の技術】
従来、配線基板の製造方法において、絶縁基板の表面に所定のパターンの配線を形成する方法には、サブトラクティブ法(subtractive process)、フルアディティブ法(full additive process)、及びセミアディティブ法(semi-additive process)がある。
【0003】
また、前記配線基板のうち、例えば、BGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体装置で用いられるインターポーザ、言い換えると、半導体チップの外部電極とマザーボード上の端子の整合あるいはグリッド変換を行う配線基板では、前記半導体チップの小型化、高機能化により外部端子(ボンディングパッド)が高密度化しているため、それに対応して、微細ピッチであり、かつ、高密度の配線が要求されている。
【0004】
特に、液晶ディスプレイのドライバICなどのように、COF型の半導体装置に用いる配線基板では、図11に示すような、前記絶縁基板1の表面に設けられた配線11において、隣り合う配線11の中心線間の距離(導体ピッチ)CPが、20μmから30μm程度のものが要求されるようになりつつある。
【0005】
前記導体ピッチCPの微細化、高密度化には、図11に示したような、配線11の幅(導体幅)CWや、隣り合う配線11の端部11A間の距離(導体間隙)CSを狭くする必要があり、前記各配線形成方法に種々の改良が加えられている。
【0006】
前記サブトラクティブ法は、図12(a)に示すように、ポリイミドテープやガラス布基材エポキシ樹脂基板等の絶縁基板1の表面に、電解銅箔や圧延銅箔などの銅箔(導電性薄膜)12を形成した銅張板を用い、図12(b)に示すように、前記銅箔12の表面に、形成する配線パターンと対応したレジスト(エッチングレジスト)13を形成した後、図12(c)に示すように、前記銅箔12の不要な部分をエッチングで除去して前記配線11を形成する方法である。
【0007】
前記サブトラクティブ法では、前記銅箔12をエッチングする際に、前記配線11の側面部分もエッチングされる。このとき、前記配線11の側面部分のエッチング量は、形成する配線11の密度などによりばらつきがあり、図13(a)に示すように、前記配線11の端部11Aの直線性が悪くなり、所定の導体幅CWよりも太くなったり細くなったりしやすい。また、前記銅箔12中に格子欠陥などがあると、局所的にエッチング速度が速くなったり遅くなったりするため、配線11に欠損NCや突起ができやすい。そのため、配線11の形状が不揃いになり、電気的特性が変化しやすくなる。
【0008】
また、図11に示したような配線11の厚さ(導体厚さ)CTが厚く、前記導体間隙CSが狭い場合には、図13(b)に示すように、前記銅箔12のエッチング残り12Aが生じやすくなる。
【0009】
以上のようなことから、前記サブトラクティブ法は、例えば、導体ピッチCPが40μm以下の配線基板の製造方法への適用が難しい。
【0010】
また、前記フルアディティブ法は、絶縁基板1上に直接、無電解めっきだけで前記配線11を形成する方法であり、図14(a)に示すように、絶縁基板1の表面に接着剤14を設け、前記接着剤14上に、例えば、パラジウム(Pd)などの触媒15を付与する。その後、図14(b)に示すように、前記接着剤14上に、形成する配線パターン部分が開口したレジスト(めっきレジスト)4を形成し、無電解銅めっき膜16による配線11を形成する。このとき、前記めっきレジスト4は、一般に、そのままはんだ保護膜(永久マスク)として用いられる。
【0011】
前記フルアディティブ法では、前記めっきレジスト4をそのまま永久マスクとして用いる場合、前記めっきレジスト4と前記絶縁基板1(接着剤14)の間に前記触媒15が残る。そのため、図15に示すように、前記めっきレジスト4の下部の前記触媒15を通してエレクトロマイグレーション16’が発生しやすいので、隣り合う配線11の間隔が狭くなると、前記隣り合う配線11が短絡しやすくなる。ここで、図15は、図14(b)と対応する断面図であるが、図をわかりやすくするために、前記めっきレジスト4のハッチングは省略して示している。
【0012】
そのため、前記フルアディティブ法は、例えば、導体ピッチCPが40μm以下の配線基板の製造方法への適用が難しい。
【0013】
また、前記フルアディティブ法では、無電解めっきにより前記配線11を形成するため、前記サブトラクティブ法のような導体の太りや細り、あるいは突起や欠損を防ぐことができるが、前記無電解銅めっき膜16を形成するための処理が複雑で時間がかかるため、製造コストが上昇しやすい。
【0014】
一方、前記セミアディティブ法は、図16(a)に示すように、前記絶縁基板1の表面に、例えば、無電解めっきやスパッタリングにより、厚さが3μm程度の薄い導電性薄膜7を形成した後、図16(b)に示すように、前記導電性薄膜7上に、形成する配線パターン部分が開口するようなレジスト(めっきレジスト)4を形成し、前記導電性薄膜7を電極(下地)として、例えば、電気銅めっき膜17を形成する。その後、前記めっきレジスト4を除去し、図16(c)に示すように、前記導電性薄膜7の露出した部分をエッチング処理により除去し、前記導電性薄膜7及び前記電気銅めっき膜17からなる配線11を形成する方法である。
【0015】
前記セミアディティブ法の場合、前記導電性薄膜7の厚さが、前記電気銅めっき膜17の厚さに比べて十分に薄く、短時間でエッチングできるため、前記サブトラクティブ法のような導体の太りや細り、突起や欠損を防ぐことができる。また、前記導電性薄膜7が薄く、エッチングによる除去が容易であるため、隣り合う配線11を確実に分離でき、前記エッチング不良による隣り合う配線11の短絡が起こりにくい。
【0016】
またこのとき、前記導電性薄膜7を無電解めっきで形成しても、不要な前記導電性薄膜7を除去した後、不要な触媒を洗浄で除去できるため、前記フルアディティブ法のような、エレクトロマイグレーションによる隣り合う配線11の短絡が起こりにくい。また、前記導電性薄膜7をスパッタリングで形成した場合は、触媒が不要であるため、エレクトロマイグレーションによる隣り合う配線の短絡が起こらない。
【0017】
そのため、前記セミアディティブ法は、前記サブトラクティブ法及び前記フルアディティブ法に比べて、例えば、導体ピッチCPが40μm以下の配線基板の製造方法に適用しやすい。
【0018】
また、近年では、前記サブトラクティブ法、前記フルアディティブ法、及び前記セミアディティブ法による配線形成のほかに、例えば、ステンレス板などの金属板上に電気銅めっきで配線パターンを形成し、前記配線パターン上に絶縁基板を接着し、前記金属板を剥がして前記配線パターンを絶縁基板上に転写する方法(転写法)が提案されている。
【0019】
前記転写法の場合、前記金属板上に直接配線を形成することができるため、前記サブトラクティブ法や前記セミアディティブ法のような、エッチング処理による不要な導体の除去、あるいは前記フルアディティブ法のような触媒が不要である。そのため、例えば、導体ピッチCPが40μm以下の配線基板の製造方法に適用しやすい。
【0020】
【発明が解決しようとする課題】
しかしながら、前記従来の技術のうち、前記セミアディティブ法で配線11を形成する場合は、下地となる導電性薄膜7が前記電気銅めっき膜17の厚さに比べて十分に薄いため、一般に、前記電気銅めっき膜17をマスクとしてクイックエッチングを行うが、このとき、前記電気銅めっき膜17の表面が若干エッチングされ、図17(a)に示すように、配線11の表面、すなわち前記電気銅めっき膜17の表面17Aの平坦性が悪くなるという問題があった。また、前記電気銅めっき膜の表面17Aのエッチング量にばらつきが生じ、前記配線11の厚さにばらつきが生じやすいという問題があった。
【0021】
前記電気銅めっき膜の表面17Aの平坦性が悪くなる、あるいは前記配線11の厚さにばらつきが生じると、半導体チップを実装したときに、前記半導体チップの安定性が悪くなり、接続信頼性が低下するという問題があった。
【0022】
また、前記サブトラクティブ法で配線を形成した場合ほどではないが、前記配線(電気銅めっき膜17)の側面もエッチングされるため、前記配線11の細りや欠損が生じる可能性があるという問題があった。
【0023】
また、近年では、クイックエッチングの際に、前記電気銅めっき膜の表面17Aがエッチングされにくくするために、前記導電性薄膜7として、例えば、ニッケル銅合金やニッケルクロム合金などの、銅よりもエッチング速度の速い導体や、銅が溶けにくい溶液に溶ける導体を用いる方法があるが、その場合、前記導電性薄膜7を選択的にエッチングするため、図17(b)に示すように、前記導電性薄膜7にアンダーカット7Aが生じやすくなる。
【0024】
前記導電性薄膜7にアンダーカット7Aが生じると、前記配線11(電気銅めっき膜17)と前記絶縁基板1の接触面が狭くなり、密着力が低下するため、例えば、前記配線11のピール強度が低下し、前記配線11が剥がれやすくなるという問題があった。そのため、前記配線11の幅CWを狭くしていくと、前記配線11と前記絶縁基板1との密着信頼性の確保が難しくなるため、前記導体ピッチCPをさらに微細化するときに、前記セミアディティブ法の適用が難しくなるという問題があった。
【0025】
また、前記転写法を適用した配線基板の製造方法の場合、前記金属板として、前記配線との密着力が低い材料を用いており、前記金属板に曲げなどの外部からの力が加わると、前記配線が剥がれやすい。また、前記配線の幅(導体幅)CWが狭くなってくると、前記配線と前記金属板との密着力が小さくなり、前記配線が剥がれやすくなる。そのため、TCP(Tape Carrier Package)などの製造方法に用いられているリールツーリール(reel to reel)法で配線基板を形成する場合には、前記転写法の適用が難しいという問題があった。
【0026】
また、前記転写法の場合、前記リールツーリール法の適用が難しいため、同一パターンの配線基板を一度に大量に生産することが難しく、配線基板の製造コストを低減しにくいという問題があった。
【0027】
本発明の目的は、配線基板の製造方法において、配線ピッチを微細化したときの配線の形状不良を低減することが可能な技術を提供することにある。
【0028】
本発明の他の目的は、配線基板の製造方法において、配線ピッチを微細化したときの配線の接着信頼性を向上させることが可能な技術を提供することにある。
【0029】
本発明の他の目的は、配線ピッチを微細化した配線基板を、一度に大量に生産することが可能な技術を提供することにある。
【0030】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【0031】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下のとおりである。
【0032】
(1)絶縁基板の一表面に配線を形成する配線基板の製造方法において、前記絶縁基板に対応する仮基板の表面に導電性薄膜を形成する工程と、前記導電性薄膜上の配線を形成しない部分にレジスト(めっきレジスト)を形成した後、前記導電性薄膜上の配線を形成する部分に電気銅めっきにより所定のパターンの配線を形成する工程と、前記仮基板の前記配線及び前記レジストが形成された面に接着剤を用いて前記絶縁基板を接着する工程と、前記仮基板を剥がして、前記配線及び前記レジスト、ならびに前記導電性薄膜を前記絶縁基板に転写する工程と、前記配線及び前記レジストの表面から前記導電性薄膜を除去する工程とを備える配線基板の製造方法である。
【0033】
前記(1)の手段によれば、前記仮基板上に、セミアディティブ法を用いて配線を形成した後、前記配線及び前記レジスト(めっきレジスト)、ならびに前記導電性薄膜を前記絶縁基板に転写することにより、エッチング等で除去するべき導電性薄膜が表面に露出する。そのため、前記導電性薄膜の除去が容易になる。
【0034】
また、前記導電性薄膜を、例えば、エッチングにより除去する場合、前記配線の側面に前記めっきレジストが密着しており、前記配線の側面、及び前記絶縁基板との接着界面はエッチングされない。そのため、前記配線の幅を狭くした場合でも、配線の形状のばらつきや、配線と絶縁基板との接着力の低下を防ぐことができる。
【0035】
また、前記(1)の手段のように、前記導電性薄膜を表面に露出させることにより、配線ピッチの微細化の限界は、前記めっきレジストを形成する際の精度のみに依存する。そのため、例えば、配線ピッチが40μm以下の配線基板の製造方法への適用が容易になる。
【0036】
また、前記(1)の手段において、前記絶縁基板は接着剤を用いて接着し、前記仮基板を剥がす工程の前に、前記仮基板と前記導電性薄膜の密着力または接着力が、前記絶縁基板と前記配線及び前記レジスト(めっきレジスト)との接着力よりも低くなるように加熱処理することにより、前記仮基板上に配線を形成した後、前記絶縁基板を接着する工程を行うまでの搬送中などに、前記配線が剥がれるのを防ぐことができるとともに、前記絶縁基板を接着した後、前記仮基板を容易に剥がすことができる。
【0037】
このとき、前記絶縁基板を接着する工程は、前記接着剤として熱硬化性樹脂を用い、前記熱硬化性樹脂を硬化させる際の加熱により、前記仮基板と前記導電性薄膜との密着力または接着力を低下させるのが好ましい。この場合、前記絶縁基板を接着する工程の直後に前記仮基板を剥がす工程を行え、前記仮基板を剥がす工程を別途設ける必要がない。
【0038】
また、前記接着剤としては、前記熱硬化性樹脂に限らず、例えば、熱可塑性樹脂を用いてもよい。この場合も、前記絶縁基板を接着する際には、前記絶縁基板及び前記仮基板を加熱して前記熱可塑性樹脂を軟化させるため、加熱により前記仮基板と前記導電性薄膜との密着力または接着力が低下すれば、前記絶縁基板を接着する工程の直後に前記仮基板を剥がす工程を行え、前記仮基板を剥がす工程を別途設ける必要がない。
【0039】
また、前記仮基板として絶縁性の基板を用い、熱硬化性樹脂または熱可塑性樹脂を用いて絶縁基板を接着し、接着する際の加熱により、前記仮基板と前記導電性薄膜との密着力または接着力を低下させることにより、前記絶縁基板を接着する工程の前に、前記仮基板に曲げ変形が加わったときでも前記配線は剥がれにくい。そのため、従来のTCPの製造方法などに適用されているリールツーリール方式、すなわち、前記仮基板として一方向に長尺なテープ状の絶縁基板を用い、前記各工程を、リールに巻き取られた前記テープ状の絶縁基板を他のリールに巻き取る途中で行うことができるため、同一パターンの配線基板を一度に大量に生産することができる。
【0040】
また、前記絶縁基板を接着する工程では、前記接着剤として、前記熱硬化性樹脂や前記熱可塑性樹脂を用い、加熱処理を行う際に前記仮基板と前記導電性薄膜との密着力を低下させるほかにも、例えば、前記配線と前記絶縁基板との接着力、及び前記めっきレジストと前記絶縁基板との接着力が、前記仮基板と前記導電性薄膜との密着力または接着力よりも強い接着剤を用いて前記絶縁基板を接着してもよい。その場合は、前記加熱処理を行わなくても前記配線を転写することができる。
【0041】
(2)絶縁基板の一表面に、接着剤を介して配線を設け、前記配線の相互間にめっきレジストを設けてなる配線基板であって、前記配線及び前記めっきレジストは、前記絶縁基板とは別に用意した仮基板の表面に設けた導電性薄膜上に設けたものを、前記絶縁基板の一表面に接着剤を介して転写したものであり、前記絶縁基板と前記めっきレジストの間には、前記絶縁基板と前記配線の間に介在する接着剤と同一の接着剤が介在していることを特徴とする配線基板。
【0042】
前記(2)の手段によれば、前記仮基板上に設けた前記配線及び前記めっきレジストを、接着剤で前記絶縁基板に接着して前記絶縁基板上に転写することにより、配線形状のばらつき、形状不良が少なく、電気的特性の信頼性が高い配線基板を得ることができる。また、前記配線形状のばらつき、形状不良が少ないため、前記配線の微細化が容易になり、小型で高密度の配線基板を得ることができる。そのため、前記配線基板を用いた半導体装置の小型化、高機能化が容易になる。
【0043】
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。
【0044】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【0045】
【発明の実施の形態】
本発明による実施例を説明する前に、まず、本発明にかかる配線基板の一例について説明する。
【0046】
図1及び図2は、本発明にかかる配線基板の一例の概略構成を示す模式図であり、図1は配線基板の平面図、図2は図1に示した配線基板のA−A’線での断面図である。
【0047】
図1及び図2において、1は絶縁基板、1Aは開口部(パーフォレーション穴)、2は接着剤、3は配線(電気銅めっき膜)、4はめっきレジスト(はんだ保護膜)、5は端子めっきである。
【0048】
本発明にかかる配線基板の主たるものは、例えば、液晶ディスプレイのドライバIC等の、COF型の半導体装置に用いられる配線基板(インターポーザ)で、絶縁基板の片面のみに配線(導体パターン)が設けられた片面配線基板であり、図1及び図2に示すように、フィルム状の絶縁基板1の表面に、接着剤2を介して所定のパターンの配線3が設けられている。
【0049】
また、前記各配線3の間は、図2に示すように、めっきレジスト(はんだ保護膜)4で絶縁されており、前記各配線3の表面には端子めっき5が設けられている。前記端子めっき5には、例えば、ニッケルめっき膜を下地とした金めっき膜や、錫めっき膜などが用いられる。
【0050】
また、前記絶縁基板1は、例えば、ポリイミドテープのような一方向に長尺なテープ材料であり、長手方向の端部に沿って、位置合わせ用の開口部(パーフォレーション穴)1Aが設けられている。
【0051】
また、前記配線基板を用いて半導体装置を形成するときには、前記配線基板上のチップ搭載領域L1のそれぞれに半導体チップを実装し、封止樹脂で前記配線3と半導体チップの外部端子(ボンディングパッド)との接続部を封止した後、個片化領域L2を切断する。
【0052】
前記配線基板を用いた半導体装置は、小型化、高密度化が進んでおり、前記図11に示したような、前記配線3のピッチ(導体ピッチ)は20μmから30μm程度になりつつある。そのため、電気的信頼性の低下を防ぎながら、前記配線3の幅(導体幅)及び隣り合う配線の端部間の距離(導体間隙)を狭くしていく必要がある。
【0053】
以下、前記導体幅及び前記導体間隙を狭くしたときの電気的信頼性の低下を防ぎ、配線パターンの微細化を可能にする配線基板の製造方法の実施例について説明する。
【0054】
(実施例)
図3乃至図6は、本発明による一実施例の配線基板の製造方法を説明するための模式図であり、図3(a)、図3(b)、図3(c)、及び図3(d)は仮基板上に配線を形成する工程の断面図、図4(a)、図4(b)、及び図5は前記配線を絶縁基板に転写する工程の断面図、図6は導電性薄膜を除去する工程の断面図である。
【0055】
図3乃至図6において、6は仮基板、7は導電性薄膜、8は加熱炉、9は剥離用ローラーである。
【0056】
以下、図3乃至図6に沿って、本実施例の配線基板の製造方法について説明する。
【0057】
まず、図3(a)に示すように、絶縁性の仮基板6上に導電性薄膜7を形成する。前記仮基板6には、例えば、ポリイミドテープを用い、前記導電性薄膜7として、スパッタリング等で、前記仮基板6の表面に、銅や、ニッケル銅合金、ニッケルクロム合金などの蒸着膜を形成する。このとき、前記仮基板6と前記導電性薄膜7との接着強度(密着力)は、前記仮基板6と前記導電性薄膜7の組み合わせによるが、およそ100gf/cmから500gf/cmである。
【0058】
またこのとき、前記仮基板6には、例えば、TCPの製造に用いられるような、一方向に長尺な基板を用い、前記導電性薄膜7を形成する工程、及び以下の工程はそれぞれ、リールツーリール方式、すなわち、リールに巻き取られた前記仮基板6を他のリールに巻き取る途中で行われるものとする。
【0059】
次に、図3(b)に示すように、前記導電性薄膜7の表面の、前記配線3を形成しない部分にレジスト(めっきレジスト)4を形成した後、前記導電性薄膜7を陰極とした電気銅めっきにより、図3(c)に示したように、配線(電気銅めっき膜)3を形成する。
【0060】
本実施例の配線基板のように、微細配線パターンを形成する場合、前記めっきレジスト4は、感光性レジストを用いた写真法で形成するのが一般的である。そのため、前記配線3の幅(導体幅)CW及び間隔(導体間隙)CSは、前記めっきレジスト4を形成する際の露光精度により決まる。このとき、前記めっきレジスト4として、ポリメチルメタクリレート(PMMA)などのポジ型のレジストを用いた場合には、形成するパターンの精度を確保できる露光限界が5μm程度であるため、配線3の幅CW及び間隔CSはそれぞれ、5μm程度まで狭くすることが可能となる。
【0061】
また、前記めっきレジスト4として、ネガ型のドライフィルムを用いた場合でも、形成するパターンの精度を確保できる露光限界が15μm程度であるため、配線3の幅CW及び配線3の間隔CSはそれぞれ、15μm程度まで狭くすることができる。
【0062】
また、前記電気銅めっきで配線3を形成する場合は、無電解銅めっきで配線を形成するフルアディティブ法に比べ、短時間で配線3を形成できる。
【0063】
またこのとき、前記配線3の成長面3Aは、使用するめっき浴中に含まれる添加物の組成などにより、図3(c)に示したような凸状になったり、図示は省略するが凹状になったりする場合がある。そのため、必要に応じて、図3(d)に示すように、前記配線3の成長面3Aを研磨して表面を平坦化する。
【0064】
次に、図4(a)に示すように、前記配線3及び前記めっきレジスト4が形成された面に、接着剤2を用いて絶縁基板1を接着した後、図4(b)に示すように、前記仮基板6を前記導電性薄膜7から引き剥がし、前記配線3及び前記めっきレジスト4、ならびに前記導電性薄膜7を前記絶縁基板1に転写する。
【0065】
このとき、前記接着剤2として、例えば、エポキシ樹脂、あるいはポリイミド系樹脂等の熱硬化性樹脂を用いると、前記接着剤2を硬化させるための加熱処理において、前記仮基板6と前記導電性薄膜7との密着力が低下し、例えば、50gf/cmから200gf/cm程度になる。一方、前記接着剤2を硬化させた後の、前記配線3及び前記めっきレジスト4と前記接着剤2との接着強度、及び前記接着剤2と絶縁基板1との接着強度は1000gf/cm程度である。そのため、例えば、図5に示すように、加熱炉8の出口に剥離用ローラー9を設けておき、前記加熱炉8による加熱処理で前記接着剤2を完全硬化させた直後に、前記剥離用ローラー9で前記仮基板6に曲げ変形を加えると、前記仮基板6を容易に引き剥がすことができる。
【0066】
前記仮基板6を引き剥がした絶縁基板1、すなわち、前記配線3及び前記めっきレジスト4、ならびに前記導電性薄膜7が転写された絶縁基板1は、図示は省略するが、リールに巻き取られて、次の工程へ搬送される。一方、引き剥がした前記仮基板6は、別のリールに巻き取られ、信頼性などの検査をした後、再利用される。
【0067】
次に、図6に示すように、前記導電性薄膜7をエッチング処理により除去し、前記配線3及び前記めっきレジスト4を露出させた後、例えば、前記配線3の露出面に端子めっき5を形成すると、図1及び図2に示したような配線基板が得られる。
【0068】
このとき、エッチングにより除去すべき前記導電性薄膜7が表面にあるため、従来のセミアディティブ法で配線を形成したときのように、前記導電性薄膜7をエッチングする際に前記配線3の表面の平坦性が悪くなるのを防げるとともに、前記配線3の厚さのばらつきを低減することができる。そのため、半導体チップを実装したときの安定性がよくなり、接続信頼性の低下を防げる。
【0069】
また、前記配線3の側面が、前記めっきレジスト4と密着しているため、前記導電性薄膜7をエッチングするときに、エッチング液が前記配線3と前記絶縁基板1との接着界面に進入することがなく、前記配線3と前記絶縁基板1の接着強度の低下による配線3の剥がれを防げる。そのため、従来のセミアディティブ法で配線を形成する場合に比べ、配線3の幅CWを狭くすることが容易になり、例えば、導体ピッチCPが40μm以下の配線基板の製造方法への適用が容易になる。
【0070】
またこのとき、前記配線3の側面は、前記めっきレジスト4と密着しているため、エッチング液で前記配線3の側面がエッチングされるのを防げ、従来のサブトラクティブ法で配線を形成したときのように、配線の細りや欠損ができるのを防げる。そのため、配線3の幅を狭くして配線パターンを微細化したときの、前記配線3の形状のばらつきを低減することができ、高周波特性や抵抗値などの電気的特性の信頼性が低下することを防げる。
【0071】
また、前記サブトラクティブ法で配線を形成したときのように、前記配線にアンダーカットができないため、配線の上幅が細くならない。そのため、半導体チップの外部電極との接続信頼性の低下を防げる。
【0072】
以上説明したように、本実施例の配線基板の製造方法によれば、絶縁性の仮基板6上に、セミアディティブ法を用いて配線3を形成した後、前記仮基板6上の導電性薄膜7、配線3、およびめっきレジスト4を絶縁基板1に接着、転写することにより、エッチングにより除去すべき前記導電性薄膜7が表面に来る。そのため、従来のセミアディティブ法で配線を形成したときのように、前記導電性薄膜7をエッチングする際に前記配線3の表面の平坦性が悪くなるのを防げるとともに、前記配線3の厚さのばらつきを低減することができ、半導体チップを実装したときの安定性がよくなり、接続信頼性の低下を防げる。
【0073】
また、前記配線3の側面は、前記めっきレジスト4と密着しているため、前記導電性薄膜7をエッチングするときに、エッチング液が前記配線3と前記絶縁基板1との接着界面に進入することがなく、前記配線3と前記絶縁基板1の接着強度の低下による配線3の剥がれを防げる。そのため、従来のセミアディティブ法で配線を形成する場合に比べ、配線3の幅CWを狭くすることが容易になり、例えば、導体ピッチCPが40μm以下の配線基板の製造方法への適用が容易になる。
【0074】
またこのとき、前記配線3の側面は、前記めっきレジスト4と密着しているため、エッチング液で前記配線3の側面がエッチングされるのを防げ、従来のサブトラクティブ法で配線を形成したときのように、配線の細りや欠損ができるのを防げる。そのため、配線3の幅を狭くして配線パターンを微細化したときの、前記配線3の形状のばらつきを低減することができ、電気的信頼性の低下を防げる。
【0075】
また、前記サブトラクティブ法で配線を形成したときのように、前記配線にアンダーカットができないため、配線の上幅が細くならない。そのため、半導体チップの外部電極との接続信頼性の低下を防げる。
【0076】
また、前記配線3を電気銅めっきで形成することにより、従来のフルアディティブ法、すなわち無電解銅めっきで配線を形成する場合に比べ、短時間で簡単に前記配線3を形成することができる。そのため、従来のフルアディティブ法で配線を形成する場合に比べ、配線基板の製造コストを低減することができる。
【0077】
また、前記導電性薄膜7をスパッタリングで形成する場合、無電解銅めっきのように触媒を利用しないため、エレクトロマイグレーションによる絶縁不良や短絡(ショート)が起きない。また、前記導電性薄膜7を無電解めっきで形成した場合でも、不要な導電性薄膜7を除去したあと、不要な触媒を洗浄で除去することができるため、エレクトロマイグレーションによる絶縁不良や短絡が起きにくい。そのため、従来のフルアディティブ法で配線を形成した場合に比べ、配線3の間隙CSを狭くしたときの電気的信頼性の低下を防ぐことができ、導体ピッチの微細化が容易になる。
【0078】
また、前記仮基板6は、前記配線3及び前記めっきレジスト4、ならびに前記導電性薄膜7を前記絶縁基板1に転写したあと、回収して再び配線基板の製造に用いることができるため、配線基板の製造コストの上昇を抑えることができる。
【0079】
また、本実施例の配線基板の製造方法では、前記絶縁性の仮基板6上に導電性薄膜7を接着し、セミアディティブ法で配線3を形成した後、熱硬化性樹脂を用いて絶縁基板1を接着する工程で、前記導電性薄膜7と前記仮基板6の接着力を低下させるため、前記絶縁基板1を接着する前の段階では、前記仮基板6と前記導電性薄膜7の接着力が大きい。そのため、従来の金属板を用いた転写法に比べ、前記仮基板6に曲げ変形が加わっても、前記導電性薄膜7が剥がれ難いので、リールツーリール法による配線基板の製造方法に適用することができ、同一パターンの配線基板を一度に大量に生産することができる。
【0080】
また、本実施例の配線基板の製造方法では、前記接着剤2として、熱硬化性樹脂を用いたが、これに限らず、例えば、熱可塑性樹脂を用いてもよい。この場合、前記接着剤2として、例えば、熱可塑性ポリイミド樹脂を用いると、前記絶縁基板1を前記配線3が形成された仮基板6に接着する際に、前記絶縁基板1及び前記仮基板6を約300度に加熱して前記熱可塑性樹脂を軟化させるため、加熱により前記仮基板6と前記導電性薄膜7との密着力が低下する。そのため、前記絶縁基板1を接着する工程の後、前記仮基板を容易に剥がすことができる。
【0081】
また、前記接着剤2は、前記熱硬化性樹脂や前記熱可塑性樹脂に限らず、例えば、前記接着剤2として、前記配線3と前記接着剤2の接着強度、及び前記めっきレジスト4と前記接着剤2との接着強度が、前記仮基板6と前記導電性薄膜7との密着力あるいは接着力よりも強い材料を用いることもできる。このとき、前記接着剤2としては、前記めっきレジスト4との接着強度が高い材料が好ましく、例えば、エポキシ系接着剤が考えられる。またこのとき、前記エポキシ系接着剤は、熱硬化性あるいは熱可塑性である必要はなく、例えば、紫外線等の光を照射することで硬化する光硬化性樹脂や、常温で硬化する接着剤であってもよい。その場合、前記加熱処理を行わなくても前記絶縁基板1を接着することができるとともに、前記仮基板6を容易に剥がすことができる。
【0082】
図7乃至図9は、前記実施例で説明した配線基板の製造方法の応用例を説明するための模式図であり、図7は配線基板の平面図、図8及び図9は図7に示した配線基板の製造方法を説明するための平面図である。
【0083】
前記実施例で説明したような配線基板は、主に液晶ディスプレイのドライバICなどに適用されているCOF型の半導体装置に用いる配線基板(インターポーザ)であり、前記配線3の微細化とともに、前記絶縁基板1の薄型化も進んでいるため、前記絶縁基板1のたわみや、テープ切れを防ぐために、図7に示すように、前記絶縁基板1の長手方向の端部、言い換えると、前記スプロケットホール1Aが設けられた領域に補強導体10を設けている場合が多い。
【0084】
そのような場合には、前記実施例で説明した製造方法に沿って、前記仮基板6上に前記配線3を形成する際に、あわせて前記補強導体10を形成しておき、前記配線3と共に前記絶縁基板1に転写すればよい。
【0085】
このとき、前記絶縁基板1は、例えば、図8に示すように、実際に配線基板として用いる領域101の外側に、配線基板を形成する際の位置決め用の開口部1Bが設けられた耳部102のある幅の広い基板を用い、CCDカメラ等を用いて位置合わせをして接着し、前記配線3及び前記補強導体10を前記絶縁基板1に転写した後、図9に示すように、前記補強導体10上の所定位置を、例えば、金型で打ち抜いて開口部1Aを形成した後、前記絶縁基板1の耳部102を切断することで、図7に示したような配線基板を得ることができる。
【0086】
図10は、前記実施例の配線基板の製造方法の変形例を説明するための模式図である。
【0087】
前記実施例では、前記仮基板6として、ポリイミドテープ等の絶縁性の基板を用い、前記仮基板6上に導電性薄膜7の形成した後、加熱処理で前記仮基板6と前記導電性薄膜7の密着力を低下させて引き剥がしているが、これに限らず、前記仮基板6として、例えば、図10(a)に示したような、ステンレス鋼やチタンなどの金属基板6’を用いてもよい。
【0088】
前記ステンレス鋼やチタンは、銅との密着力が低く、電解銅箔を形成する際の基材として用いられる材料であるため、図10(b)に示したように、前記金属基板6’上に直接電気銅めっきをして前記配線3を形成することができる。
【0089】
その後、前記実施例で説明したように、接着剤2を用いて前記絶縁基板1を接着し、前記金属基板6’を引き剥がして、前記配線3及び前記めっきレジスト4を前記絶縁基板1に転写する。
【0090】
このとき、前記配線3及び前記めっきレジスト4は、前記金属基板6’上に直接形成しているため、前記実施例の配線基板の製造方法で説明した、前記導電性薄膜7を形成する工程及びエッチングする工程を省くことができ、配線基板の製造コストを低減することができる。
【0091】
なお、前記金属基板6’を用いる場合には、前記めっきレジスト4と前記金属基板6’が剥離しやすくするために、前記金属基板6’の、前記配線3を形成する面6A’は鏡面加工にしておく。
【0092】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【0093】
例えば、前記実施例及び応用例、ならびに変形例では、COF型の半導体装置に用いるような、片面配線基板を例にあげて説明したが、これに限らず、両面配線基板や、多層配線基板の材料の形成に適用してもよい。
【0094】
また、製造方法も、前記実施例で説明した、リールツーリール方式に限らず、平板状、あるいは短冊状の仮基板を用いた枚葉式の製造方法に適用することもできる。
【0095】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0096】
(1)配線基板の製造方法において、配線ピッチを微細化したときの配線の形状不良を低減することができる。
【0097】
(2)配線基板の製造方法において、配線ピッチを微細化したときの配線の接着信頼性を向上させることができる。
【0098】
(3)配線ピッチを微細化した配線基板を、一度に大量に生産することができる。
【図面の簡単な説明】
【図1】本発明にかかる配線基板の一例の概略構成を示す模式図であり、配線基板の平面図である。
【図2】本発明にかかる配線基板の一例の概略構成を示す模式図であり、図1に示した配線基板のA−A’線での断面図である。
【図3】本発明による一実施例の配線基板の製造方法を説明するための模式図であり、図3(a)、図3(b)、図3(c)、及び図3(d)は仮基板上に配線を形成する工程の断面図である。
【図4】本実施例の配線基板の製造方法を説明するための模式図であり、図4(a)及び図4(b)は前記配線を絶縁基板に転写する工程の断面図である。
【図5】本実施例の配線基板の製造方法を説明するための模式図であり、前記配線を絶縁基板に転写する工程の断面図である。
【図6】本実施例の配線基板の製造方法を説明するための模式図であり、導電性薄膜を除去する工程の断面図である。
【図7】前記実施例の配線基板の製造方法の応用例を説明するための模式図であり、配線基板の平面図である。
【図8】前記実施例の配線基板の製造方法の応用例を説明するための模式図であり、図7に示した配線基板の製造方法を説明するための平面図である。
【図9】前記実施例の配線基板の製造方法の応用例を説明するための模式図であり、図7に示した配線基板の製造方法を説明するための平面図である。
【図10】前記実施例の配線基板の製造方法の変形例を説明するための模式図であり、図10(a)は仮基板の断面図、図10(b)は配線を形成する工程の断面図である。
【図11】配線パターンを微細化する際のパラメータを説明するための模式図である。
【図12】従来のサブトラクティブ法による配線の形成方法を説明するための模式断面図である。
【図13】従来のサブトラクティブ法の課題を説明するための模式図である。
【図14】従来のフルアディティブ法による配線の形成方法を説明するための模式断面図である。
【図15】従来のフルアディティブ法の課題を説明するための模式図である。
【図16】従来のセミアディティブ法による配線の形成方法を説明するための模式断面図である。
【図17】従来のセミアディティブ法の課題を説明するための模式図である。
【符号の説明】
1…絶縁基板、1A,1B…開口部(パーフォレーション穴)、101…配線基板として用いる領域、102…耳部、2…接着剤、3…配線(電気銅めっき膜)、4…レジスト(めっきレジスト)、5…端子めっき、6…仮基板、6’…金属基板、7…導電性薄膜、8…加熱炉、9…剥離用ローラー、10…補強導体、11…配線、11A…配線の端部、12…銅箔(導電性薄膜)、12A…エッチング残り、13…レジスト(エッチングレジスト)、14…接着剤、15…触媒、16…無電解銅めっき膜、16’…エレクトロマイグレーション、17…電気銅めっき膜、CW…配線の幅(導体幅)、CS…配線の間隙(導体間隙)、CP…配線のピッチ(導体ピッチ)、CT…配線の厚さ(導体厚さ)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a wiring board and a wiring board, and more particularly to a technique that is effective when applied to a method for manufacturing a single-sided wiring board for forming fine wiring used in a COF (Chip On Film) type semiconductor device. Is.
[0002]
[Prior art]
Conventionally, in a method of manufacturing a wiring substrate, a method of forming a predetermined pattern of wiring on the surface of an insulating substrate includes a subtractive process, a full additive process, and a semi-additive process (semi-additive process). additive process).
[0003]
Among the wiring boards, for example, interposers used in semiconductor devices such as BGA (Ball Grid Array) and CSP (Chip Size Package), in other words, matching of external electrodes of a semiconductor chip and terminals on a motherboard or grid conversion In the wiring board that performs the above, the external terminals (bonding pads) are densified due to the miniaturization and high functionality of the semiconductor chip, and accordingly, fine pitch and high density wiring is required. ing.
[0004]
In particular, in a wiring board used for a COF type semiconductor device such as a driver IC for a liquid crystal display, the center of
[0005]
For miniaturization and high density of the conductor pitch CP, the width (conductor width) CW of the
[0006]
As shown in FIG. 12 (a), the subtractive method has a copper foil (conductive thin film) such as an electrolytic copper foil or a rolled copper foil on the surface of an
[0007]
In the subtractive method, when the
[0008]
Further, when the thickness (conductor thickness) CT of the
[0009]
For these reasons, it is difficult to apply the subtractive method to a method for manufacturing a wiring board having a conductor pitch CP of 40 μm or less, for example.
[0010]
The full additive method is a method in which the
[0011]
In the full additive method, when the
[0012]
Therefore, it is difficult to apply the full additive method to a method for manufacturing a wiring board having a conductor pitch CP of 40 μm or less, for example.
[0013]
Further, in the full additive method, since the
[0014]
On the other hand, in the semi-additive method, as shown in FIG. 16A, a thin conductive
[0015]
In the case of the semi-additive method, the thickness of the conductive
[0016]
At this time, even if the conductive
[0017]
Therefore, the semi-additive method is easier to apply to, for example, a method of manufacturing a wiring board having a conductor pitch CP of 40 μm or less than the subtractive method and the full additive method.
[0018]
In recent years, in addition to the wiring formation by the subtractive method, the full additive method, and the semi-additive method, for example, a wiring pattern is formed by electrolytic copper plating on a metal plate such as a stainless steel plate, and the wiring pattern There has been proposed a method (transfer method) in which an insulating substrate is bonded to the metal plate and the metal plate is peeled off to transfer the wiring pattern onto the insulating substrate.
[0019]
In the case of the transfer method, since a wiring can be formed directly on the metal plate, unnecessary conductor removal by etching treatment, such as the subtractive method or the semi-additive method, or the full additive method is performed. No catalyst is required. Therefore, for example, it is easy to apply to a method for manufacturing a wiring board having a conductor pitch CP of 40 μm or less.
[0020]
[Problems to be solved by the invention]
However, in the conventional technique, when the
[0021]
If the flatness of the
[0022]
Further, although not as much as when the wiring is formed by the subtractive method, the side surface of the wiring (electrocopper plating film 17) is also etched, so that there is a possibility that the
[0023]
In recent years, in order to make the
[0024]
When the undercut 7A is generated in the conductive
[0025]
Further, in the case of a method of manufacturing a wiring board to which the transfer method is applied, a material having low adhesion to the wiring is used as the metal plate, and when an external force such as bending is applied to the metal plate, The wiring is easily peeled off. Further, when the width (conductor width) CW of the wiring becomes narrow, the adhesion between the wiring and the metal plate becomes small, and the wiring is easily peeled off. For this reason, when the wiring board is formed by the reel to reel method used in a manufacturing method such as TCP (Tape Carrier Package), there is a problem that it is difficult to apply the transfer method.
[0026]
In addition, in the case of the transfer method, since it is difficult to apply the reel-to-reel method, there is a problem that it is difficult to produce a large number of wiring boards having the same pattern at a time, and it is difficult to reduce the manufacturing cost of the wiring board.
[0027]
An object of the present invention is to provide a technique capable of reducing a defective shape of a wiring when a wiring pitch is miniaturized in a method for manufacturing a wiring board.
[0028]
Another object of the present invention is to provide a technique capable of improving the bonding reliability of wiring when the wiring pitch is reduced in the method for manufacturing a wiring board.
[0029]
Another object of the present invention is to provide a technique capable of mass-producing a wiring board with a fine wiring pitch at a time.
[0030]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0031]
[Means for Solving the Problems]
The outline of the invention disclosed in the present application will be described as follows.
[0032]
(1) In a method for manufacturing a wiring board in which wiring is formed on one surface of an insulating substrate,Corresponding to the insulating substrateForming a conductive thin film on the surface of the temporary substrate, and on the conductive thin film;The part that does not form wiringForm a resist (plating resist) onAfter,In the part where wiring is formed on the conductive thin filmA step of forming wiring of a predetermined pattern by electrolytic copper plating, and the temporary substrateBeforeWiringAnd the resistUsing adhesive on the surface on which theAboveBonding the insulating substrate; peeling the temporary substrate; transferring the wiring and the resist; and the conductive thin film to the insulating substrate;From the surface of the wiring and the resistAnd a step of removing the conductive thin film.
[0033]
According to the means of (1), after the wiring is formed on the temporary substrate using a semi-additive method, the wiringAnd the resist (plating resist) and the conductive thin film on the insulating substrateBy transferring, the conductive thin film to be removed by etching or the like is exposed on the surface. Therefore, it becomes easy to remove the conductive thin film.
[0034]
Further, when the conductive thin film is removed by, for example, etching, the plating resist is in close contact with the side surface of the wiring, and the side surface of the wiring and the adhesive interface with the insulating substrate are not etched. Therefore, even when the width of the wiring is narrowed, variations in the shape of the wiring and a decrease in the adhesive force between the wiring and the insulating substrate can be prevented.
[0035]
Further, as described in the above means (1), by exposing the conductive thin film to the surface, the limit of miniaturization of the wiring pitch depends only on the accuracy in forming the plating resist. Therefore, for example, application to a manufacturing method of a wiring board having a wiring pitch of 40 μm or less becomes easy.
[0036]
In the means of (1), the insulating substrate is bonded using an adhesive, and before the step of peeling off the temporary substrate, the adhesion or adhesive force between the temporary substrate and the conductive thin film is changed to the insulating substrate. After the wiring is formed on the temporary substrate by performing heat treatment so as to be lower than the adhesive force between the substrate and the wiring and the resist (plating resist), the conveyance until the step of bonding the insulating substrate is performed. While being able to prevent the wiring from being peeled off, the temporary substrate can be easily peeled off after the insulating substrate is bonded.
[0037]
At this time, the step of adhering the insulating substrate uses a thermosetting resin as the adhesive, and the adhesive force or adhesion between the temporary substrate and the conductive thin film by heating when the thermosetting resin is cured. It is preferable to reduce the force. In this case, the step of peeling the temporary substrate can be performed immediately after the step of bonding the insulating substrate, and there is no need to separately provide a step of peeling the temporary substrate.
[0038]
The adhesive is not limited to the thermosetting resin, and for example, a thermoplastic resin may be used. Also in this case, when the insulating substrate is bonded, the insulating substrate and the temporary substrate are heated to soften the thermoplastic resin, so that the adhesive force or bonding between the temporary substrate and the conductive thin film is caused by heating. If the force is reduced, the step of peeling the temporary substrate can be performed immediately after the step of bonding the insulating substrate, and there is no need to separately provide the step of peeling the temporary substrate.
[0039]
In addition, an insulating substrate is used as the temporary substrate, the insulating substrate is bonded using a thermosetting resin or a thermoplastic resin, and the adhesive force between the temporary substrate and the conductive thin film is increased by heating at the time of bonding or By reducing the adhesive force, the wiring is unlikely to peel off even when bending deformation is applied to the temporary substrate before the step of bonding the insulating substrate. Therefore, a reel-to-reel method applied to a conventional TCP manufacturing method, that is, a tape-shaped insulating substrate that is long in one direction is used as the temporary substrate, and each step is wound on a reel. Since the tape-like insulating substrate can be carried out while being wound on another reel, a large number of wiring substrates having the same pattern can be produced at a time.
[0040]
Further, in the step of bonding the insulating substrate, the thermosetting resin or the thermoplastic resin is used as the adhesive, and when the heat treatment is performed, the adhesion between the temporary substrate and the conductive thin film is reduced. In addition, for example, the adhesion between the wiring and the insulating substrate and the adhesion between the plating resist and the insulating substrate are stronger than the adhesion or adhesion between the temporary substrate and the conductive thin film. The insulating substrate may be bonded using an agent. In that case, the wiring can be transferred without performing the heat treatment.
[0041]
(2) A wiring board in which wiring is provided on one surface of an insulating substrate via an adhesive, and a plating resist is provided between the wirings. The wiring and the plating resist are the same as the insulating substrate. What was provided on the conductive thin film provided on the surface of the temporary substrate prepared separately was transferred to one surface of the insulating substrate via an adhesive.The same adhesive as the adhesive interposed between the insulating substrate and the wiring is interposed between the insulating substrate and the plating resist.Wiring board.
[0042]
According to the means of (2), the wiring and the plating resist provided on the temporary substrate areAdhering to the insulating substrate with an adhesive, on the insulating substrateBy transferring, it is possible to obtain a wiring board with less variation in wiring shape and shape defects and high reliability in electrical characteristics. Further, since there are few variations in the wiring shape and shape defects, the wiring can be easily miniaturized, and a small and high-density wiring board can be obtained. Therefore, it becomes easy to reduce the size and increase the functionality of the semiconductor device using the wiring board.
[0043]
Hereinafter, the present invention will be described in detail together with embodiments (examples) with reference to the drawings.
[0044]
In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals, and repeated explanation thereof is omitted.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
Before describing an embodiment according to the present invention, an example of a wiring board according to the present invention will be described first.
[0046]
1 and 2 are schematic views showing a schematic configuration of an example of a wiring board according to the present invention. FIG. 1 is a plan view of the wiring board, and FIG. 2 is a line AA ′ of the wiring board shown in FIG. FIG.
[0047]
1 and 2, 1 is an insulating substrate, 1A is an opening (perforation hole), 2 is an adhesive, 3 is a wiring (electrocopper plating film), 4 is a plating resist (solder protective film), and 5 is terminal plating. It is.
[0048]
The main thing of the wiring board concerning this invention is a wiring board (interposer) used for COF type semiconductor devices, such as a driver IC of a liquid crystal display, for example, and wiring (conductor pattern) is provided only on one side of an insulating board. As shown in FIGS. 1 and 2,
[0049]
Further, as shown in FIG. 2, the
[0050]
The insulating
[0051]
When a semiconductor device is formed using the wiring board, a semiconductor chip is mounted in each of the chip mounting regions L1 on the wiring board, and the
[0052]
Semiconductor devices using the wiring substrate are becoming smaller and higher in density, and the pitch (conductor pitch) of the
[0053]
Hereinafter, an embodiment of a method of manufacturing a wiring board that prevents a reduction in electrical reliability when the conductor width and the conductor gap are narrowed and enables miniaturization of a wiring pattern will be described.
[0054]
(Example)
3 to 6 are schematic views for explaining a method of manufacturing a wiring board according to an embodiment of the present invention. FIGS. 3 (a), 3 (b), 3 (c), and 3 4D is a cross-sectional view of a process for forming a wiring on a temporary substrate, FIGS. 4A, 4B, and 5 are cross-sectional views of a process for transferring the wiring to an insulating substrate, and FIG. It is sectional drawing of the process of removing a conductive thin film.
[0055]
3 to 6, 6 is a temporary substrate, 7 is a conductive thin film, 8 is a heating furnace, and 9 is a peeling roller.
[0056]
Hereinafter, the method for manufacturing the wiring board of this embodiment will be described with reference to FIGS.
[0057]
First, as shown in FIG. 3A, a conductive
[0058]
Also, at this time, the
[0059]
Next, as shown in FIG. 3B, after a resist (plating resist) 4 is formed on the surface of the conductive
[0060]
When a fine wiring pattern is formed as in the wiring board of this embodiment, the plating resist 4 is generally formed by a photographic method using a photosensitive resist. Therefore, the width (conductor width) CW and the interval (conductor gap) CS of the
[0061]
Further, even when a negative dry film is used as the plating resist 4, since the exposure limit that can ensure the accuracy of the pattern to be formed is about 15 μm, the width CW of the
[0062]
Further, when the
[0063]
At this time, the
[0064]
Next, as shown in FIG. 4A, after the insulating
[0065]
At this time, for example, when a thermosetting resin such as an epoxy resin or a polyimide resin is used as the adhesive 2, the
[0066]
The insulating
[0067]
Next, as shown in FIG. 6, after removing the conductive
[0068]
At this time, since the conductive
[0069]
Further, since the side surface of the
[0070]
At this time, since the side surface of the
[0071]
In addition, since the wiring cannot be undercut like when the wiring is formed by the subtractive method, the upper width of the wiring is not reduced. Therefore, it is possible to prevent a decrease in connection reliability with the external electrode of the semiconductor chip.
[0072]
As described above, according to the method for manufacturing the wiring board of this embodiment, after the
[0073]
In addition, since the side surface of the
[0074]
At this time, since the side surface of the
[0075]
In addition, since the wiring cannot be undercut like when the wiring is formed by the subtractive method, the upper width of the wiring is not reduced. Therefore, it is possible to prevent a decrease in connection reliability with the external electrode of the semiconductor chip.
[0076]
Further, by forming the
[0077]
Further, when the conductive
[0078]
Further, since the
[0079]
Further, in the method of manufacturing the wiring board according to the present embodiment, the conductive
[0080]
Further, in the method for manufacturing a wiring board according to the present embodiment, a thermosetting resin is used as the adhesive 2. However, the present invention is not limited thereto, and a thermoplastic resin may be used, for example. In this case, when, for example, a thermoplastic polyimide resin is used as the adhesive 2, the insulating
[0081]
The adhesive 2 is not limited to the thermosetting resin or the thermoplastic resin. For example, as the adhesive 2, the adhesive strength between the
[0082]
7 to 9 are schematic views for explaining an application example of the method for manufacturing a wiring board described in the above embodiment, FIG. 7 is a plan view of the wiring board, and FIGS. 8 and 9 are shown in FIG. It is a top view for demonstrating the manufacturing method of the printed wiring board.
[0083]
The wiring board as described in the above embodiment is a wiring board (interposer) used for a COF type semiconductor device mainly applied to a driver IC for a liquid crystal display. Since the thickness of the
[0084]
In such a case, the reinforcing
[0085]
At this time, for example, as shown in FIG. 8, the insulating
[0086]
FIG. 10 is a schematic diagram for explaining a modification of the method of manufacturing the wiring board according to the embodiment.
[0087]
In the embodiment, an insulating substrate such as a polyimide tape is used as the
[0088]
Since the stainless steel or titanium has a low adhesion to copper and is a material used as a base material when forming an electrolytic copper foil, as shown in FIG. 10B, on the
[0089]
Thereafter, as described in the embodiment, the insulating
[0090]
At this time, since the
[0091]
When the
[0092]
The present invention has been specifically described above based on the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. .
[0093]
For example, in the above-described embodiments, application examples, and modifications, a single-sided wiring board as used in a COF type semiconductor device has been described as an example. You may apply to formation of material.
[0094]
Further, the manufacturing method is not limited to the reel-to-reel method described in the above embodiment, but can be applied to a single-wafer manufacturing method using a flat or strip-like temporary substrate.
[0095]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0096]
(1) In the method for manufacturing a wiring board, it is possible to reduce the shape defect of the wiring when the wiring pitch is reduced.
[0097]
(2) In the method of manufacturing a wiring board, it is possible to improve the bonding reliability of the wiring when the wiring pitch is reduced.
[0098]
(3) A large number of wiring boards with a finer wiring pitch can be produced at one time.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a schematic configuration of an example of a wiring board according to the present invention, and is a plan view of the wiring board.
2 is a schematic diagram showing a schematic configuration of an example of a wiring board according to the present invention, and is a cross-sectional view taken along line A-A ′ of the wiring board shown in FIG. 1;
FIG. 3 is a schematic diagram for explaining a method of manufacturing a wiring board according to an embodiment of the present invention; FIG. 3 (a), FIG. 3 (b), FIG. 3 (c), and FIG. These are sectional drawings of the process of forming wiring on a temporary substrate.
FIGS. 4A and 4B are schematic views for explaining a method of manufacturing a wiring board according to the present embodiment, and FIGS. 4A and 4B are cross-sectional views illustrating a process of transferring the wiring to an insulating substrate. FIGS.
FIG. 5 is a schematic diagram for explaining a method of manufacturing a wiring board according to the present embodiment, and is a cross-sectional view of a process of transferring the wiring to an insulating substrate.
FIG. 6 is a schematic view for explaining the method of manufacturing the wiring board according to the embodiment, and is a cross-sectional view of a process of removing the conductive thin film.
FIG. 7 is a schematic diagram for explaining an application example of the method of manufacturing the wiring board according to the embodiment, and is a plan view of the wiring board.
8 is a schematic view for explaining an application example of the method for manufacturing the wiring board of the embodiment, and is a plan view for explaining the method for manufacturing the wiring board shown in FIG. 7; FIG.
9 is a schematic view for explaining an application example of the method for manufacturing the wiring board of the embodiment, and is a plan view for explaining the method for manufacturing the wiring board shown in FIG. 7; FIG.
10A and 10B are schematic views for explaining a modified example of the method of manufacturing the wiring board according to the embodiment, in which FIG. 10A is a sectional view of a temporary board, and FIG. 10B is a process of forming a wiring; It is sectional drawing.
FIG. 11 is a schematic diagram for explaining parameters when a wiring pattern is miniaturized.
FIG. 12 is a schematic cross-sectional view for explaining a wiring formation method by a conventional subtractive method.
FIG. 13 is a schematic diagram for explaining a problem of a conventional subtractive method.
FIG. 14 is a schematic cross-sectional view for explaining a conventional wiring forming method by a full additive method.
FIG. 15 is a schematic diagram for explaining a problem of a conventional full additive method.
FIG. 16 is a schematic cross-sectional view for explaining a wiring forming method by a conventional semi-additive method.
FIG. 17 is a schematic diagram for explaining a problem of a conventional semi-additive method.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
前記絶縁基板に対応する仮基板の表面に導電性薄膜を形成する工程と、
前記導電性薄膜上の配線を形成しない部分にレジスト(めっきレジスト)を形成した後、前記導電性薄膜上の配線を形成する部分に電気銅めっきにより所定のパターンの配線を形成する工程と、
前記仮基板の前記配線及び前記レジストが形成された面に接着剤を用いて前記絶縁基板を接着する工程と、
前記仮基板を剥がして、前記配線及び前記レジスト、ならびに前記導電性薄膜を前記絶縁基板に転写する工程と、
前記配線及び前記レジストの表面から前記導電性薄膜を除去する工程とを備えることを特徴とする配線基板の製造方法。In a method of manufacturing a wiring board that forms wiring on one surface of an insulating substrate,
Forming a conductive thin film on the surface of the temporary substrate corresponding to the insulating substrate ;
After forming a resist (plating resist) in the portion not forming a wiring on the conductive thin film, and forming a wiring of a predetermined pattern by electrolytic copper plating to the portion for forming the wiring on the conductive thin film,
A step of bonding the insulating substrate using an adhesive on the surface before Symbol wiring and the resist is formed of the temporary substrate,
Peeling the temporary substrate, transferring the wiring and the resist, and the conductive thin film to the insulating substrate;
And a step of removing the conductive thin film from the surface of the wiring and the resist .
前記仮基板と前記導電性薄膜の密着力または接着力が、前記絶縁基板と前記接着剤との接着力、前記配線及び前記レジストと前記接着剤との接着力よりも低くなるように加熱処理することを特徴とする請求項1に記載の配線基板の製造方法。Before the step of peeling the temporary substrate,
Heat treatment is performed so that the adhesion or adhesion between the temporary substrate and the conductive thin film is lower than the adhesion between the insulating substrate and the adhesive and the adhesion between the wiring and the resist and the adhesive. The method for manufacturing a wiring board according to claim 1.
前記熱硬化性樹脂を硬化させる際の加熱により、前記仮基板と前記導電性薄膜との密着力または接着力を低下させることを特徴とする請求項2に記載の配線基板の製造方法。Wherein the step of bonding the insulating substrate is bonded with a thermosetting resin as the adhesive,
The method for manufacturing a wiring board according to claim 2, wherein an adhesion force or an adhesive force between the temporary substrate and the conductive thin film is reduced by heating when the thermosetting resin is cured.
前記熱可塑性樹脂を軟化させ前記仮基板に貼り付ける際の加熱により、前記仮基板と前記導電性薄膜との密着力または接着力を低下させることを特徴とする請求項2に記載の配線基板の製造方法。Wherein the step of bonding the insulating substrate is bonded with the thermoplastic resin as the adhesive,
The wiring board according to claim 2, wherein the adhesive force or adhesive force between the temporary substrate and the conductive thin film is reduced by heating when the thermoplastic resin is softened and attached to the temporary substrate. Production method.
前記各工程は、リールに巻き取られた前記テープ状の絶縁基板を他のリールに巻き取る途中で行うことを特徴とする請求項1乃至請求項4のいずれか1項に記載の配線基板の製造方法。As the temporary substrate, a tape-shaped insulating substrate that is long in one direction,
5. The wiring board according to claim 1, wherein each of the steps is performed in the middle of winding the tape-shaped insulating substrate wound around a reel onto another reel. Production method.
前記配線及び前記めっきレジストは、前記絶縁基板とは別に用意した仮基板の表面に設けた導電性薄膜上に設けたものを、前記絶縁基板の一表面に接着剤を介して転写したものであり、
前記絶縁基板と前記めっきレジストの間には、前記絶縁基板と前記配線の間に介在する接着剤と同一の接着剤が介在していることを特徴とする配線基板。A wiring board provided with wiring via an adhesive on one surface of an insulating substrate, and a plating resist provided between the wirings,
The wiring and the plating resist are prepared by transferring a material provided on a conductive thin film provided on the surface of a temporary substrate prepared separately from the insulating substrate to one surface of the insulating substrate via an adhesive. The
Wherein between the insulating substrate and the plating resist, the wiring board to which the same adhesive and adhesive interposed between the wiring and the insulating substrate is characterized that you have interposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002007268A JP3879516B2 (en) | 2002-01-16 | 2002-01-16 | Wiring board manufacturing method and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002007268A JP3879516B2 (en) | 2002-01-16 | 2002-01-16 | Wiring board manufacturing method and wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209342A JP2003209342A (en) | 2003-07-25 |
JP3879516B2 true JP3879516B2 (en) | 2007-02-14 |
Family
ID=27645826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002007268A Expired - Fee Related JP3879516B2 (en) | 2002-01-16 | 2002-01-16 | Wiring board manufacturing method and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3879516B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864165B1 (en) * | 2003-09-15 | 2005-03-08 | International Business Machines Corporation | Method of fabricating integrated electronic chip with an interconnect device |
JP2006283044A (en) * | 2005-03-31 | 2006-10-19 | Hyomen Shori System:Kk | Continuous plating equipment and method for film |
JP5022796B2 (en) * | 2007-07-09 | 2012-09-12 | 株式会社リコー | Multilayer printed circuit board base material |
CN103064248A (en) * | 2011-10-21 | 2013-04-24 | 联胜(中国)科技有限公司 | Manufacturing method of film pattern and baseplate structure |
CN103984205B (en) * | 2011-10-21 | 2018-04-27 | 联胜(中国)科技有限公司 | The production method and board structure of Thinfilm pattern |
WO2015107618A1 (en) * | 2014-01-14 | 2015-07-23 | 株式会社メイコー | Method for manufacturing printed wiring board |
CN111106018B (en) * | 2018-10-26 | 2021-08-31 | 深圳市鼎华芯泰科技有限公司 | Method for forming metal electrode in packaging process |
-
2002
- 2002-01-16 JP JP2002007268A patent/JP3879516B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003209342A (en) | 2003-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889700B2 (en) | COF film carrier tape manufacturing method | |
TW200522828A (en) | Printed wiring board and semiconductor device | |
JP3879516B2 (en) | Wiring board manufacturing method and wiring board | |
JP3555502B2 (en) | Method of manufacturing TAB tape carrier for COF | |
JP3772843B2 (en) | Flexible printed circuit board for COF | |
JPH11354591A (en) | Semiconductor carrier and its manufacture | |
JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
JP2003045917A (en) | Tape carrier for semiconductor device and its manufacturing method | |
JP3869693B2 (en) | Manufacturing method of semiconductor device | |
JP3726964B2 (en) | COF film carrier tape manufacturing method | |
JP4520665B2 (en) | Printed wiring board, manufacturing method thereof, and component mounting structure | |
JPH1041597A (en) | Printed wiring board and its manufacture | |
JP2002164390A (en) | Tape carrier and its manufacturing method | |
JPH07326853A (en) | Ball bump forming method for printed wiring board | |
JP4033090B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
JP7412735B2 (en) | Manufacturing method for semiconductor packages | |
KR100495932B1 (en) | Film Carrier Tape and Method of fabricating the same | |
JP4639473B2 (en) | Method for manufacturing printed wiring board | |
JP2001007250A (en) | Package substrate | |
KR100841777B1 (en) | Process for manufacturing solder bump | |
JP2002299387A (en) | Tape carrier for semiconductor device and its manufacturing method | |
JP2002093835A (en) | Connection member and method of forming the same | |
JP2004031685A (en) | Method for manufacturing chip on film carrier tape | |
JP2004072027A (en) | Method of manufacturing wiring board with bump electrode | |
JP2005183587A (en) | Manufacturing method for printed-circuit board and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |