JP2003209342A - Circuit board and method for manufacturing the same - Google Patents

Circuit board and method for manufacturing the same

Info

Publication number
JP2003209342A
JP2003209342A JP2002007268A JP2002007268A JP2003209342A JP 2003209342 A JP2003209342 A JP 2003209342A JP 2002007268 A JP2002007268 A JP 2002007268A JP 2002007268 A JP2002007268 A JP 2002007268A JP 2003209342 A JP2003209342 A JP 2003209342A
Authority
JP
Japan
Prior art keywords
wiring
thin film
conductive thin
substrate
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002007268A
Other languages
Japanese (ja)
Other versions
JP3879516B2 (en
Inventor
Mamoru Onda
護 御田
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002007268A priority Critical patent/JP3879516B2/en
Publication of JP2003209342A publication Critical patent/JP2003209342A/en
Application granted granted Critical
Publication of JP3879516B2 publication Critical patent/JP3879516B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To allow a shape fault of a wiring when a wiring pitch is miniaturized to be reduced in a method for manufacturing a circuit board. <P>SOLUTION: The method for manufacturing the circuit board having the wiring formed on one surface of an insulation board comprises the step of forming a conductive thin film on the surface of a temporary board, forming a resist (plating resist) on the conductive thin film, forming the wiring of a predetermined pattern by electric copper plating, adhering the insulation board to the surface of he temporary board on which the wiring is formed, releasing the temporary board, and transferring the wiring, the resist and the conductive thin film to the insulation board, and removing the conductive thin film. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板の製造方
法及び配線基板に関し、特に、COF(Chip On Film)型
の半導体装置などに用いられる、微細配線を形成する片
面配線基板の製造方法に適用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a wiring board and a wiring board, and more particularly to a method of manufacturing a single-sided wiring board for forming fine wiring used in a COF (Chip On Film) type semiconductor device or the like. It relates to technology that is effective when applied.

【0002】[0002]

【従来の技術】従来、配線基板の製造方法において、絶
縁基板の表面に所定のパターンの配線を形成する方法に
は、サブトラクティブ法(subtractive process)、フ
ルアディティブ法(full additive process)、及びセ
ミアディティブ法(semi-additive process)がある。
2. Description of the Related Art Conventionally, in a method of manufacturing a wiring board, a method of forming a wiring having a predetermined pattern on a surface of an insulating substrate is a subtractive process, a full additive process, and a semi-additive process. There is an additive method (semi-additive process).

【0003】また、前記配線基板のうち、例えば、BGA
(Ball Grid Array)やCSP(Chip Size Package)など
の半導体装置で用いられるインターポーザ、言い換える
と、半導体チップの外部電極とマザーボード上の端子の
整合あるいはグリッド変換を行う配線基板では、前記半
導体チップの小型化、高機能化により外部端子(ボンデ
ィングパッド)が高密度化しているため、それに対応し
て、微細ピッチであり、かつ、高密度の配線が要求され
ている。
Of the wiring boards, for example, BGA
(Ball Grid Array), CSP (Chip Size Package), and other interposers used in semiconductor devices, in other words, wiring boards that match the external electrodes of the semiconductor chip with the terminals on the motherboard or perform grid conversion. Since the external terminals (bonding pads) are densified due to the trend toward higher performance and higher functionality, correspondingly, wiring with a fine pitch and high density is required.

【0004】特に、液晶ディスプレイのドライバICなど
のように、COF型の半導体装置に用いる配線基板では、
図11に示すような、前記絶縁基板1の表面に設けられ
た配線11において、隣り合う配線11の中心線間の距
離(導体ピッチ)CPが、20μmから30μm程度の
ものが要求されるようになりつつある。
Particularly, in a wiring board used for a COF type semiconductor device such as a driver IC of a liquid crystal display,
In the wiring 11 provided on the surface of the insulating substrate 1 as shown in FIG. 11, the distance (conductor pitch) CP between the center lines of the adjacent wirings 11 is required to be about 20 μm to 30 μm. It is becoming.

【0005】前記導体ピッチCPの微細化、高密度化に
は、図11に示したような、配線11の幅(導体幅)C
Wや、隣り合う配線11の端部11A間の距離(導体間
隙)CSを狭くする必要があり、前記各配線形成方法に
種々の改良が加えられている。
In order to miniaturize and increase the density of the conductor pitch CP, the width (conductor width) C of the wiring 11 as shown in FIG. 11 is used.
It is necessary to reduce W and the distance (conductor gap) CS between the end portions 11A of the adjacent wirings 11, and various improvements have been added to the respective wiring forming methods.

【0006】前記サブトラクティブ法は、図12(a)
に示すように、ポリイミドテープやガラス布基材エポキ
シ樹脂基板等の絶縁基板1の表面に、電解銅箔や圧延銅
箔などの銅箔(導電性薄膜)12を形成した銅張板を用
い、図12(b)に示すように、前記銅箔12の表面
に、形成する配線パターンと対応したレジスト(エッチ
ングレジスト)13を形成した後、図12(c)に示す
ように、前記銅箔12の不要な部分をエッチングで除去
して前記配線11を形成する方法である。
The subtractive method is shown in FIG.
As shown in, using a copper clad plate in which a copper foil (conductive thin film) 12 such as an electrolytic copper foil or a rolled copper foil is formed on the surface of an insulating substrate 1 such as a polyimide tape or a glass cloth-based epoxy resin substrate, As shown in FIG. 12B, after forming a resist (etching resist) 13 corresponding to the wiring pattern to be formed on the surface of the copper foil 12, as shown in FIG. Is a method of forming the wiring 11 by removing unnecessary portions of the wiring by etching.

【0007】前記サブトラクティブ法では、前記銅箔1
2をエッチングする際に、前記配線11の側面部分もエ
ッチングされる。このとき、前記配線11の側面部分の
エッチング量は、形成する配線11の密度などによりば
らつきがあり、図13(a)に示すように、前記配線1
1の端部11Aの直線性が悪くなり、所定の導体幅CW
よりも太くなったり細くなったりしやすい。また、前記
銅箔12中に格子欠陥などがあると、局所的にエッチン
グ速度が速くなったり遅くなったりするため、配線11
に欠損NCや突起ができやすい。そのため、配線11の
形状が不揃いになり、電気的特性が変化しやすくなる。
In the subtractive method, the copper foil 1 is used.
When etching 2, the side surfaces of the wiring 11 are also etched. At this time, the etching amount of the side surface portion of the wiring 11 varies depending on the density of the wiring 11 to be formed. As shown in FIG.
1 end portion 11A has poor linearity, and a predetermined conductor width CW
It is easier to get thicker or thinner than that. Further, if the copper foil 12 has a lattice defect or the like, the etching rate locally increases or decreases.
It is easy to form a defective NC or protrusion. Therefore, the shapes of the wirings 11 become uneven, and the electrical characteristics are likely to change.

【0008】また、図11に示したような配線11の厚
さ(導体厚さ)CTが厚く、前記導体間隙CSが狭い場
合には、図13(b)に示すように、前記銅箔12のエ
ッチング残り12Aが生じやすくなる。
Further, when the thickness (conductor thickness) CT of the wiring 11 as shown in FIG. 11 is large and the conductor gap CS is narrow, as shown in FIG. 13 (b), the copper foil 12 is formed. The etching residue 12A is likely to occur.

【0009】以上のようなことから、前記サブトラクテ
ィブ法は、例えば、導体ピッチCPが40μm以下の配
線基板の製造方法への適用が難しい。
From the above, it is difficult to apply the subtractive method to, for example, a method of manufacturing a wiring board having a conductor pitch CP of 40 μm or less.

【0010】また、前記フルアディティブ法は、絶縁基
板1上に直接、無電解めっきだけで前記配線11を形成
する方法であり、図14(a)に示すように、絶縁基板
1の表面に接着剤14を設け、前記接着剤14上に、例
えば、パラジウム(Pd)などの触媒15を付与する。そ
の後、図14(b)に示すように、前記接着剤14上
に、形成する配線パターン部分が開口したレジスト(め
っきレジスト)4を形成し、無電解銅めっき膜16によ
る配線11を形成する。このとき、前記めっきレジスト
4は、一般に、そのままはんだ保護膜(永久マスク)と
して用いられる。
The full additive method is a method of directly forming the wiring 11 on the insulating substrate 1 only by electroless plating, and as shown in FIG. The agent 14 is provided, and a catalyst 15 such as palladium (Pd) is provided on the adhesive 14. Thereafter, as shown in FIG. 14B, a resist (plating resist) 4 having an opening in the wiring pattern portion to be formed is formed on the adhesive 14, and the wiring 11 is formed by the electroless copper plating film 16. At this time, the plating resist 4 is generally used as it is as a solder protective film (permanent mask).

【0011】前記フルアディティブ法では、前記めっき
レジスト4をそのまま永久マスクとして用いる場合、前
記めっきレジスト4と前記絶縁基板1(接着剤14)の
間に前記触媒15が残る。そのため、図15に示すよう
に、前記めっきレジスト4の下部の前記触媒15を通し
てエレクトロマイグレーション16’が発生しやすいの
で、隣り合う配線11の間隔が狭くなると、前記隣り合
う配線11が短絡しやすくなる。ここで、図15は、図
14(b)と対応する断面図であるが、図をわかりやす
くするために、前記めっきレジスト4のハッチングは省
略して示している。
In the full-additive method, when the plating resist 4 is used as it is as a permanent mask, the catalyst 15 remains between the plating resist 4 and the insulating substrate 1 (adhesive 14). Therefore, as shown in FIG. 15, electromigration 16 ′ is likely to occur through the catalyst 15 under the plating resist 4, so that when the distance between the adjacent wirings 11 is narrowed, the adjacent wirings 11 are likely to be short-circuited. . Here, FIG. 15 is a sectional view corresponding to FIG. 14B, but hatching of the plating resist 4 is omitted for the sake of clarity.

【0012】そのため、前記フルアディティブ法は、例
えば、導体ピッチCPが40μm以下の配線基板の製造
方法への適用が難しい。
Therefore, it is difficult to apply the full additive method to, for example, a method of manufacturing a wiring board having a conductor pitch CP of 40 μm or less.

【0013】また、前記フルアディティブ法では、無電
解めっきにより前記配線11を形成するため、前記サブ
トラクティブ法のような導体の太りや細り、あるいは突
起や欠損を防ぐことができるが、前記無電解銅めっき膜
16を形成するための処理が複雑で時間がかかるため、
製造コストが上昇しやすい。
Further, in the full additive method, since the wiring 11 is formed by electroless plating, it is possible to prevent the conductor from becoming thick or thin, as well as the protrusion or the defect as in the subtractive method. Since the process for forming the copper plating film 16 is complicated and time-consuming,
Manufacturing costs are likely to rise.

【0014】一方、前記セミアディティブ法は、図16
(a)に示すように、前記絶縁基板1の表面に、例え
ば、無電解めっきやスパッタリングにより、厚さが3μ
m程度の薄い導電性薄膜7を形成した後、図16(b)
に示すように、前記導電性薄膜7上に、形成する配線パ
ターン部分が開口するようなレジスト(めっきレジス
ト)4を形成し、前記導電性薄膜7を電極(下地)とし
て、例えば、電気銅めっき膜17を形成する。その後、
前記めっきレジスト4を除去し、図16(c)に示すよ
うに、前記導電性薄膜7の露出した部分をエッチング処
理により除去し、前記導電性薄膜7及び前記電気銅めっ
き膜17からなる配線11を形成する方法である。
On the other hand, the semi-additive method is shown in FIG.
As shown in (a), a thickness of 3 μm is formed on the surface of the insulating substrate 1 by, for example, electroless plating or sputtering.
After forming a thin conductive thin film 7 having a thickness of about m, FIG.
As shown in FIG. 5, a resist (plating resist) 4 is formed on the conductive thin film 7 so that the wiring pattern portion to be formed is opened, and the conductive thin film 7 is used as an electrode (base), for example, electrolytic copper plating. The film 17 is formed. afterwards,
The plating resist 4 is removed, and as shown in FIG. 16C, the exposed portion of the conductive thin film 7 is removed by an etching process, and the wiring 11 composed of the conductive thin film 7 and the electrolytic copper plating film 17 is removed. Is a method of forming.

【0015】前記セミアディティブ法の場合、前記導電
性薄膜7の厚さが、前記電気銅めっき膜17の厚さに比
べて十分に薄く、短時間でエッチングできるため、前記
サブトラクティブ法のような導体の太りや細り、突起や
欠損を防ぐことができる。また、前記導電性薄膜7が薄
く、エッチングによる除去が容易であるため、隣り合う
配線11を確実に分離でき、前記エッチング不良による
隣り合う配線11の短絡が起こりにくい。
In the case of the semi-additive method, the thickness of the conductive thin film 7 is sufficiently smaller than the thickness of the electrolytic copper plating film 17 and etching can be performed in a short time. It is possible to prevent the conductor from becoming thicker or thinner, and from protruding or missing. In addition, since the conductive thin film 7 is thin and can be easily removed by etching, the adjacent wirings 11 can be reliably separated, and short-circuiting between the adjacent wirings 11 due to the etching failure is unlikely to occur.

【0016】またこのとき、前記導電性薄膜7を無電解
めっきで形成しても、不要な前記導電性薄膜7を除去し
た後、不要な触媒を洗浄で除去できるため、前記フルア
ディティブ法のような、エレクトロマイグレーションに
よる隣り合う配線11の短絡が起こりにくい。また、前
記導電性薄膜7をスパッタリングで形成した場合は、触
媒が不要であるため、エレクトロマイグレーションによ
る隣り合う配線の短絡が起こらない。
At this time, even if the conductive thin film 7 is formed by electroless plating, the unnecessary catalyst can be removed by washing after the unnecessary conductive thin film 7 is removed. However, a short circuit between the adjacent wirings 11 due to electromigration hardly occurs. Further, when the conductive thin film 7 is formed by sputtering, a catalyst is not required, and therefore short circuit between adjacent wirings due to electromigration does not occur.

【0017】そのため、前記セミアディティブ法は、前
記サブトラクティブ法及び前記フルアディティブ法に比
べて、例えば、導体ピッチCPが40μm以下の配線基
板の製造方法に適用しやすい。
Therefore, the semi-additive method is easier to apply to a method of manufacturing a wiring board having a conductor pitch CP of 40 μm or less than the subtractive method and the full-additive method.

【0018】また、近年では、前記サブトラクティブ
法、前記フルアディティブ法、及び前記セミアディティ
ブ法による配線形成のほかに、例えば、ステンレス板な
どの金属板上に電気銅めっきで配線パターンを形成し、
前記配線パターン上に絶縁基板を接着し、前記金属板を
剥がして前記配線パターンを絶縁基板上に転写する方法
(転写法)が提案されている。
In addition, in recent years, in addition to the wiring formation by the subtractive method, the full additive method, and the semi-additive method, for example, a wiring pattern is formed on a metal plate such as a stainless plate by electrolytic copper plating,
A method has been proposed in which an insulating substrate is bonded onto the wiring pattern, the metal plate is peeled off, and the wiring pattern is transferred onto the insulating substrate (transfer method).

【0019】前記転写法の場合、前記金属板上に直接配
線を形成することができるため、前記サブトラクティブ
法や前記セミアディティブ法のような、エッチング処理
による不要な導体の除去、あるいは前記フルアディティ
ブ法のような触媒が不要である。そのため、例えば、導
体ピッチCPが40μm以下の配線基板の製造方法に適
用しやすい。
In the case of the transfer method, since wiring can be formed directly on the metal plate, unnecessary conductors are removed by etching treatment such as the subtractive method or the semi-additive method, or the full-additive method is used. No catalyst like the method is required. Therefore, for example, it is easy to apply to a method for manufacturing a wiring board having a conductor pitch CP of 40 μm or less.

【0020】[0020]

【発明が解決しようとする課題】しかしながら、前記従
来の技術のうち、前記セミアディティブ法で配線11を
形成する場合は、下地となる導電性薄膜7が前記電気銅
めっき膜17の厚さに比べて十分に薄いため、一般に、
前記電気銅めっき膜17をマスクとしてクイックエッチ
ングを行うが、このとき、前記電気銅めっき膜17の表
面が若干エッチングされ、図17(a)に示すように、
配線11の表面、すなわち前記電気銅めっき膜17の表
面17Aの平坦性が悪くなるという問題があった。ま
た、前記電気銅めっき膜の表面17Aのエッチング量に
ばらつきが生じ、前記配線11の厚さにばらつきが生じ
やすいという問題があった。
However, among the above-mentioned conventional techniques, when the wiring 11 is formed by the semi-additive method, the conductive thin film 7 serving as the base has a thickness smaller than that of the copper electroplating film 17. Is thin enough that
Quick etching is performed using the electrolytic copper plating film 17 as a mask. At this time, the surface of the electrolytic copper plating film 17 is slightly etched, and as shown in FIG.
There is a problem that the flatness of the surface of the wiring 11, that is, the surface 17A of the copper electroplating film 17 is deteriorated. In addition, there is a problem in that the etching amount of the surface 17A of the electrolytic copper plating film varies, and the thickness of the wiring 11 tends to vary.

【0021】前記電気銅めっき膜の表面17Aの平坦性
が悪くなる、あるいは前記配線11の厚さにばらつきが
生じると、半導体チップを実装したときに、前記半導体
チップの安定性が悪くなり、接続信頼性が低下するとい
う問題があった。
If the flatness of the surface 17A of the copper electroplating film is deteriorated or the thickness of the wiring 11 is varied, the stability of the semiconductor chip when mounting the semiconductor chip is deteriorated and the connection is improved. There was a problem that reliability was lowered.

【0022】また、前記サブトラクティブ法で配線を形
成した場合ほどではないが、前記配線(電気銅めっき膜
17)の側面もエッチングされるため、前記配線11の
細りや欠損が生じる可能性があるという問題があった。
Although not so much as the case where the wiring is formed by the subtractive method, the side surface of the wiring (electrolytic copper plating film 17) is also etched, so that the wiring 11 may be thinned or chipped. There was a problem.

【0023】また、近年では、クイックエッチングの際
に、前記電気銅めっき膜の表面17Aがエッチングされ
にくくするために、前記導電性薄膜7として、例えば、
ニッケル銅合金やニッケルクロム合金などの、銅よりも
エッチング速度の速い導体や、銅が溶けにくい溶液に溶
ける導体を用いる方法があるが、その場合、前記導電性
薄膜7を選択的にエッチングするため、図17(b)に
示すように、前記導電性薄膜7にアンダーカット7Aが
生じやすくなる。
In recent years, in order to prevent the surface 17A of the copper electroplating film from being easily etched during the quick etching, the conductive thin film 7 is made of, for example,
There is a method of using a conductor such as a nickel-copper alloy or a nickel-chromium alloy that has a faster etching rate than copper or a conductor that dissolves in a solution in which copper is less soluble. In that case, the conductive thin film 7 is selectively etched. As shown in FIG. 17B, an undercut 7A easily occurs in the conductive thin film 7.

【0024】前記導電性薄膜7にアンダーカット7Aが
生じると、前記配線11(電気銅めっき膜17)と前記
絶縁基板1の接触面が狭くなり、密着力が低下するた
め、例えば、前記配線11のピール強度が低下し、前記
配線11が剥がれやすくなるという問題があった。その
ため、前記配線11の幅CWを狭くしていくと、前記配
線11と前記絶縁基板1との密着信頼性の確保が難しく
なるため、前記導体ピッチCPをさらに微細化するとき
に、前記セミアディティブ法の適用が難しくなるという
問題があった。
When the undercut 7A is formed in the conductive thin film 7, the contact surface between the wiring 11 (electrolytic copper plating film 17) and the insulating substrate 1 becomes narrow, and the adhesion is reduced. However, there is a problem in that the peel strength of the wiring is reduced and the wiring 11 is easily peeled off. Therefore, as the width CW of the wiring 11 is reduced, it becomes difficult to secure the adhesion reliability between the wiring 11 and the insulating substrate 1. Therefore, when the conductor pitch CP is further miniaturized, the semi-additive There was a problem that it became difficult to apply the law.

【0025】また、前記転写法を適用した配線基板の製
造方法の場合、前記金属板として、前記配線との密着力
が低い材料を用いており、前記金属板に曲げなどの外部
からの力が加わると、前記配線が剥がれやすい。また、
前記配線の幅(導体幅)CWが狭くなってくると、前記
配線と前記金属板との密着力が小さくなり、前記配線が
剥がれやすくなる。そのため、TCP(Tape Carrier Pack
age)などの製造方法に用いられているリールツーリー
ル(reel to reel)法で配線基板を形成する場合には、
前記転写法の適用が難しいという問題があった。
Further, in the case of the wiring board manufacturing method to which the transfer method is applied, a material having a low adhesion to the wiring is used as the metal plate, and a force such as bending from the outside is applied to the metal plate. When added, the wiring is easily peeled off. Also,
When the width (conductor width) CW of the wiring becomes narrower, the adhesive force between the wiring and the metal plate becomes smaller, and the wiring easily peels off. Therefore, TCP (Tape Carrier Pack
When forming a wiring board by the reel to reel method used in manufacturing methods such as age,
There is a problem that it is difficult to apply the transfer method.

【0026】また、前記転写法の場合、前記リールツー
リール法の適用が難しいため、同一パターンの配線基板
を一度に大量に生産することが難しく、配線基板の製造
コストを低減しにくいという問題があった。
Further, in the case of the transfer method, since it is difficult to apply the reel-to-reel method, it is difficult to mass-produce wiring boards having the same pattern at one time, and it is difficult to reduce the manufacturing cost of the wiring boards. there were.

【0027】本発明の目的は、配線基板の製造方法にお
いて、配線ピッチを微細化したときの配線の形状不良を
低減することが可能な技術を提供することにある。
It is an object of the present invention to provide a technique capable of reducing the shape defect of the wiring when the wiring pitch is miniaturized in the method of manufacturing the wiring board.

【0028】本発明の他の目的は、配線基板の製造方法
において、配線ピッチを微細化したときの配線の接着信
頼性を向上させることが可能な技術を提供することにあ
る。
Another object of the present invention is to provide a technique capable of improving the bonding reliability of the wiring when the wiring pitch is made fine in the method of manufacturing the wiring board.

【0029】本発明の他の目的は、配線ピッチを微細化
した配線基板を、一度に大量に生産することが可能な技
術を提供することにある。
Another object of the present invention is to provide a technique capable of mass-producing a wiring board having a fine wiring pitch at one time.

【0030】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0031】[0031]

【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、以下のとおりである。
The outline of the invention disclosed in the present application is as follows.

【0032】(1)絶縁基板の一表面に配線を形成する
配線基板の製造方法において、仮基板の表面に導電性薄
膜を形成する工程と、前記導電性薄膜上にレジスト(め
っきレジスト)を形成し、電気銅めっきにより所定のパ
ターンの配線を形成する工程と、前記仮基板の、前記配
線が形成された面に、接着剤を用いて絶縁基板を接着す
る工程と、前記仮基板を剥がして、前記配線及び前記レ
ジスト、ならびに前記導電性薄膜を前記絶縁基板に転写
する工程と、前記導電性薄膜を除去する工程とを備える
配線基板の製造方法である。
(1) In a method of manufacturing a wiring board in which wiring is formed on one surface of an insulating substrate, a step of forming a conductive thin film on the surface of a temporary substrate and a resist (plating resist) formed on the conductive thin film Then, a step of forming a wiring of a predetermined pattern by electrolytic copper plating, a step of adhering an insulating substrate with an adhesive to the surface of the temporary substrate on which the wiring is formed, and peeling off the temporary substrate. A method of manufacturing a wiring board, comprising: a step of transferring the wiring, the resist, and the conductive thin film to the insulating substrate; and a step of removing the conductive thin film.

【0033】前記(1)の手段によれば、前記仮基板上
に、セミアディティブ法を用いて配線を形成した後、前
記配線を転写することにより、エッチング等で除去する
べき導電性薄膜が表面に露出する。そのため、前記導電
性薄膜の除去が容易になる。
According to the above-mentioned means (1), after the wiring is formed on the temporary substrate by using the semi-additive method, the wiring is transferred to form the surface of the conductive thin film to be removed by etching or the like. Exposed to. Therefore, the conductive thin film can be easily removed.

【0034】また、前記導電性薄膜を、例えば、エッチ
ングにより除去する場合、前記配線の側面に前記めっき
レジストが密着しており、前記配線の側面、及び前記絶
縁基板との接着界面はエッチングされない。そのため、
前記配線の幅を狭くした場合でも、配線の形状のばらつ
きや、配線と絶縁基板との接着力の低下を防ぐことがで
きる。
When the conductive thin film is removed by etching, for example, the plating resist is in close contact with the side surface of the wiring, and the side surface of the wiring and the adhesive interface with the insulating substrate are not etched. for that reason,
Even when the width of the wiring is narrowed, it is possible to prevent variations in the shape of the wiring and a reduction in the adhesive force between the wiring and the insulating substrate.

【0035】また、前記(1)の手段のように、前記導
電性薄膜を表面に露出させることにより、配線ピッチの
微細化の限界は、前記めっきレジストを形成する際の精
度のみに依存する。そのため、例えば、配線ピッチが4
0μm以下の配線基板の製造方法への適用が容易にな
る。
Further, by exposing the conductive thin film to the surface as in the case of the above (1), the limit of miniaturization of the wiring pitch depends only on the precision when the plating resist is formed. Therefore, for example, the wiring pitch is 4
This facilitates application to a method for manufacturing a wiring board having a thickness of 0 μm or less.

【0036】また、前記(1)の手段において、前記絶
縁基板は接着剤を用いて接着し、前記仮基板を剥がす工
程の前に、前記仮基板と前記導電性薄膜の密着力または
接着力が、前記絶縁基板と前記配線及び前記レジスト
(めっきレジスト)との接着力よりも低くなるように加
熱処理することにより、前記仮基板上に配線を形成した
後、前記絶縁基板を接着する工程を行うまでの搬送中な
どに、前記配線が剥がれるのを防ぐことができるととも
に、前記絶縁基板を接着した後、前記仮基板を容易に剥
がすことができる。
Further, in the above-mentioned means (1), the insulating substrate is adhered using an adhesive, and the adhesive force or the adhesive force between the temporary substrate and the conductive thin film is increased before the step of peeling the temporary substrate. A step of adhering the insulating substrate after forming the wiring on the temporary substrate by performing a heat treatment so that the adhesive force between the insulating substrate and the wiring and the resist (plating resist) is lower than that of the insulating substrate. It is possible to prevent the wiring from being peeled off during the transportation to, and to easily peel the temporary substrate after the insulating substrate is bonded.

【0037】このとき、前記絶縁基板を接着する工程
は、前記接着剤として熱硬化性樹脂を用い、前記熱硬化
性樹脂を硬化させる際の加熱により、前記仮基板と前記
導電性薄膜との密着力または接着力を低下させるのが好
ましい。この場合、前記絶縁基板を接着する工程の直後
に前記仮基板を剥がす工程を行え、前記仮基板を剥がす
工程を別途設ける必要がない。
At this time, in the step of adhering the insulating substrate, a thermosetting resin is used as the adhesive, and the provisional substrate and the conductive thin film are brought into close contact with each other by heating when curing the thermosetting resin. It is preferred to reduce the force or adhesion. In this case, the step of peeling the temporary substrate can be performed immediately after the step of adhering the insulating substrate, and it is not necessary to separately provide the step of peeling the temporary substrate.

【0038】また、前記接着剤としては、前記熱硬化性
樹脂に限らず、例えば、熱可塑性樹脂を用いてもよい。
この場合も、前記絶縁基板を接着する際には、前記絶縁
基板及び前記仮基板を加熱して前記熱可塑性樹脂を軟化
させるため、加熱により前記仮基板と前記導電性薄膜と
の密着力または接着力が低下すれば、前記絶縁基板を接
着する工程の直後に前記仮基板を剥がす工程を行え、前
記仮基板を剥がす工程を別途設ける必要がない。
The adhesive is not limited to the thermosetting resin, but may be a thermoplastic resin, for example.
Also in this case, when the insulating substrate is bonded, since the insulating substrate and the temporary substrate are heated to soften the thermoplastic resin, the adhesion force or the adhesion between the temporary substrate and the conductive thin film by heating. If the force is reduced, the step of peeling the temporary substrate can be performed immediately after the step of adhering the insulating substrate, and there is no need to separately provide the step of peeling the temporary substrate.

【0039】また、前記仮基板として絶縁性の基板を用
い、熱硬化性樹脂または熱可塑性樹脂を用いて絶縁基板
を接着し、接着する際の加熱により、前記仮基板と前記
導電性薄膜との密着力または接着力を低下させることに
より、前記絶縁基板を接着する工程の前に、前記仮基板
に曲げ変形が加わったときでも前記配線は剥がれにく
い。そのため、従来のTCPの製造方法などに適用されて
いるリールツーリール方式、すなわち、前記仮基板とし
て一方向に長尺なテープ状の絶縁基板を用い、前記各工
程を、リールに巻き取られた前記テープ状の絶縁基板を
他のリールに巻き取る途中で行うことができるため、同
一パターンの配線基板を一度に大量に生産することがで
きる。
Further, an insulating substrate is used as the temporary substrate, and the insulating substrate is bonded by using a thermosetting resin or a thermoplastic resin, and the temporary substrate and the conductive thin film are heated by heating at the time of bonding. By reducing the adhesive force or the adhesive force, the wiring is not easily peeled off even when bending deformation is applied to the temporary substrate before the step of adhering the insulating substrate. Therefore, the reel-to-reel method applied to the conventional TCP manufacturing method, that is, a tape-shaped insulating substrate that is long in one direction is used as the temporary substrate, and each of the steps is wound on a reel. Since it can be performed while winding the tape-shaped insulating substrate on another reel, a large number of wiring substrates having the same pattern can be produced at once.

【0040】また、前記絶縁基板を接着する工程では、
前記接着剤として、前記熱硬化性樹脂や前記熱可塑性樹
脂を用い、加熱処理を行う際に前記仮基板と前記導電性
薄膜との密着力を低下させるほかにも、例えば、前記配
線と前記絶縁基板との接着力、及び前記めっきレジスト
と前記絶縁基板との接着力が、前記仮基板と前記導電性
薄膜との密着力または接着力よりも強い接着剤を用いて
前記絶縁基板を接着してもよい。その場合は、前記加熱
処理を行わなくても前記配線を転写することができる。
In the step of adhering the insulating substrate,
As the adhesive, the thermosetting resin or the thermoplastic resin is used, and in addition to reducing the adhesion between the temporary substrate and the conductive thin film when performing heat treatment, for example, the wiring and the insulation The adhesive strength between the substrate and the adhesive strength between the plating resist and the insulating substrate is higher than the adhesive strength between the temporary substrate and the conductive thin film or the adhesive strength. Good. In that case, the wiring can be transferred without performing the heat treatment.

【0041】(2)絶縁基板の一表面に、接着剤を介し
て配線を設け、前記配線の相互間にめっきレジストを設
けてなる配線基板であって、前記配線及び前記めっきレ
ジストは、前記絶縁基板とは別に用意した仮基板の表面
に設けた導電性薄膜上に設けたものを、前記絶縁基板の
一表面に接着剤を介して転写した配線基板である。
(2) A wiring board in which wiring is provided on one surface of an insulating substrate via an adhesive and a plating resist is provided between the wirings, wherein the wiring and the plating resist are the insulating material. This is a wiring board in which what is provided on a conductive thin film provided on the surface of a temporary substrate prepared separately from the substrate is transferred to one surface of the insulating substrate via an adhesive.

【0042】前記(2)の手段によれば、前記仮基板上
に設けた前記配線及び前記めっきレジストを転写するこ
とにより、配線形状のばらつき、形状不良が少なく、電
気的特性の信頼性が高い配線基板を得ることができる。
また、前記配線形状のばらつき、形状不良が少ないた
め、前記配線の微細化が容易になり、小型で高密度の配
線基板を得ることができる。そのため、前記配線基板を
用いた半導体装置の小型化、高機能化が容易になる。
According to the means (2), by transferring the wiring and the plating resist provided on the temporary substrate, there are few variations in wiring shape and shape defects, and reliability of electrical characteristics is high. A wiring board can be obtained.
Further, since there are few variations in the wiring shape and shape defects, miniaturization of the wiring is facilitated, and a small-sized and high-density wiring board can be obtained. Therefore, it is easy to reduce the size and increase the functionality of the semiconductor device using the wiring board.

【0043】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings together with the embodiments (examples).

【0044】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0045】[0045]

【発明の実施の形態】本発明による実施例を説明する前
に、まず、本発明にかかる配線基板の一例について説明
する。
BEST MODE FOR CARRYING OUT THE INVENTION Before describing the embodiments of the present invention, first, an example of a wiring board according to the present invention will be described.

【0046】図1及び図2は、本発明にかかる配線基板
の一例の概略構成を示す模式図であり、図1は配線基板
の平面図、図2は図1に示した配線基板のA−A’線で
の断面図である。
FIG. 1 and FIG. 2 are schematic diagrams showing a schematic structure of an example of a wiring board according to the present invention. FIG. 1 is a plan view of the wiring board, and FIG. 2 is A- of the wiring board shown in FIG. It is sectional drawing in the A'line.

【0047】図1及び図2において、1は絶縁基板、1
Aは開口部(パーフォレーション穴)、2は接着剤、3
は配線(電気銅めっき膜)、4はめっきレジスト(はん
だ保護膜)、5は端子めっきである。
1 and 2, 1 is an insulating substrate, 1
A is an opening (perforation hole), 2 is an adhesive, 3
Is wiring (electrolytic copper plating film), 4 is plating resist (solder protective film), and 5 is terminal plating.

【0048】本発明にかかる配線基板の主たるものは、
例えば、液晶ディスプレイのドライバIC等の、COF型の
半導体装置に用いられる配線基板(インターポーザ)
で、絶縁基板の片面のみに配線(導体パターン)が設け
られた片面配線基板であり、図1及び図2に示すよう
に、フィルム状の絶縁基板1の表面に、接着剤2を介し
て所定のパターンの配線3が設けられている。
The main wiring board according to the present invention is
For example, wiring boards (interposers) used in COF semiconductor devices such as driver ICs for liquid crystal displays
Is a single-sided wiring board in which wiring (conductor pattern) is provided only on one side of the insulating board. As shown in FIGS. 1 and 2, a predetermined shape is provided on the surface of the film-like insulating board 1 with an adhesive 2 interposed therebetween. The wiring 3 of the pattern is provided.

【0049】また、前記各配線3の間は、図2に示すよ
うに、めっきレジスト(はんだ保護膜)4で絶縁されて
おり、前記各配線3の表面には端子めっき5が設けられ
ている。前記端子めっき5には、例えば、ニッケルめっ
き膜を下地とした金めっき膜や、錫めっき膜などが用い
られる。
Further, as shown in FIG. 2, the wirings 3 are insulated from each other by a plating resist (solder protective film) 4, and the surface of each wiring 3 is provided with a terminal plating 5. . For the terminal plating 5, for example, a gold plating film with a nickel plating film as a base, a tin plating film, or the like is used.

【0050】また、前記絶縁基板1は、例えば、ポリイ
ミドテープのような一方向に長尺なテープ材料であり、
長手方向の端部に沿って、位置合わせ用の開口部(パー
フォレーション穴)1Aが設けられている。
The insulating substrate 1 is, for example, a tape material which is elongated in one direction, such as a polyimide tape,
Positioning openings (perforation holes) 1A are provided along the longitudinal ends.

【0051】また、前記配線基板を用いて半導体装置を
形成するときには、前記配線基板上のチップ搭載領域L
1のそれぞれに半導体チップを実装し、封止樹脂で前記
配線3と半導体チップの外部端子(ボンディングパッ
ド)との接続部を封止した後、個片化領域L2を切断す
る。
When a semiconductor device is formed using the wiring board, the chip mounting area L on the wiring board is formed.
A semiconductor chip is mounted on each of the wirings 1 and the connection portion between the wiring 3 and the external terminal (bonding pad) of the semiconductor chip is sealed with a sealing resin, and then the individualized region L2 is cut.

【0052】前記配線基板を用いた半導体装置は、小型
化、高密度化が進んでおり、前記図11に示したよう
な、前記配線3のピッチ(導体ピッチ)は20μmから
30μm程度になりつつある。そのため、電気的信頼性
の低下を防ぎながら、前記配線3の幅(導体幅)及び隣
り合う配線の端部間の距離(導体間隙)を狭くしていく
必要がある。
Semiconductor devices using the wiring board have been made smaller and more dense, and the pitch of the wirings 3 (conductor pitch) as shown in FIG. 11 has been about 20 μm to 30 μm. is there. Therefore, it is necessary to reduce the width of the wiring 3 (conductor width) and the distance between the end portions of adjacent wirings (conductor gap) while preventing deterioration of electrical reliability.

【0053】以下、前記導体幅及び前記導体間隙を狭く
したときの電気的信頼性の低下を防ぎ、配線パターンの
微細化を可能にする配線基板の製造方法の実施例につい
て説明する。
An embodiment of a method of manufacturing a wiring board, which prevents the reduction of the electrical reliability when the conductor width and the conductor gap are narrowed and enables the miniaturization of the wiring pattern, will be described below.

【0054】(実施例)図3乃至図6は、本発明による
一実施例の配線基板の製造方法を説明するための模式図
であり、図3(a)、図3(b)、図3(c)、及び図
3(d)は仮基板上に配線を形成する工程の断面図、図
4(a)、図4(b)、及び図5は前記配線を絶縁基板
に転写する工程の断面図、図6は導電性薄膜を除去する
工程の断面図である。
(Embodiment) FIGS. 3 to 6 are schematic views for explaining a method for manufacturing a wiring board according to an embodiment of the present invention. FIGS. 3 (a), 3 (b) and 3 (C) and FIG. 3 (d) are cross-sectional views of the step of forming wiring on the temporary substrate, and FIGS. 4 (a), 4 (b), and 5 show the step of transferring the wiring to the insulating substrate. Sectional drawing, FIG. 6 is sectional drawing of the process of removing a conductive thin film.

【0055】図3乃至図6において、6は仮基板、7は
導電性薄膜、8は加熱炉、9は剥離用ローラーである。
3 to 6, 6 is a temporary substrate, 7 is a conductive thin film, 8 is a heating furnace, and 9 is a peeling roller.

【0056】以下、図3乃至図6に沿って、本実施例の
配線基板の製造方法について説明する。
The method of manufacturing the wiring board of this embodiment will be described below with reference to FIGS.

【0057】まず、図3(a)に示すように、絶縁性の
仮基板6上に導電性薄膜7を形成する。前記仮基板6に
は、例えば、ポリイミドテープを用い、前記導電性薄膜
7として、スパッタリング等で、前記仮基板6の表面
に、銅や、ニッケル銅合金、ニッケルクロム合金などの
蒸着膜を形成する。このとき、前記仮基板6と前記導電
性薄膜7との接着強度(密着力)は、前記仮基板6と前
記導電性薄膜7の組み合わせによるが、およそ100gf
/cmから500gf/cmである。
First, as shown in FIG. 3A, a conductive thin film 7 is formed on an insulating temporary substrate 6. For example, a polyimide tape is used for the temporary substrate 6, and as the conductive thin film 7, a vapor deposition film of copper, nickel-copper alloy, nickel-chromium alloy, or the like is formed on the surface of the temporary substrate 6 by sputtering or the like. . At this time, the adhesive strength (adhesion) between the temporary substrate 6 and the conductive thin film 7 depends on the combination of the temporary substrate 6 and the conductive thin film 7, but is about 100 gf.
/ cm to 500 gf / cm.

【0058】またこのとき、前記仮基板6には、例え
ば、TCPの製造に用いられるような、一方向に長尺な基
板を用い、前記導電性薄膜7を形成する工程、及び以下
の工程はそれぞれ、リールツーリール方式、すなわち、
リールに巻き取られた前記仮基板6を他のリールに巻き
取る途中で行われるものとする。
At this time, as the temporary substrate 6, for example, a substrate which is long in one direction, such as used for manufacturing TCP, is used, and the steps of forming the conductive thin film 7 and the following steps are performed. Reel-to-reel method, that is,
It is assumed that the temporary substrate 6 wound on a reel is wound on another reel.

【0059】次に、図3(b)に示すように、前記導電
性薄膜7の表面の、前記配線3を形成しない部分にレジ
スト(めっきレジスト)4を形成した後、前記導電性薄
膜7を陰極とした電気銅めっきにより、図3(c)に示
したように、配線(電気銅めっき膜)3を形成する。
Next, as shown in FIG. 3B, after a resist (plating resist) 4 is formed on the surface of the conductive thin film 7 where the wiring 3 is not formed, the conductive thin film 7 is removed. The wiring (electrolytic copper plating film) 3 is formed by electrolytic copper plating as a cathode, as shown in FIG.

【0060】本実施例の配線基板のように、微細配線パ
ターンを形成する場合、前記めっきレジスト4は、感光
性レジストを用いた写真法で形成するのが一般的であ
る。そのため、前記配線3の幅(導体幅)CW及び間隔
(導体間隙)CSは、前記めっきレジスト4を形成する
際の露光精度により決まる。このとき、前記めっきレジ
スト4として、ポリメチルメタクリレート(PMMA)など
のポジ型のレジストを用いた場合には、形成するパター
ンの精度を確保できる露光限界が5μm程度であるた
め、配線3の幅CW及び間隔CSはそれぞれ、5μm程
度まで狭くすることが可能となる。
When a fine wiring pattern is formed as in the wiring board of this embodiment, the plating resist 4 is generally formed by a photographic method using a photosensitive resist. Therefore, the width (conductor width) CW and the interval (conductor gap) CS of the wiring 3 are determined by the exposure accuracy when the plating resist 4 is formed. At this time, when a positive type resist such as polymethylmethacrylate (PMMA) is used as the plating resist 4, the exposure limit that can ensure the accuracy of the pattern to be formed is about 5 μm, so the width CW of the wiring 3 It is possible to narrow the distance CS and the distance CS to about 5 μm.

【0061】また、前記めっきレジスト4として、ネガ
型のドライフィルムを用いた場合でも、形成するパター
ンの精度を確保できる露光限界が15μm程度であるた
め、配線3の幅CW及び配線3の間隔CSはそれぞれ、
15μm程度まで狭くすることができる。
Even when a negative type dry film is used as the plating resist 4, since the exposure limit for ensuring the accuracy of the pattern to be formed is about 15 μm, the width CW of the wiring 3 and the spacing CS of the wiring 3 Respectively
It can be narrowed to about 15 μm.

【0062】また、前記電気銅めっきで配線3を形成す
る場合は、無電解銅めっきで配線を形成するフルアディ
ティブ法に比べ、短時間で配線3を形成できる。
When the wiring 3 is formed by the electrolytic copper plating, the wiring 3 can be formed in a shorter time than the full additive method in which the wiring is formed by electroless copper plating.

【0063】またこのとき、前記配線3の成長面3A
は、使用するめっき浴中に含まれる添加物の組成などに
より、図3(c)に示したような凸状になったり、図示
は省略するが凹状になったりする場合がある。そのた
め、必要に応じて、図3(d)に示すように、前記配線
3の成長面3Aを研磨して表面を平坦化する。
At this time, the growth surface 3A of the wiring 3
May have a convex shape as shown in FIG. 3C or may have a concave shape (not shown) depending on the composition of the additive contained in the plating bath used. Therefore, if necessary, as shown in FIG. 3D, the growth surface 3A of the wiring 3 is polished to planarize the surface.

【0064】次に、図4(a)に示すように、前記配線
3及び前記めっきレジスト4が形成された面に、接着剤
2を用いて絶縁基板1を接着した後、図4(b)に示す
ように、前記仮基板6を前記導電性薄膜7から引き剥が
し、前記配線3及び前記めっきレジスト4、ならびに前
記導電性薄膜7を前記絶縁基板1に転写する。
Next, as shown in FIG. 4A, the insulating substrate 1 is adhered to the surface on which the wiring 3 and the plating resist 4 are formed by using the adhesive 2, and then, as shown in FIG. As shown in FIG. 5, the temporary substrate 6 is peeled off from the conductive thin film 7, and the wiring 3, the plating resist 4, and the conductive thin film 7 are transferred to the insulating substrate 1.

【0065】このとき、前記接着剤2として、例えば、
エポキシ樹脂、あるいはポリイミド系樹脂等の熱硬化性
樹脂を用いると、前記接着剤2を硬化させるための加熱
処理において、前記仮基板6と前記導電性薄膜7との密
着力が低下し、例えば、50gf/cmから200gf/cm程度
になる。一方、前記接着剤2を硬化させた後の、前記配
線3及び前記めっきレジスト4と前記接着剤2との接着
強度、及び前記接着剤2と絶縁基板1との接着強度は1
000gf/cm程度である。そのため、例えば、図5に示
すように、加熱炉8の出口に剥離用ローラー9を設けて
おき、前記加熱炉8による加熱処理で前記接着剤2を完
全硬化させた直後に、前記剥離用ローラー9で前記仮基
板6に曲げ変形を加えると、前記仮基板6を容易に引き
剥がすことができる。
At this time, as the adhesive 2, for example,
When a thermosetting resin such as an epoxy resin or a polyimide resin is used, the adhesive force between the temporary substrate 6 and the conductive thin film 7 decreases in the heat treatment for curing the adhesive 2, It will be about 50gf / cm to 200gf / cm. On the other hand, the adhesive strength between the wiring 3 and the plating resist 4 and the adhesive 2 and the adhesive strength between the adhesive 2 and the insulating substrate 1 after the adhesive 2 is cured is 1
It is about 000 gf / cm. Therefore, for example, as shown in FIG. 5, a peeling roller 9 is provided at the exit of the heating furnace 8, and the peeling roller is immediately after the adhesive 2 is completely cured by the heat treatment by the heating furnace 8. When the bending deformation is applied to the temporary substrate 6 at 9, the temporary substrate 6 can be easily peeled off.

【0066】前記仮基板6を引き剥がした絶縁基板1、
すなわち、前記配線3及び前記めっきレジスト4、なら
びに前記導電性薄膜7が転写された絶縁基板1は、図示
は省略するが、リールに巻き取られて、次の工程へ搬送
される。一方、引き剥がした前記仮基板6は、別のリー
ルに巻き取られ、信頼性などの検査をした後、再利用さ
れる。
Insulating substrate 1 obtained by peeling off the temporary substrate 6,
That is, although not shown, the insulating substrate 1 onto which the wiring 3, the plating resist 4, and the conductive thin film 7 are transferred is wound on a reel and conveyed to the next step. On the other hand, the peeled temporary substrate 6 is wound on another reel, and after being tested for reliability and the like, it is reused.

【0067】次に、図6に示すように、前記導電性薄膜
7をエッチング処理により除去し、前記配線3及び前記
めっきレジスト4を露出させた後、例えば、前記配線3
の露出面に端子めっき5を形成すると、図1及び図2に
示したような配線基板が得られる。
Next, as shown in FIG. 6, the conductive thin film 7 is removed by etching to expose the wiring 3 and the plating resist 4, and then, for example, the wiring 3 is used.
When the terminal plating 5 is formed on the exposed surface of, the wiring board as shown in FIGS. 1 and 2 is obtained.

【0068】このとき、エッチングにより除去すべき前
記導電性薄膜7が表面にあるため、従来のセミアディテ
ィブ法で配線を形成したときのように、前記導電性薄膜
7をエッチングする際に前記配線3の表面の平坦性が悪
くなるのを防げるとともに、前記配線3の厚さのばらつ
きを低減することができる。そのため、半導体チップを
実装したときの安定性がよくなり、接続信頼性の低下を
防げる。
At this time, since the conductive thin film 7 to be removed by etching is on the surface, the wiring 3 is etched when the conductive thin film 7 is etched as in the case where the wiring is formed by the conventional semi-additive method. It is possible to prevent the flatness of the surface of the wiring from being deteriorated and reduce the variation in the thickness of the wiring 3. Therefore, the stability when mounting the semiconductor chip is improved, and the deterioration of connection reliability can be prevented.

【0069】また、前記配線3の側面が、前記めっきレ
ジスト4と密着しているため、前記導電性薄膜7をエッ
チングするときに、エッチング液が前記配線3と前記絶
縁基板1との接着界面に進入することがなく、前記配線
3と前記絶縁基板1の接着強度の低下による配線3の剥
がれを防げる。そのため、従来のセミアディティブ法で
配線を形成する場合に比べ、配線3の幅CWを狭くする
ことが容易になり、例えば、導体ピッチCPが40μm
以下の配線基板の製造方法への適用が容易になる。
Further, since the side surface of the wiring 3 is in close contact with the plating resist 4, the etching liquid is applied to the bonding interface between the wiring 3 and the insulating substrate 1 when the conductive thin film 7 is etched. Without entering, it is possible to prevent the wiring 3 from peeling off due to a decrease in adhesive strength between the wiring 3 and the insulating substrate 1. Therefore, it becomes easier to reduce the width CW of the wiring 3 as compared with the case where the wiring is formed by the conventional semi-additive method. For example, the conductor pitch CP is 40 μm.
This facilitates application to the following wiring board manufacturing method.

【0070】またこのとき、前記配線3の側面は、前記
めっきレジスト4と密着しているため、エッチング液で
前記配線3の側面がエッチングされるのを防げ、従来の
サブトラクティブ法で配線を形成したときのように、配
線の細りや欠損ができるのを防げる。そのため、配線3
の幅を狭くして配線パターンを微細化したときの、前記
配線3の形状のばらつきを低減することができ、高周波
特性や抵抗値などの電気的特性の信頼性が低下すること
を防げる。
Further, at this time, since the side surface of the wiring 3 is in close contact with the plating resist 4, it is possible to prevent the side surface of the wiring 3 from being etched by the etching solution, and the wiring is formed by the conventional subtractive method. It is possible to prevent the wiring from being thinned or damaged as in the case of. Therefore, wiring 3
It is possible to reduce the variation in the shape of the wiring 3 when the width of the wiring is narrowed and the wiring pattern is miniaturized, and it is possible to prevent the reliability of the electrical characteristics such as the high frequency characteristic and the resistance value from decreasing.

【0071】また、前記サブトラクティブ法で配線を形
成したときのように、前記配線にアンダーカットができ
ないため、配線の上幅が細くならない。そのため、半導
体チップの外部電極との接続信頼性の低下を防げる。
Further, unlike the case where the wiring is formed by the subtractive method, since the wiring cannot be undercut, the upper width of the wiring does not become thin. Therefore, it is possible to prevent deterioration of connection reliability with the external electrodes of the semiconductor chip.

【0072】以上説明したように、本実施例の配線基板
の製造方法によれば、絶縁性の仮基板6上に、セミアデ
ィティブ法を用いて配線3を形成した後、前記仮基板6
上の導電性薄膜7、配線3、およびめっきレジスト4を
絶縁基板1に接着、転写することにより、エッチングに
より除去すべき前記導電性薄膜7が表面に来る。そのた
め、従来のセミアディティブ法で配線を形成したときの
ように、前記導電性薄膜7をエッチングする際に前記配
線3の表面の平坦性が悪くなるのを防げるとともに、前
記配線3の厚さのばらつきを低減することができ、半導
体チップを実装したときの安定性がよくなり、接続信頼
性の低下を防げる。
As described above, according to the method of manufacturing the wiring board of this embodiment, the wiring 3 is formed on the insulating temporary board 6 by the semi-additive method, and then the temporary board 6 is formed.
By adhering and transferring the conductive thin film 7, the wiring 3, and the plating resist 4 on the insulating substrate 1, the conductive thin film 7 to be removed by etching comes to the surface. Therefore, it is possible to prevent the flatness of the surface of the wiring 3 from being deteriorated when the conductive thin film 7 is etched as in the case where the wiring is formed by the conventional semi-additive method, and the thickness of the wiring 3 is reduced. It is possible to reduce variations, improve stability when mounting a semiconductor chip, and prevent deterioration of connection reliability.

【0073】また、前記配線3の側面は、前記めっきレ
ジスト4と密着しているため、前記導電性薄膜7をエッ
チングするときに、エッチング液が前記配線3と前記絶
縁基板1との接着界面に進入することがなく、前記配線
3と前記絶縁基板1の接着強度の低下による配線3の剥
がれを防げる。そのため、従来のセミアディティブ法で
配線を形成する場合に比べ、配線3の幅CWを狭くする
ことが容易になり、例えば、導体ピッチCPが40μm
以下の配線基板の製造方法への適用が容易になる。
Further, since the side surface of the wiring 3 is in close contact with the plating resist 4, the etching liquid is applied to the bonding interface between the wiring 3 and the insulating substrate 1 when the conductive thin film 7 is etched. Without entering, it is possible to prevent the wiring 3 from peeling off due to a decrease in adhesive strength between the wiring 3 and the insulating substrate 1. Therefore, it becomes easier to reduce the width CW of the wiring 3 as compared with the case where the wiring is formed by the conventional semi-additive method. For example, the conductor pitch CP is 40 μm.
This facilitates application to the following wiring board manufacturing method.

【0074】またこのとき、前記配線3の側面は、前記
めっきレジスト4と密着しているため、エッチング液で
前記配線3の側面がエッチングされるのを防げ、従来の
サブトラクティブ法で配線を形成したときのように、配
線の細りや欠損ができるのを防げる。そのため、配線3
の幅を狭くして配線パターンを微細化したときの、前記
配線3の形状のばらつきを低減することができ、電気的
信頼性の低下を防げる。
At this time, since the side surface of the wiring 3 is in close contact with the plating resist 4, it is possible to prevent the side surface of the wiring 3 from being etched by an etching solution, and the wiring is formed by the conventional subtractive method. It is possible to prevent the wiring from being thinned or damaged as in the case of. Therefore, wiring 3
When the wiring pattern is miniaturized by narrowing the width of the wiring, it is possible to reduce the variation in the shape of the wiring 3, and it is possible to prevent the deterioration of the electrical reliability.

【0075】また、前記サブトラクティブ法で配線を形
成したときのように、前記配線にアンダーカットができ
ないため、配線の上幅が細くならない。そのため、半導
体チップの外部電極との接続信頼性の低下を防げる。
Further, unlike the case where the wiring is formed by the subtractive method, since the wiring cannot be undercut, the upper width of the wiring does not become thin. Therefore, it is possible to prevent deterioration of connection reliability with the external electrodes of the semiconductor chip.

【0076】また、前記配線3を電気銅めっきで形成す
ることにより、従来のフルアディティブ法、すなわち無
電解銅めっきで配線を形成する場合に比べ、短時間で簡
単に前記配線3を形成することができる。そのため、従
来のフルアディティブ法で配線を形成する場合に比べ、
配線基板の製造コストを低減することができる。
Further, by forming the wiring 3 by electrolytic copper plating, the wiring 3 can be easily formed in a short time as compared with the conventional full additive method, that is, the case where the wiring is formed by electroless copper plating. You can Therefore, compared to the case where wiring is formed by the conventional full additive method,
The manufacturing cost of the wiring board can be reduced.

【0077】また、前記導電性薄膜7をスパッタリング
で形成する場合、無電解銅めっきのように触媒を利用し
ないため、エレクトロマイグレーションによる絶縁不良
や短絡(ショート)が起きない。また、前記導電性薄膜
7を無電解めっきで形成した場合でも、不要な導電性薄
膜7を除去したあと、不要な触媒を洗浄で除去すること
ができるため、エレクトロマイグレーションによる絶縁
不良や短絡が起きにくい。そのため、従来のフルアディ
ティブ法で配線を形成した場合に比べ、配線3の間隙C
Sを狭くしたときの電気的信頼性の低下を防ぐことがで
き、導体ピッチの微細化が容易になる。
When the conductive thin film 7 is formed by sputtering, no catalyst is used unlike electroless copper plating, so that insulation failure or short circuit due to electromigration does not occur. Even when the conductive thin film 7 is formed by electroless plating, the unnecessary catalyst can be removed by washing after the unnecessary conductive thin film 7 is removed, resulting in insulation failure or short circuit due to electromigration. Hateful. Therefore, as compared with the case where the wiring is formed by the conventional full additive method, the gap C of the wiring 3 is formed.
It is possible to prevent a decrease in electrical reliability when S is narrowed, and it is easy to reduce the conductor pitch.

【0078】また、前記仮基板6は、前記配線3及び前
記めっきレジスト4、ならびに前記導電性薄膜7を前記
絶縁基板1に転写したあと、回収して再び配線基板の製
造に用いることができるため、配線基板の製造コストの
上昇を抑えることができる。
Further, the temporary substrate 6 can be used for manufacturing the wiring substrate again after the wiring 3, the plating resist 4, and the conductive thin film 7 are transferred to the insulating substrate 1 and then recovered. It is possible to suppress an increase in the manufacturing cost of the wiring board.

【0079】また、本実施例の配線基板の製造方法で
は、前記絶縁性の仮基板6上に導電性薄膜7を接着し、
セミアディティブ法で配線3を形成した後、熱硬化性樹
脂を用いて絶縁基板1を接着する工程で、前記導電性薄
膜7と前記仮基板6の接着力を低下させるため、前記絶
縁基板1を接着する前の段階では、前記仮基板6と前記
導電性薄膜7の接着力が大きい。そのため、従来の金属
板を用いた転写法に比べ、前記仮基板6に曲げ変形が加
わっても、前記導電性薄膜7が剥がれ難いので、リール
ツーリール法による配線基板の製造方法に適用すること
ができ、同一パターンの配線基板を一度に大量に生産す
ることができる。
In the method of manufacturing the wiring board of this embodiment, the conductive thin film 7 is adhered on the insulating temporary substrate 6,
After the wiring 3 is formed by the semi-additive method, in the step of adhering the insulating substrate 1 by using a thermosetting resin, the adhesive force between the conductive thin film 7 and the temporary substrate 6 is reduced. Before the bonding, the adhesive force between the temporary substrate 6 and the conductive thin film 7 is large. Therefore, as compared with the conventional transfer method using a metal plate, the conductive thin film 7 is less likely to be peeled off even when the temporary substrate 6 is bent and deformed. Therefore, a large number of wiring boards having the same pattern can be produced at once.

【0080】また、本実施例の配線基板の製造方法で
は、前記接着剤2として、熱硬化性樹脂を用いたが、こ
れに限らず、例えば、熱可塑性樹脂を用いてもよい。こ
の場合、前記接着剤2として、例えば、熱可塑性ポリイ
ミド樹脂を用いると、前記絶縁基板1を前記配線3が形
成された仮基板6に接着する際に、前記絶縁基板1及び
前記仮基板6を約300度に加熱して前記熱可塑性樹脂
を軟化させるため、加熱により前記仮基板6と前記導電
性薄膜7との密着力が低下する。そのため、前記絶縁基
板1を接着する工程の後、前記仮基板を容易に剥がすこ
とができる。
Further, in the method for manufacturing the wiring board of the present embodiment, the thermosetting resin is used as the adhesive 2, but the adhesive 2 is not limited to this, and for example, a thermoplastic resin may be used. In this case, when a thermoplastic polyimide resin is used as the adhesive 2, for example, when the insulating substrate 1 is bonded to the temporary substrate 6 on which the wiring 3 is formed, the insulating substrate 1 and the temporary substrate 6 are bonded together. Since the thermoplastic resin is softened by heating it to about 300 degrees, the adhesion between the temporary substrate 6 and the conductive thin film 7 is lowered by the heating. Therefore, the temporary substrate can be easily peeled off after the step of adhering the insulating substrate 1.

【0081】また、前記接着剤2は、前記熱硬化性樹脂
や前記熱可塑性樹脂に限らず、例えば、前記接着剤2と
して、前記配線3と前記接着剤2の接着強度、及び前記
めっきレジスト4と前記接着剤2との接着強度が、前記
仮基板6と前記導電性薄膜7との密着力あるいは接着力
よりも強い材料を用いることもできる。このとき、前記
接着剤2としては、前記めっきレジスト4との接着強度
が高い材料が好ましく、例えば、エポキシ系接着剤が考
えられる。またこのとき、前記エポキシ系接着剤は、熱
硬化性あるいは熱可塑性である必要はなく、例えば、紫
外線等の光を照射することで硬化する光硬化性樹脂や、
常温で硬化する接着剤であってもよい。その場合、前記
加熱処理を行わなくても前記絶縁基板1を接着すること
ができるとともに、前記仮基板6を容易に剥がすことが
できる。
The adhesive 2 is not limited to the thermosetting resin or the thermoplastic resin. For example, as the adhesive 2, the adhesive strength between the wiring 3 and the adhesive 2 and the plating resist 4 are used. It is also possible to use a material in which the adhesive strength between the adhesive 2 and the adhesive 2 is stronger than the adhesive force between the temporary substrate 6 and the conductive thin film 7 or the adhesive force. At this time, as the adhesive 2, a material having a high adhesive strength with the plating resist 4 is preferable, and for example, an epoxy adhesive can be considered. Further, at this time, the epoxy adhesive does not need to be thermosetting or thermoplastic, for example, a photocurable resin that is cured by irradiation with light such as ultraviolet rays,
It may be an adhesive that cures at room temperature. In that case, the insulating substrate 1 can be bonded without performing the heat treatment, and the temporary substrate 6 can be easily peeled off.

【0082】図7乃至図9は、前記実施例で説明した配
線基板の製造方法の応用例を説明するための模式図であ
り、図7は配線基板の平面図、図8及び図9は図7に示
した配線基板の製造方法を説明するための平面図であ
る。
7 to 9 are schematic views for explaining an application example of the method for manufacturing a wiring board described in the above embodiment. FIG. 7 is a plan view of the wiring board, and FIGS. 8 and 9 are drawings. FIG. 9 is a plan view for explaining the method for manufacturing the wiring board shown in FIG. 7.

【0083】前記実施例で説明したような配線基板は、
主に液晶ディスプレイのドライバICなどに適用されてい
るCOF型の半導体装置に用いる配線基板(インターポー
ザ)であり、前記配線3の微細化とともに、前記絶縁基
板1の薄型化も進んでいるため、前記絶縁基板1のたわ
みや、テープ切れを防ぐために、図7に示すように、前
記絶縁基板1の長手方向の端部、言い換えると、前記ス
プロケットホール1Aが設けられた領域に補強導体10
を設けている場合が多い。
The wiring board as described in the above embodiment is
This is a wiring board (interposer) used for COF type semiconductor devices mainly applied to driver ICs of liquid crystal displays. Since the wiring board 3 is becoming finer, the insulating board 1 is becoming thinner. In order to prevent bending of the insulating substrate 1 and breakage of the tape, as shown in FIG. 7, the reinforcing conductor 10 is provided in the longitudinal end portion of the insulating substrate 1, in other words, in the region where the sprocket hole 1A is provided.
Is often provided.

【0084】そのような場合には、前記実施例で説明し
た製造方法に沿って、前記仮基板6上に前記配線3を形
成する際に、あわせて前記補強導体10を形成してお
き、前記配線3と共に前記絶縁基板1に転写すればよ
い。
In such a case, when the wiring 3 is formed on the temporary substrate 6 in accordance with the manufacturing method described in the above embodiment, the reinforcing conductor 10 is also formed, and It may be transferred to the insulating substrate 1 together with the wiring 3.

【0085】このとき、前記絶縁基板1は、例えば、図
8に示すように、実際に配線基板として用いる領域10
1の外側に、配線基板を形成する際の位置決め用の開口
部1Bが設けられた耳部102のある幅の広い基板を用
い、CCDカメラ等を用いて位置合わせをして接着し、
前記配線3及び前記補強導体10を前記絶縁基板1に転
写した後、図9に示すように、前記補強導体10上の所
定位置を、例えば、金型で打ち抜いて開口部1Aを形成
した後、前記絶縁基板1の耳部102を切断すること
で、図7に示したような配線基板を得ることができる。
At this time, the insulating substrate 1 is, for example, as shown in FIG. 8, a region 10 which is actually used as a wiring substrate.
1. A wide substrate having an ear portion 102 provided with an opening 1B for positioning when forming a wiring substrate is used on the outside of 1, and is aligned and bonded using a CCD camera or the like,
After transferring the wiring 3 and the reinforcing conductor 10 to the insulating substrate 1, as shown in FIG. 9, after punching a predetermined position on the reinforcing conductor 10 with, for example, a die to form an opening 1A, By cutting the ear portion 102 of the insulating substrate 1, a wiring substrate as shown in FIG. 7 can be obtained.

【0086】図10は、前記実施例の配線基板の製造方
法の変形例を説明するための模式図である。
FIG. 10 is a schematic view for explaining a modified example of the method for manufacturing the wiring board of the above embodiment.

【0087】前記実施例では、前記仮基板6として、ポ
リイミドテープ等の絶縁性の基板を用い、前記仮基板6
上に導電性薄膜7の形成した後、加熱処理で前記仮基板
6と前記導電性薄膜7の密着力を低下させて引き剥がし
ているが、これに限らず、前記仮基板6として、例え
ば、図10(a)に示したような、ステンレス鋼やチタ
ンなどの金属基板6’を用いてもよい。
In the above embodiment, an insulating substrate such as a polyimide tape is used as the temporary substrate 6, and the temporary substrate 6 is used.
After the conductive thin film 7 is formed on the upper surface, the adhesive force between the temporary substrate 6 and the conductive thin film 7 is reduced by heat treatment to peel the conductive thin film 7, but the present invention is not limited to this. A metal substrate 6 ′ such as stainless steel or titanium as shown in FIG. 10A may be used.

【0088】前記ステンレス鋼やチタンは、銅との密着
力が低く、電解銅箔を形成する際の基材として用いられ
る材料であるため、図10(b)に示したように、前記
金属基板6’上に直接電気銅めっきをして前記配線3を
形成することができる。
Since the stainless steel and titanium have low adhesion to copper and are used as a base material when forming an electrolytic copper foil, as shown in FIG. 10 (b), the metal substrate The wiring 3 can be formed by directly electroplating copper on 6 '.

【0089】その後、前記実施例で説明したように、接
着剤2を用いて前記絶縁基板1を接着し、前記金属基板
6’を引き剥がして、前記配線3及び前記めっきレジス
ト4を前記絶縁基板1に転写する。
Thereafter, as described in the above embodiment, the insulating substrate 1 is adhered using the adhesive 2, the metal substrate 6'is peeled off, and the wiring 3 and the plating resist 4 are removed from the insulating substrate. Transfer to 1.

【0090】このとき、前記配線3及び前記めっきレジ
スト4は、前記金属基板6’上に直接形成しているた
め、前記実施例の配線基板の製造方法で説明した、前記
導電性薄膜7を形成する工程及びエッチングする工程を
省くことができ、配線基板の製造コストを低減すること
ができる。
At this time, since the wiring 3 and the plating resist 4 are directly formed on the metal substrate 6 ', the conductive thin film 7 is formed as described in the method for manufacturing the wiring substrate of the above embodiment. The step of forming and the step of etching can be omitted, and the manufacturing cost of the wiring board can be reduced.

【0091】なお、前記金属基板6’を用いる場合に
は、前記めっきレジスト4と前記金属基板6’が剥離し
やすくするために、前記金属基板6’の、前記配線3を
形成する面6A’は鏡面加工にしておく。
When the metal substrate 6'is used, the surface 6A 'of the metal substrate 6'on which the wiring 3 is to be formed in order to easily separate the plating resist 4 and the metal substrate 6'. Is mirror-finished.

【0092】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
Although the present invention has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Of course.

【0093】例えば、前記実施例及び応用例、ならびに
変形例では、COF型の半導体装置に用いるような、片面
配線基板を例にあげて説明したが、これに限らず、両面
配線基板や、多層配線基板の材料の形成に適用してもよ
い。
For example, in the above-mentioned embodiments, application examples, and modified examples, a single-sided wiring board used for a COF type semiconductor device has been described as an example. It may be applied to the formation of the material of the wiring board.

【0094】また、製造方法も、前記実施例で説明し
た、リールツーリール方式に限らず、平板状、あるいは
短冊状の仮基板を用いた枚葉式の製造方法に適用するこ
ともできる。
The manufacturing method is not limited to the reel-to-reel method described in the above embodiment, but may be applied to a single-wafer manufacturing method using a flat plate-shaped or strip-shaped temporary substrate.

【0095】[0095]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0096】(1)配線基板の製造方法において、配線
ピッチを微細化したときの配線の形状不良を低減するこ
とができる。
(1) In the method of manufacturing a wiring board, it is possible to reduce the defective shape of the wiring when the wiring pitch is made fine.

【0097】(2)配線基板の製造方法において、配線
ピッチを微細化したときの配線の接着信頼性を向上させ
ることができる。
(2) In the method of manufacturing a wiring board, it is possible to improve the bonding reliability of the wiring when the wiring pitch is made fine.

【0098】(3)配線ピッチを微細化した配線基板
を、一度に大量に生産することができる。
(3) A wiring board having a fine wiring pitch can be mass-produced at one time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる配線基板の一例の概略構成を示
す模式図であり、配線基板の平面図である。
FIG. 1 is a schematic diagram showing a schematic configuration of an example of a wiring board according to the present invention, and is a plan view of the wiring board.

【図2】本発明にかかる配線基板の一例の概略構成を示
す模式図であり、図1に示した配線基板のA−A’線で
の断面図である。
FIG. 2 is a schematic diagram showing a schematic configuration of an example of a wiring board according to the present invention, and is a cross-sectional view taken along line AA ′ of the wiring board shown in FIG.

【図3】本発明による一実施例の配線基板の製造方法を
説明するための模式図であり、図3(a)、図3
(b)、図3(c)、及び図3(d)は仮基板上に配線
を形成する工程の断面図である。
FIG. 3 is a schematic diagram for explaining a method of manufacturing a wiring board according to an embodiment of the present invention, and FIGS.
3B, FIG. 3C, and FIG. 3D are cross-sectional views of the process of forming the wiring on the temporary substrate.

【図4】本実施例の配線基板の製造方法を説明するため
の模式図であり、図4(a)及び図4(b)は前記配線
を絶縁基板に転写する工程の断面図である。
FIG. 4 is a schematic diagram for explaining the method for manufacturing the wiring board of the present embodiment, and FIGS. 4A and 4B are cross-sectional views of a process of transferring the wiring to the insulating substrate.

【図5】本実施例の配線基板の製造方法を説明するため
の模式図であり、前記配線を絶縁基板に転写する工程の
断面図である。
FIG. 5 is a schematic view for explaining the method for manufacturing the wiring board of the present embodiment, which is a cross-sectional view of the step of transferring the wiring to the insulating substrate.

【図6】本実施例の配線基板の製造方法を説明するため
の模式図であり、導電性薄膜を除去する工程の断面図で
ある。
FIG. 6 is a schematic diagram for explaining the method for manufacturing the wiring board of the present embodiment, which is a cross-sectional view of a step of removing the conductive thin film.

【図7】前記実施例の配線基板の製造方法の応用例を説
明するための模式図であり、配線基板の平面図である。
FIG. 7 is a schematic view for explaining an application example of the method for manufacturing a wiring board according to the embodiment, and is a plan view of the wiring board.

【図8】前記実施例の配線基板の製造方法の応用例を説
明するための模式図であり、図7に示した配線基板の製
造方法を説明するための平面図である。
8 is a schematic diagram for explaining an application example of the method for manufacturing a wiring board according to the embodiment, and a plan view for explaining a method for manufacturing the wiring board shown in FIG. 7. FIG.

【図9】前記実施例の配線基板の製造方法の応用例を説
明するための模式図であり、図7に示した配線基板の製
造方法を説明するための平面図である。
9 is a schematic view for explaining an application example of the method for manufacturing a wiring board according to the embodiment, and a plan view for explaining the method for manufacturing the wiring board shown in FIG. 7. FIG.

【図10】前記実施例の配線基板の製造方法の変形例を
説明するための模式図であり、図10(a)は仮基板の
断面図、図10(b)は配線を形成する工程の断面図で
ある。
10A and 10B are schematic views for explaining a modified example of the method for manufacturing a wiring board according to the embodiment, FIG. 10A is a sectional view of a temporary board, and FIG. 10B is a step of forming wiring. FIG.

【図11】配線パターンを微細化する際のパラメータを
説明するための模式図である。
FIG. 11 is a schematic diagram for explaining parameters when a wiring pattern is miniaturized.

【図12】従来のサブトラクティブ法による配線の形成
方法を説明するための模式断面図である。
FIG. 12 is a schematic cross-sectional view for explaining a conventional wiring forming method by a subtractive method.

【図13】従来のサブトラクティブ法の課題を説明する
ための模式図である。
FIG. 13 is a schematic diagram for explaining a problem of the conventional subtractive method.

【図14】従来のフルアディティブ法による配線の形成
方法を説明するための模式断面図である。
FIG. 14 is a schematic cross-sectional view for explaining a wiring forming method by a conventional full additive method.

【図15】従来のフルアディティブ法の課題を説明する
ための模式図である。
FIG. 15 is a schematic diagram for explaining a problem of the conventional full additive method.

【図16】従来のセミアディティブ法による配線の形成
方法を説明するための模式断面図である。
FIG. 16 is a schematic cross-sectional view for explaining a conventional wiring forming method by a semi-additive method.

【図17】従来のセミアディティブ法の課題を説明する
ための模式図である。
FIG. 17 is a schematic diagram for explaining a problem of the conventional semi-additive method.

【符号の説明】[Explanation of symbols]

1…絶縁基板、1A,1B…開口部(パーフォレーショ
ン穴)、101…配線基板として用いる領域、102…
耳部、2…接着剤、3…配線(電気銅めっき膜)、4…
レジスト(めっきレジスト)、5…端子めっき、6…仮
基板、6’…金属基板、7…導電性薄膜、8…加熱炉、
9…剥離用ローラー、10…補強導体、11…配線、1
1A…配線の端部、12…銅箔(導電性薄膜)、12A
…エッチング残り、13…レジスト(エッチングレジス
ト)、14…接着剤、15…触媒、16…無電解銅めっ
き膜、16’…エレクトロマイグレーション、17…電
気銅めっき膜、CW…配線の幅(導体幅)、CS…配線
の間隙(導体間隙)、CP…配線のピッチ(導体ピッ
チ)、CT…配線の厚さ(導体厚さ)。
1 ... Insulating substrate, 1A, 1B ... Opening (perforation hole), 101 ... Area used as wiring substrate, 102 ...
Ears, 2 ... Adhesive, 3 ... Wiring (electrolytic copper plating film), 4 ...
Resist (plating resist), 5 ... Terminal plating, 6 ... Temporary substrate, 6 '... Metal substrate, 7 ... Conductive thin film, 8 ... Heating furnace,
9 ... Peeling roller, 10 ... Reinforcing conductor, 11 ... Wiring, 1
1A ... end of wiring, 12 ... copper foil (conductive thin film), 12A
... residual etching, 13 ... resist (etching resist), 14 ... adhesive, 15 ... catalyst, 16 ... electroless copper plating film, 16 '... electromigration, 17 ... electrolytic copper plating film, CW ... wiring width (conductor width) ), CS ... Wiring gap (conductor gap), CP ... Wiring pitch (conductor pitch), CT ... Wiring thickness (conductor thickness).

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E343 AA03 AA12 AA33 AA38 BB02 BB05 BB24 BB66 CC01 CC67 DD43 DD56 DD63 ER49 GG08 5F044 KK03 MM03 MM48    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E343 AA03 AA12 AA33 AA38 BB02                       BB05 BB24 BB66 CC01 CC67                       DD43 DD56 DD63 ER49 GG08                 5F044 KK03 MM03 MM48

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の一表面に配線を形成する配線
基板の製造方法において、仮基板の表面に導電性薄膜を
形成する工程と、前記導電性薄膜上にレジスト(めっき
レジスト)を形成し、電気銅めっきにより所定のパター
ンの配線を形成する工程と、前記仮基板の、前記配線が
形成された面に、絶縁基板を接着する工程と、前記仮基
板を剥がして、前記配線及び前記レジスト、ならびに前
記導電性薄膜を前記絶縁基板に転写する工程と、前記導
電性薄膜を除去する工程とを備えることを特徴とする配
線基板の製造方法。
1. A method of manufacturing a wiring substrate, wherein wiring is formed on one surface of an insulating substrate, a step of forming a conductive thin film on the surface of a temporary substrate, and a resist (plating resist) is formed on the conductive thin film. A step of forming a wiring having a predetermined pattern by electrolytic copper plating, a step of adhering an insulating substrate to a surface of the temporary substrate on which the wiring is formed, a step of peeling the temporary substrate, and the wiring and the resist. And a step of transferring the conductive thin film to the insulating substrate, and a step of removing the conductive thin film, the method for manufacturing a wiring board.
【請求項2】 前記仮基板を剥がす工程の前に、前記仮
基板と前記導電性薄膜の密着力または接着力が、前記絶
縁基板と前記配線及び前記レジストとの接着力よりも低
くなるように加熱処理することを特徴とする請求項1に
記載の配線基板の製造方法。
2. Prior to the step of peeling off the temporary substrate, the adhesion force or the adhesion force between the temporary substrate and the conductive thin film is lower than the adhesion force between the insulating substrate, the wiring and the resist. The method for manufacturing a wiring board according to claim 1, wherein heat treatment is performed.
【請求項3】 前記絶縁基板を接着する工程は、熱硬化
性樹脂を用いて接着し、前記熱硬化性樹脂を硬化させる
際の加熱により、前記仮基板と前記導電性薄膜との密着
力または接着力を低下させることを特徴とする請求項2
に記載の配線基板の製造方法。
3. In the step of adhering the insulating substrate, the adhesion force between the temporary substrate and the conductive thin film is increased by heating when adhering the insulating substrate using a thermosetting resin and curing the thermosetting resin. The adhesive force is reduced, and the adhesive force is decreased.
A method for manufacturing a wiring board according to.
【請求項4】 前記絶縁基板を接着する工程は、熱可塑
性樹脂を用いて接着し、前記熱可塑性樹脂を軟化させ前
記仮基板に貼り付ける際の加熱により、前記仮基板と前
記導電性薄膜との密着力または接着力を低下させること
を特徴とする請求項2に記載の配線基板の製造方法。
4. In the step of adhering the insulating substrate, the provisional substrate and the conductive thin film are adhered to each other by using a thermoplastic resin, the thermoplastic resin is softened, and the provisional substrate and the conductive thin film are heated by applying heat to the temporary substrate. 3. The method for manufacturing a wiring board according to claim 2, wherein the adhesive force or the adhesive force is reduced.
【請求項5】 前記仮基板として、一方向に長尺なテー
プ状の絶縁基板を用い、前記各工程は、リールに巻き取
られた前記テープ状の絶縁基板を他のリールに巻き取る
途中で行うことを特徴とする請求項1乃至請求項4のい
ずれか1項に記載の配線基板の製造方法。
5. A tape-shaped insulating substrate that is long in one direction is used as the temporary substrate, and in each of the steps, while the tape-shaped insulating substrate wound on a reel is being wound on another reel. It carries out, The manufacturing method of the wiring board of any one of Claim 1 thru | or 4 characterized by the above-mentioned.
【請求項6】 絶縁基板の一表面に、接着剤を介して配
線を設け、前記配線の相互間にめっきレジストを設けて
なる配線基板であって、前記配線及び前記めっきレジス
トは、前記絶縁基板とは別に用意した仮基板の表面に設
けた導電性薄膜上に設けたものを、前記絶縁基板の一表
面に接着剤を介して転写したものであることを特徴とす
る配線基板。
6. A wiring board in which wiring is provided on one surface of an insulating substrate via an adhesive, and a plating resist is provided between the wirings, wherein the wiring and the plating resist are the insulating substrate. A wiring board, which is obtained by transferring a material provided on a conductive thin film provided on the surface of a temporary substrate prepared separately from the temporary board, to the one surface of the insulating substrate via an adhesive.
JP2002007268A 2002-01-16 2002-01-16 Wiring board manufacturing method and wiring board Expired - Fee Related JP3879516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002007268A JP3879516B2 (en) 2002-01-16 2002-01-16 Wiring board manufacturing method and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007268A JP3879516B2 (en) 2002-01-16 2002-01-16 Wiring board manufacturing method and wiring board

Publications (2)

Publication Number Publication Date
JP2003209342A true JP2003209342A (en) 2003-07-25
JP3879516B2 JP3879516B2 (en) 2007-02-14

Family

ID=27645826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007268A Expired - Fee Related JP3879516B2 (en) 2002-01-16 2002-01-16 Wiring board manufacturing method and wiring board

Country Status (1)

Country Link
JP (1) JP3879516B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006283044A (en) * 2005-03-31 2006-10-19 Hyomen Shori System:Kk Continuous plating equipment and method for film
JP2007506278A (en) * 2003-09-15 2007-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション Integrated electronic chip and interconnect device, and method for manufacturing the same
JP2009016769A (en) * 2007-07-09 2009-01-22 Ricoh Co Ltd Multilayer printed board base material
CN103064248A (en) * 2011-10-21 2013-04-24 联胜(中国)科技有限公司 Manufacturing method of film pattern and baseplate structure
CN103984205A (en) * 2011-10-21 2014-08-13 联胜(中国)科技有限公司 Manufacture method of film pattern and substrate structure
WO2015107618A1 (en) * 2014-01-14 2015-07-23 株式会社メイコー Method for manufacturing printed wiring board
CN111106018A (en) * 2018-10-26 2020-05-05 深圳市环基实业有限公司 Method for forming metal electrode in packaging process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506278A (en) * 2003-09-15 2007-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション Integrated electronic chip and interconnect device, and method for manufacturing the same
JP2006283044A (en) * 2005-03-31 2006-10-19 Hyomen Shori System:Kk Continuous plating equipment and method for film
JP2009016769A (en) * 2007-07-09 2009-01-22 Ricoh Co Ltd Multilayer printed board base material
CN103064248A (en) * 2011-10-21 2013-04-24 联胜(中国)科技有限公司 Manufacturing method of film pattern and baseplate structure
CN103984205A (en) * 2011-10-21 2014-08-13 联胜(中国)科技有限公司 Manufacture method of film pattern and substrate structure
WO2015107618A1 (en) * 2014-01-14 2015-07-23 株式会社メイコー Method for manufacturing printed wiring board
JPWO2015107618A1 (en) * 2014-01-14 2017-03-23 株式会社メイコー Method for manufacturing printed wiring board
CN111106018A (en) * 2018-10-26 2020-05-05 深圳市环基实业有限公司 Method for forming metal electrode in packaging process
CN111106018B (en) * 2018-10-26 2021-08-31 深圳市鼎华芯泰科技有限公司 Method for forming metal electrode in packaging process

Also Published As

Publication number Publication date
JP3879516B2 (en) 2007-02-14

Similar Documents

Publication Publication Date Title
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
JP2006165175A (en) Circuit component module, electronic circuit device, and circuit component module manufacturing method
JP2004342903A (en) Semiconductor device and its manufacturing method
JP2007287953A (en) Circuit board and its production method
JP3879516B2 (en) Wiring board manufacturing method and wiring board
JP3555502B2 (en) Method of manufacturing TAB tape carrier for COF
JP2004119730A (en) Method of manufacturing circuit device
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
JP4211350B2 (en) Multilayer circuit board member and method for manufacturing multilayer circuit board
JP3915630B2 (en) TAB tape, manufacturing method thereof, and semiconductor device using the same
JP2006013030A (en) Member for circuit board and its manufacturing method
JP2009277987A (en) Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device
JP2008204968A (en) Semiconductor package substrate and manufacturing method thereof
JP2004200247A (en) Terminal, forming method therefor, semiconductor chip, semiconductor mounting substrate, electronic device and electronic apparatus
JP2003045917A (en) Tape carrier for semiconductor device and its manufacturing method
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JP2002124527A (en) Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor
JP2002151622A (en) Semiconductor circuit component and its manufacturing method
JP7412735B2 (en) Manufacturing method for semiconductor packages
JP2004087862A (en) Tape carrier for semiconductor device
JP2002176267A (en) Electronic parts, circuit device, manufacturing method therefor and semiconductor device
JPH08222828A (en) Printed wiring board and manufacture thereof
JP3562074B2 (en) Resin frame for semiconductor package and method of manufacturing semiconductor package
JPH11312758A (en) Manufacture of solder bump sheet and ic package component
JP2001007250A (en) Package substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees