JP3877541B2 - 半導体回路装置 - Google Patents
半導体回路装置 Download PDFInfo
- Publication number
- JP3877541B2 JP3877541B2 JP2001108659A JP2001108659A JP3877541B2 JP 3877541 B2 JP3877541 B2 JP 3877541B2 JP 2001108659 A JP2001108659 A JP 2001108659A JP 2001108659 A JP2001108659 A JP 2001108659A JP 3877541 B2 JP3877541 B2 JP 3877541B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- access request
- register
- discarded
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は半導体回路装置に係わり、特にメモリをアクセスする回路を含む装置に関する。
【0002】
【従来の技術】
半導体回路装置には、一つのメモリにアクセス要求を行うアクセス回路が複数設けられているものがある。アクセス回路には、例えばプロセッサや、メモリのアクセスに特化したDMAC(Data Memory Access Controller)、デジタル信号処理に特化したDSP(Digital Signal Processor)等が存在する。
【0003】
しかし、多くの場合メモリは同時に1つしかアクセス要求を処理することができない場合が多い。従って、複数のアクセス回路が共通のメモリに対して同時にアクセスを行うと競合し、いずれかのアクセス要求は破棄される。
【0004】
従来は、アクセス要求が破棄されたアクセス回路は、例えば即座に処理を停止し、競合した他のアクセス要求の処理が終了するまで待つというストールを行うか、あるいは実際のプログラム中に分岐命令は存在しないが、処理の流れを他のプログラムに強制的に移行することで停止を回避する例外の発生を行っていた。
【0005】
【発明が解決しようとする課題】
しかしストールを行うと、アクセス回路内部において、復帰に必要な内部状態を示す大量の情報を保持する必要があり、非常に負荷が大きく動作速度を低下させる要因の一つとなっていた。
【0006】
また、例外を発生すると、プログラムの実行途中で他のプログラムへ移行する必要があるため、やはりプログラム実行速度の低下を招いていた。
【0007】
本発明は上記事情に鑑み、動作速度の低下を防止することが可能な半導体回路装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の半導体回路装置は、同時に処理可能なアクセス要求がN個であるメモリと、前記メモリへのアクセス要求を行うN+1個以上のアクセス回路と、前記アクセス要求がN+1個以上存在し、アクセス要求が競合した場合に、前記アクセス回路のいずれかのアクセス要求を破棄し、このアクセス要求が破棄されたことを示すアクセス要求破棄情報を生成するアクセス選択回路と、前記アクセス要求破棄情報を与えられて保持する第1のレジスタと、前記アクセス回路が行った複数のアクセス要求のうち、破棄されたアクセス要求がいずれのアクセス要求であるかを示す情報を記憶する第2のレジスタと、を備え、前記第1及び第2のレジスタは、前記アクセス回路毎に対応して設けられており、前記アクセス回路は、対応する前記第1のレジスタに保持された自己のアクセス要求が破棄されたことを示す前記アクセス要求破棄情報及び対応する前記第2のレジスタに保持された破棄された自己のアクセス要求がいずれのアクセス要求であるかを示す情報を読み出すことが可能であることを特徴とする。
【0009】
前記アクセス回路は、対応する前記第1のレジスタを内蔵することもできる。
【0010】
ここで、N個の前記アクセス回路は、アクセス要求が競合した場合の優先順位が予め定められており、前記アクセス選択回路はこの優先順位に従って競合したアクセス要求を選択し、前記第1のレジスタは、優先順位が第1番目から第N番目のものを除く前記アクセス回路毎に対応して設けられていてよい。
【0011】
前記アクセス回路は、対応する前記第1のレジスタを読み出して、破棄されたアクセス要求が存在する場合は、このアクセス要求を再度行い、この第1のレジスタに保持された情報を消去することもできる。
【0013】
ここで、前記第1のレジスタは、破棄されたアクセス要求をM個保持することが可能であり、前記第2のレジスタは、破棄されたアクセス要求がそれぞれいずれのアクセスであるかを示すM個の情報を保持することが可能であるように構成してもよい。
【0014】
前記アクセス回路は、対応する前記第1のレジスタに保持された前記アクセス要求破棄情報を読み出し、さらに対応する前記第2のレジスタに保持された破棄されたアクセス要求がいずれのアクセス要求であるかを示す情報を読み出して、破棄されたアクセス要求のみを再度行い、この第1及び第2のレジスタにそれぞれ保持された情報を消去することもできる。
【0015】
【発明の実施の形態】
上述した従来の装置における問題は、メモリヘのアクセス要求が破棄されたアクセス回路が、そのアクセスの失敗を即時に解決しようとすることにより引き起こされていた。
【0016】
そこで、以下に説明する本発明の実施の形態では、アクセスの失敗を即時に解決しようとするのではなく、アクセス要求が破棄された情報をレジスタに一旦保持しておく構成を備える。後に、レジスタの情報を読み出して、アクセス要求が破棄されたか否かを判断し、破棄された場合には再度メモリへのアクセス要求を行うことで、アクセス失敗に対する解決を試みることとしている。
【0017】
このようなレジスタを備えることにより、ユーザは、メモリへのアクセス要求を行った後に、ユーザプログラムに従ってこのアクセスが成功したか否かをレジスタに格納された情報を読み出すことで、判断することが可能である。
【0018】
さらに、アクセスが破棄された場合に、いずれのアクセスが破棄されたかを示す情報をレジスタに保持しておく場合には、このアクセスのみを後に再実行することができる。
【0019】
(1)第1の実施の形態
本発明の第1の実施の形態による半導体回路装置について、図1を参照して説明する。本実施の形態では、メモリ40と、メモリ40をアクセスするアクセス回路としてのプロセッサ10及びDMAC20と、アクセス選択回路30とを備えている。
【0020】
メモリ40は、同時に処理可能なアクセス要求は1つである。
【0021】
プロセッサ10は、セレクタ11及び12と、アクセス要求破棄情報を保持するレジスタ13とを内蔵する。プロセッサ10がメモリ40にアクセス要求を行うときは、アクセス要求信号R01と、アクセスに必要な信号R02として、アドレス、アクセスイネーブル信号、さらには書き込みを行う場合は書き込みデータ等をアクセス選択回路30に出力する。
【0022】
DMAC20は、メモリ40をアクセスすることが可能なアクセス回路の一例であり、DMACの替わりにプロセッサやDSP等であってもよい。DMAC20がメモリ40にアクセス要求を行うときは、アクセス要求信号R03と、アクセスに必要な信号R04として、アドレス、アクセスイネーブル信号、さらには書き込む場合には書き込みデータ等とをアクセス選択回路30に出力する。
【0023】
そして、ここではプロセッサ10とDMAC20とのアクセスが競合した場合の優先順位が、DMAC20の方が高く設定されているものとする。
【0024】
アクセス選択回路30は、プロセッサ10又はDMAC20のいずれか一方から、アクセス要求信号R01及びアクセスに必要な信号R02、又はアクセス要求信号R03及びアクセスに必要な信号R04を受けた場合は、メモリ40へ信号R02又はR04を転送する。
【0025】
具体的には、AND回路31にいずれか一方が論理「1」で他方が論理「0」のアクセス要求信号R02及びR04がAND回路31に入力され、アクセス要求破棄信号C00のレベルは論理「0」となる。また、セレクタ32にはいずれか一方のアクセスに必要な信号R02又はR04が入力される。セレクタ32は、アクセス要求信号R03が制御端子に与えられない場合は、アクセスに必要な信号R02を出力し、アクセス要求信号R03が与えられた場合は、アクセスに必要な信号R04を出力する。従って、いずれか一方のアクセス要求信号R01又はR03が与えられた場合は、それに対応するアクセスに必要な信号R02又はR04をメモリ40へ転送する。
【0026】
メモリ40は、与えられたアクセス要求に従ってアクセス処理を行い、データの読み出し又は書き込みを行う。
【0027】
しかし、プロセッサ10及びDMAC20から同時にアクセス要求信号R01及びアクセスに必要な信号R02、アクセス要求信号R03及びアクセスに必要な信号R04を受けた場合は競合する。この場合は、アクセス選択回路30は予め定められた優先順位に従ってDMAC20からのアクセス要求信号R03を優先する。
【0028】
具体的には、AND回路31に論理「1」のアクセス要求信号R01及びR03が入力され、プロセッサ10にアクセス要求が破棄されたことを伝達する論理「1」のアクセス要求破棄信号C00が出力される。セレクタ32には、アクセス要求信号R03が制御端子に与えられることにより、アクセスに必要な信号R02は破棄されて信号R04がメモリ40へ転送される。
【0029】
プロセッサ10において、レジスタ13に対するプロセッサ50内部からの書き込み要求信号K00がセレクタ11の制御端子に与えられず、かつ外部からの書き込み要求信号に相当するアクセス要求信号R01がセレクタ12の制御端子に与えられない間は、レジスタ13に現在保持されている値を維持する。具体的には、レジスタ13に保持されている値を示す信号K02がセレクタ11、12を通過してレジスタ13に与えられ、リフレッシュ動作が行われる。
【0030】
レジスタ13にプロセッサ10が書き込みを行う場合は、内部から書き込み要求信号K00が制御端子に与えられ、書き込み値を示す信号K01が論理回路11に入力され、信号K02が破棄されて信号K01が出力される。アクセス要求信号R01が与えられない場合、この信号K01がセレクタ12を通過し、レジスタ13に与えられて保持される。後述するように、この動作は例えばプロセッサ10がレジスタ13に保持されたアクセス要求破棄信号を消去するためにリセットするときに行う。
【0031】
セレクタ12の制御端子にアクセス要求信号R01が与えられ、アクセス要求破棄信号C00が入力された場合は、アクセス要求破棄信号C00の値(この場合は論理「1」)がレジスタ13に転送され、保持される。
【0032】
上記構成を備えたことにより、ユーザはユーザプログラムを用いて必要に応じて随時、あるいは定期的にレジスタ13の値を読み出し、プロセッサ10からのアクセス要求信号R01が破棄されたか否かを知ることができる。破棄された場合は、DMAC20からのアクセス要求信号R03に対するメモリ40の処理が終了した後において、再度同じアクセス要求信号R01を出力する。
【0033】
また、プロセッサ10はアクセス要求の破棄を検出した後、レジスタ13をリセットして初期値(ここでは論理「0」)に戻すことができる。具体的には、書き込み要求信号K00と、書き込み値信号K01(ここでは論理「0」)とを論理回路11に与えることで、書き込み値信号K01が論理回路11及び12を経てレジスタ13に与えられ、リセットされる。
【0034】
従来は、上述したようにアクセス要求が破棄されたことに対する解決処理を即時に行おうとして動作速度の低下を招いていた。これに対し、本実施の形態によれば、アクセスの失敗を即時に解決しようとせずに、アクセスが破棄された情報をレジスタ13において一旦保持しておき、この情報を用いて再度メモリ40へのアクセス要求を行うことで、アクセス失敗に対する処理を行う。これにより、従来のストールや例外等により引き起こされていた動作速度の低下が防止される。
【0035】
また、本実施の形態ではレジスタ13を付加した簡易な回路構成により実現することができ、ストールや例外に必要な複雑な構成や大容量のメモリを必要とせず、コスト低減が達成される。
【0036】
さらに、本実施の形態によれば、プログラミングの最適化を図ることもできる。従来は、プログラムを一旦組んだ後でデバッグ処理等のために試行した場合、アクセスの競合が発生したか否かを明確に検出することができなかった。敢えて検出する際には、例えばプログラムを走らせた後でメモリに書き込まれた情報が期待値と一致しているか否かを調べてアクセス要求が破棄されたかどうかを判断することも考えられる。しかし、競合した他のアクセス回路からのアクセスにより同じデータが書き込まれたような場合には、アクセス要求が破棄された場合にもメモリの情報は期待値と一致するので、アクセス要求の破棄があったことを検出することはできない。
【0037】
これに対し、本実施の形態ではアクセス要求の破棄があった場合には確実かつ簡易にそのことを検出することができる。そこで、アクセス要求の競合を回避するようにアクセスのタイミングを調整するようプログラムを組み直すことにより、容易にプログラミングの最適化を図り処理効率の向上に寄与することができる。
【0038】
(2)第2の実施の形態
上記第1の実施の形態では、アクセス要求が破棄されたことをプロセッサ10がレジスタ13の値を読むことで知ることができる。しかし、プロセッサ10が複数回アクセス要求を行った場合には、どのアクセスが破棄されたかを知ることはできない。そこで、プログラムの最初に戻り、全てのアクセス要求を含めて再度実行をやり直す必要がある。
【0039】
これに対し、第2の実施の形態では、アクセス要求が破棄されたことのみならず、いずれのアクセスが破棄されたかを示す情報を保持する構成を備えている。
【0040】
本実施の形態による半導体回路装置の構成は、図2に示されるようである。図1に示された上記第1の実施の形態と比較し、プロセッサ50の構成が異なる。
【0041】
プロセッサ50は、アクセス破棄に関する情報を保持するためのセレクタ11及び12、レジスタ13の他に、破棄されたアクセスがどのアクセスであるかを示す情報を保持するため、セレクタ51及びレジスタ52を有する。
【0042】
ここで、破棄されたアドレスがどのアドレスであるかを示す情報とは、破棄されたアクセスのみを再度行うに必要な情報である。具体的には、例えばアクセス要求信号R01が、メモリ40からデータを読み出すものである場合は、メモリ40のアドレスと読み出しイネーブル信号、メモリ40へのデータの書き込みを行うものである場合は、メモリ40のアドレス、書き込みデータ及び書き込みイネーブル信号が含まれる情報である。
【0043】
このような情報をレジスタ52に保持しておき、ユーザプログラムに従ってプロセッサ50がこの情報を得ることにより、プログラムを最初から全てやり直すことなく、破棄されたアクセス要求のみを容易に再度行うことが可能になり、処理効率が向上する。上記第1の実施の形態と同一の要素には、同一の番号を付して説明を省略する。
【0044】
プロセッサ50からのアクセス要求信号R01と、DMAC20からのアクセス要求信号R03とが競合した場合、アクセス選択回路30によりプロセッサ50からのアクセス要求信号R01が破棄される。アクセス要求信号R01及びアクセス要求破棄信号C00がプロセッサ50のセレクタ12に与えられ、アクセス要求破棄信号C00がレジスタ13に与えられて保持される。
【0045】
さらに、アクセスに必要な信号R02と、レジスタ52に保持されている値を示す信号L00とがセレクタ51に与えられる。アクセス要求破棄信号C00がセレクタ51の制御端子に与えられたときは、アクセスに必要な信号R02がセレクタ51から出力されてレジスタ52に与えられ保持される。アクセス要求破棄信号C00がセレクタ51に与えられない間は、レジスタ52に保持された値を示す信号L00がセレクタ51に与えられ、レジスタ52へ転送されてリフレッシュされる。
【0046】
本実施の形態によれば、プロセッサ50からのアドレス要求信号R01が破棄された場合、このことを示すアドレス要求破棄信号C00がレジスタ13に保持されるだけでなく、このときのアドレスに必要な信号R02がレジスタ52に保持される。そこで、ユーザプログラムに従い、プロセッサ50はレジスタ13及び52に保持された値を必要に応じて随時、あるいは定期的に読み出して、アクセス要求が破棄された場合にはどのアクセスであったかを知ることができる。このため、アクセス要求が破棄された場合に全てのプログラムの実行を最初からやり直すことなく、破棄されたアクセス要求のみを再度行うことができ、動作速度がより向上する。
【0047】
(3)第3の実施の形態
上記第2の実施の形態では、プロセッサ50が、アクセス要求が破棄されたことを示す情報と、アクセス要求が破棄されたときいずれのアクセス要求であるかを示す情報とを、レジスタ13及び52を用いて1組保持することができる。
【0048】
これに対し本実施の形態は、プロセッサ60が、アクセス破棄情報を保持するレジスタ62と、アクセス要求が破棄されたときこのアクセス要求がいずれであるかを示す情報を保持するレジスタ63とを、1番からM番のM組(ここで、Mは2以上の整数)有するレジスタ部61を備えている。他の上記第2の実施の形態と同一の要素には、同一の番号を付して説明を省略する。
【0049】
プロセッサ60からのアクセス要求信号R01と、DMAC20からのアクセス要求信号R03とが競合した場合、アクセス選択回路30によりプロセッサ50からのアクセス要求信号R01が破棄される。アクセスに必要な信号R02及びアクセス要求破棄信号C00がプロセッサ60内のレジスタ61に含まれるレジスタ62及び63にそれぞれ与えられて保持される。
【0050】
このようなアクセス要求の破棄を示す情報とそのアクセスがいずれであるかを示す情報とを、レジスタ62及び63においてM組まで保持することができる。プロセッサ60は、ユーザプログラムに従って、必要に応じて随時、あるいは定期的に1〜M番目のレジスタ63の内容を読んでいく。そして、j(jは1〜Mのうちの整数)番目のレジスタ62にアクセス要求の破棄を示す情報が保持されていた場合は、このj番目のレジスタ63に保持されている破棄されたアクセス要求を再度行うために必要な情報を読み出し、このアクセス要求のみを実行する。
【0051】
上記第2の実施の形態のように、アクセス要求の破棄に関する情報を1組しか保持できない場合には、プロセッサが短い間隔でレジスタを読みにいき、アクセス要求が破棄されたか否かを検出する必要がある。これに対し、本実施の形態では、比較的長い期間レジスタ61を読みにいかなくとも、アクセス要求の破棄に関する情報を複数組保持することができる。従って、プログラムの都合に応じた時間間隔でレジスタ62を読みにいけばよいので、効率良くプログラムを組むことができる。
【0052】
(4)第4の実施の形態
上記第1〜第3の実施の形態では、いずれもメモリをアクセスするアクセス回路は、プロセッサとDMACの二つであり、またメモリにおける同時に処理可能なアクセス要求は一つである。しかしこれに限定されることなく、アクセス制御回路が3つ以上存在してもよく、またこの場合にメモリの同時に処理可能なアクセス要求が2つ以上であってもよい。
【0053】
本発明の第4の実施の形態は、図4に示されたように、アクセス回路101〜10YがY(Yは3以上の整数)個設けられ、メモリ400が同時に処理可能なアクセス要求の数がX(Xは2以上の整数)個である場合、仮に全てのアクセス回路101〜10Yから同時にアクセス要求が発生した場合はY−X個のアクセス要求が破棄される。そこで、アクセス要求が破棄される可能性のあるアクセス回路、即ち、予め定められた優先度が最上位のものからX番目までのアクセス回路101〜10Xを除くX+1、X+2、…、Y番目のアクセス回路10(X+1)〜10Yがそれぞれレジスタ20(X+1)〜20Yを有し、アクセス要求の破棄に関する情報を保持する。
【0054】
また、上記実施の形態では、アクセス要求破棄情報及び破棄されたアクセスを示す情報を保持するレジスタが、プロセッサに内蔵されている。これにより、レジスタをアクセスする速度が向上する。しかし、必ずしもプロセッサがレジスタを内蔵する必要はなく、外部に配置されていてもよい。
【0055】
【発明の効果】
本発明の半導体回路装置は、複数のアクセス要求が競合して破棄された場合、このアクセス要求の失敗をストールや例外等によって即座に解決するのでなく、破棄されたことを示す情報を一旦保持しておき、優先された他のアクセス要求に対する処理が終了した後において再度アクセス要求を行うことで対処することにより、ストールや例外等に必要な回路構成や大容量のメモリを必要とすることなく簡易な構成で対応が可能であり、また動作速度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体回路装置の構成を示した回路図。
【図2】本発明の第2の実施の形態による半導体回路装置の構成を示した回路図。
【図3】本発明の第3の実施の形態による半導体回路装置の構成を示した回路図。
【図4】本発明の第4の実施の形態による半導体回路装置の構成を示した回路図。
【符号の説明】
10、50、60 プロセッサ
11、12、32、51 セレクタ
13、52、62、63、20(X+1)〜20Y レジスタ
20 DMAC
30、300 アクセス選択装置
31 AND回路
40、400 メモリ
61 レジスタ部
101〜10X、10(X+1)〜10Y アクセス回路
R01、R02 アクセス要求信号
R02、R04 アクセスに必要な信号
C00 アクセス要求破棄信号
K00 書き込み要求信号
K01 書き込み値
K02、L00 レジスタ値信号
Claims (6)
- 同時に処理可能なアクセス要求がN(Nは1以上の整数)個であるメモリと、
前記メモリへのアクセス要求を行うN+1個以上のアクセス回路と、
前記アクセス要求がN+1個以上存在し、アクセス要求が競合した場合に、前記アクセス回路のいずれかのアクセス要求を破棄し、このアクセス要求が破棄されたことを示すアクセス要求破棄情報を生成するアクセス選択回路と、
前記アクセス要求破棄情報を与えられて保持する第1のレジスタと、
前記アクセス回路が行った複数のアクセス要求のうち、破棄されたアクセス要求がいずれのアクセス要求であるかを示す情報を記憶する第2のレジスタと、
を備え、
前記第1及び第2のレジスタは、前記アクセス回路毎に対応して設けられており、
前記アクセス回路は対応する前記第1のレジスタに保持された自己のアクセス要求が破棄されたことを示す前記アクセス要求破棄情報及び対応する前記第2のレジスタに保持された破棄された自己のアクセス要求がいずれのアクセス要求であるかを示す情報を読み出すことが可能であることを特徴とする半導体回路装置。 - 前記アクセス回路は、対応する前記第1のレジスタを内蔵することを特徴とする請求項1記載の半導体回路装置。
- N個の前記アクセス回路は、アクセス要求が競合した場合の優先順位が予め定められており、前記アクセス選択回路はこの優先順位に従って競合したアクセス要求を選択し、
前記第1のレジスタは、優先順位が第1番目から第N番目のものを除く前記アクセス回路毎に対応して設けられていることを特徴とする請求項1又は2記載の半導体回路装置。 - 前記アクセス回路は、対応する前記第1のレジスタを読み出して、破棄されたアクセス要求が存在する場合は、このアクセス要求を再度行い、この第1のレジスタに保持された情報を消去することを特徴とする請求項1乃至3のいずれかに記載の半導体回路装置。
- 前記第1のレジスタは、破棄されたアクセス要求をM(Mは2以上の整数)個保持することが可能であり、
前記第2のレジスタは、破棄されたアクセス要求がそれぞれいずれのアクセスであるかを示すM個の情報を保持することが可能である請求項1乃至4のいずれかに記載の半導体回路装置。 - 前記アクセス回路は、対応する前記第1のレジスタに保持された前記アクセス要求破棄情報を読み出し、さらに対応する前記第2のレジスタに保持された破棄されたアクセス要求がいずれのアクセス要求であるかを示す情報を読み出して、破棄されたアクセス要求のみを再度行い、この第1及び第2のレジスタにそれぞれ保持された情報を消去することを特徴とする請求項1乃至5のいずれかに記載の半導体回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001108659A JP3877541B2 (ja) | 2001-04-06 | 2001-04-06 | 半導体回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001108659A JP3877541B2 (ja) | 2001-04-06 | 2001-04-06 | 半導体回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002304324A JP2002304324A (ja) | 2002-10-18 |
JP3877541B2 true JP3877541B2 (ja) | 2007-02-07 |
Family
ID=18960756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001108659A Expired - Fee Related JP3877541B2 (ja) | 2001-04-06 | 2001-04-06 | 半導体回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877541B2 (ja) |
-
2001
- 2001-04-06 JP JP2001108659A patent/JP3877541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002304324A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057360B2 (ja) | 半導体装置、データ処理装置、及び記憶装置へのアクセス方法 | |
JP4945125B2 (ja) | メモリ制御装置 | |
JP4642531B2 (ja) | データ要求のアービトレーション | |
JP3877541B2 (ja) | 半導体回路装置 | |
US6292853B1 (en) | DMA controller adapted for transferring data in two-dimensional mapped address space | |
CN111625411A (zh) | 半导体装置及调试系统 | |
JPS592058B2 (ja) | 記憶装置 | |
WO2018138975A1 (ja) | 演算処理装置および情報処理システム | |
US7130986B2 (en) | Determining if a register is ready to exchange data with a processing element | |
JP2004005710A (ja) | 情報処置装置 | |
JP4549073B2 (ja) | メモリ制御回路 | |
US6493775B2 (en) | Control for timed access of devices to a system bus | |
JP2005107873A (ja) | 半導体集積回路 | |
JPH0743668B2 (ja) | アクセス制御装置 | |
US20010005870A1 (en) | External bus control system | |
JP3222647B2 (ja) | メモリバンク自動切替システム | |
JP3630350B2 (ja) | メモリデータ比較方式 | |
KR100827130B1 (ko) | 부호분할다중접속 모뎀을 위한 다중 레지스터 인터페이스장치 | |
JP5393626B2 (ja) | 情報処理装置 | |
JP2007241912A (ja) | 信号処理回路 | |
JP3687525B2 (ja) | 入出力処理システム及びそれに用いるcpu処理停滞回避方式 | |
JP3063501B2 (ja) | メモリアクセス制御方式 | |
JPH047761A (ja) | メモリアクセス方法 | |
JP4008196B2 (ja) | レジスタ制御装置及びマルチcpuシステム | |
JP2007305073A (ja) | データ処理装置及びメモリコントローラチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
LAPS | Cancellation because of no payment of annual fees |