JP3873516B2

JP3873516B2 - レジスト塗布装置およびレジスト塗布方法

Info

Publication number: JP3873516B2
Application number: JP09372299A
Authority: JP
Inventors: 岩卓平; 清文北和田; 上聡井; 純夫宇都宮; 一夫湯田坂; 坂光敏宮; 枝洋二郎松
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2007-01-24
Anticipated expiration: 2019-03-31
Also published as: JP2000288455A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば液晶パネルの製造に用いられるレジスト塗布装置および方法に係り、特に大型のガラス基板上に展開される比較的広面積の画素パターンと微細パターンの周辺回路のように異なる密度によりパターンが形成されるレジスト膜を塗布するレジスト塗布装置およびレジスト塗布方法に関する。
【０００２】
【従来の技術】
近年、例えば液晶表示装置は軽量かつ低消費電力を達成するフラットパネルディスプレイとして注目を集めており、とりわけアクティブマトリクス型液晶表示装置は薄型、軽量、低電圧駆動が可能であり、更にカラー化も容易であるため、パーソルコンピュータ、ワードプロセッサ、携帯情報端末等に用いられるようになってきている。
【０００３】
上記アクティブマトリクス型液晶表示装置の画素部のスイッチング素子として薄膜トランジスタ（以下、ＴＦＴ―Thin Film Transistor―ともいう）を用いたものは表示装置としての表示品位が高いばかりでなく、消費電力が低いために、開発が盛んに行われている。このＴＦＴはアモルファス（非晶質）シリコンを用いたアモルファスシリコンＴＦＴと、ポリ（多結晶）シリコンを用いたポリシリコンＴＦＴの２種類がある。
【０００４】
ポリシリコンＴＦＴはアモルファスシリコンＴＦＴよりも移動度が１０〜１００倍程度高いという利点があるため、画素用スイッチング素子として最適なものである。また、ポリシリコンＴＦＴは、周辺駆動回路の構成素子としても用いられるようになってきており、この結果、図１１に示すような画素部１２０と周辺駆動回路１３０ａ、１３０ｂとを同一基板１０１上に形成する画素部・駆動回路一体型の液晶表示装置１００の開発が盛んになってきている。
【０００５】
一般に、液晶表示装置を製造する際には、液晶制御するのに必要な回路パターンをガラス基板上に転写するための露光装置が使用される。この露光装置は微細なパターンを基板上に転写するための露光光学系、マスクと基板を高精度に位置合わせするためのアライメント系、マスクと基板を自動的に搬送する自動搬送系などより構成され、露光処理の前工程としては所定の感光度を有するレジスト薄膜を形成する処理工程が行なわれている。
【０００６】
近年、液晶表示装置の表示精度を高精細化したり低消費電力で駆動したりすることにより、液晶表示装置を高性能化する試みが為されており、この液晶表示装置の高性能化が進むのに従って、液晶画面の周辺に形成される周辺回路の精度はサブミクロン（＜１μｍ）の単位にまで至っており、広面積領域における微細加工の必要性が強く求められてきているが、現状では広面積領域および周辺回路領域共に約５μｍ程度のデザインルールにより製造されており、このように数ミクロンのオーダの半導体素子を形成するためには、共通のレジスト膜を塗布した後１回の露光でそれぞれの素子パターンを形成するようにしていた。
【０００７】
このような、広面積における微細加工を実現するためには、要求される精密度に応じた露光技術が必要不可欠であることは勿論であるが、このような精密度を全て充分に満たすだけの解像度を備える露光装置や露光技術はスループットの点からも未だ完成されているとは言えず、優れた技術の開発が待たれている。また例えば液晶表示装置の場合、画素部を形成するためのパターンの精度はＴＮやＳＴＮでも数十ミクロン（μｍ）、上述のＴＦＴでは数ミクロン（約５μｍ）であるが、これを取り囲む周辺回路の精度は上述のようにサブミクロン（＜１μｍ）の単位にまで至っている。
【０００８】
上述のように、ポリシリコンにより画素領域と周辺回路領域との素子形成を一体的に行なう場合、画素領域のデザインルールは数ミクロンオーダでよいが、周辺回路領域はサブミクロンオーダにまでなる可能性がある。このように隣接する領域間のデザインルールオーダが１桁以上異なる場合には、高解像度用と低解像度用の２種類の露光光学系を用いることは勿論であるが、それに加えて、露光工程の前工程で行なわれるレジストの塗布に際しても、何らかの改善が期待されている。
【０００９】
このように精度の異なるパターンを形成するためには、解像度等の性能が全く異なる画素用の露光装置と周辺回路用の露光装置とを用いて基板上にパターンを形成する必要があり、ガラス基板等の表面にレジスト膜を塗布した後、画素パターン用の露光を行なって画素パターンを形成し、次に、画素パターンが形成された基板の周辺に高精度の周辺回路パターンのような精密パターンを形成可能な回路用の露光装置により周辺回路の回路パターンを形成する必要があった。本発明者達は、このような必要性を満足させるために、周辺回路用の高精度のパターンと画素領域用のミクロンオーダのパターンとを形成可能な感光光学系を提案しているが、感光工程の前工程で行なわれるレジスト工程においても同一の流れを目指す技術改良の必要性があった。
【００１０】
【発明が解決しようとする課題】
上述したように、従来のレジスト塗布装置およびレジスト塗布方法は、形成される半導体素子のデザインルールが異なる場合であっても、共通のレジスト薄膜を塗布することによりの比較的密度の低い画素パターンのためのレジストの塗布と、高密度の周辺回路パターンのためのレジストの塗布とを同一密度で行なっていた。このため次工程で露光させるパターンの面積や密度に関係なく一様にレジストが塗布されており、特に高密度で塗布する必要のある周辺回路パターンのレジストに最適な条件でレジストを塗布できないという問題があった。
【００１１】
本発明は上記従来の問題を除去するために為されたものであり、異なるデザインルールで素子が形成される広面積の第１の領域と周辺回路を形成する第２の領域に塗布されるレジストをそれぞれの領域毎に異なる条件で塗布することによって、後工程での素子パターンを高精度で安定した露光処理を行なってスループットを向上させることができるレジスト塗布装置およびレジスト塗布方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の基本構成に係るレジスト塗布装置は、第１の密度で基板上に形成される第１の領域および前記第１の密度とは異なる第２の密度のパターンが形成される第２の領域の位置データをそれぞれ記憶する位置データ記憶部と、前記位置データ記憶部に記憶された前記第１の領域の位置データに基づいて前記基板上に前記第１の領域用の第１のレジスト薄膜を所定の条件で塗布する第１のレジスト塗布部と、前記位置データ記憶部に記憶された前記第２の領域の位置データに基づいて、インクジェットヘッドを用いて所定のレジスト液を前記基板上の前記第２の領域に吐出させて前記第１の領域の前記第１のレジスト薄膜とは異なる条件でレジスト薄膜を形成することにより、前記第２の領域用の第２のレジスト薄膜を塗布する第２のレジスト塗布部と、前記第１のレジスト塗布部と第２のレジスト塗布部に対して、前記第１の領域と前記第２の領域のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御するレジスト塗布制御部と、を備えることを特徴としている。
【００１３】
上記基本構成に係るレジスト塗布装置において、前記位置データ記憶部は、広面積の半導体素子が前記第１の密度で形成される広面積の前記第１の領域の位置データと、この広面積の第１の領域の周囲に設けられる複数の微細な周辺回路用の半導体素子を前記第１の密度よりも高密度で形成される周辺回路領域としての前記第２の領域の位置データと、のそれぞれを記憶するようにしても良い。
【００１４】
上記基本構成に係るレジスト塗布装置において、前記第１のレジスト塗布部は基板を回転させながら表面に第１のレジスト薄膜を形成するスピンコータにより構成されて、前記基板における前記第１の領域および第２の領域の全範囲にわたって一様にレジストを塗布するようにしても良い。
【００１５】
また、上記基本構成において、前記第１のレジスト塗布部を、前記第２のレジスト膜を形成するレジスト液の成分とは異なる所定成分のレジスト液を前記第１の領域に吐出させることにより第１のレジスト薄膜を形成するインクジェットヘッドにより構成するようにしても良い。
【００１６】
また、上記基本構成において、前記第１のレジスト塗布部を、前記第１の領域に相当する原版を用いて転写により前記第１のレジスト薄膜を前記第１の領域に印刷する印刷機により構成するようにしても良い。
【００１７】
さらに、第１のレジストパターン塗布部をスピンコータ、印刷機またはインクジェットヘッドにより構成したものにおいて、第２のレジストパターン塗布部を所定成分のレジスト液を前記周辺回路領域に吐出させることにより前記画素領域とは異なる条件のレジスト薄膜を形成するインクジェットヘッドにより構成するようにしても良い。
【００１８】
さらに、上記各構成において、広面積領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記周辺回路領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であっても良い。
【００１９】
また、上記目的を達成するための本発明の第２の基本構成に係るレジスト塗布方法は、第１の密度で基板上に形成される第１の領域および前記第１の密度とは異なる第２の密度のパターンが形成される第２の領域の位置データをそれぞれ記憶するステップと、前記第１の領域の位置データに基づいて基板上に前記第１の領域用の第１のレジスト薄膜を所定の条件で塗布するステップと、前記第２の領域の位置データに基づいて、インクジェットヘッドを用いて所定のレジスト液を前記基板上の前記第２の領域に吐出させて前記第１の領域の前記第１のレジスト薄膜とは異なる条件でレジスト薄膜を形成することにより前記第２の領域用の第２のレジスト薄膜を塗布するステップと、を備えることを特徴としている。
【００２０】
また、上記第２の基本構成において、前記位置データを記憶するステップは、前記第１の領域としての広面積の半導体素子が所定密度で形成される広面積領域の位置データと、この広面積領域の周囲に設けられる複数の微細な周辺回路用の半導体素子が前記所定密度よりも高密度で形成される前記第２の領域としての周辺回路領域の位置データと、のそれぞれを記憶するステップであり、前記第１のレジスト薄膜を塗布するステップは、前記広面積領域の位置データに基づいて基板の所定位置に前記広面積領域用の第１のレジスト薄膜を所定の条件で塗布するステップであり、前記第２のレジスト薄膜を塗布するステップは、前記周辺回路領域の位置データに基づいて前記画素領域の周囲に前記周辺回路領域用の第２のレジスト薄膜を前記第１のレジスト薄膜とは異なる条件で塗布するステップであり、前記広面積領域と前記周辺回路領域のそれぞれの位置データに基づいてそれぞれの領域の第１および第２のレジスト薄膜を異なる条件で塗り分けるようにしても良い。
【００２１】
また、上記第２の基本構成において、前記広面積領域に形成される半導体素子は数ミクロンメータのデザインルールにより設計されるものであるのに対して、前記周辺回路領域に形成される半導体素子はサブミクロンメータのデザインルールにより設計される可能性を有するようにしても良い。
【００２２】
また、上記第２の基本構成において、前記レジスト薄膜を塗布する際に、第１のレジスト薄膜と第２のレジスト薄膜とで異ならせる塗布条件は、レジスト液の成分，密度，粘度，粒度やレジスト薄膜の厚さ，感光度，パターンを含み、さらにスピンコータ、印刷機、インクジェットプリンタを含む複数の異なる種類の塗布装置の組み合わせの変更も含むようにしても良い。
【００２３】
さらに、上記各構成において、前記広面積領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記周辺回路領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であっても良い。
【００２４】
このような構成によるレジスト塗布装置及び方法においては、前記第１のレジスト塗布部により所定成分のレジスト液を基板の少なくとも画素領域に塗布し、前記第２のレジストパターン塗布部により前記画素領域の周囲にレジスト液を画素領域とは異なる条件で塗布することにより周辺回路領域へのレジスト薄膜の塗布を行なっている。
【００２５】
なお、第１のレジスト塗布部により形成される第１のレジスト薄膜と第２のレジスト塗布部により形成される第２のレジスト薄膜の条件の違いとは、具体的には後工程における感光光学系の解像度の差に対応ないしは追従するような感度の差となるように設定しても良い。したがって、高解像度の感光光学系に対しては感度の高いレジスト膜を形成し、解像度の低い感光光学系に対しては感度の低いレジスト膜を塗布するようにしても良い。
【００２６】
本発明に係るレジスト塗布装置及び方法は以上のように構成したので、基板上に形成される異なるパターンを有する領域に対応する領域毎に異なる条件によりレジスト薄膜を形成することができるので、後工程の露光工程において適用される露光系の解像度、パターンの面積や密度に対応させたレジスト薄膜を提供することができる。このように構成することにより、後工程の感光処理におけるスループットの向上が図れ、全体的な製造工程における歩留まりの良い電子機器、好ましくはスイッチ一体型の液晶表示装置を提供することができる。
【００２７】
【発明の実施の形態】
以下、本発明に係るレジスト塗布装置の好適な実施形態について、添付図面を参照しながら詳細に説明する。なお、以下詳細に説明する実施形態においては、広面積領域に形成される半導体素子としては液晶表示部を例にとり、その周辺回路としては液晶表示部のメモリや駆動部および論理演算素子等を例にとっているが、広面積領域に形成される素子はデザインルールが数ミクロンのものであれば液晶表示部以外の素子でも良く、周辺回路領域に形成される素子はデザインルールがサブミクロン（＜１μｍ）オーダの可能性があれば他の半導体素子であっても良いことは勿論である。
【００２８】
図１ないし図４は本発明の第１実施形態に係るレジスト塗布装置を説明する説明図である。図１において、第１実施形態に係るレジスト塗布装置１において、位置データ記憶部２は、レジスト塗布領域３として広面積の画素が形成される画素領域４およびそれぞれが狭面積で複数の微細な周辺回路が形成される周辺回路領域５の各々の位置データを記憶している。この第１実施形態においては、画素領域４が第１の領域であり、周辺回路領域５が第２の領域である。位置データ記憶部２は、記憶している画素領域４の位置データを第１のレジスト塗布部６に出力し、第１のレジスト塗布部６は画素領域４の位置データに基づいて基板の所定位置に広範囲の画素領域用レジストを所定の条件で塗布する。
【００２９】
位置データ記憶部２は、記憶している周辺回路領域５の位置データを第２のレジスト塗布部７に出力し、第２のレジスト塗布部７は、この周辺回路領域５の位置データに基づいて前記画素領域４の周囲に前記周辺回路領域用レジストを前記画素領域用レジストとは異なる条件で塗布する。レジスト制御部８は、前記第１のレジスト塗布部６と第２のレジスト塗布部７に対して前記画素領域と前記周辺回路領域のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御している。
【００３０】
図１に示す第１実施形態に係るレジスト塗布装置によれば、図２に拡大して示すような画素領域４と周辺回路領域５を有するレジスト塗布領域３を備えているが、これらの領域は後工程の露光工程において、図３に示すようなパターンを露光により形成することになる。
【００３１】
図３は、本発明のレジスト塗布装置により基板上の各領域に画素パターン用のレジスト領域と周辺回路用のレジスト領域とを塗り分けた後に、所定のパターンを異なる解像度の露光装置により形成した液晶表示装置の平面構成を例示している概念図である。すなわち、同図の例においては、基板Ｓの中央付近に画素領域４が設けられ、その上下にはＸドライバ１１，１２が設けられている。また、画素領域の左右には、Ｙドライバ１３，１４が設けられている。Ｘドライバ１１，１２のそれぞれ上下には、メモリ部１５，１６が設けられている。
【００３２】
さらにこれらの周囲には、配線部１７，１８，１９，２０が設けられ、また、基板Ｓの左下には、ロジック部２１，２２，２３が設けられ、さらに上部側の左右端には接続部２４，２５が設けられ、下部側の左右両端にはＴＡＢ（tape automated bonding）用の端子部２６，２７が設けられている。端子部２７の更に下部側には端子部２８が設けられている。
【００３３】
以上説明した液晶表示装置において、例えば、画素領域４、ドライバ１１〜１４、配線部１７〜２０、接続部２４、２５、端子部２６〜２８などの部分は、高精細型表示が要求される場合であっても、例えば２〜３μｍ程度のデザインルールにより形成することができる。
【００３４】
これに対して、画像データなどを蓄積するメモリ部１５，１６や、画像信号の処理を行うロジック部２１〜２３は、例えば、各種の画像データのバッファや、画像データ処理あるいは論理演算処理などを実行する。したがって、これらの周辺回路領域５のデザインルールを、例えば０．６μｍ程度と高集積化すれば、データ蓄積容量や論理演算機能を強化させ、従来よりもはるかに高機能の液晶表示装置を小型軽量に実現することができる。
【００３５】
本発明に係るレジスト塗布装置によりレジスト薄膜を塗布した後、後工程の露光工程において、画素パターンや周辺回路パターンを異なる解像度の露光装置により露光させて形成する。このような液晶表示装置の製造にあたって、本第１実施形態に係るレジスト塗布装置を用いることにより、画素領域やドライバなどの領域を低解像度の露光光学系により迅速に露光し、論理部やメモリ部などを高解像度を有する露光光学系により精度良く露光することができる。
【００３６】
例えば、画素領域４などの２〜３μｍ程度のデザインルールの領域に対しては低解像度の第１の露光光学系として、ミラープロジェクション方式の露光光学系を用いることにより、１ショットで３００ｘ４００ｍｍ²程度の領域を一度に露光することが可能となる。これに対して、高解像度の第２の露光光学系としてレンズ・ステッパ方式の露光光学系を用いると、解像度を０．６μｍあるいはそれ以上に高くすることが可能となり、メモリ部１５，１６や論理部２１〜２３などの微細なデザインルールの周辺回路領域５を確実に形成することができる。
【００３７】
図４は、上記のようにして異なる条件のレジストをガラス基板１０上に形成した場合のＰＥＰ工程の一部を表す概略工程断面図である。すなわち、図４（ａ）に示したように、基板１０の上に、ポリシリコンなどの半導体や、酸化シリコンなどの絶縁物、あるいはアルミニウムやクロムなどの金属など、種々の材料により構成される薄膜層３０を堆積し、この薄膜層３０の上に画素領域用の第１のレジスト薄膜４０と、周辺回路領域用の第２のレジスト薄膜５０とをそれぞれ塗布する。
【００３８】
次に、図４（ｂ）に示すように、第１の露光光学系を用いて基板１０上の画素領域に対応する一部を露光する。ここで、露光する領域は、例えばデザインルールがそれほど細かくない部分とすることができる。図示しないレチクルを介して露光すると、図示したようにレジスト４０に露光部４１が形成される。この露光の際には、基板上のデザインルールが細かい周辺回路領域５に相当する部分の第２のレジスト薄膜５０は遮光されている。
【００３９】
次に、図４（ｃ）に示すように、第２の露光光学系により微細なデザインルールが要求される周辺回路流域に相当する部分を露光する。すなわち、第２のレジスト５０の露光部５１が形成される。この露光作業の際には、第１の露光光学系による露光部分である第１のレジスト薄膜４０は遮光されている。
【００４０】
最後に、図４（ｄ）に示すように、レジスト薄膜４０，５０を現像する。すなわち、ガラス基板１０を露光装置から取り出して、現像処理を施すことにより、露光領域４１，５１が除去され、薄膜層３０の上に、それ程微細でない画素パターン４２と微細な周辺回路パターン５２とが同時に形成される。
【００４１】
次に、第２実施形態に係るレジスト塗布装について、図５ないし図７を用い、第１のレジスト塗布部６と第２のレジスト塗布部７との詳細をレジスト薄膜の形成に関連づけて説明する。図５は第１のレジスト塗布部６としてのスピンコータ６０を示している。図５において、スピンコータ６０は、ガラス基板１０を真空引きしながら回転する回転試料台６１と、装置全体を収納しておく筐体６２と、回転段６１の回転に伴うレジスト液の飛翔を防止するカップ６３と、筐体６２の底面に設けられて飛翔したレジスト液を排出する廃液管６４と、カップ６３に設けられてカップないの雰囲気を排出する排気管６５と、レジスト液が貯留されたレジスト瓶６６が収納された加圧タンク６７と、加圧タンク６７により加圧しながらレジスト液を滴下させるための滴下ノズル６８と、蓋６９と、を備えている。
【００４２】
なお、図５においては、回転試料台６１上のガラス基板１０は真空引きにより固定するものとして説明したが、本発明はこれに限定されず、図６に示す変形例のように回転試料台６１の中央にガラス基板１０に対応するチャックを設け、このチャックによりガラス基板１０を固定して回転させるようにしても良い。このようにして一定の密度のレジスト液を基板１０の表面にまず薄く塗布して第１のレジスト薄膜４０を形成する。
【００４３】
その後、図７に示すような第２のレジスト塗布部７により周辺回路領域のレジスト薄膜５０の塗布を行なう。第２のレジスト塗布部７は、インクジェットプリンタヘッド３１により構成されている。インクジェットヘッド３１の吐出口に形成されたメニスカス３３が液滴３４として基板１０方向に飛翔することにより第１のレジスト薄膜４０の表面に第２のレジスト薄膜５０が積層・形成される。図５の第１のレジスト塗布部６として用いられたスピンコータ６０には例えば２〜３μｍ程度のデザインルールにより素子を形成するためのレジスト液を塗布し、図７に示す第２のレジスト塗布部７としてのインクジェットヘッド３１では、解像度を０．６μｍ程度の光学系により素子を形成するためのレジスト液を塗布することにより、厚さが異なると共に成分も異なるレジスト薄膜４０，５０をそれぞれ形成することが可能となる。
【００４４】
上述した第２実施形態に係るレジスト塗布装置によれば、第１のレジスト塗布部６をスピンコータ６０により構成し、第２のレジスト塗布部７をインクジェットヘッド３２により構成して、第２のレジスト薄膜５０は第１のレジスト薄膜４０上に積層形成する例を示したが、本発明はこれに限定されず、図８に示す第３実施形態に係るレジスト塗布装置のように、第１及び第２のレジスト塗布部を共にインクジェットヘッド３１により構成するようにしても良い。
【００４５】
図８において、インクジェットヘッド３２は、ガラス基板１０上の境界部３５までの領域には第１のレジスト薄膜４０を塗布し、境界部３５からは第２のレジスト薄膜５０を塗布する。したがって、境界部３５までの画素領域４に対応するレジスト膜４０用のレジスト液の成分と、周辺回路領域５に対応するレジスト膜５０用のレジスト液の成分とは、後者が高解像度の露光系により露光されるのに適した成分を含むものを用いるようにしている。
【００４６】
なお、本発明は図８に示す第３実施形態のようにインクジェットヘッド３２を第１及び第２のレジスト塗布部６，７として用いた場合でも、両者の膜厚が異なるようにレジスト液滴３４の大きさを変化させることにより、形成されるレジスト薄膜の厚さを異ならせるように構成しても良い。図９はこのようにレジスト薄膜を形成する第４実施形態に係るレジスト塗布装置を示している。図９においては、境界３５までの画素領域４に対応する第１のレジスト薄膜４０は液滴の径を大粒のものとしてインクジェットヘッド３２より吐出させて薄膜を形成する。
【００４７】
ついで、境界３５を通過後に液滴３４の粒径を小さく絞って膜厚の薄い周辺回路領域５に相当する第２のレジスト薄膜５０を形成していく。このように液滴の粒径を変化させることによって膜厚を調整し、これによりレジスト膜の条件を画素領域に相当する膜４０と周辺回路領域５に相当する膜５０とで異ならせるようにしても良い。
【００４８】
なお、上述した第１ないし第４実施形態においては、ガラス基板１０の処理個数について特に言及しなかったが、本発明においては作業効率の向上を図るためレジストの塗布をガラス基板一枚ずつについて行なうのではなく、図１０に示す第５実施形態に係るレジスト塗布装置のように、複数の基板１０を含むマルチプル基板７０により一度に複数個のデバイスを製造するように構成しても良い。
【００４９】
図１０において、第５実施形態のレジスト塗布装置はガラス基板１０を６つ備えるマルチプル基板７０によりレジストの塗布を行なうものである。マルチプル基板７０の縁部に所定距離ずつ離隔して設けられているのは、アライナ７１であり、このアライナ７１によりレジスト工程に限らず前工程及び後工程における処理の際の基板全体の位置決めを行なうことができる。図１０に示すように。各基板１０における画素領域に相当する第１のレジスト薄膜４０と、周辺回路領域に相当する第２のレジスト薄膜５０とは、ガラス基板１０のそれぞれ中央側に形成される。
【００５０】
この後工程としての露光工程においても、アライナ７１を用いて位置あわせを行なうことによりレジスト膜の除去に至る工程まで６枚のガラス基板１０を有するマルチプル基板７０の単位で処理を進めていくことが可能である。このように構成することにより作業効率の向上を図れるという特有の効果を奏する。
【００５１】
なお、上述した実施形態においては第１のレジスト塗布部６はインクジェットヘッド３２またはスピンコータ６０の何れかにより構成するものとして説明したが、図示説明は控えるが第１のレジスト塗布部６は印刷機により構成し、画素領域４に相当する原版を用いて転写により前記画素領域４を印刷することにより、第１のレジスト薄膜４０を形成するようにしても良い。
【００５２】
次に、本発明の第６実施形態に係るレジスト塗布方法は、図２において、広面積の半導体素子が所定密度で形成される広面積領域４の位置データおよびこの広面積領域４の周囲に設けられる複数の微細な周辺回路用の半導体素子が前記所定密度よりも高密度で形成される周辺回路領域５の位置データのそれぞれを記憶するステップと、前記広面積領域４の位置データに基づいて基板の所定位置に前記広面積領域４用の第１のレジスト薄膜４０を所定の条件で塗布すると共に周辺回路領域５の位置データに基づいて前記広面積領域４の周囲に前記周辺回路領域５用の第２のレジスト薄膜５０を前記第１のレジスト薄膜４０とは異なる条件で塗布するステップと、を備え、前記広面積領域４と前記周辺回路領域５のそれぞれの位置データに基づいてそれぞれの領域の第１及び第２のレジスト薄膜４０，５０を異なる条件で塗り分けるものである。
【００５３】
また、上記第６実施形態に係るレジスト塗布方法において、前記広面積領域４に形成される半導体素子は数ミクロンメータのデザインルールにより設計されるものであるのに対して、前記周辺回路領域５に形成される半導体素子はサブミクロンメータのデザインルールにより設計されるようにしても良い。
【００５４】
また、上記第６の実施形態のレジスト塗布方法において、前記レジスト薄膜を塗布する際に、第１のレジスト薄膜４０と第２のレジスト薄膜５０とで異ならせる塗布条件は、レジスト液の成分，密度，粘度，粒度やレジスト薄膜の厚さ，感光度，パターンを含み、さらに図５に示すスピンコータ６０、印刷機、図７に示すインクジェットプリンタ３１を含む複数の異なる種類の塗布装置の組み合わせであっても良い。
【００５５】
さらに、上記第６実施形態及びその変形例において、前記広面積領域４に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記周辺回路領域５に形成される半導体素子は、図３に示されるように、前記液晶表示部を駆動するための駆動部１１〜１４や前記液晶に表示される画像信号を記憶する記憶部１５，１６や論理演算を行なうロジック部２１〜２３を含む周辺回路であっても良い。
【００５６】
【発明の効果】
以上詳細に説明したように本発明に係るレジスト装置および方法によれば、第１の領域に相当する第１のレジスト薄膜と第２の領域に相当する第２のレジスト薄膜とを異なる条件により形成したので、後工程の露光工程において異なる解像度の露光光学系を用いてミクロンオーダとサブミクロンオーダのように異なるデザインルールの素子パターンをそれぞれ形成する際の工程全体としてのスループットの向上と歩留まりの改善とを図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るレジスト塗布装置の構成を示すブロック図。
【図２】第１実施形態に用いられるレジスト塗布領域を示す平面図。
【図３】第１実施形態における高密度のデザインルールが求められる箇所を完成後の素子の配置上に示す平面図。
【図４】第１実施形態に夜レジスト装置によってレジストを塗布された素子の製造工程を（ａ）ないし（ｄ）にそれぞれ示す断面図。
【図５】第２実施形態に係るレジスト塗布装置における第１のレジスト塗布部としてのスピンコータを示す断面図。
【図６】第２実施形態の変形例としてのスピンコータのチャックを示す平面図。
【図７】第２実施形態に係るレジスト塗布装置の第２のレジスト塗布部としてのインクジェットヘッドを示す断面図。
【図８】第３実施形態に係るレジスト塗布装置におけるインクジェットヘッドを示す断面図。
【図９】第４実施形態に係るレジスト塗布装置におけるインクジェットヘッドを示す断面図。
【図１０】第５実施形態に係るレジスト塗布装置に用いられるマルチプル基板を示す平面図。
【図１１】一般的なスイッチ一体型液晶表示装置を示す平面図。
【符号の説明】
１レジスト塗布装置
２位置データ記憶部
３レジスト塗布領域
４第１の領域（広面積領域、画素領域）
５第２の領域（周辺回路領域）
６第１のレジスト塗布部
７第２のレジスト塗布部
８レジスト制御部
１０ガラス基板
３１インクジェットプリンタ
３２インクジェットヘッド
４０第１のレジスト薄膜
４１露光部
４２画素パターン
５０第２のレジスト薄膜
５１露光部
５２周辺回路素子パターン
６０スピンコータ

Claims

第１の密度で基板上に形成される第１の領域および前記第１の密度とは異なる第２の密度のパターンが形成される第２の領域の位置データをそれぞれ記憶する位置データ記憶部と、
前記位置データ記憶部に記憶された前記第１の領域の位置データに基づいて前記基板上に前記第１の領域用の第１のレジスト薄膜を所定の条件で塗布する第１のレジスト塗布部と、
前記位置データ記憶部に記憶された前記第２の領域の位置データに基づいて、インクジェットヘッドを用いて所定のレジスト液を前記基板上の前記第２の領域に吐出させて前記第１の領域の前記第１のレジスト薄膜とは異なる条件でレジスト薄膜を形成することにより、前記第２の領域用の第２のレジスト薄膜を塗布する第２のレジスト塗布部と、
前記第１のレジスト塗布部と第２のレジスト塗布部に対して、前記第１の領域と前記第２の領域のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御するレジスト塗布制御部と、
を備えることを特徴とするレジスト塗布装置。
前記位置データ記憶部は、広面積の半導体素子が前記第１の密度で形成される広面積の前記第１の領域の位置データと、この広面積の第１の領域の周囲に設けられる複数の微細な周辺回路用の半導体素子を前記第１の密度よりも高密度で形成される周辺回路領域としての前記第２の領域の位置データと、のそれぞれを記憶することを特徴とする請求項１に記載のレジスト塗布装置。
前記第１のレジスト塗布部は、基板を回転させながら表面に第１のレジスト薄膜を形成するスピンコータにより構成されて、前記基板における前記第１および第２の領域の全範囲にわたって一様にレジストを塗布することを特徴とする請求項１に記載のレジスト塗布装置。
前記第１のレジスト塗布部は、前記第２のレジスト膜を形成するレジスト液の成分とは異なる所定成分のレジスト液を前記第１の領域に吐出させることにより第１のレジスト薄膜を形成するインクジェットヘッドにより構成されていることを特徴とする請求項１に記載のレジスト塗布装置。
前記第１のレジスト塗布部は、前記第１の領域に相当する原版を用いて転写により前記第１のレジスト薄膜を前記第１の領域に印刷する印刷機により構成されていることを特徴とする請求項１に記載のレジスト塗布装置。
前記第１の領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記第２の領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であることを特徴とする請求項１ないし請求項５の何れかに記載のレジスト塗布装置。
第１の密度で基板上に形成される第１の領域および前記第１の密度とは異なる第２の密度のパターンが形成される第２の領域の位置データをそれぞれ記憶するステップと、
前記第１の領域の位置データに基づいて基板上に前記第１の領域用の第１のレジスト薄膜を所定の条件で塗布するステップと、
前記第２の領域の位置データに基づいて、インクジェットヘッドを用いて所定のレジスト液を前記基板上の前記第２の領域に吐出させて前記第１の領域の前記第１のレジスト薄膜とは異なる条件でレジスト薄膜を形成することにより、前記第２の領域用の第２のレジスト薄膜を塗布するステップと、
を備えることを特徴とするレジスト塗布方法。
前記位置データを記憶するステップは、前記第１の領域としての広面積の半導体素子が所定密度で形成される広面積領域の位置データと、この広面積領域の周囲に設けられる複数の微細な周辺回路用の半導体素子が前記所定密度よりも高密度で形成される前記第２の領域としての周辺回路領域の位置データと、のそれぞれを記憶するステップであり、前記第１のレジスト薄膜を塗布するステップは、前記広面積領域の位置データに基づいて基板の所定位置に前記広面積領域用の第１のレジスト薄膜を所定の条件で塗布するステップであり、前記第２のレジスト薄膜を塗布するステップは、前記周辺回路領域の位置データに基づいて前記画素領域の周囲に前記周辺回路領域用の第２のレジスト薄膜を前記第１のレジスト薄膜とは異なる条件で塗布するステップであり、前記広面積領域と前記周辺回路領域のそれぞれの位置データに基づいてそれぞれの領域の第１および第２のレジスト薄膜を異なる条件で塗り分けることを特徴とする請求項７に記載のレジスト塗布方法。
前記第１の領域に形成される半導体素子は数ミクロンメータのデザインルールにより設計されるものであるのに対して、前記第２の領域に形成される半導体素子はサブミクロンメータのデザインルールにより設計される可能性を有することを特徴とする請求項７に記載のレジスト塗布方法。
前記レジスト薄膜を塗布する際に、第１のレジスト薄膜と第２のレジスト薄膜とで異ならせる塗布条件は、レジスト液の成分，密度，粘度，粒度やレジスト薄膜の厚さ，感光度，パターンを含み、さらにスピンコータ、印刷機、インクジェットプリンタを含む複数の異なる種類の塗布装置の組み合わせの変更も含むことを特徴とする請求項７に記載のレジスト塗布方法。
前記第１の領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記第２の領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であることを特徴とする請求項８ないし請求項１０の何れかに記載のレジスト塗布方法。