JP2000288455A

JP2000288455A - レジスト塗布装置およびレジスト塗布方法

Info

Publication number: JP2000288455A
Application number: JP9372299A
Authority: JP
Inventors: Taku Hiraiwa; 岩卓平; Kiyobumi Kitawada; 清文北和田; Satoshi Inoue; 上聡井; Sumio Utsunomiya; 純夫宇都宮; Kazuo Yudasaka; 一夫湯田坂; Mitsutoshi Miyasaka; 坂光敏宮; Yojiro Matsueda; 枝洋二郎松
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2000-10-17
Anticipated expiration: 2019-03-31
Also published as: JP3873516B2

Abstract

(57)【要約】【課題】後工程で異なる解像度の露光系により異なる
デザインルールの素子パターンを形成する際の工程全体
としてのスループットと歩留まりの向上を図る。【解決手段】画素等が形成される第１の領域４とそれ
ぞれが狭面積で複数の微細な周辺回路等が形成される第
２の領域５の各々の位置データを記憶する位置データ記
憶部２と、記憶部２に記憶された第１の領域４の位置デ
ータに基づいて基板１０上に第１のレジスト薄膜４０を
所定の条件で塗布する第１のレジスト塗布部６と、記憶
部２に記憶された第２の領域５の位置データに基づいて
基板１０上に第２のレジスト薄膜５０をレジスト薄膜４
０とは異なる条件で塗布する第２のレジスト塗布部７
と、レジスト塗布部６と７に対して第１の領域４と第２
の領域５のそれぞれの位置データを出力してそれぞれの
領域を異なる条件で塗り分けるように制御するレジスト
制御部８を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば液晶パネル
の製造に用いられるレジスト塗布装置および方法に係
り、特に大型のガラス基板上に展開される比較的広面積
の画素パターンと微細パターンの周辺回路のように異な
る密度によりパターンが形成されるレジスト膜を塗布す
るレジスト塗布装置およびレジスト塗布方法に関する。

【０００２】

【従来の技術】近年、例えば液晶表示装置は軽量かつ低
消費電力を達成するフラットパネルディスプレイとして
注目を集めており、とりわけアクティブマトリクス型液
晶表示装置は薄型、軽量、低電圧駆動が可能であり、更
にカラー化も容易であるため、パーソルコンピュータ、
ワードプロセッサ、携帯情報端末等に用いられるように
なってきている。

【０００３】上記アクティブマトリクス型液晶表示装置
の画素部のスイッチング素子として薄膜トランジスタ
（以下、ＴＦＴ―Thin Film Transistor―ともいう）を
用いたものは表示装置としての表示品位が高いばかりで
なく、消費電力が低いために、開発が盛んに行われてい
る。このＴＦＴはアモルファス（非晶質）シリコンを用
いたアモルファスシリコンＴＦＴと、ポリ（多結晶）シ
リコンを用いたポリシリコンＴＦＴの２種類がある。

【０００４】ポリシリコンＴＦＴはアモルファスシリコ
ンＴＦＴよりも移動度が１０〜１００倍程度高いという
利点があるため、画素用スイッチング素子として最適な
ものである。また、ポリシリコンＴＦＴは、周辺駆動回
路の構成素子としても用いられるようになってきてお
り、この結果、図１１に示すような画素部１２０と周辺
駆動回路１３０ａ、１３０ｂとを同一基板１０１上に形
成する画素部・駆動回路一体型の液晶表示装置１００の
開発が盛んになってきている。

【０００５】一般に、液晶表示装置を製造する際には、
液晶制御するのに必要な回路パターンをガラス基板上に
転写するための露光装置が使用される。この露光装置は
微細なパターンを基板上に転写するための露光光学系、
マスクと基板を高精度に位置合わせするためのアライメ
ント系、マスクと基板を自動的に搬送する自動搬送系な
どより構成され、露光処理の前工程としては所定の感光
度を有するレジスト薄膜を形成する処理工程が行なわれ
ている。

【０００６】近年、液晶表示装置の表示精度を高精細化
したり低消費電力で駆動したりすることにより、液晶表
示装置を高性能化する試みが為されており、この液晶表
示装置の高性能化が進むのに従って、液晶画面の周辺に
形成される周辺回路の精度はサブミクロン（＜１μｍ）
の単位にまで至っており、広面積領域における微細加工
の必要性が強く求められてきているが、現状では広面積
領域および周辺回路領域共に約５μｍ程度のデザインル
ールにより製造されており、このように数ミクロンのオ
ーダの半導体素子を形成するためには、共通のレジスト
膜を塗布した後１回の露光でそれぞれの素子パターンを
形成するようにしていた。

【０００７】このような、広面積における微細加工を実
現するためには、要求される精密度に応じた露光技術が
必要不可欠であることは勿論であるが、このような精密
度を全て充分に満たすだけの解像度を備える露光装置や
露光技術はスループットの点からも未だ完成されている
とは言えず、優れた技術の開発が待たれている。また例
えば液晶表示装置の場合、画素部を形成するためのパタ
ーンの精度はＴＮやＳＴＮでも数十ミクロン（μｍ）、
上述のＴＦＴでは数ミクロン（約５μｍ）であるが、こ
れを取り囲む周辺回路の精度は上述のようにサブミクロ
ン（＜１μｍ）の単位にまで至っている。

【０００８】上述のように、ポリシリコンにより画素領
域と周辺回路領域との素子形成を一体的に行なう場合、
画素領域のデザインルールは数ミクロンオーダでよい
が、周辺回路領域はサブミクロンオーダにまでなる可能
性がある。このように隣接する領域間のデザインルール
オーダが１桁以上異なる場合には、高解像度用と低解像
度用の２種類の露光光学系を用いることは勿論である
が、それに加えて、露光工程の前工程で行なわれるレジ
ストの塗布に際しても、何らかの改善が期待されてい
る。

【０００９】このように精度の異なるパターンを形成す
るためには、解像度等の性能が全く異なる画素用の露光
装置と周辺回路用の露光装置とを用いて基板上にパター
ンを形成する必要があり、ガラス基板等の表面にレジス
ト膜を塗布した後、画素パターン用の露光を行なって画
素パターンを形成し、次に、画素パターンが形成された
基板の周辺に高精度の周辺回路パターンのような精密パ
ターンを形成可能な回路用の露光装置により周辺回路の
回路パターンを形成する必要があった。本発明者達は、
このような必要性を満足させるために、周辺回路用の高
精度のパターンと画素領域用のミクロンオーダのパター
ンとを形成可能な感光光学系を提案しているが、感光工
程の前工程で行なわれるレジスト工程においても同一の
流れを目指す技術改良の必要性があった。

【００１０】

【発明が解決しようとする課題】上述したように、従来
のレジスト塗布装置およびレジスト塗布方法は、形成さ
れる半導体素子のデザインルールが異なる場合であって
も、共通のレジスト薄膜を塗布することによりの比較的
密度の低い画素パターンのためのレジストの塗布と、高
密度の周辺回路パターンのためのレジストの塗布とを同
一密度で行なっていた。このため次工程で露光させるパ
ターンの面積や密度に関係なく一様にレジストが塗布さ
れており、特に高密度で塗布する必要のある周辺回路パ
ターンのレジストに最適な条件でレジストを塗布できな
いという問題があった。

【００１１】本発明は上記従来の問題を除去するために
為されたものであり、異なるデザインルールで素子が形
成される広面積の第１の領域と周辺回路を形成する第２
の領域に塗布されるレジストをそれぞれの領域毎に異な
る条件で塗布することによって、後工程での素子パター
ンを高精度で安定した露光処理を行なってスループット
を向上させることができるレジスト塗布装置およびレジ
スト塗布方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の基本構成に係るレジスト塗布装置は
第１の密度で基板上に形成される第１の領域および第１
の密度とは異なる第２の密度のパターンが形成される第
２の領域の位置データをそれぞれ記憶する位置データ記
憶部と、前記位置データ記憶部に記憶された前記第１の
領域の位置データに基づいて基板上に前記第１の領域用
の第１のレジスト薄膜を所定の条件で塗布する第１のレ
ジスト塗布部と、前記位置データ記憶部に記憶された前
記第２の領域の位置データに基づいて前記基板上に前記
第２の領域用の第２のレジスト薄膜を前記第１のレジス
ト薄膜とは異なる条件で塗布する第２のレジスト塗布部
と、前記第１のレジスト塗布部と第２のレジスト塗布部
に対して前記第１の領域と前記第２の領域のそれぞれの
位置データを出力してそれぞれの領域を異なる条件で塗
り分けるように制御するレジスト塗布制御部と、を備え
ることを特徴としている。

【００１３】上記基本構成に係るレジスト塗布装置にお
いて、前記位置データ記憶部は、広面積の半導体素子が
前記第１の密度で形成される広面積の前記第１の領域の
位置データと、この広面積の第１の領域の周囲に設けら
れる複数の微細な周辺回路用の半導体素子を前記第１の
密度よりも高密度で形成される周辺回路領域としての前
記第２の領域の位置データと、のそれぞれを記憶するよ
うにしても良い。

【００１４】上記基本構成に係るレジスト塗布装置にお
いて、前記第１のレジスト塗布部は基板を回転させなが
ら表面に第１のレジスト薄膜を形成するスピンコータに
より構成されて、前記基板における前記第１の領域およ
び第２の領域の全範囲にわたって一様にレジストを塗布
するようにしても良い。

【００１５】また、上記基本構成において、前記第１の
レジスト塗布部を、所定成分のレジスト液を前記第１の
領域に吐出させることにより第１のレジスト薄膜を形成
するインクジェットヘッドにより構成するようにしても
良い。

【００１６】また、上記基本構成において、前記第１の
レジスト塗布部を、前記第１の領域に相当する原版を用
いて転写により前記第１のレジスト薄膜を前記第１の領
域に印刷する印刷機により構成するようにしても良い。

【００１７】さらに、第１のレジストパターン塗布部を
スピンコータ、印刷機またはインクジェットヘッドによ
り構成したものにおいて、第２のレジストパターン塗布
部を所定成分のレジスト液を前記周辺回路領域に吐出さ
せることにより前記画素領域とは異なる条件のレジスト
薄膜を形成するインクジェットヘッドにより構成するよ
うにしても良い。

【００１８】さらに、上記各構成において、広面積領域
に形成される半導体素子は薄膜トランジスタを備える液
晶表示部であり、前記周辺回路領域に形成される半導体
素子は前記液晶表示部を駆動するための駆動部や前記液
晶に表示される画像信号を記憶する記憶部を含む周辺回
路であっても良い。

【００１９】また、上記目的を達成するための本発明の
第２の基本構成に係るレジスト塗布方法は、第１の密度
で基板上に形成される第１の領域および前記第１の密度
とは異なる第２の密度のパターンが形成される第２の領
域の位置データをそれぞれ記憶するステップと、前記第
１の領域の位置データに基づいて基板上に前記第１の領
域用の第１のレジスト薄膜を所定の条件で塗布するステ
ップと、前記第２の領域の位置データに基づいて基板上
に第２の領域用の第２のレジスト薄膜を前記第１のレジ
スト薄膜とは異なる条件で塗布するステップと、を備え
ることを特徴としている。

【００２０】また、上記第２の基本構成において、前記
位置データを記憶するステップは、前記第１の領域とし
ての広面積の半導体素子が所定密度で形成される広面積
領域の位置データと、この広面積領域の周囲に設けられ
る複数の微細な周辺回路用の半導体素子が前記所定密度
よりも高密度で形成される前記第２の領域としての周辺
回路領域の位置データと、のそれぞれを記憶するステッ
プであり、前記第１のレジスト薄膜を塗布するステップ
は、前記広面積領域の位置データに基づいて基板の所定
位置に前記広面積領域用の第１のレジスト薄膜を所定の
条件で塗布するステップであり、前記第２のレジスト薄
膜を塗布するステップは、前記周辺回路領域の位置デー
タに基づいて前記画素領域の周囲に前記周辺回路領域用
の第２のレジスト薄膜を前記第１のレジスト薄膜とは異
なる条件で塗布するステップであり、前記広面積領域と
前記周辺回路領域のそれぞれの位置データに基づいてそ
れぞれの領域の第１および第２のレジスト薄膜を異なる
条件で塗り分けるようにしても良い。

【００２１】また、上記第２の基本構成において、前記
広面積領域に形成される半導体素子は数ミクロンメータ
のデザインルールにより設計されるものであるのに対し
て、前記周辺回路領域に形成される半導体素子はサブミ
クロンメータのデザインルールにより設計される可能性
を有するようにしても良い。

【００２２】また、上記第２の基本構成において、前記
レジスト薄膜を塗布する際に、第１のレジスト薄膜と第
２のレジスト薄膜とで異ならせる塗布条件は、レジスト
液の成分，密度，粘度，粒度やレジスト薄膜の厚さ，感
光度，パターンを含み、さらにスピンコータ、印刷機、
インクジェットプリンタを含む複数の異なる種類の塗布
装置の組み合わせの変更も含むようにしても良い。

【００２３】さらに、上記各構成において、前記広面積
領域に形成される半導体素子は薄膜トランジスタを備え
る液晶表示部であり、前記周辺回路領域に形成される半
導体素子は前記液晶表示部を駆動するための駆動部や前
記液晶に表示される画像信号を記憶する記憶部を含む周
辺回路であっても良い。

【００２４】このような構成によるレジスト塗布装置及
び方法においては、前記第１のレジスト塗布部により所
定成分のレジスト液を基板の少なくとも画素領域に塗布
し、前記第２のレジストパターン塗布部により前記画素
領域の周囲にレジスト液を画素領域とは異なる条件で塗
布することにより周辺回路領域へのレジスト薄膜の塗布
を行なっている。

【００２５】なお、第１のレジスト塗布部により形成さ
れる第１のレジスト薄膜と第２のレジスト塗布部により
形成される第２のレジスト薄膜の条件の違いとは、具体
的には後工程における感光光学系の解像度の差に対応な
いしは追従するような感度の差となるように設定しても
良い。したがって、高解像度の感光光学系に対しては感
度の高いレジスト膜を形成し、解像度の低い感光光学系
に対しては感度の低いレジスト膜を塗布するようにして
も良い。

【００２６】本発明に係るレジスト塗布装置及び方法は
以上のように構成したので、基板上に形成される異なる
パターンを有する領域に対応する領域毎に異なる条件に
よりレジスト薄膜を形成することができるので、後工程
の露光工程において適用される露光系の解像度、パター
ンの面積や密度に対応させたレジスト薄膜を提供するこ
とができる。このように構成することにより、後工程の
感光処理におけるスループットの向上が図れ、全体的な
製造工程における歩留まりの良い電子機器、好ましくは
スイッチ一体型の液晶表示装置を提供することができ
る。

【００２７】

【発明の実施の形態】以下、本発明に係るレジスト塗布
装置の好適な実施形態について、添付図面を参照しなが
ら詳細に説明する。なお、以下詳細に説明する実施形態
においては、広面積領域に形成される半導体素子として
は液晶表示部を例にとり、その周辺回路としては液晶表
示部のメモリや駆動部および論理演算素子等を例にとっ
ているが、広面積領域に形成される素子はデザインルー
ルが数ミクロンのものであれば液晶表示部以外の素子で
も良く、周辺回路領域に形成される素子はデザインルー
ルがサブミクロン（＜１μｍ）オーダの可能性があれば
他の半導体素子であっても良いことは勿論である。

【００２８】図１ないし図４は本発明の第１実施形態に
係るレジスト塗布装置を説明する説明図である。図１に
おいて、第１実施形態に係るレジスト塗布装置１におい
て、位置データ記憶部２は、レジスト塗布領域３として
広面積の画素が形成される画素領域４およびそれぞれが
狭面積で複数の微細な周辺回路が形成される周辺回路領
域５の各々の位置データを記憶している。この第１実施
形態においては、画素領域４が第１の領域であり、周辺
回路領域５が第２の領域である。位置データ記憶部２
は、記憶している画素領域４の位置データを第１のレジ
スト塗布部６に出力し、第１のレジスト塗布部６は画素
領域４の位置データに基づいて基板の所定位置に広範囲
の画素領域用レジストを所定の条件で塗布する。

【００２９】位置データ記憶部２は、記憶している周辺
回路領域５の位置データを第２のレジスト塗布部７に出
力し、第２のレジスト塗布部７は、この周辺回路領域５
の位置データに基づいて前記画素領域４の周囲に前記周
辺回路領域用レジストを前記画素領域用レジストとは異
なる条件で塗布する。レジスト制御部８は、前記第１の
レジスト塗布部６と第２のレジスト塗布部７に対して前
記画素領域と前記周辺回路領域のそれぞれの位置データ
を出力してそれぞれの領域を異なる条件で塗り分けるよ
うに制御している。

【００３０】図１に示す第１実施形態に係るレジスト塗
布装置によれば、図２に拡大して示すような画素領域４
と周辺回路領域５を有するレジスト塗布領域３を備えて
いるが、これらの領域は後工程の露光工程において、図
３に示すようなパターンを露光により形成することにな
る。

【００３１】図３は、本発明のレジスト塗布装置により
基板上の各領域に画素パターン用のレジスト領域と周辺
回路用のレジスト領域とを塗り分けた後に、所定のパタ
ーンを異なる解像度の露光装置により形成した液晶表示
装置の平面構成を例示している概念図である。すなわ
ち、同図の例においては、基板Ｓの中央付近に画素領域
４が設けられ、その上下にはＸドライバ１１，１２が設
けられている。また、画素領域の左右には、Ｙドライバ
１３，１４が設けられている。Ｘドライバ１１，１２の
それぞれ上下には、メモリ部１５，１６が設けられてい
る。

【００３２】さらにこれらの周囲には、配線部１７，１
８，１９，２０が設けられ、また、基板Ｓの左下には、
ロジック部２１，２２，２３が設けられ、さらに上部側
の左右端には接続部２４，２５が設けられ、下部側の左
右両端にはＴＡＢ（tape automated bonding）用の端子
部２６，２７が設けられている。端子部２７の更に下部
側には端子部２８が設けられている。

【００３３】以上説明した液晶表示装置において、例え
ば、画素領域４、ドライバ１１〜１４、配線部１７〜２
０、接続部２４、２５、端子部２６〜２８などの部分
は、高精細型表示が要求される場合であっても、例えば
２〜３μｍ程度のデザインルールにより形成することが
できる。

【００３４】これに対して、画像データなどを蓄積する
メモリ部１５，１６や、画像信号の処理を行うロジック
部２１〜２３は、例えば、各種の画像データのバッファ
や、画像データ処理あるいは論理演算処理などを実行す
る。したがって、これらの周辺回路領域５のデザインル
ールを、例えば０．６μｍ程度と高集積化すれば、デー
タ蓄積容量や論理演算機能を強化させ、従来よりもはる
かに高機能の液晶表示装置を小型軽量に実現することが
できる。

【００３５】本発明に係るレジスト塗布装置によりレジ
スト薄膜を塗布した後、後工程の露光工程において、画
素パターンや周辺回路パターンを異なる解像度の露光装
置により露光させて形成する。このような液晶表示装置
の製造にあたって、本第１実施形態に係るレジスト塗布
装置を用いることにより、画素領域やドライバなどの領
域を低解像度の露光光学系により迅速に露光し、論理部
やメモリ部などを高解像度を有する露光光学系により精
度良く露光することができる。

【００３６】例えば、画素領域４などの２〜３μｍ程度
のデザインルールの領域に対しては低解像度の第１の露
光光学系として、ミラープロジェクション方式の露光光
学系を用いることにより、１ショットで３００ｘ４００
ｍｍ²程度の領域を一度に露光することが可能となる。
これに対して、高解像度の第２の露光光学系としてレン
ズ・ステッパ方式の露光光学系を用いると、解像度を
０．６μｍあるいはそれ以上に高くすることが可能とな
り、メモリ部１５，１６や論理部２１〜２３などの微細
なデザインルールの周辺回路領域５を確実に形成するこ
とができる。

【００３７】図４は、上記のようにして異なる条件のレ
ジストをガラス基板１０上に形成した場合のＰＥＰ工程
の一部を表す概略工程断面図である。すなわち、図４
（ａ）に示したように、基板１０の上に、ポリシリコン
などの半導体や、酸化シリコンなどの絶縁物、あるいは
アルミニウムやクロムなどの金属など、種々の材料によ
り構成される薄膜層３０を堆積し、この薄膜層３０の上
に画素領域用の第１のレジスト薄膜４０と、周辺回路領
域用の第２のレジスト薄膜５０とをそれぞれ塗布する。

【００３８】次に、図４（ｂ）に示すように、第１の露
光光学系を用いて基板１０上の画素領域に対応する一部
を露光する。ここで、露光する領域は、例えばデザイン
ルールがそれほど細かくない部分とすることができる。
図示しないレチクルを介して露光すると、図示したよう
にレジスト４０に露光部４１が形成される。この露光の
際には、基板上のデザインルールが細かい周辺回路領域
５に相当する部分の第２のレジスト薄膜５０は遮光され
ている。

【００３９】次に、図４（ｃ）に示すように、第２の露
光光学系により微細なデザインルールが要求される周辺
回路流域に相当する部分を露光する。すなわち、第２の
レジスト５０の露光部５１が形成される。この露光作業
の際には、第１の露光光学系による露光部分である第１
のレジスト薄膜４０は遮光されている。

【００４０】最後に、図４（ｄ）に示すように、レジス
ト薄膜４０，５０を現像する。すなわち、ガラス基板１
０を露光装置から取り出して、現像処理を施すことによ
り、露光領域４１，５１が除去され、薄膜層３０の上
に、それ程微細でない画素パターン４２と微細な周辺回
路パターン５２とが同時に形成される。

【００４１】次に、第２実施形態に係るレジスト塗布装
について、図５ないし図７を用い、第１のレジスト塗布
部６と第２のレジスト塗布部７との詳細をレジスト薄膜
の形成に関連づけて説明する。図５は第１のレジスト塗
布部６としてのスピンコータ６０を示している。図５に
おいて、スピンコータ６０は、ガラス基板１０を真空引
きしながら回転する回転試料台６１と、装置全体を収納
しておく筐体６２と、回転段６１の回転に伴うレジスト
液の飛翔を防止するカップ６３と、筐体６２の底面に設
けられて飛翔したレジスト液を排出する廃液管６４と、
カップ６３に設けられてカップないの雰囲気を排出する
排気管６５と、レジスト液が貯留されたレジスト瓶６６
が収納された加圧タンク６７と、加圧タンク６７により
加圧しながらレジスト液を滴下させるための滴下ノズル
６８と、蓋６９と、を備えている。

【００４２】なお、図５においては、回転試料台６１上
のガラス基板１０は真空引きにより固定するものとして
説明したが、本発明はこれに限定されず、図６に示す変
形例のように回転試料台６１の中央にガラス基板１０に
対応するチャックを設け、このチャックによりガラス基
板１０を固定して回転させるようにしても良い。このよ
うにして一定の密度のレジスト液を基板１０の表面にま
ず薄く塗布して第１のレジスト薄膜４０を形成する。

【００４３】その後、図７に示すような第２のレジスト
塗布部７により周辺回路領域のレジスト薄膜５０の塗布
を行なう。第２のレジスト塗布部７は、インクジェット
プリンタヘッド３１により構成されている。インクジェ
ットヘッド３１の吐出口に形成されたメニスカス３３が
液滴３４として基板１０方向に飛翔することにより第１
のレジスト薄膜４０の表面に第２のレジスト薄膜５０が
積層・形成される。図５の第１のレジスト塗布部６とし
て用いられたスピンコータ６０には例えば２〜３μｍ程
度のデザインルールにより素子を形成するためのレジス
ト液を塗布し、図７に示す第２のレジスト塗布部７とし
てのインクジェットヘッド３１では、解像度を０．６μ
ｍ程度の光学系により素子を形成するためのレジスト液
を塗布することにより、厚さが異なると共に成分も異な
るレジスト薄膜４０，５０をそれぞれ形成することが可
能となる。

【００４４】上述した第２実施形態に係るレジスト塗布
装置によれば、第１のレジスト塗布部６をスピンコータ
６０により構成し、第２のレジスト塗布部７をインクジ
ェットヘッド３２により構成して、第２のレジスト薄膜
５０は第１のレジスト薄膜４０上に積層形成する例を示
したが、本発明はこれに限定されず、図８に示す第３実
施形態に係るレジスト塗布装置のように、第１及び第２
のレジスト塗布部を共にインクジェットヘッド３１によ
り構成するようにしても良い。

【００４５】図８において、インクジェットヘッド３２
は、ガラス基板１０上の境界部３５までの領域には第１
のレジスト薄膜４０を塗布し、境界部３５からは第２の
レジスト薄膜５０を塗布する。したがって、境界部３５
までの画素領域４に対応するレジスト膜４０用のレジス
ト液の成分と、周辺回路領域５に対応するレジスト膜５
０用のレジスト液の成分とは、後者が高解像度の露光系
により露光されるのに適した成分を含むものを用いるよ
うにしている。

【００４６】なお、本発明は図８に示す第３実施形態の
ようにインクジェットヘッド３２を第１及び第２のレジ
スト塗布部６，７として用いた場合でも、両者の膜厚が
異なるようにレジスト液滴３４の大きさを変化させるこ
とにより、形成されるレジスト薄膜の厚さを異ならせる
ように構成しても良い。図９はこのようにレジスト薄膜
を形成する第４実施形態に係るレジスト塗布装置を示し
ている。図９においては、境界３５までの画素領域４に
対応する第１のレジスト薄膜４０は液滴の径を大粒のも
のとしてインクジェットヘッド３２より吐出させて薄膜
を形成する。

【００４７】ついで、境界３５を通過後に液滴３４の粒
径を小さく絞って膜厚の薄い周辺回路領域５に相当する
第２のレジスト薄膜５０を形成していく。このように液
滴の粒径を変化させることによって膜厚を調整し、これ
によりレジスト膜の条件を画素領域に相当する膜４０と
周辺回路領域５に相当する膜５０とで異ならせるように
しても良い。

【００４８】なお、上述した第１ないし第４実施形態に
おいては、ガラス基板１０の処理個数について特に言及
しなかったが、本発明においては作業効率の向上を図る
ためレジストの塗布をガラス基板一枚ずつについて行な
うのではなく、図１０に示す第５実施形態に係るレジス
ト塗布装置のように、複数の基板１０を含むマルチプル
基板７０により一度に複数個のデバイスを製造するよう
に構成しても良い。

【００４９】図１０において、第５実施形態のレジスト
塗布装置はガラス基板１０を６つ備えるマルチプル基板
７０によりレジストの塗布を行なうものである。マルチ
プル基板７０の縁部に所定距離ずつ離隔して設けられて
いるのは、アライナ７１であり、このアライナ７１によ
りレジスト工程に限らず前工程及び後工程における処理
の際の基板全体の位置決めを行なうことができる。図１
０に示すように。各基板１０における画素領域に相当す
る第１のレジスト薄膜４０と、周辺回路領域に相当する
第２のレジスト薄膜５０とは、ガラス基板１０のそれぞ
れ中央側に形成される。

【００５０】この後工程としての露光工程においても、
アライナ７１を用いて位置あわせを行なうことによりレ
ジスト膜の除去に至る工程まで６枚のガラス基板１０を
有するマルチプル基板７０の単位で処理を進めていくこ
とが可能である。このように構成することにより作業効
率の向上を図れるという特有の効果を奏する。

【００５１】なお、上述した実施形態においては第１の
レジスト塗布部６はインクジェットヘッド３２またはス
ピンコータ６０の何れかにより構成するものとして説明
したが、図示説明は控えるが第１のレジスト塗布部６は
印刷機により構成し、画素領域４に相当する原版を用い
て転写により前記画素領域４を印刷することにより、第
１のレジスト薄膜４０を形成するようにしても良い。

【００５２】次に、本発明の第６実施形態に係るレジス
ト塗布方法は、図２において、広面積の半導体素子が所
定密度で形成される広面積領域４の位置データおよびこ
の広面積領域４の周囲に設けられる複数の微細な周辺回
路用の半導体素子が前記所定密度よりも高密度で形成さ
れる周辺回路領域５の位置データのそれぞれを記憶する
ステップと、前記広面積領域４の位置データに基づいて
基板の所定位置に前記広面積領域４用の第１のレジスト
薄膜４０を所定の条件で塗布すると共に周辺回路領域５
の位置データに基づいて前記広面積領域４の周囲に前記
周辺回路領域５用の第２のレジスト薄膜５０を前記第１
のレジスト薄膜４０とは異なる条件で塗布するステップ
と、を備え、前記広面積領域４と前記周辺回路領域５の
それぞれの位置データに基づいてそれぞれの領域の第１
及び第２のレジスト薄膜４０，５０を異なる条件で塗り
分けるものである。

【００５３】また、上記第６実施形態に係るレジスト塗
布方法において、前記広面積領域４に形成される半導体
素子は数ミクロンメータのデザインルールにより設計さ
れるものであるのに対して、前記周辺回路領域５に形成
される半導体素子はサブミクロンメータのデザインルー
ルにより設計されるようにしても良い。

【００５４】また、上記第６の実施形態のレジスト塗布
方法において、前記レジスト薄膜を塗布する際に、第１
のレジスト薄膜４０と第２のレジスト薄膜５０とで異な
らせる塗布条件は、レジスト液の成分，密度，粘度，粒
度やレジスト薄膜の厚さ，感光度，パターンを含み、さ
らに図５に示すスピンコータ６０、印刷機、図７に示す
インクジェットプリンタ３１を含む複数の異なる種類の
塗布装置の組み合わせであっても良い。

【００５５】さらに、上記第６実施形態及びその変形例
において、前記広面積領域４に形成される半導体素子は
薄膜トランジスタを備える液晶表示部であり、前記周辺
回路領域５に形成される半導体素子は、図３に示される
ように、前記液晶表示部を駆動するための駆動部１１〜
１４や前記液晶に表示される画像信号を記憶する記憶部
１５，１６や論理演算を行なうロジック部２１〜２３を
含む周辺回路であっても良い。

【００５６】

【発明の効果】以上詳細に説明したように本発明に係る
レジスト装置および方法によれば、第１の領域に相当す
る第１のレジスト薄膜と第２の領域に相当する第２のレ
ジスト薄膜とを異なる条件により形成したので、後工程
の露光工程において異なる解像度の露光光学系を用いて
ミクロンオーダとサブミクロンオーダのように異なるデ
ザインルールの素子パターンをそれぞれ形成する際の工
程全体としてのスループットの向上と歩留まりの改善と
を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るレジスト塗布装置
の構成を示すブロック図。

【図２】第１実施形態に用いられるレジスト塗布領域を
示す平面図。

【図３】第１実施形態における高密度のデザインルール
が求められる箇所を完成後の素子の配置上に示す平面
図。

【図４】第１実施形態に夜レジスト装置によってレジス
トを塗布された素子の製造工程を（ａ）ないし（ｄ）に
それぞれ示す断面図。

【図５】第２実施形態に係るレジスト塗布装置における
第１のレジスト塗布部としてのスピンコータを示す断面
図。

【図６】第２実施形態の変形例としてのスピンコータの
チャックを示す平面図。

【図７】第２実施形態に係るレジスト塗布装置の第２の
レジスト塗布部としてのインクジェットヘッドを示す断
面図。

【図８】第３実施形態に係るレジスト塗布装置における
インクジェットヘッドを示す断面図。

【図９】第４実施形態に係るレジスト塗布装置における
インクジェットヘッドを示す断面図。

【図１０】第５実施形態に係るレジスト塗布装置に用い
られるマルチプル基板を示す平面図。

【図１１】一般的なスイッチ一体型液晶表示装置を示す
平面図。

【符号の説明】

１レジスト塗布装置２位置データ記憶部３レジスト塗布領域４第１の領域（広面積領域、画素領域）５第２の領域（周辺回路領域）６第１のレジスト塗布部７第２のレジスト塗布部８レジスト制御部１０ガラス基板３１インクジェットプリンタ３２インクジェットヘッド４０第１のレジスト薄膜４１露光部４２画素パターン５０第２のレジスト薄膜５１露光部５２周辺回路素子パターン６０スピンコータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者井上聡長野県諏訪市大和三丁目３番５号セイコーエプソン株式会社内 (72)発明者宇都宮純夫長野県諏訪市大和三丁目３番５号セイコーエプソン株式会社内 (72)発明者湯田坂一夫長野県諏訪市大和三丁目３番５号セイコーエプソン株式会社内 (72)発明者宮坂光敏長野県諏訪市大和三丁目３番５号セイコーエプソン株式会社内 (72)発明者松枝洋二郎長野県諏訪市大和三丁目３番５号セイコーエプソン株式会社内Ｆターム(参考） 2H025 AA00 AB16 AB17 EA05 4D075 AA04 AC06 AC41 AC64 AC86 AC88 AC93 AC94 AC96 CA48 DA08 DB14 DC22 EA45 4F042 AA07 BA08 DH09 EB29 ED03

Claims

【特許請求の範囲】

【請求項１】第１の密度で基板上に形成される第１の領
域および前記第１の密度とは異なる第２の密度のパター
ンが形成される第２の領域の位置データをそれぞれ記憶
する位置データ記憶部と、前記位置データ記憶部に記憶された前記第１の領域の位
置データに基づいて前記基板上に前記第１の領域用の第
１のレジスト薄膜を所定の条件で塗布する第１のレジス
ト塗布部と、前記位置データ記憶部に記憶された前記第２の領域の位
置データに基づいて前記基板上に前記第２の領域用の第
２のレジスト薄膜を前記第１のレジスト薄膜とは異なる
条件で塗布する第２のレジスト塗布部と、前記第１のレジスト塗布部と第２のレジスト塗布部に対
して、前記第１の領域と前記第２の領域のそれぞれの位
置データを出力してそれぞれの領域を異なる条件で塗り
分けるように制御するレジスト塗布制御部と、を備えることを特徴とするレジスト塗布装置。
【請求項２】前記位置データ記憶部は、広面積の半導体
素子が前記第１の密度で形成される広面積の前記第１の
領域の位置データと、この広面積の第１の領域の周囲に
設けられる複数の微細な周辺回路用の半導体素子を前記
第１の密度よりも高密度で形成される周辺回路領域とし
ての前記第２の領域の位置データと、のそれぞれを記憶
することを特徴とする請求項１に記載のレジスト塗布装
置。
【請求項３】前記第１のレジスト塗布部は、基板を回転
させながら表面に第１のレジスト薄膜を形成するスピン
コータにより構成されて、前記基板における前記第１お
よび第２の領域の全範囲にわたって一様にレジストを塗
布することを特徴とする請求項１に記載のレジスト塗布
装置。
【請求項４】前記第１のレジスト塗布部は、所定成分の
レジスト液を前記第１の領域に吐出させることにより第
１のレジスト薄膜を形成するインクジェットヘッドによ
り構成されていることを特徴とする請求項１に記載のレ
ジスト塗布装置。
【請求項５】前記第１のレジスト塗布部は、前記第１の
領域に相当する原版を用いて転写により前記第１のレジ
スト薄膜を前記第１の領域に印刷する印刷機により構成
されていることを特徴とする請求項１に記載のレジスト
塗布装置。
【請求項６】前記第２のレジストパターン塗布部は、所
定成分のレジスト液を前記第２の領域に吐出させること
により前記第１の領域とは異なる条件のレジスト薄膜を
形成するインクジェットヘッドにより構成されているこ
とを特徴とする請求項３ないし請求項５の何れかに記載
のレジスト塗布装置。
【請求項７】前記第１の領域に形成される半導体素子は
薄膜トランジスタを備える液晶表示部であり、前記第２
の領域に形成される半導体素子は前記液晶表示部を駆動
するための駆動部や前記液晶に表示される画像信号を記
憶する記憶部を含む周辺回路であることを特徴とする請
求項１ないし請求項６の何れかに記載のレジスト塗布装
置。
【請求項８】第１の密度で基板上に形成される第１の領
域および前記第１の密度とは異なる第２の密度のパター
ンが形成される第２の領域の位置データをそれぞれ記憶
するステップと、前記第１の領域の位置データに基づいて基板上に前記第
１の領域用の第１のレジスト薄膜を所定の条件で塗布す
るステップと、前記第２の領域の位置データに基づいて基板上に第２の
領域用の第２のレジスト薄膜を前記第１のレジスト薄膜
とは異なる条件で塗布するステップと、を備えることを特徴とするレジスト塗布方法。
【請求項９】前記位置データを記憶するステップは、前
記第１の領域としての広面積の半導体素子が所定密度で
形成される広面積領域の位置データと、この広面積領域
の周囲に設けられる複数の微細な周辺回路用の半導体素
子が前記所定密度よりも高密度で形成される前記第２の
領域としての周辺回路領域の位置データと、のそれぞれ
を記憶するステップであり、前記第１のレジスト薄膜を
塗布するステップは、前記広面積領域の位置データに基
づいて基板の所定位置に前記広面積領域用の第１のレジ
スト薄膜を所定の条件で塗布するステップであり、前記
第２のレジスト薄膜を塗布するステップは、前記周辺回
路領域の位置データに基づいて前記画素領域の周囲に前
記周辺回路領域用の第２のレジスト薄膜を前記第１のレ
ジスト薄膜とは異なる条件で塗布するステップであり、
前記広面積領域と前記周辺回路領域のそれぞれの位置デ
ータに基づいてそれぞれの領域の第１および第２のレジ
スト薄膜を異なる条件で塗り分けることを特徴とする請
求項８に記載のレジスト塗布方法。
【請求項１０】前記第１の領域に形成される半導体素子
は数ミクロンメータのデザインルールにより設計される
ものであるのに対して、前記第２の領域に形成される半
導体素子はサブミクロンメータのデザインルールにより
設計される可能性を有することを特徴とする請求項８に
記載のレジスト塗布方法。
【請求項１１】前記レジスト薄膜を塗布する際に、第１
のレジスト薄膜と第２のレジスト薄膜とで異ならせる塗
布条件は、レジスト液の成分，密度，粘度，粒度やレジ
スト薄膜の厚さ，感光度，パターンを含み、さらにスピ
ンコータ、印刷機、インクジェットプリンタを含む複数
の異なる種類の塗布装置の組み合わせの変更も含むこと
を特徴とする請求項８に記載のレジスト塗布方法。
【請求項１２】前記第１の領域に形成される半導体素子
は薄膜トランジスタを備える液晶表示部であり、前記第
２の領域に形成される半導体素子は前記液晶表示部を駆
動するための駆動部や前記液晶に表示される画像信号を
記憶する記憶部を含む周辺回路であることを特徴とする
請求項８ないし請求項１１の何れかに記載のレジスト塗
布方法。