JP3872021B2 - Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same - Google Patents

Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same Download PDF

Info

Publication number
JP3872021B2
JP3872021B2 JP2003016691A JP2003016691A JP3872021B2 JP 3872021 B2 JP3872021 B2 JP 3872021B2 JP 2003016691 A JP2003016691 A JP 2003016691A JP 2003016691 A JP2003016691 A JP 2003016691A JP 3872021 B2 JP3872021 B2 JP 3872021B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display panel
turned
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003016691A
Other languages
Japanese (ja)
Other versions
JP2003263142A (en
Inventor
誠 神戸
康尚 伊藤
茂人 吉田
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003016691A priority Critical patent/JP3872021B2/en
Publication of JP2003263142A publication Critical patent/JP2003263142A/en
Application granted granted Critical
Publication of JP3872021B2 publication Critical patent/JP3872021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、アクティブマトリクス型液晶表示パネルのように、記憶保持機能をもった液晶表示パネルの表示画像を、液晶表示装置の電源ＯＦＦと共に速やかに消去するための液晶表示画像の消去方法並びにそれを用いた液晶表示装置の駆動方法に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、テレビ、ワードプロセッサ、ビデオカメラ等への液晶表示装置の応用がさらに進展する一方で、このような機器に対しては、小型化、省電力化、低コスト化等、更なる高機能化に対する要望が高まっている。これらの要望を満たすべく、最近では、バックライトの光を利用する透過型液晶表示装置に替えて、バックライトを用いずに反射板を用いて外部からの入射光を反射させて表示を行う反射型液晶表示装置の開発が進められている。
【０００３】
さらに、反射型液晶表示装置の中でも、ＴＦＴ（薄膜トランジスタ）等のアクティブ素子にて画素を駆動させるようにしたアクティブマトリクス型を採用した反射型液晶表示装置が、単純マトリクス型の反射型液晶表示装置よりも高デューティで高画質表示が得られるといったことで注目されている。
【０００４】
ところが、上記のアクティブマトリクス型の液晶表示パネルを備えた液晶表示装置では、液晶表示装置の電源をＯＦＦした際、液晶の電圧保持や、アクティブ素子からの電源ＯＦＦ時の異常電圧などにより、電源ＯＦＦ直前の映像が電源ＯＦＦ後もしばらく残像として表示されてしまう。その結果、表示器としての品質低下が生じている。
【０００５】
このような残像は、透過型液晶表示装置の場合、バックライトの電源を液晶表示装置の電源をＯＦＦするのと同時、または先にバックライトの電源をＯＦＦにしてから液晶表示パネルを電圧無印加状態にすることで見え難くすることができる。しかしながら、反射型液晶表示装置では、入射光を遮ることができないので残像を見え難くすることができず、表示異常が顕著に現れてしまう。
【０００６】
さらに、このような液晶に保持された電荷は、残像による表示品位の問題だけでなく、異常電圧によって液晶の寿命にも悪影響を与えている。つまり、液晶に保持された電荷は、自然放電によってＧＮＤレベルに低下するまでの数秒間もの間保持されたままとなるため、この期間に液晶に印加される異常電圧により、液晶の劣化が起こることとなる。
【０００７】
このような電源ＯＦＦ時の異常表示である残像を消去する方法として、特開平１−１７０９８６号公報には、液晶表示パネルに供給される動作電力を、電源ＯＦＦ後も所定時間保持する電源保持回路を設けておき、この電源保持回路より得られる電力をゲートドライバに供給することにより、一定期間アクティブ素子をＯＮさせ、液晶表示パネル内に保持された電荷を放電させ、残像を消去する方法が開示されている。図３１に、その駆動波形を示す。
【０００８】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型の液晶表示パネルには、カラー表示の際、液晶に印加する電圧が閾値電圧から飽和電圧までの間で多階調に制御されるが、液晶への印加電圧と液晶の応答速度との間には、図３２（ａ）に示すような関係がある。但し、図３２（ａ）では、印加電圧に替えて８階調表示の際の階調数を表しており、階調数と印加電圧、及びこれらと透過率との関係を、図３２（ｂ）に示す。
【０００９】
図３２（ａ）から分かるように、液晶の応答速度は階調間で遅くなり、特に閾値電圧付近階調間で遅くなる。これは、閾値電圧付近の電圧が印加された状態では液晶のひずみが小さくて復元するためのエネルギーが小さいためである。
【００１０】
したがって、液晶表示装置の電源をＯＦＦした時点で閾値電圧付近の中間調の残像が残っていると、その復元エネルギーが小さいため、上記特開平１−１７０９８６号公報の消去方法のように、電源ＯＦＦ後、ある一定期間ゲートをアクティブレベルにして液晶に保持された電荷を逃がすようにしただけでは、電荷が逃げるのに時間がかり、残像を速やかに消去することができない。
【００１１】
また、単にゲートドライバの出力のみをアクティブレベルにしても、ソースドライバの動作状態や液晶表示パネル内の対向電極より液晶に印加される電圧の状態によっては完全に０電位にならず、実質的には残留電圧が印加される結果となるため、所望するような残像消去効果は得られないと思料される。
【００１２】
その結果、透過型液晶表示装置では、バックライトの消灯後、この消去方法で電源をＯＦＦしても、短時間ではあるが薄く残像が見え表示品位の低下が見られる。また、残像が消去するまでに時間がかかると、短時間でも保持された電荷の影響により液晶に異常電圧が印加されるため、液晶が劣化することとなる。
【００１３】
さらに反射型液晶表示装置では、透過型液晶表示装置と異なり電源ＯＦＦ後もバックライトを常時点灯しているのと同じ状態であるので、透過型のものよりも残像がはっきりと見えてしまい、液晶の劣化の問題は同程度であるが、表示品位は透過型よりさらに悪くなる。
【００１４】
本発明は、上記課題に鑑みてなされたもので、その目的は、残像を速やかに消去すると共に、液晶の劣化を抑制できる液晶表示画像の消去方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために、本発明の液晶表示画像の消去方法は、画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有し、外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、１垂直帰線期間に液晶表示 パネルの全ての画素がＯＮレベルとなるようにさせるとともに、上記ソース側補償ステップは、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成することを特徴とする。
【００１６】
また、上記の課題を解決するために、本発明の液晶表示画像の消去方法は、画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有する外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間及び該期間を超えて全ゲート線上のアクティブ素子を同時にＯＮさせるようなゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように、上記全ての画素をＯＮレベルとした後続けて全ての画素をＯＦＦレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、上記ソース側補償ステップは、ゲート側補償ステップより出力されるゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成することを特徴とする。
【００１７】
これによれば、液晶表示装置の電源がＯＦＦされると、電源ＯＦＦ検出ステップによってこれが検出され、パネル電力保持ステップによって、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持する。これにより、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルを駆動できる。
【００１８】
そして、電源ＯＦＦ検出ステップにて電源ＯＦＦが検出されると、消去ステップにて、パネル電力保持ステップからの電力供給にて、液晶表示パネルを液晶飽和電圧にて全ての画素をＯＮレベルとし、その後続けて液晶表示パネルの全ての画素をＯＦＦレベルとする。
【００１９】
これにより、たとえ液晶表示パネルに中間調の画像が表示され、液晶のひずみが小さくて復元のためのエネルギーが小さくても、一旦、液晶表示パネルの液晶に飽和電圧が印加されて復元のためのエネルギーが充分に高められるので、その後の全ての画素をＯＦＦレベルとすることにより、液晶が速やかに元の状態に戻り、速やかに残像が消去されることとなる。
【００２０】
また、上記構成は、言い換えると、上記のソース側補償ステップが、複数の色の映像信号からなる複合の映像信号を単色の映像信号に色毎に分配する映像信号分配ステップの入力側で行うことを特徴としている。
【００２１】
これによれば、ソース側補償ステップは、ゲート側補償ステップより出力されるゲート駆動信号と同期するように全面点灯するような映像信号を、複数の色の映像信号からなる複合状態で生成するので、単色の映像信号に分配された後に生成する場合に比べて、ソース側補償ステップを簡易にできる。
【００２２】
また、本発明の液晶表示画像の消去方法において、液晶表示パネルの全ての画素をＯＮレベルとするような複合状態の映像信号は、上記主電源のＯＮ時に上記液晶表示パネルに入力される通常の映像信号とは別のバスラインに出力され、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ソース側補償ステップでは、上記液晶表示パネルの全ての画素をＯＮレベルとするような映像信号が上記液晶表示パネルに入力されるとともに、上記垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号は、上記主電源のＯＮ時に上記液晶表示パネルに入力される、上記液晶パネルのゲート線上のアクティブ素子を１水平期間毎順次ＯＮするゲート駆動信号とは、別々のバスラインに出力され、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両ゲート駆動信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ゲート側補償ステップでは、１垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号が上記液晶表示パネルに入力されることが好ましい。
【００２３】
また、本発明の液晶表示画像の消去方法において、液晶表示パネルの全ての画素をＯＮレベルとするような複合状態の映像信号は、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような複合状態の映像信号とは別のバスラインに出力され、上記消去ステップでは、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御され、１垂直帰線期間に液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレベルとすることで、１垂直期間内で、液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレベルとすることが好ましい。
【００２４】
また、本発明の液晶表示画像の消去方法は、１垂直帰線期間に液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレベルに切り換わる複合状態の映像信号と、上記主電源のＯＮ時に上記液晶表示パネルに入力される通常の映像信号とが別々のバスラインに出力され、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ソース側補償ステップでは、上記液晶表示パネルの全ての画素をＯＮレベルとするような映像信号が上記液晶表示パネルに入力される方法であることが好ましい。
【００２５】
また、本発明の液晶表示画像の消去方法は、上記の構成において、上記液晶表示装置に設けられた主電源のスイッチは、一回のスイッチ操作毎に判定パルスを出力し、上記電源ＯＦＦ検出ステップは、液晶表示装置がＯＮされている状態で該判定パルスが出力されると液晶表示装置の主電源がＯＦＦされたことを検出し、パネル電力保持ステップは、上記電源ＯＦＦ検出ステップにて主電源のＯＦＦが検出されると、主電源からの液晶表示パネルに電力供給を行う主電源線上に配設されたスイッチ手段を、所定の時間経過した後にＯＦＦさせることを特徴としている。
【００２６】
上記電源のスイッチは、トグルスイッチ等、機械的に接続あるいは切断するようなスイッチではなく、タクトスイッチ等、システム的に接続あるいは切断するようなスイッチである。
【００２７】
これによれば、パネル電力保持ステップは、この電源のスイッチから出力される判定パルスを基に電源のＯＮ／ＯＦＦを判定し、ＯＮ→ＯＦＦに切り換えられた場合、主電源線に配され、主電源手段からの電力供給をリレースイッチ等、別の制御回路を用いて接続あるいは切断制御できるスイッチ手段を、所定の時間経過した後にＯＦＦさせるので、パネル電力保持ステップを、補助電源等を別個に設けることなく、システム的に実現できる。
【００２８】
また、本発明の液晶表示装置の駆動方法は、画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有し、外部からの入射光を反射させて表示を行うと ともに、液晶表示装置の主電源がＯＦＦされた後も上記液晶表示パネルを駆動する反射型の液晶表示装置の駆動方法であって、上記液晶表示装置の主電源ＯＦＦ時に、上記液晶表示パネルの表示画像を、上記液晶表示画像の消去方法を用いて消去することが好ましい。
【００２９】
反射型の液晶表示装置は、電源ＯＦＦしても周囲光があるので特に残像が目立ちやすいが、上記の消去方法と組み合わせることで、その表示品位を格段に向上させることができ、表示品位の優れた反射型液晶表示装置の液晶表示装置の駆動方法を実現できる。
【００３０】
また、本発明の液晶表示装置の駆動方法は、画素がアクティブ素子にて駆動される中間調画像が表示できるゲストホスト型の液晶表示パネルを有し、外部からの入射光を反射させて表示を行うとともに、液晶表示装置の主電源がＯＦＦされた後も上記液晶表示パネルを駆動する反射型の液晶表示装置の駆動方法であって、上記液晶表示装置の主電源ＯＦＦ時に、上記液晶表示パネルの表示画像を、上記液晶表示画像の消去方法を用いて消去することが好ましい。
【００３１】
ゲストホスト型の液晶は、特に液晶の応答速度が遅く残像が消え難いが、上記の消去装置と組み合わせることで、残像を速やかに消去させて、その表示品位を格段に向上させることができ、表示品位の優れたゲストホスト型の液晶表示装置の液晶表示装置の駆動方法を実現できる。
【００３２】
【発明の実施の形態】
〔実施の形態１〕
本発明に係る実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。
【００３３】
本実施の形態の液晶表示装置は、図１に示すように、液晶表示パネル１、ソース駆動部２、ゲート駆動部３、駆動信号発生回路８、電源制御部９、補助電源１０、マイクロコンピュータ（以下、マイコンと称する）１１、検出器１２、ペン入力装置１３、及び主電源１４を備えている。
【００３４】
液晶表示パネル１は、一対のガラス基板が貼り合わされ、その間にゲストホスト液晶が挟持された構成であり、また、反射板を備えた、表示に外部からの入射光を利用する反射型タイプである。図２に、その等価回路図を示す。該図に示すように、液晶表示パネル１では、液晶からなる複数の画素２２…がｍ行ｎ列のマトリクス状に配列されている。画素２２は、その表示電極２２ａが、アクティブ素子であるＴＦＴ２３のドレインに接続され、ＴＦＴ２３のソース及びゲートは、互いに直交するソース線２４及びゲート線２５にそれぞれ接続されている。また、画素２２には、表示電極２２ａと対向して対向電極２２ｂが形成されている。画素２２を構成する液晶に印加される電圧は、後述する映像信号に応じた電圧値であり、液晶の飽和電圧であるＯＮレベルの電圧から、液晶がＯＦＦする閾値電圧より低いＯＦＦレベルの電圧までの間の任意の電圧が印加される。
【００３５】
ソース駆動部２は、図１に示すように、映像信号分配回路５と、ドライバコントローラ４と、ソースドライバ６とから構成される。ソース駆動部２においては、後述する駆動信号発生回路８より入力される複数の色の映像信号からなる複合映像信号を、映像信号分配手段である映像信号分配回路５にてＲ・Ｇ・Ｂ毎の単色映像信号に分配する。そして、各単色映像信号を、ドライバコントローラ４よりソースドライバ６に入力される水平同期信号に同期して、上記した液晶表示パネル１のｎ本のソース線２４（２４ｌ〜２４ｎ）に一斉に出力する（図２参照）。これにより、１水平期間毎に、液晶表示パネル１の１行分の画素２２を表示させるべき単色映像信号が出力されることとなる。
【００３６】
ゲート駆動部３は、ドライバコントローラ４と、ゲートドライバ７とから構成される。ゲート駆動部３においては、上記した液晶表示パネル１のｍ本のゲート線２５（２５ｌ〜２５ｍ）を、順次１水平期間の間高レベルに駆動し、１行分のＴＦＴ２３を第１行から第ｍ行まで順次ＯＮさせる。これにより、ゲート駆動信号は対応する画素２２に印加されるようになる。
【００３７】
ドライバコントローラ４は、後述する駆動信号発生回路８より入力される複合映像信号を元にして、ソースドライバ６とゲートドライバ７の駆動を同期させるための同期信号である水平同期信号及び垂直同期信号を生成する回路である。また、ドライバコントローラ４は、シフトレジスタ（図示せず）を備え、ゲート駆動信号を生成する回路でもある。ドライバコントローラ４におけるシフトレジスタでは、第１段のデータ端子に垂直同期信号がスタート信号として供給され、各段のクロック端子に水平同期信号が供給されると、スタート信号（１垂直同期信号）が１水平期間ずつ順次遅延されたパルスが各段の出力端子より出力され、ゲートドライバ７に与えられる。これが、通常のゲート駆動信号である。ゲートドライバ７では、入力された上記パルスをレベル変換し、液晶表示パネル１のゲート線２５ｌ〜２５ｍに出力する（図２参照）。
【００３８】
駆動信号発生回路８は、通常は、図示しないメモリ等に記憶されている任意の複合映像信号を、映像信号発生回路５とドライバコントローラ４とに与えるものである。そして、駆動信号発生回路８は、別の機能として、後述する電源ＯＦＦ信号が入力されると、１垂直期間以上の期間、液晶表示パネル１が液晶飽和電圧が印加されて全面点灯するような複合映像信号を出力し、その後、全面消灯するような複合映像信号を出力するものでもある。つまり、この駆動信号発生回路８と、上記のドライバコントローラ４とに、本発明の消去手段としての機能が付加されている。
【００３９】
電源制御部９は、液晶表示装置の主電源１４から液晶表示パネル１へと供給される、液晶表示パネル１を駆動させるための電力供給を制御するものである。尚、図１では、主電源１４からの電力供給のバスラインが、駆動信号発生回路８にのみ接続されているが、液晶表示パネル１を駆動させるための駆動系である、上記したソース駆動部２やゲート駆動部３等にももちろん図示しないバスラインが接続されており、電力が供給されている。
【００４０】
マイコン１１は、液晶表示装置の各部分を制御する制御中枢である。そしてまた、マイコン１１には、ペン入力装置１３を用いてユーザの指示が入力されると、検出器１２にて座標位置との関係から指示内容が検出されて入力されるようになっている。これにより、マイコン１１においては、ペン入力装置１３を用いてユーザより液晶表示装置の主電源１４のＯＦＦが指示され、検出器１２よりその指示内容が入力されると、電源ＯＦＦ信号を主電源１４、補助電源１０、及び駆動信号発生回路８に出力するようになっている。
【００４１】
補助電源１０は、主電源１４から液晶表示パネル１への電力供給のバスライン上に配されており、パネル電力保持手段としての機能を有している。補助電源１０は、マイコン１１より電源ＯＦＦ信号が入力されると、液晶表示パネル１を駆動させるための動作電力を、駆動信号発生回路８、ソース駆動部２、ゲート駆動部３等へと供給するものである。
【００４２】
次に、上記構成を有する液晶表示装置における、ユーザより主電源１４をＯＦＦする指示がなされたときの動作を、図３の波形図を参照しながら説明する。
【００４３】
ユーザよりペン入力装置１３を用いて液晶表示装置の主電源１４をＯＦＦする指示が入力されると、検出器１２が指示内容を検出し、マイコン１１に電源ＯＦＦの指示がなされたことを入力する。マイコン１１では主電源１４のＯＦＦを指示する電源ＯＦＦ信号を、主電源１４、補助電源１０、及び駆動信号発生回路８へと出力する。
【００４４】
主電源１４は、この電源ＯＦＦ信号の入力によりＯＦＦする。これにて、電源制御部９を介しての液晶表示パネル１への電力供給が遮断される。一方、補助電源１０では、電源ＯＦＦ信号が入力されることでＯＮし、一定期間の間、主電源１４に替わり液晶表示パネル１へ動作のための電力を供給する。
【００４５】
そして、駆動信号発生回路８では、補助電源１０からの電力供給により駆動して、電源ＯＦＦ信号が入力されると、液晶表示パネル１を液晶の飽和電圧にて１垂直期間以上の一定期間全面点灯させるための複合映像信号を生成して、ソース駆動部２及びゲート駆動部３に出力する。これにより、ゲート駆動部３からは、図３に示すように、液晶表示パネル１のゲート線２５ｌ〜２５ｍを順次ＯＮ状態とするゲート駆動信号が入力され、該ゲート駆動信号と同期して、ソース駆動部２からは液晶表示パネル１のソース線２４ｌ〜２４ｎにＯＮレベル波形が印加され、液晶表示パネル１は１垂直期間以上の間全面点灯する。
【００４６】
さらに、駆動信号発生回路８は、その後続けて、液晶表示パネル１を１垂直期間以上の一定期間全面消灯させるための複合映像信号を生成して、ソース駆動部２及びゲート駆動部３に出力する。これにより、ゲート駆動部３からは、図３に示すように、液晶表示パネル１のゲート線２５ｌ〜２５ｍを順次ＯＮ状態とするゲート駆動信号が入力され、該ゲート駆動信号と同期して、ソース駆動部２からは、液晶表示パネル１のソース線２４ｌ〜２４ｎにＯＦＦレベル波形が印加され、液晶表示パネル１は１垂直期間以上の間全面消灯する。
【００４７】
その後、補助電源１０がＯＦＦし、液晶表示パネル１を含めて液晶表示装置の駆動が停止する。
【００４８】
以上のように、本実施の形態の液晶表示装置では、液晶表示装置の主電源１４がＯＦＦされても、補助電源１０による電力供給にて、液晶表示パネル１は液晶の飽和電圧にて一旦全面点灯され、その後続けて全面消灯される。
【００４９】
これにより、たとえ液晶表示パネル１に中間調の画像が表示され、液晶のひずみが小さく、しかも液晶が応答速度の遅いゲストホスト液晶であって、より一層元の状態に戻る復元エネルギーが小さくとも、一旦、液晶表示パネル１の全画素２２…に飽和電圧が印加され、復元のためのエネルギーが充分に高められるので、その後の全面消灯にて速やかに残像が消去されることとなる。そしてまた、短時間で保持された液晶の電荷を放電し、異常電圧による液晶の劣化も防ぐことが可能となる。
【００５０】
これらの結果、本液晶表示装置は反射型であるが、表示品位は従来の消去方法のものに比べて格段に向上された、優れたものとなる。
【００５１】
〔実施の形態２〕
本発明に係る実施の他の形態について図１、図４ないし図７に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００５２】
本実施の形態の液晶表示装置では、図４に示すように、駆動信号発生回路８’と映像信号分配回路５との間にソース側補償回路３１が配設され、かつ、ドライバコントローラ４’とゲートドライバ７との間にゲート側補償回路３０が配設されている。
【００５３】
そして、駆動信号発生回路８’からは、液晶表示パネル１を液晶飽和電圧にて全面点灯させるようなＯＮレベルの複合映像信号と、全面消灯させるようなＯＦＦレベルの複合映像信号とが、別々のバスライン（図示せず）に出力され、両出力の液晶表示パネル１への入力（ここでは、映像信号分配回路５への入力）が、ソース側補償回路３１にて切替制御されるようになっている。
【００５４】
図５に、ソース側補償回路３１の回路図を示す。スイッチＳＷ１の入力側からは、液晶表示装置の主電源１４のＯＦＦ時に駆動信号発生回路８’にて生成されるＯＮレベルの複合映像信号が入力されるようになっている。一方、スイッチＳＷ２の入力側からは、通常時は、駆動信号発生回路８’から任意の映像信号が入力され、主電源１４のＯＦＦ時にＯＦＦレベルの複合映像信号が入力されるようになっている。
【００５５】
そして、これらスイッチＳＷ１・ＳＷ２は、Ｌ（低）レベルの電圧が入力されるとＯＮするものであり、スイッチＳＷ２には通常Ｌレベルの電圧が印加されていて、ソース側補償回路３１からは通常の複合映像信号が出力されている。しかしながら、主電源１４をＯＦＦする指示が入力され、マイコン１１よりある期間パルス的にＨ（高）レベルになる電源ＯＦＦ信号が出力されてソース側補償回路３１に入力されると、スイッチＳＷ２はパルス的にＨレベルになってＯＦＦし、その間、インバータ３３を介してＬレベルの電圧が入力されるスイッチＳＷ１がＯＮして、ＯＮレベルの複合映像信号が出力することとなる。
【００５６】
ここで、マイコン１１より出力される電源ＯＦＦ電圧がパルス的に出力される時間は、１垂直期間内の通常映像信号が書き込まれない、垂直帰線期間であるブランキング期間の時間とほぼ同じに設定されており、これにより、ブランキング期間に液晶表示パネル１を液晶飽和電圧にて全面点灯させるようなＯＮレベルの複合映像信号が出力されることとなる。
【００５７】
一方、ドライバコントローラ４’からは、液晶表示パネル１のｍ本のゲート線２５ｌ〜２５ｍを、１水平期間毎順次ＯＮする通常のゲート駆動信号と、ブランキング期間にｍ本のゲート線２５ｌ〜２５ｍを全てＯＮするゲート駆動信号とが、別々のバスライン（図示せず）に出力され、両出力の液晶表示パネル１への入力（ここでは、ゲートドライバ７への入力）が、ゲート側補償回路３０にて、切替制御されるようになっている。
【００５８】
図６に、ゲート側補償回路３０の回路図を示す。スイッチＳＷ３の入力側からは、主電源１４のＯＦＦ時に、ドライバコントローラ４’より全ゲート線２５ｌ〜２５ｍを全てＯＮするゲート駆動信号が入力されるようになっている。一方、スイッチＳＷ４の入力側からは、通常のゲート駆動信号が入力されるようになっている。
【００５９】
これらスイッチＳＷ３・ＳＷ４は、前述のソース側補償回路３１のスイッチＳＷ１・ＳＷ２と同様、Ｌレベルの電圧が入力されるとＯＮするもので、スイッチＳＷ４には通常Ｌレベルの電圧が印加されていて、ゲート側補償回路３０からは通常のゲート駆動信号が出力され、マイコン１１よりある期間パルス的にＨレベルになる電源ＯＦＦ信号が出力されてゲート側補償回路３０に入力されてスイッチＳＷ３がパルス的にＯＮしたとき、全ゲート線２５ｌ〜２５ｍを全てＯＮするゲート駆動信号が入力される。尚、図４では記載を省略しているが、このようなゲート側補償回路３０は、ゲート線２５ｌ〜２５ｍの１ライン毎に設けられている。
【００６０】
このような構成を有する本実施の形態の液晶表示装置では、主電源１４のＯＦＦが指示された後の液晶表示パネル１に印加される駆動信号の波形図は図７に示すようになり、１垂直期間のブランキング期間に液晶表示パネル１が全面点灯されることとなる。これにより、１垂直期間内での全面点灯・全面消灯が可能となり、実施の形態１の液晶表示装置よりも、さらに速く残像消去が可能となり、それに伴い、異常電圧の印加による液晶の劣化をさらに効果的に抑制できる。
【００６１】
尚、本液晶表示装置では、駆動信号発生回路８’とソース側補償回路３１、及びドライバコントローラ４’とゲート側補償回路３０とで、本発明のソース側補償手段及びゲート側補償手段を備えた消去手段が構成されている。
【００６２】
ところで、本実施の形態の上記液晶表示装置のように、ブランキング期間を利用して液晶表示パネル１の全面点灯を行う液晶表示装置の構成としては、その他、図８、図９に示すような構成も可能である。
【００６３】
図８に示す液晶表示装置では、前述のソース側補償回路３１が、映像信号分配回路５の出力側である、映像信号分配回路５とソースドライバ６との間に配設されている。このような構成では、駆動信号発生回路８’からの複合映像信号が映像信号分配回路５を経ることで既にＲ・Ｇ・Ｂの単色映像信号に分配されているので、Ｒ・Ｇ・Ｂの各ソース配線毎に前述のソース側補償回路３１を設ける必要がある。
【００６４】
また、図９に示す液晶表示装置では、さらに、ソースドライバ６’に上記のソース側補償回路３１を設けた構成である。カラー画像あるいは白黒画像を形成するための複数の単色映像信号が入力されるソースドライバ６’に直接接続したため、この場合は、さらにソース線２４ｌ〜２４ｎの数だけ前述のソース側補償回路３１を設ける必要がある。
【００６５】
尚、このような、図８、図９の構成の液晶表示装置でも、液晶表示パネル１の駆動電圧の波形図は、図７と同じものとなるが、液晶表示装置の構成の簡素さから考えれば、図４の構成が最も望ましい。
【００６６】
〔実施の形態３〕
本発明に係る実施のさらに他の形態について図１０、図１１を基に説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００６７】
本実施の形態の液晶表示装置では、図１０に示すように、駆動信号発生回路８’と映像信号分配回路５との間にソース側補償回路３１が配設され、かつ、ドライバコントローラ３５が、前の垂直同期信号をラッチして保持しておき、電源ＯＦＦ信号が入力されると、一斉に垂直同期信号を所定の期間引き延ばして出力するようになっている。
【００６８】
このような構成を有する本実施の形態の液晶表示装置では、主電源１４のＯＦＦが指示された後の液晶表示パネル１に印加される駆動信号の波形図は図１１に示すようになり、１垂直期間のブランキング期間を超えてＯＮするゲート駆動信号が、液晶表示パネル１のゲート線２５ｌ〜２５ｍに一斉に出力されることとなる。これにより、実施の形態２の液晶表示装置よりも、さらに速く残像消去が可能となり、それに伴い、異常電圧の印加による液晶の劣化をさらに効果的に抑制できる。
【００６９】
〔実施の形態４〕
本発明に係る実施のさらに他の形態について図１０、図１２を基に説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００７０】
本実施の形態の液晶表示装置では、図１０に示すように、駆動信号発生回路８”と映像信号分配回路５との間にソース側補償回路３１’が配設され、かつ、ドライバコントローラ３５が、前の垂直同期信号をラッチして保持しておき、電源ＯＦＦ信号が入力されると、一斉に垂直同期信号を所定の期間引き延ばして出力するようになっている。
【００７１】
上記駆動信号発生回路８”からは、１垂直期間のブランキング期間内で、液晶表示パネル１を液晶飽和電圧にて全面点灯させるようなＯＮレベルから、続けて全面消灯させるようなＯＦＦレベルに切り換わる複合映像信号が出力され、該ＯＮレベル・ＯＦＦレベルの複合映像信号と通常の映像信号との両出力の液晶表示パネル１への入力（ここでは、映像信号分配回路５への入力）が、ソース側補償回路３１’にて切替制御されるようになっている。したがって、ソース側補償回路３１’の回路構成は、図５に示したソース側補償回路３１のものと同じであり、ただスイッチＳＷ１にＯＮレベル・ＯＦＦレベルの複合映像信号が入力され、スイッチＳＷ２に通常の複合映像信号が入力されるようになっている。
【００７２】
このような構成を有する本実施の形態の液晶表示装置では、主電源１４のＯＦＦが指示された後の液晶表示パネル１に印加される駆動信号の波形図は図１２に示すように、１垂直期間のブランキング期間内に、ゲート駆動信号が、液晶表示パネル１のゲート線２５ｌ〜２５ｍに一斉に出力され、その間に映像信号がＯＮされ続けてＯＦＦされることとなる。これにより、実施の形態３の液晶表示装置よりも、さらに速く残像消去が可能となり、それに伴い、異常電圧の印加による液晶の劣化をさらに効果的に抑制できる。
【００７３】
尚、上記した各実施の形態では、マイコン１１を用い、マイコン１１からの電源ＯＦＦ信号を用いたので、マイコン１１に主電源１４のＯＦＦを検出する機能を付加させて、特に主電源１４のＯＦＦを検出する電源ＯＦＦ検出手段を設けた構成とはしていないが、マイコン１１等を使用しない場合は、以下のようにすれば良い。
【００７４】
即ち、主電源１４からの出力電圧を観察し、電圧降下にて主電源１４がＯＦＦされたことを検出する検出器を設けておき、該検出器により、駆動信号発生回路８（８’・８”）から主電源１４のＯＦＦ時の映像信号を出力させる構成とする。この場合、検出器は、電圧があるレベルにまで低下したときに、駆動信号発生回路８（８’・８”）に主電源１４がＯＦＦされたことを知らせる信号を出力する構成としても良いが、主電源１４からの出力電圧が上下に振れた時に誤動作する虞れが有るので、それよりも、電圧が降下しはじめてある時間経過した時点で、駆動信号発生回路８（８’・８”）に主電源１４がＯＦＦされたことを知らせる信号を出力する構成とする方が望ましい。
【００７５】
また、上記した各実施の形態では、パネル電力保持手段として、補助電源１０を用いているが、これ以外に、マイコン１１を使用する場合は、マイコン１１により出力される電源ＯＦＦ信号にて主電源１４がＯＦＦされることを何らかの遅延手段にて、上述の補助電源１０が液晶表示パネル１を表示画像の消去のために駆動される間だけ遅延させる構成とすることも考えられる。
【００７６】
また、補助電源１０はそれ自身が発電能力を有している構成、或いは主電源１４からの電力供給をコンデンサ等を用いて蓄積しておく構成でも良い。
【００７７】
その他、ペン入力装置１３を使用したが、別段これに限られるものではなく、液晶表示装置に設けられている電源スイッチのＯＮ／ＯＦＦでも充分である。
【００７８】
〔実施の形態５〕
本発明に係る実施のさらに他の形態について図１３ないし図２４を基に説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００７９】
本実施の形態の液晶表示装置では、図１３に示すように、液晶表示パネル１、ソースドライバ５２、ゲートドライバ５３、ソースドライバ用制御回路５４、ゲートドライバ用制御回路５５、電源制御回路５６、対向電極信号制御回路５７、判定スイッチ（電源スイッチ）５８、判定用電源５９、及びリレースイッチ６０から構成される。
【００８０】
ソースドライバ５２は、後述するソースドライバ用制御回路５４より出力される幾つかの制御信号、映像信号がそれぞれ、ソース制御信号線６１、映像信号線６２を介して供給され、また、後述する電源制御回路５６より、本駆動回路を動作させるための電源電圧が、ソース電源線６３を介して供給される。そして、ソースドライバ５２は、入力された映像信号を、幾つかの制御信号のうちの水平同期信号に同期して、前述した液晶表示パネル１のｎ本のソース線２４ｌ〜２４ｎに一斉に出力する（図２参照）。これにより、１水平期間毎に、液晶表示パネル
１の１行分の画素２２を表示させるためのデータ信号が出力されることになる。
【００８１】
なお、ここでは、映像信号をカラーの場合を想定して記載するが、仮に単色用の液晶表示パネルであっても、映像信号線以外の構造は殆ど変わらないので、ここではその説明を省略する。
【００８２】
ソースドライバ用制御回路５４は、上述したようにソースドライバ５２を制御するためのものであり、後述する電源制御回路５６より供給される電源電圧が、電源電圧線６７を介して入力される。また、ソースドライバ用制御回路５４には、原映像信号線６８を介して原映像信号が入力され、同期信号線６９を介して同期信号が入力される。そして、ソースドライバ用制御回路５４は、入力されるこれらの原映像信号、同期信号を元に所望の映像信号、制御信号を作成し、ソース制御信号線６１、映像信号線６２を介して、ソースドライバ５２に供給する。
【００８３】
また、このソースドライバ用制御回路５４には、前記に示した信号線６１・６２・６７・６８・６９の他に、ソースイネーブル信号線７０が接続されている。これは、電源制御回路５６より出力される消去動作を実施するかどうかを判定するためのソースイネーブル信号を伝達するためのものである。ソースドライバ用制御回路５４においては、このソースイネーブル信号がＨレベルの期間は、通常の映像信号に替えて、後述する対向電極信号と同相かつ同電圧レベルの矩形波信号をソースドライバ５２へと出力する。
【００８４】
ゲートドライバ５３には、後述するゲートドライバ用制御回路５５より出力される幾つかの制御信号が、ゲート制御信号線６４を介して入力され、また、電源制御回路５６より、本駆動回路を動作させるための電源電圧がゲート電源線６６を介して供給される。そして、ゲートドライバ５３は、上記液晶表示パネル１のｍ本のゲート線２５ｌ〜２５ｍを介して、ゲート制御信号線６４より入力される幾つかの制御信号を元に、通常のゲート駆動信号を出力して、１行分のＴＦＴ２３を第１行から第ｍ行まで１水平期間毎に順次ＯＮする。これにより、ゲート駆動信号は対応する画素２２に印加されることになる。
【００８５】
また、ゲートドライバ５３には、イネーブルパルス信号線６５を介して後述するイネーブルパルスが、ゲートドライバ用制御回路５５より供給される。ゲートドライバ５３は、イネーブルパルスが入力されたとき、通常のゲート駆動信号に替えて、イネーブルパルスをそのまま出力し、上記液晶表示パネル１のｍ本のゲート線２５ｌ〜２５ｍ上の全ＴＦＴ２３を同時に一斉にＯＮする。
【００８６】
ゲートドライバ用制御回路５５は、前述したようにゲートドライバ５３を制御するためのものであり、後述する電源制御回路５６より供給される電源電圧が、電源電圧線７１を介して入力され、また、同期信号線６９を介して同期信号が入力される。そして、ゲートドライバ用制御回路５５は、この同期信号を元に所望の制御信号を作成し、ゲート制御信号線６４を介して、ゲートドライバ５３に供給する。
【００８７】
また、ゲートドライバ用制御回路５５には、前記した信号線６４・６９・７１の他に、ゲートイネーブル信号線７２とイネーブルパルス信号線６５とが接続されている。ゲートイネーブル信号線７２は、電源制御回路５６より出力される消去動作を実施するかどうかを判定するためのものである。ゲートドライバ用制御回路５５においては、このゲートイネーブル信号がＨレベルで入力されると、所定のパルス幅の上記したイネーブルパルスを、イネーブルパルス信号線６５を介してゲートドライバ５３へと出力する。
【００８８】
対向電極信号制御回路５７は、液晶表示パネル１内の対向電極２２ｂに印加する対向電極信号を、同期信号線６９より入力される同期信号と電源制御回路５６より電源線７３を介して入力される電源電圧を元に制御するもので、対向電極信号を対向電極信号線７４を介して対向電極２２ｂに印加する。
【００８９】
また、対向電極信号制御回路５７にも、電源制御回路５６より出力される消去動作を実施するかどうかを判定するための対向イネーブル信号線７５も接続されている。対向電極信号制御回路５７は、対向イネーブル信号がＨレベルの期間、前述のソースドライバ用制御回路５４から出力される矩形波信号と同相かつ同電圧レベルの矩形波信号を対向電極信号として出力する。
【００９０】
判定スイッチ５８は、液晶表示装置のメインスイッチの役目をするものであり、判定スイッチ５８が押される毎に液晶表示装置はＯＮ／ＯＦＦの切り換えが行われる。判定スイッチ５８は、ＯＮ／ＯＦＦ判定信号を電源制御回路５６に出力しており、ＯＮ／ＯＦＦ判定信号は、判定スイッチ５８が押されている間、一定の電圧レベルを有するＨレベルとなり、判定信号パルス（判定パルス）を出力する。なお、判定スイッチ５８が押されていないときの電圧レベルは０Ｖである。
【００９１】
判定用電源５９は、判定スイッチ５８が押されたときに出力するＯＮ／ＯＦＦ判定信号の判定信号パルスを生成するための電源であり、消費電力は極めて小さいため、例えばボタン電池や乾電池から構成できる。
【００９２】
電源制御回路５６は、前述した各制御回路５４・５５・５７、各駆動回路５２・５３を動作させるための電源電圧を供給するための各電源線６１・６６・６７・７１・７３、リレースイッチ６０を介して液晶表示装置を動作させるための主電源を得る主電源線７６、並びに前述の各種イネーブル信号線７０・７２・７５を有している。
【００９３】
また、電源制御回路５６は、上記の判定スイッチ５８と判定用電源５９にも接続されており、後述のように、液晶表示装置の電源ＯＦＦと電源ＯＮとを検出し、リレースイッチ制御信号のレベルを切り替えて上記のリレースイッチ６０の開閉を制御すると共に、電源ＯＦＦの場合は、リレースイッチ６０をＯＦＦする前に、所定の期間、各電源線６１・６６・６７・７１・７３を介して、液晶表示パネル１を駆動するための電力供給を続けると共に、各種イネーブル信号線７０・７２・７５を介して、各種イネーブル信号を出力する。
【００９４】
上記の構成において、電源制御回路５６、判定スイッチ５８、及び判定用電源５９にて電源ＯＦＦ検出手段が構成され、電源制御回路５６にてパネル電力保持手段が構成され、また、消去手段は、電源制御回路５６、ソースドライバ用制御回路５４、ゲートドライバ用制御回路５５、ゲートドライバ５３、及び対向電極信号制御回路５７にて構成されている。
【００９５】
次に、上記構成を有する液晶表示装置における、ユーザにて判定スイッチ５８が押されて、液晶表示装置のＯＮ／ＯＦＦが指示されたときの動作を、図１４ないし図１６の波形図を参照しながら説明する。なお、図１６は、図１５に示した映像信号、対向電極信号の拡大図である。
【００９６】
まず、ＯＦＦ状態の液晶表示装置をＯＮさせるＯＦＦ→ＯＮ動作について説明する。
【００９７】
液晶表示装置がＯＦＦしている状態で判定スイッチ５８が一回押されると、図１４の波形図に示すように、ＯＮ／ＯＦＦ判定信号に、判定スイッチが押されている期間に相当した判定信号パルスが現れる。電源制御回路５６は、この判定信号パルスを検出すると、リレースイッチ制御信号をＨレベルにする。リレースイッチ制御信号がＨレベルの期間、リレースイッチ６０は導通状態となり、電源制御回路５６に主電源からの電圧が供給され、電源制御回路５６は、各回路に所望の信号を供給し、液晶表示装置がＯＮする。ここでリレースイッチ制御信号は、次に判定スイッチ５８が押されて判定信号パルスが入力されるまで、Ｈレベルを維持し、リレースイッチ６０を導通させ続ける。
【００９８】
続いて、ＯＮ状態の液晶表示装置をＯＦＦするＯＮ→ＯＦＦ動作について説明する。
【００９９】
液晶表示装置がＯＮしている状態で判定スイッチ５８が一回押されると、図１５の波形図に示すように、ＯＮ／ＯＦＦ判定信号に再び判定信号パルスが現れる。電源制御回路５６は、この判定信号パルスを検出すると、画像の消去を行うために、上記した各種イネーブル信号線７０・７２・７５を介して、ソースイネーブル信号、ゲートイネーブル信号、及び対向イネーブル信号を一定期間Ｈレベル出力する。
【０１００】
各種イネーブル信号がＨレベルになるまでは、通常の表示を行うため、ソースドライバ用制御回路５４においては、任意の映像信号、制御信号をソースドライバ５２へと出力し、ゲートドライバ用制御回路５５においては、通常のゲート線を順次ＯＮする制御信号が、また、対向電極信号制御回路５７においては、任意の映像信号にあった対向電極信号がそれぞれ出力されている。
【０１０１】
そして、各種イネーブル信号がＨレベルになると、ゲートドライバ用制御回路５５では、Ｈレベルのゲートイネーブル信号を元にイネーブルパルスを生成してゲートドライバ５３に出力し、ゲートドライバ５３は、そのイネーブルパルスをそのままゲート駆動信号として、上記液晶表示パネル１のｍ本のゲート線２５ｌ〜２５ｍに同時に一斉に出力する。
【０１０２】
また、このとき、ソースドライバ用制御回路５４では、ソースイネーブル信号がＨレベルの期間、通常の映像信号に替えて、図１６に示すような、対向電極信号と同相かつ同電圧レベルの矩形波信号をソースドライバ５２へ出力し、ソースドライバ５２は、供給される矩形波信号を、通常動作時と同様に、水平同期信号に同期して、前記の液晶表示パネル１のｎ本のソース線２４ｌ〜２４ｎに一斉に出力する。
【０１０３】
また、対向電極信号制御回路５７では、対向イネーブル信号がＨレベルの期間、図１６に示すような、前述のソースドライバ用制御回路５４から出力される矩
形波信号と同相かつ同電圧レベルの矩形波信号を対向電極信号として出力する。
【０１０４】
これにより、各画素２２に印加される電圧は相対的に０Ｖとなり、各画素２２の液晶は一斉に無印加の状態となって全面消灯し、液晶の残像が消去される。このように、液晶表示パネル１を全面消灯させるように駆動する際に、全ゲート線２５ｌ〜２５ｍ上の全ＴＦＴ２３を一斉ＯＮする構成では、上記の消去動作に要する時間が、最短１／２水平期間から可能であるため、非常に短い時間で残像消去が可能となる。
【０１０５】
その後、各画素２２の液晶が十分に安定した状態となった後、電源制御回路５６は、前記各種イネーブル信号をＬレベル（０レベル）に切り換え、リレースイッチ制御信号をＬレベル（０レベル）にしてリレースイッチ６０を非導通とし、主電源からの電力供給を停止する。
【０１０６】
なお、ここでは、映像信号並びに対向電極信号を矩形波信号にし、映像信号と対向電極信号の各極性を１水平期間毎に反転させているが、例えば図１７に示すように、映像信号を液晶表示パネル１の液晶がＯＦＦする液晶の閾値電圧よりも低い電圧（ＯＦＦレベル）の直流成分のみとしたり、図１８に示すように、映像信号と対向電極信号とを両方とも０Ｖ信号としてもよく、結果として各画素２２に印加される電圧が相対的に液晶がＯＮしない液晶の閾値電圧より低い状態になるのであればよい。
【０１０７】
続いて、上記のような消去動作を実施するための、ゲートドライバ５３の回路例とソースドライバ用制御回路５４内の映像信号処理部の回路例を、図１９ないし図２４を用いて説明する。
【０１０８】
ゲートドライバ５３の１例を、図１９に示す。このゲートドライバには、ゲートドライバの標準的な構造として、シフトレジスタ１０１、レベルシフタ１０２、及びバッファ回路１０３が搭載されている。シフトレジスタ１０１とレべルシフタ１０２とはそれぞれｍ段構成である。シフトレジスタ１０１（１０１1 〜１０１m ）における第１段１０１1 のデータ端子に垂直同期信号がスタート信号（ＳＰ）として供給され、各段のクロック端子に水平同期信号がクロック信号（ＣＫ）として供給され、スタート信号（１垂直同期信号）が１水平期間ずつ順次遅延されたパルスが各段の出力端子より出力され、レベルシフタ１０２（１０２1 〜１０２m ）の各段に入力され、レベルシフタ１０２が適当なレベルに調整してバッファ回路１０３に出力する。
【０１０９】
そして、上記のような消去動作を行うために、ここでは、最終段のバッファ回路１０３が、２入力ＯＲゲート１０４（１０４1 〜１０４m ）から構成され、ＯＲゲート１０４の入力の１つはレベルシフタ１０２の出力が接続され、もう一つの入力は、イネーブルパルス信号線６５が接続されている。
【０１１０】
このような構成を有するゲートドライバの要部の波形図を図２０に示す。通常動作時、バッファ回路１０３を構成する各ＯＲゲート１０４の出力、すなわちゲートドライバの出力は、ｍ本のゲート線を順次ＯＮするレベルシフタ１０２の出力がそのまま出力される。これが、通常のゲート駆動信号であり、ゲートドライバ７では、入力された上記パルスをレベル変換し、液晶表示パネル１のゲート線２５ｌ〜２５ｍに出力する（図２参照）。
【０１１１】
一方、イネーブルパルス信号線６５よりイネーブルパルスが入力されると、各ＯＲゲート１０４からは、レベルシフタ１０２の出力に替えて、イネーブルパルスそのものが出力される。これにより、液晶表示パネル１のゲート線２５ｌ〜２５ｍ上の全ＴＦＴ２３が一斉にＯＮされることとなる。
【０１１２】
ゲートドライバ５３の他の例を、図２１に示す。このゲートドライバも、シフトレジスタ１０１、レベルシフタ１０２、及びバッファ回路１０５が搭載されている。そして、ここでは、上記の消去駆動を行うために、シフトレジスタ１０１にプリセット端子１０６が設けられ、このプリセット端子１０６に前記のイネーブルパルスが入力される構成となっている。
【０１１３】
このような構成を有するゲートドライバの要部の波形図を図２２に示す。通常動作時、シフトレジスタ１０１からの出力は、上記したｍ本のゲート線を順次ＯＮする出力であるが、そのプリセット端子１０６にイネーブルパルスが入力されると、シフトレジスタ１０１の入力とは無関係に、シフトレジスタ１０１の計ｍ段の各出力は一斉にＨレベルとなる。ここでゲートドライバ用制御回路５５は、ゲートイネーブル信号がＨレベルになった時、イネーブルパルス以外の制御信号をゲートドライバ５３に出力しないようにする。
【０１１４】
ソースドライバ用制御回路５４内の映像信号処理部の一回路例を、図２３に示す。これにおいては、フリップフロップ１０７とインバータ１１３とで、水平同期信号の２分周信号を作成し、レベルシフタ１０８が、この２分周信号を、対向電極信号と同相、かつ同電圧レベルの信号に変換する。そして、３端子バッファ１０９・１１０とインバータ１１２とは、ＯＲゲート１１１から出力される信号を、ソースイネーブル信号が入力されることで、ソースドライバ用制御回路内の各色毎に設けられた図示しない信号分配回路からの出力から、レベルシフタ１０８にて変換されたこの信号へと切り替える。このような構成を有する映像信号処理部の波形図を図２４に示す。
【０１１５】
なお、ここでの説明においては、対向電極信号の制御を省略し、映像信号のみ制御する場合を記載しているが、対向電極信号も同様に制御してもよく、前記に示したように、映像信号と対向電極信号を元に、結果として液晶に印加される電圧が相対的に液晶がＯＮしない閾値より低い電圧になるのであれば消去効果は得られ、映像信号、対向電極信号共に、直流成分のみの信号で、相対的に液晶のＯＮしない電圧になる組み合わせでも構わないことは言うまでもない。
【０１１６】
〔実施の形態６〕
本発明に係る実施の他の形態について図２５、図２６に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１１７】
前述の実施の形態５の液晶表示装置では、図１３に示すように、電源制御回路５６からゲートドライバ用制御回路５５には、ゲートイネーブル信号線７２を介してゲートイネーブル信号が供給され、ゲートドライバ用制御回路５５は、これを元にゲートイネーブルパルスを生成し、これをイネーブルパルス信号線６５を介してゲートドライバ５３へと供給していた。
【０１１８】
これに対し、本実施の形態の液晶表示装置では、図２５に示すように、電源制御回路８１はゲートイネーブル信号を出力せず、ゲートドライバ用制御回路８０へのゲートイネーブル信号の供給は行われない。イネーブル信号の供給は、ソースドライバ用制御回路５４と対向電極信号制御回路５７のみに行われる。言うなればゲート側のこれらゲートドライバ用制御回路８０とゲートドライバ８２とは、従来からある回路構成そのものである。
【０１１９】
したがって、ここでは消去手段は、電源制御回路８１、ソースドライバ用制御回路５４、及び対向電極信号制御回路５７にて構成されている。
【０１２０】
このような構成を有する本実施の形態の液晶表示装置における液晶表示装置のＯＮ→ＯＦＦの動作時の要部の波形図を図２６に示す。
【０１２１】
図２６に示すように、ソースドライバ用制御回路５４から出力される映像信号、及び対向電極信号制御回路５７から出力される対向電極信号は、実施の形態５の液晶表示装置と同様に、判定スイッチ５８が押されてソースイネーブル信号及び対向イネーブル信号がＨレベルになるまでは、通常の映像信号と対向電極信号であり、上記のイネーブル信号がＨレベルに切り替わると、通常の映像信号と対向電極信号に替えて、互いに同相かつ同電圧レベルの矩形波信号となる。
【０１２２】
そして、異なるのは、ゲートドライバ８２から出力されるゲート駆動信号が、引き続き通常表示時と同様の出力であり、ゲート線２５ｌ〜２５ｍ上のＴＦＴ２３をゲート線２５毎に順次ＯＮする動作を続ける点である。
【０１２３】
これによれば、１垂直期間で、各画素２２に印加される電圧が相対的に０Ｖとなり、各画素２２の液晶は無印加の状態となって全面消灯し、液晶の残像が消去されることとなる（図２参照）。
【０１２４】
このように、ゲート側にゲートイネーブル信号を入力しない構成では、残像を消去するのに要する時間は、少なくとも１垂直期間必要であるので、実施の形態５の液晶表示装置に比べて長くなるが、ゲート側のゲートドライバ８２及びゲートドライバ用制御回路８０は、既存の構成で対応できるといった利点がある。
【０１２５】
なお、ここでも、映像信号並びに対向電極信号の波形は、結果として各画素２２に印加される電圧が相対的に液晶がＯＮしない液晶の閾値電圧より低い状態になるのであればよい。
【０１２６】
〔実施の形態７〕
本発明に係る実施の他の形態について図２７ないし図３０に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１２７】
前述の実施の形態５の液晶表示装置では、ゲートドライバ用制御回路５５は、電源制御回路５６よりゲートイネーブル信号線７２のＨレベルが入力されると、イネーブルパルス信号線６５を介して、イネーブルパルスをゲートドライバ５３に供給し、ゲートドライバ５３は、イネーブルパルスが入力されることで、通常のゲート駆動信号に替えて、このイネーブルパルスをそのまま一斉に全ゲート線２５ｌ〜２５ｍ上に出力していた。
【０１２８】
これに対し、本実施の形態の液晶表示装置では、図２７に示すように、ゲートドライバ用制御回路８５は、電源制御回路５６よりＨレベルのゲートイネーブル信号が入力されると、Ｈレベルのゲートイネーブル信号をゲートドライバ８２のスタート信号（ＳＰ）として、ゲート制御信号線６４を介して出力するようになっている。
【０１２９】
つまり、ここでは、消去手段は、電源制御回路５６、ソースドライバ用制御回路５４、ゲートドライバ用制御回路８５にて構成されている。
【０１３０】
このような構成を有する本実施の形態の液晶表示装置における液晶表示装置のＯＮ→ＯＦＦの動作時の要部の波形図を図２８に示す。
【０１３１】
図２８に示すように、ソースドライバ用制御回路５４から出力される映像信号、及び対向電極信号制御回路５７から出力される対向電極信号は、実施の形態５の液晶表示装置と同様に、判定スイッチ５８が押されてソースイネーブル信号及び対向イネーブル信号がＨレベルになるまでは、通常の映像信号と対向電極信号であり、上記のイネーブル信号がＨレベルに切り替わると、通常の映像信号と対向電極信号に替えて、互いに同相かつ同電圧レベルの矩形波信号となる。
【０１３２】
そして、異なるのは、ゲートドライバ８２から出力されるゲート駆動信号が、ゲートイネーブル信号がＨレベルの期間がずっとＨレベル出力となる点である。
このＨレベルの電圧値は、電源電圧に依存する。
【０１３３】
これによれば、１垂直期間後には、各画素２２に印加される電圧が相対的に０Ｖとなり、各画素２２の液晶は一斉に無印加の状態となって全面消灯し、液晶の残像が消去されることとなる（図２参照）。
【０１３４】
このように、ゲートドライバ８２の出力を、ゲートイネーブル信号が入力されている間、一定の電圧に固定する構成では、前述の実施の形態５の構成程ではないが、実施の形態６の構成よりも、消去動作に要する時間を短くできる。しかも、ゲートドライバ８２は、既存の構成で対応できるといった利点もある。
【０１３５】
なお、ここでも、映像信号並びに対向電極信号の波形は、結果として各画素２２に印加される電圧が相対的に液晶がＯＮしない液晶の閾値電圧より低い状態になるのであればよい。
【０１３６】
続いて、上記のような駆動を行い得る、ゲートドライバ用制御回路８５の回路例を、図２９、図３０を用いて説明する。
【０１３７】
ゲートドライバ用制御回路８５の一例を図２９に示す。ゲートドライバ用制御回路は、標準的にコントロールＩＣ１２１を搭載しており、入力されるクロック信号や水平同期信号、垂直同期信号などにより、ゲートドライバを制御するための信号を作成している。その制御信号の内のスタート信号（ＳＰ’）の出力と、前記ゲートイネーブル信号線より得られるゲートイネーブル信号とをＯＲゲート１２２に入力し、その出力を新たなスタート信号（ＳＰ）とする。このスタート信号により、前記のような消去動作が可能となる。
【０１３８】
また、その他、上記の実施の形態５・６・７においては、判定用電源５９として乾電池やボタン電池等を用いる構成としていたが、判定用電源５９として充電池を採用し、液晶表示装置が動作している間に該液晶表示装置を駆動するための主電源から、この充電池を充電する構成としてもよい。特に、ノートパソコンや、形態情報端末等は、充電池が元々採用されているので、このような構成とすることで、ボタン電池や乾電池等を別途備える必要がなくなる。
【０１３９】
さらに、デスクトップ型の情報端末等、常時、ＡＣ電源等から主電源を得ている液晶表示装置の場合でも、主電源線７６より供給される電圧とは別に、判定用電源５９にＡＣ電源を供給するという形式をとれば、充電池を用いる構成と同様、ボタン電池や乾電池等を別途備える必要がなくなる。そして、この場合、停電等予期しない電源供給の停止時を想定して、予め小型電池を搭載すれば、なお望ましい。
【０１４０】
所謂、民生用電子機器のパワーのＯＮ／ＯＦＦ（上記では電源のＯＮ／ＯＦＦと表現）の制御は、トグルスイッチ等のロック式のスイッチではなく、上記した判定スイッチ５８のように、タクトスイッチ等のシステム的に接続或いは切断を行う、非ロック式のキースイッチを押すことで行うことが一般的である。この方式は、出力端子よりストローブ信号を出力し、その信号がキースイッチが押されていると、入力端子に入力し、パワー出力をＯＮ／ＯＦＦする構成であり、このような構成において、主電源からの電力カットをＯＮ→ＯＦＦの動作時一定期間遅延させるのは、上述したようにすることで容易に実現できる。
【０１４１】
なお、本発明の液晶表示画像の消去装置は、画素がアクティブ素子にて駆動される液晶表示パネルを有する液晶表示装置に備えられ、液晶表示装置の電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去装置であって、液晶表示装置の電源をＯＦＦとするように指示する信号を検出すると、電源ＯＦＦ信号を出力する電源ＯＦＦ検出手段と、上記電源ＯＦＦ信号が出力されると、上記液晶表示パネルに電源電力を一定期間供給した後、電力供給を遮断するパネル電力保持手段と、上記一定期間内に、上記液晶表示パネルの全ての画素を消灯状態にする消去手段とを含み、上記液晶表示パネルは、各画素毎に設けられた画素電極と、液晶を挟んで画素電極に対向する対向電極とを備え、上記消去手段は、上記液晶表示パネルのソース線に映像信号を出力するソースドライバと、上記ソースドライバを制御するソースドライバ用制御回路と、上記対向電極に対向電極信号を出力する対向電極制御回路とを備え、上記一定期間に選択レベルとなるソースイネーブル信号が上記ソースドライバ用制御回路に入力されることにより、上記パネル電力保持手段から供給される電力を利用して、上記画素電極および上記対向電極に液晶がＯＦＦとなる電圧を印加する構成とすることもできる。
【０１４２】
これによれば、液晶表示装置の電源がＯＦＦされると、電源ＯＦＦ検出手段がこれを検出し、パネル電力保持手段が、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持する。これにより、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルの駆動が可能となる。
【０１４３】
そして、電源ＯＦＦ検出手段にて電源ＯＦＦが検出されると、消去手段が、液晶表示パネルを駆動する各回路を一定期間通電状態とし、アクティブ素子をＯＮすると共に、映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御し、液晶表示パネルを全面消灯させる。
【０１４４】
これにより、残像が速やかに消去されることとなり、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１４５】
上記の構成では、残像消去に際して一旦液晶に飽和電圧を印加して液晶の復元力を高めるようになっているが、液晶によっては、一旦飽和電圧を印加せずとも、アクティブ素子をＯＮした状態で映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御して全面消灯させることで、十分高速に残像が消去されるものもある。
【０１４６】
このように、液晶表示装置の電源がＯＦＦされたとき、消去手段が、アクティブ素子をＯＮすると共に、映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御し、液晶表示パネルを全面消灯させることで、残像が速やかに消去されることとなり、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１４７】
その結果、電源ＯＦＦ時における液晶の劣化の問題や、表示品位の悪化を確実に改善することが可能となるという効果を奏する。
【０１４８】
本発明の液晶表示画像の消去装置は、画素がアクティブ素子にて駆動される液晶表示パネルを有する液晶表示装置に備えられ、液晶表示装置の電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去装置であって、液晶表示装置の電源をＯＦＦとするように指示する信号を検出すると、電源ＯＦＦ信号を出力する電源ＯＦＦ検出手段と、上記電源ＯＦＦ信号が出力されると、上記液晶表示パネルに電源電力を一定期間供給した後、電力供給を遮断するパネル電力保持手段と、上記一定期間内に、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去手段とを含み、上記液晶表示パネルは、各画素毎に設けられた画素電極と、液晶を挟んで画素電極に対向する対向電極とを備え、上記消去手段は、上記液晶表示パネルのソース線に映像信号を出力するソースドライバと、上記ソースドライバを制御するソースドライバ用制御回路と、上記対向電極に対向電極信号を出力する対向電極制御回路とを備え、上記一定期間に選択レベルとなるソースイネーブル信号が上記ソースドライバ用制御回路に入力されることにより、上記パネル電力保持手段から供給される電力を利用して、上記画素電極および上記対向電極に液晶がＯＦＦとなる電圧を印加する構成とすることもできる。
【０１４９】
これによれば、液晶表示装置の電源がＯＦＦされると、電源ＯＦＦ検出手段がこれを検出し、パネル電力保持手段が、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持する。これにより、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルの駆動が可能となる。
【０１５０】
そして、電源ＯＦＦ検出手段にて電源ＯＦＦが検出されると、消去手段が、液晶表示パネルを駆動する各回路を一定期間通電状態とし、アクティブ素子をＯＮすると共に、映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御し、液晶表示パネルの全ての画素がＯＦＦレベルとなる。
【０１５１】
これにより、残像が速やかに消去されることとなり、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１５２】
上記の構成では、残像消去に際して一旦液晶に飽和電圧を印加して液晶の復元力を高めるようになっているが、液晶によっては、一旦飽和電圧を印加せずとも、アクティブ素子をＯＮした状態で映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御して全面消灯させることで、十分高速に残像が消去されるものもある。
【０１５３】
このように、液晶表示装置の電源がＯＦＦされたとき、消去手段が、アクティブ素子をＯＮすると共に、映像信号や対向電極信号に積極的に液晶に印加される電圧が液晶がＯＦＦする電圧となるように制御し、液晶表示パネルの全ての画素がＯＦＦレベルとすることで、残像が速やかに消去されることとなり、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１５４】
その結果、電源ＯＦＦ時における液晶の劣化の問題や、表示品位の悪化を確実に改善することが可能となるという効果を奏する。
【０１５５】
本発明の液晶表示画像の消去装置は、上記構成において、上記の消去手段は、さらに、上記液晶表示パネルのゲート線にゲート信号を出力するゲートドライバと、上記ゲートドライバを制御するゲートドライバを制御するゲートドライバ用制御回路とを備え、上記一定期間に選択レベルとなるゲートイネーブル信号が上記ゲートドライバ用制御回路に入力されることにより、上記パネル電極保持手段から供給される電力を利用して、上記ゲート線にゲート信号を出力する構成とすることもできる。
【０１５６】
これによれば、ゲートドライバから出力する信号は、すべてのスイッチング素子を一斉にアクティブ状態にする信号を出力するので、消去動作に要する時間が、最短１／２水平期間から可能であり、非常に短い時間で残像を消去できる。
【０１５７】
本発明の液晶表示画像の消去装置は、前記構成において、上記の消去手段は、上記イネーブル信号が上記ゲートドライバのスタート信号としてゲートドライバに入力される構成とすることもできる。
【０１５８】
これによれば、アクティブ素子は通常の駆動と同様に１行毎に順次ＯＮされるので、残像を消去するのに要する時間は、少なくとも１垂直期間必要であり、上記の構成に比べて長くなるが、ゲート駆動信号を出力するのに必要なゲートドライバやその制御回路等は既存の構成で対応できるといった利点がある。
【０１５９】
すなわち、これにより、残像を消去するのに要する時間は、前記構成に比べて長くなるが、ゲート駆動信号を出力するのに必要なゲートドライバやその制御回路等は既存の構成で対応できるといった効果を奏する。
【０１６０】
本発明の液晶表示画像の消去装置は、前記構成において、上記消去手段は、上記ゲート信号が一定レベルの電圧に固定される構成とすることもできる。
【０１６１】
これによれば、前記構成よりも、消去動作に要する時間を短くでき、しかも、ゲート駆動信号を出力するのに必要なゲートドライバを既存の構成で対応できるといった利点もある。
【０１６２】
また、本発明の液晶表示画像の消去方法は、画素がアクティブ素子にて駆動される液晶表示パネルを有する反射型液晶表示装置における、液晶表示装置の電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、液晶表示装置の電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持手段と、上記電源ＯＦＦ検出手段にて電源ＯＦＦが検出されると、上記パネル電力保持手段からの電力供給にて、上記液晶表示パネルを液晶飽和電圧にて全面点灯させ、その後続けて全面消灯させる消去手段とを有することができる。
【０１６３】
これによれば、液晶表示装置の電源がＯＦＦされると、電源ＯＦＦ検出ステップによってこれが検出され、パネル電力保持ステップによって、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持する。これにより、液晶表示装置の電源がＯＦＦされた後も液晶表示パネルを駆動できる。
【０１６４】
そして、電源ＯＦＦ検出ステップにて電源ＯＦＦが検出されると、消去ステップにて、パネル電力保持ステップによる電力供給にて、液晶表示パネルを液晶飽和電圧にて全面点灯させ、その後続けて全面消灯させる。
【０１６５】
これにより、たとえ液晶表示パネルに中間調の画像が表示され、液晶のひずみが小さくて復元のためのエネルギーが小さくても、一旦、液晶表示パネルの液晶に飽和電圧が印加されて復元のためのエネルギーが充分に高められるので、その後の全面消灯にて液晶が速やかに元の状態に戻り、速やかに残像が消去されることとなる。
【０１６６】
そして、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１６７】
その結果、電源ＯＦＦ時における液晶の劣化の問題や、表示品位の悪化を確実に改善することが可能となる。
【０１６８】
また、上記消去ステップは、全面点灯後続けて全面消灯する際、液晶に印加される電圧が液晶がＯＦＦする電圧となるように液晶表示パネルを駆動することで、より速やかに残像を消去させることができる。
【０１６９】
前述の図３２（ａ )( ｂ）に示すように、例えば階調６の表示状態で電源がＯＦＦされた場合、そのままであれば階調８の黒状態に戻るには３２０ｍｓｅｃ要するが、一旦、飽和電圧が印加されて階調１の状態を経由することで、７０ｍｓｅｃ余りで消去される。
【０１７０】
アクティブ素子としてＴＦＴ（ Thin Film Transistor) 素子を使用する場合、保持率の高い液晶が必要とされ、一般には比抵抗の高い液晶（一般的には１×１０ 12 Ω・ｃｍ）以上が使用されているが、このような比抵抗の高い液晶は、放電時間が長いため残像がさらに消え難い。このような場合、上記のように一旦飽和電圧を印加してからＯＦＦ電圧を印加することが、非常に効果的である。
【０１７１】
そして、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１７２】
また、電源ＯＦＦ時における液晶の劣化の問題や、表示品位の悪化をより確実に改善することが可能となる。
【０１７３】
また、本発明の液晶表示画像の消去方法は、上記の構成において、上記の消去手段は、ゲートドライバより１垂直期間以上の一定期間、ゲート線を順次ＯＮしてアクティブ素子をゲート線毎にＯＮするゲート駆動信号を出力させ、この期間にソースドライバより全面点灯するような映像信号を出力させ、その後続けて、ゲートドライバより１垂直期間以上の一定期間、ゲート線を順次ＯＮしてアクティブ素子をゲート線毎にＯＮするゲート駆動信号を出力させ、この期間にソースドライバより全面消灯するような映像信号を出力させることができる。
【０１７４】
これは、上記消去ステップを、実現する一構成であり、上記のようにゲートドライバとソースドライバを駆動することで、液晶表示パネルは、１垂直期間以上の一定期間に全面点灯され、その後、１垂直期間以上の一定期間に全面消灯されるので、消去ステップを容易に構成できる。
【０１７５】
また、これにより、上記消去ステップを、ゲート側の構成はそのままで、ソース側の構成変更で容易に実現することが可能である。
【０１７６】
また、本発明の液晶表示画像の消去方法は、上記の構成において、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号を出力させるゲート側補償ステップと、該ゲート側補償ステップにより出力されるゲート駆動信号と同期するように全面点灯するような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、１垂直帰線期間に液晶表示パネルを全面点灯させることができる。
【０１７７】
これによれば、消去ステップに備えられたソース側補償ステップとゲート側補償ステップとにより、液晶表示装置の電源ＯＦＦ時の全面点灯が１垂直期間の垂直帰線期間を利用して行われる。したがって、ソース側及びゲート側の両方に構成の変更が必要ではあるが、１垂直期間内で液晶表示パネルの全面点灯・全面消灯が可能となり、上記の構成よりも更に速く液晶の残像を消去でき、液晶の劣化を更に効果的に抑制できる。
【０１７８】
また、本発明の液晶表示画像の消去方法は、上記の構成において、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間及び該期間を超えて全ゲート線上のアクティブ素子を同時にＯＮさせるようなゲート駆動信号を出力させるゲート側補償ステップと、該ゲート側補償ステップより出力されるゲート駆動信号と同期するように、全面 点灯、続けて全面消灯するような映像信号をソースドライバより出力させるソース側補償ステップとを有していることができる。
【０１７９】
これによれば、消去ステップに備えられたソース側補償ステップとゲート側補償ステップとにより、液晶表示装置の電源ＯＦＦ時の全面点灯及び全面消灯が、１垂直期間よりも更に短い期間で実施できるので、ソース側及びゲート側の両方に構成の変更が必要ではあるが、上記の構成よりも更に速く液晶の残像を消去でき、液晶の劣化を更に効果的に抑制できる。
【０１８０】
また、本発明の液晶表示画像の消去方法は、上記の構成において、上記の消去ステップ段は、ゲートドライバより１垂直期間以上の一定期間、ゲート線を順次ＯＮしてアクティブ素子をゲート線毎にＯＮするゲート駆動信号を出力させ、この期間にソースドライバより上記液晶表示パネルの全ての画素がＯＮレベルとなるような映像信号を出力させ、その後続けて、ゲートドライバより１垂直期間以上の一定期間、ゲート線を順次ＯＮしてアクティブ素子をゲート線毎にＯＮするゲート駆動信号を出力させ、この期間にソースドライバより上記液晶表示パネルの全ての画素がＯＦＦレベルとなるようするような映像信号を出力させることができる。
【０１８１】
これにより、上記した消去ステップを、ゲート側の構成はそのままで、ソース側の構成変更で容易に実現することが可能である。
【０１８２】
【発明の効果】
以上のように、本発明の液晶表示画像の消去方法は、画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有し、外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、１垂直帰線期間に液晶表示パネルの全ての画素がＯＮレベルとなるようにさせるとともに、上記ソース側補償ステップは、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成する構成である。
【０１８３】
また、本発明の液晶表示画像の消去方法は、画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有する外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示 パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間及び該期間を超えて全ゲート線上のアクティブ素子を同時にＯＮさせるようなゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように、上記全ての画素をＯＮレベルとした後続けて全ての画素をＯＦＦレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、上記ソース側補償ステップは、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成する構成である。
【０１８４】
これにより、たとえ液晶表示パネルに中間調の画像が表示され、液晶のひずみが小さくて復元のためのエネルギーが小さくても、一旦、液晶表示パネルの液晶に飽和電圧が印加されて復元のためのエネルギーが充分に高められるので、その後の全ての画素をＯＦＦレベルとすることにより、液晶が速やかに元の状態に戻り、速やかに残像が消去されることとなる。そして、速やかに残像が消去されるということは即ち、短時間で保持された液晶の電荷が放電されるということであり、異常電圧による液晶の劣化も抑制できる。
【０１８５】
また、液晶表示装置の電源ＯＦＦ時の全面点灯が、１垂直期間の垂直帰線期間を利用して行われるので、ソース側及びゲート側の両方に構成の変更が必要ではあるが、１垂直期間内で液晶表示パネルの全面点灯・全面消灯が可能となり、上記の構成よりも更に速く液晶の残像を消去でき、液晶の劣化を更に効果的に抑制できるという効果を奏する。
【０１８６】
また、液晶表示装置の電源ＯＦＦ時の全面点灯及び全面消灯が、１垂直期間よりも更に短い期間で実施できるので、ソース側及びゲート側の両方に構成の変更が必要ではあるが、上記の構成よりも更に速く液晶の残像を消去でき、液晶の劣化を更に効果的に抑制できるという効果を奏する。
【０１８７】
また、上記の構成による効果に加えて、映像信号分配手段の出力側でソース側補償ステップを設けた構成に比べてソース側補償ステップが簡易にできるという効果を奏する。
【０１８８】
本発明の液晶表示画像の消去方法は、上記の構成において、上記液晶表示装置に設けられた主電源のスイッチは、一回のスイッチ操作毎に判定パルスを出力し、上記電源ＯＦＦ検出ステップは、液晶表示装置がＯＮされている状態で該判定パルスが入力されたとき液晶表示装置の主電源がＯＦＦされたことを検出し、上記パネル電力保持ステップは、上記電源ＯＦＦ検出ステップにて主電源のＯＦＦが検出されると、液晶表示装置に主電源手段からの電力供給を行う主電源線上に配設されたスイッチ手段を、所定の時間経過した後にＯＦＦさせる構成である。
【０１８９】
これにより、パネル電力保持手段を、補助電源等を別個に設けることなく、システム的に実現でき、民生用電子機器のパワーＯＮ／ＯＦＦ制御に対応した構成である。その結果、このような消去装置を搭載することによる、液晶表示装置そのものの大型化やコストアップを回避できるという効果を奏する。
【０１９０】
また、本発明の別の液晶表示方法は、上記何れかに記載の液晶表示画像の消去方法を含んでいる、ゲストホスト型の液晶表示パネルを有する液晶表示装置の液晶表示方法である。
【０１９１】
これにより、表示品位の優れたゲストホスト型の液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】 本発明に係る第１の実施の形態の液晶表示装置のブロック図である。
【図２】 上記液晶表示装置に備えられたアクティブマトリクス型の液晶表示パネルの等価回路図である。
【図３】 上記液晶表示装置の主電源がＯＦＦされるときの、液晶表示パネルに印加される駆動信号の波形図である。
【図４】 本発明に係る第２の実施の形態の液晶表示装置のブロック図である。
【図５】 上記液晶表示装置におけるパネル点灯制御手段のソース側補償手段の一部を構成するソース側補償回路の回路図である。
【図６】 上記液晶表示装置におけるパネル点灯制御手段のゲート側補償手段の一部を構成するゲート側補償回路の回路図である。
【図７】 上記液晶表示装置の主電源がＯＦＦされるときの、液晶表示パネルに印加される駆動信号の波形図である。
【図８】 本発明に係る第２の実施の形態の他の構成の液晶表示装置のブロック図である。
【図９】 本発明に係る第２の実施の形態の他の構成の液晶表示装置のブロック図である。
【図１０】 本発明に係る第３、第４の実施の形態の液晶表示装置のブロック図である。
【図１１】 第３の実施の形態の液晶表示装置の主電源がＯＦＦされるときの、液晶表示パネルに印加される駆動信号の波形図である。
【図１２】 第４の実施の形態の液晶表示装置の主電源がＯＦＦされるときの、液晶表示パネルに印加される駆動信号の波形図である。
【図１３】 本発明に係る第５の実施の形態の液晶表示装置のブロック図である。
【図１４】 第５の実施の形態の液晶表示装置のＯＦＦ→ＯＮ時に出力されるＯＮ／ＯＦＦ判定信号及びリレースイッチ制御信号の波形図である。
【図１５】 第５の実施の形態の液晶表示装置のＯＮ→ＯＦＦ時に出力される要部の信号波形図である。
【図１６】 図１５に示す映像信号と対向電極信号とを詳細に説明するための波形図である。
【図１７】 第５の実施の形態の液晶表示装置の別の構成における、ＯＮ→ＯＦＦ時に出力される要部の信号波形図である。
【図１８】 第５の実施の形態の液晶表示装置のさらに別の構成における、ＯＮ→ＯＦＦ時に出力される要部の信号波形図である。
【図１９】 第５の実施の形態の液晶表示装置におけるゲートドライバの構成例を示す回路図である。
【図２０】 図１９に示すゲートドライバ駆動時の要部の信号波形図である。
【図２１】 第５の実施の形態の液晶表示装置におけるゲートドライバの別の構成例を示す回路図である。
【図２２】 図２１に示すゲートドライバの要部の信号波形図である。
【図２３】 第５の実施の形態の液晶表示装置におけるソースドライバ用制御回路における映像信号処理部の構成例を示す回路図である。
【図２４】 図２３に示す映像信号処理部の要部の信号波形図である。
【図２５】 本発明に係る第６の実施の形態の液晶表示装置のブロック図である。
【図２６】 第６の実施の形態の液晶表示装置のＯＮ→ＯＦＦ時に出力される要部の信号波形図である。
【図２７】 本発明に係る第７の実施の形態の液晶表示装置のブロック図である。
【図２８】 第７の実施の形態の液晶表示装置のＯＮ→ＯＦＦ時に出力される要部の信号波形図である。
【図２９】 第７の実施の形態の液晶表示装置におけるゲートドライバの構成例を示す回路図である。
【図３０】 図２９に示すゲートドライバの要部の信号波形図である。
【図３１】 従来の液晶表示装置の主電源がＯＦＦされるときの、液晶表示パネルに印加される駆動信号の波形図である。
【図３２】 （ａ）は液晶の階調間の応答速度を示すグラフであり、（ｂ）は階調数と印加電圧、及びこれらと透過率との関係を示すグラフである。
【符号の説明】
１ 液晶表示パネル
２ ソース駆動部
３ ゲート駆動部
４，４’，３５ ドライバコントローラ（消去手段）
５ 映像信号分配回路（映像信号分配手段）
６ ソースドライバ
７ ゲートドライバ
８，８’，８” 駆動信号発生回路（消去手段）
１０ 補助電源（パネル電力保持手段）
１１ マイクロコンピュータ（電源ＯＦＦ検出手段）
１４ 主電源
５２ ソースドライバ
５３ ゲートドライバ（消去手段）
５４ ソースドライバ用制御回路（消去手段）
５５，８０，８５ ゲートドライバ用制御回路（消去手段）
５６，８１ 電源制御回路（電源ＯＦＦ検出手段、消去手段）
５７ 対向電極信号制御回路（消去手段）
５８ 判定スイッチ（電源のスイッチ、電源ＯＦＦ検出手段）
５９ 判定用電源（電源ＯＦＦ検出手段）
６０ リレースイッチ（スイッチ手段）
７６ 主電源線[0001]
BACKGROUND OF THE INVENTION
  The present invention provides, for example, a display image of a liquid crystal display panel having a memory holding function, such as an active matrix liquid crystal display panel,Liquid crystal displayErasing method of liquid crystal display image for quickly erasing with power off of the apparatus and using the sameDriving method of liquid crystal display deviceIt is about.
[0002]
[Prior art]
  In recent years, while the application of liquid crystal display devices to personal computers, televisions, word processors, video cameras, etc. has further progressed, such devices have been further increased in size, power saving, and cost reduction. There is an increasing demand for functionalization. In order to satisfy these demands, recently, instead of a transmissive liquid crystal display device that uses light from a backlight, a reflection plate is used to reflect the incident light from the outside using a reflector, and display is performed. Type liquid crystal display devices are being developed.
[0003]
  Further, among reflective liquid crystal display devices, a reflective liquid crystal display device employing an active matrix type in which pixels are driven by active elements such as TFTs (thin film transistors) is more than a simple matrix reflective liquid crystal display device. Is also attracting attention because it can display high-quality images with high duty.
[0004]
  However, in the liquid crystal display device including the above active matrix liquid crystal display panel,Liquid crystal displayWhen the power is turned off, the image immediately before the power is turned off is displayed as an afterimage for a while after the power is turned off due to the voltage holding of the liquid crystal or the abnormal voltage when the power from the active element is turned off. As a result, quality deterioration as a display device occurs.
[0005]
  In the case of a transmissive liquid crystal display device, such an afterimage is generated when no power is applied to the liquid crystal display panel at the same time that the backlight is turned off or the backlight is turned off first. It can be made difficult to see by making it into a state. However, in a reflection type liquid crystal display device, incident light cannot be blocked, so that an afterimage cannot be made difficult to see, and display abnormality appears remarkably.
[0006]
  Furthermore, such charges held in the liquid crystal have an adverse effect on the life of the liquid crystal due to an abnormal voltage as well as a display quality problem due to an afterimage. In other words, the charge held in the liquid crystal remains held for several seconds until it is lowered to the GND level by natural discharge, and the liquid crystal deteriorates due to the abnormal voltage applied to the liquid crystal during this period. It becomes.
[0007]
  As a method for erasing an afterimage, which is an abnormal display when the power is turned off, Japanese Patent Application Laid-Open No. 1-170986 discloses a power holding circuit that holds the operating power supplied to the liquid crystal display panel for a predetermined time after the power is turned off. And a method of erasing the afterimage by supplying the power obtained from the power holding circuit to the gate driver to turn on the active element for a certain period of time to discharge the charge held in the liquid crystal display panel. Has been. FIG. 31 shows the drive waveform.
[0008]
[Problems to be solved by the invention]
  By the way, in an active matrix type liquid crystal display panel, the voltage applied to the liquid crystal is controlled in multiple gradations between the threshold voltage and the saturation voltage during color display, but the applied voltage to the liquid crystal and the response of the liquid crystal There is a relationship as shown in FIG. However, FIG. 32A shows the number of gradations in the 8-gradation display instead of the applied voltage, and the relationship between the number of gradations and the applied voltage and the transmittance thereof is shown in FIG. ).
[0009]
  As can be seen from FIG. 32A, the response speed of the liquid crystal is slow between gradations, and particularly slow between gradations near the threshold voltage. This is because in a state where a voltage in the vicinity of the threshold voltage is applied, the distortion of the liquid crystal is small and energy for restoration is small.
[0010]
  Therefore, if a halftone afterimage in the vicinity of the threshold voltage remains when the power supply of the liquid crystal display device is turned off, the restoration energy is small. After that, if the gate is kept at an active level for a certain period so as to release the charge held in the liquid crystal, it takes time for the charge to escape, and the afterimage cannot be erased quickly.
[0011]
  Further, even if only the output of the gate driver is set to the active level, the potential is not completely zero depending on the operation state of the source driver and the state of the voltage applied to the liquid crystal from the counter electrode in the liquid crystal display panel. Is a result of applying a residual voltage, and it is considered that a desired afterimage erasing effect cannot be obtained.
[0012]
  As a result, in the transmissive liquid crystal display device, even after the backlight is turned off, even if the power is turned off by this erasing method, an afterimage is seen although it is a short time, and the display quality is deteriorated. Further, if it takes time until the afterimage is erased, an abnormal voltage is applied to the liquid crystal due to the influence of the electric charge held even for a short time, so that the liquid crystal deteriorates.
[0013]
  Furthermore, in the reflective liquid crystal display device, unlike the transmissive liquid crystal display device, the backlight is always turned on even after the power is turned off. Although the problem of deterioration is similar, the display quality is worse than that of the transmission type.
[0014]
  The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for erasing a liquid crystal display image that can quickly erase an afterimage and suppress deterioration of the liquid crystal.
[0015]
[Means for Solving the Problems]
  In order to solve the above problems, the liquid crystal display image erasing method of the present invention is such that a pixel is driven by an active element.Can display halftone imagesHas a liquid crystal display panelDisplay by reflecting incident light from outside.ReflectiveofIn a liquid crystal display device, a display image erasing method for erasing a display image on a liquid crystal display panel when the main power of the liquid crystal display device is turned off, and detecting that the main power of the liquid crystal display device is turned off The main power OFF is detected in the step, the panel power holding step for holding the power supplied to the liquid crystal display panel for a certain period after the main power of the liquid crystal display device is turned off, and the power OFF detection step. When,By supplying power from the auxiliary power source of the liquid crystal display device, a liquid crystal saturation voltage is applied to the liquid crystals of all the pixels of the liquid crystal display panel so that all the pixels of the liquid crystal display panel are turned on, and then the above-mentioned And an erasing step of applying a voltage at which all the pixels of the liquid crystal display panel become OFF level to all the pixels of the liquid crystal display panel. The erasing step includes a vertical feedback within one vertical period from the gate driver. A gate-side compensation step for outputting a gate drive signal for simultaneously turning on the active elements on all the gate lines during the line period, and a video signal for setting all the pixels of the liquid crystal display panel to the ON level so as to be synchronized with the gate drive signal. Source-side compensation step for outputting the signal from the source driver, and the liquid crystal display in one vertical blanking period In addition to causing all pixels of the panel to be in the ON level, the source side compensation step generates a plurality of video signals that set all the pixels in the liquid crystal display panel to the ON level so as to synchronize with the gate drive signal. It is characterized in that it is generated in a composite state consisting of video signals of different colors.
[0016]
In order to solve the above problems, the liquid crystal display image erasing method of the present invention reflects incident light from the outside having a liquid crystal display panel capable of displaying a halftone image in which pixels are driven by active elements. A method of erasing a display image on a liquid crystal display panel when the main power of the liquid crystal display device is turned off in a reflective liquid crystal display device that performs display, wherein the main power of the liquid crystal display device is turned off. A power OFF detection step for detecting this, a panel power holding step for holding the power supplied to the liquid crystal display panel for a certain period after the main power of the liquid crystal display device is turned OFF, and the power OFF detection step. When the main power supply OFF is detected, all the pixels of the liquid crystal display panel are turned on by the power supply from the auxiliary power supply of the liquid crystal display device. An erasing step of applying a crystal saturation voltage to the liquid crystal of all the pixels of the liquid crystal display panel and then applying a voltage at which all the pixels of the liquid crystal display panel are at an OFF level to all the pixels of the liquid crystal display panel The above-described erasing step includes a gate-side compensation for outputting a gate drive signal for simultaneously turning on the active elements on all the gate lines beyond the vertical blanking period within one vertical period and exceeding the period from the gate driver. And a source-side compensation step for outputting a video signal from the source driver so that all the pixels are set to the OFF level in succession after all the pixels are set to the ON level so as to be synchronized with the gate drive signal. The source side compensation step is synchronized with the gate drive signal output from the gate side compensation step. A video signal for all pixels of Le and ON level, and generating a composite state consisting of a plurality of color video signals.
[0017]
  According to this,Liquid crystal displayWhen the power is turned off, this is detected by the power off detection step, and the panel power holding stepLiquid crystal displayEven after the power is turned off, the power supplied to the liquid crystal display panel is held for a certain period. ThisLiquid crystal displayThe liquid crystal display panel can be driven even after the power is turned off.
[0018]
  Then, when power OFF is detected in the power OFF detection step, in the erasing step, the power is supplied from the panel power holding step, the liquid crystal display panel is set to the liquid crystal saturation voltage, and all the pixels are turned ON. Subsequently, all the pixels of the liquid crystal display panel are set to the OFF level.
[0019]
  As a result, even if a halftone image is displayed on the liquid crystal display panel and the distortion of the liquid crystal is small and the energy for restoration is small, the saturation voltage is once applied to the liquid crystal of the liquid crystal display panel and the restoration is performed. Since the energy is sufficiently increased, by setting all the subsequent pixels to the OFF level, the liquid crystal quickly returns to the original state, and the afterimage is quickly erased.
[0020]
  In other words, in the above configuration, in other words, the source side compensation step is performed on the input side of the video signal distribution step that distributes a composite video signal composed of a plurality of color video signals to a single color video signal for each color. It is characterized by.
[0021]
  According to this, since the source side compensation step generates a video signal that is lit entirely so as to be synchronized with the gate drive signal output from the gate side compensation step, in a composite state composed of a plurality of color video signals. The source side compensation step can be simplified as compared with the case where the signal is generated after being distributed to the monochromatic video signal.
[0022]
  Further, in the liquid crystal display image erasing method of the present invention, a video signal in a composite state in which all the pixels of the liquid crystal display panel are turned on is normally input to the liquid crystal display panel when the main power is turned on. When the main power OFF is detected in the power OFF detection step, the input to the liquid crystal display panel is switched and controlled when the main power OFF is detected. In the source-side compensation step, a video signal that turns on all the pixels of the liquid crystal display panel is input to the liquid crystal display panel, and active elements on all gate lines are simultaneously turned on during the vertical blanking period. The gate drive signal to be input is input to the liquid crystal display panel when the main power is turned on, and the active elements on the gate line of the liquid crystal panel are input every horizontal period. The gate drive signal to be turned on next is output to a separate bus line, and when the main power supply OFF is detected in the power supply OFF detection step, the input of the outputs of both the gate drive signals to the liquid crystal display panel is switched. By being controlled, in the gate side compensation step, it is preferable that a gate drive signal for simultaneously turning on the active elements on all the gate lines is input to the liquid crystal display panel in one vertical blanking period.
[0023]
In the liquid crystal display image erasing method of the present invention, a composite video signal in which all the pixels of the liquid crystal display panel are turned on is a composite signal in which all the pixels of the liquid crystal display panel are turned off. In the erasing step, the input of the output of both video signals to the liquid crystal display panel is controlled to be switched, and all the liquid crystal display panels are controlled in one vertical blanking period. It is preferable that all the pixels of the liquid crystal display panel are set to the ON level and then continuously set to the OFF level within one vertical period by continuously setting the pixels to the OFF level.
[0024]
Further, the liquid crystal display image erasing method of the present invention includes a composite state video signal that is switched to the OFF level after all the pixels of the liquid crystal display panel are turned on during one vertical blanking period, and the main power source. When the main power OFF is detected in the power OFF detection step, the normal video signal input to the liquid crystal display panel when the power is turned ON is output to a separate bus line. By switching the input to the display panel, in the source side compensation step, a video signal that turns on all the pixels of the liquid crystal display panel is input to the liquid crystal display panel. Is preferred.
[0025]
  The liquid crystal display image erasing method of the present invention is the above-described configuration,Liquid crystal displayProvided inMain powerSwitch outputs a determination pulse every time the switch is operated, and the power OFF detection step includesLiquid crystal displayThe judgment pulse isLiquid crystal display when outputofMain powerIs turned off, and the panel power holding step is the power off detection step.Main powerWhen OFF is detected,Supplying power to the LCD panel from the main power supplyThe switch means disposed on the main power supply line for performing the operation is turned off after a predetermined time has elapsed.
[0026]
  The switch of the power source is not a switch that is mechanically connected or disconnected, such as a toggle switch, but a switch that is connected or disconnected systematically, such as a tact switch.
[0027]
  According to this, the panel power holding step determines whether the power supply is ON / OFF based on the determination pulse output from the power supply switch, and when it is switched from ON to OFF, the panel power holding step is arranged on the main power supply line. Since the switch means that can connect or disconnect the power supply from the power supply means using a separate control circuit such as a relay switch is turned off after a predetermined time has elapsed, a panel power holding step is provided separately for the auxiliary power supply etc. And can be realized systematically.
[0028]
  In addition, the present inventionDriving method of liquid crystal display deviceIsHaving a liquid crystal display panel that can display a halftone image in which pixels are driven by active elements, and displaying by reflecting incident light from the outside Both are methods of driving a reflective liquid crystal display device that drives the liquid crystal display panel even after the main power supply of the liquid crystal display device is turned off, and the display of the liquid crystal display panel is performed when the main power supply of the liquid crystal display device is turned off. It is preferable that the image is erased by using the liquid crystal display image erasing method.
[0029]
  Reflective liquid crystal display devices are particularly prominent afterimages due to the presence of ambient light even when the power is turned off, but when combined with the above erasing method, the display quality can be improved significantly and the display quality is excellent. Reflection type LCDDriving method of liquid crystal display deviceCan be realized.
[0030]
  In addition, the present inventionDriving method of liquid crystal display deviceIsIt has a guest-host type liquid crystal display panel that can display halftone images in which pixels are driven by active elements, and displays by reflecting incident light from the outside, and the main power of the liquid crystal display device is turned off A method of driving a reflection type liquid crystal display device that drives the liquid crystal display panel afterwards, wherein the display image of the liquid crystal display panel is used when the main power of the liquid crystal display device is turned off. It is preferable to erase them.
[0031]
  Guest-host type liquid crystal is particularly slow in response speed of the liquid crystal and the afterimage is hard to disappear. High-quality guest-host type LCDDriving method of liquid crystal display deviceCan be realized.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
  [Embodiment 1]
  An embodiment according to the present invention will be described with reference to FIGS. 1 to 3 as follows.
[0033]
  As shown in FIG. 1, the liquid crystal display device of the present embodiment includes a liquid crystal display panel 1, a source driver 2, a gate driver 3, a drive signal generator 8, a power controller 9, an auxiliary power 10, a microcomputer ( (Hereinafter referred to as a microcomputer) 11, a detector 12, a pen input device 13, and a main power source 14.
[0034]
  The liquid crystal display panel 1 has a configuration in which a pair of glass substrates are bonded to each other and a guest-host liquid crystal is sandwiched between them, and is a reflection type that includes a reflection plate and uses incident light from the outside for display. . FIG. 2 shows an equivalent circuit diagram thereof. As shown in the figure, in the liquid crystal display panel 1, a plurality of pixels 22... Made of liquid crystal are arranged in a matrix of m rows and n columns. The display electrode 22a of the pixel 22 is connected to the drain of the TFT 23, which is an active element, and the source and gate of the TFT 23 are connected to a source line 24 and a gate line 25 that are orthogonal to each other. Further, a counter electrode 22b is formed on the pixel 22 so as to face the display electrode 22a. The voltage applied to the liquid crystal constituting the pixel 22 is a voltage value corresponding to a video signal to be described later, from an ON level voltage that is a saturation voltage of the liquid crystal to an OFF level voltage that is lower than a threshold voltage at which the liquid crystal is turned OFF. Any voltage between is applied.
[0035]
  As shown in FIG. 1, the source driver 2 includes a video signal distribution circuit 5, a driver controller 4, and a source driver 6. In the source drive unit 2, a composite video signal composed of a plurality of color video signals input from a drive signal generation circuit 8 to be described later is supplied to each of R, G, and B in a video signal distribution circuit 5 that is a video signal distribution unit. Distribution to monochrome video signals. Each monochromatic video signal is synchronized with a horizontal synchronizing signal input from the driver controller 4 to the source driver 6 and the n source lines 24 (24 of the liquid crystal display panel 1 described above).l~ 24n) Simultaneously (see FIG. 2). As a result, a monochromatic video signal for displaying the pixels 22 for one row of the liquid crystal display panel 1 is output every horizontal period.
[0036]
  The gate drive unit 3 includes a driver controller 4 and a gate driver 7. In the gate driving unit 3, m gate lines 25 (25 of the liquid crystal display panel 1 described above are provided.l~ 25m) Are sequentially driven to a high level for one horizontal period, and one row of TFTs 23 are sequentially turned on from the first row to the m-th row. As a result, the gate drive signal is applied to the corresponding pixel 22.
[0037]
  The driver controller 4 generates a horizontal synchronization signal and a vertical synchronization signal, which are synchronization signals for synchronizing the driving of the source driver 6 and the gate driver 7, based on a composite video signal input from a drive signal generation circuit 8 described later. This is a circuit to be generated. The driver controller 4 is also a circuit that includes a shift register (not shown) and generates a gate drive signal. In the shift register in the driver controller 4, when a vertical synchronizing signal is supplied as a start signal to the data terminal of the first stage and a horizontal synchronizing signal is supplied to the clock terminal of each stage, the start signal (one vertical synchronizing signal) is 1. Pulses sequentially delayed by the horizontal period are output from the output terminals of the respective stages and are supplied to the gate driver 7. This is a normal gate drive signal. In the gate driver 7, the level of the input pulse is converted, and the gate line 25 of the liquid crystal display panel 1 is converted.l~ 25m(See FIG. 2).
[0038]
  The drive signal generation circuit 8 normally supplies an arbitrary composite video signal stored in a memory (not shown) to the video signal generation circuit 5 and the driver controller 4. As another function, the drive signal generation circuit 8 is a composite in which the liquid crystal display panel 1 is lit with the liquid crystal saturation voltage applied for a period of one vertical period or more when a power OFF signal described later is input. It also outputs a composite video signal that outputs a video signal and then turns off the entire surface. That is, the function as the erasing means of the present invention is added to the drive signal generation circuit 8 and the driver controller 4 described above.
[0039]
  The power supply control unit 9Liquid crystal displayThe power supply for driving the liquid crystal display panel 1 supplied from the main power supply 14 to the liquid crystal display panel 1 is controlled. In FIG. 1, the bus line for supplying power from the main power supply 14 is connected only to the drive signal generation circuit 8, but the above-described source drive unit which is a drive system for driving the liquid crystal display panel 1 Of course, a bus line (not shown) is also connected to 2 and the gate driving unit 3 and the like, and is supplied with power.
[0040]
  The microcomputer 11Liquid crystal displayIt is a control center that controls each part. Further, when a user instruction is input to the microcomputer 11 using the pen input device 13, the instruction content is detected and input from the relationship with the coordinate position by the detector 12. Thereby, in the microcomputer 11, the user uses the pen input device 13.Liquid crystal displayWhen the main power supply 14 is instructed to be turned off and the instruction content is input from the detector 12, the power supply OFF signal is output to the main power supply 14, the auxiliary power supply 10, and the drive signal generation circuit 8.
[0041]
  The auxiliary power supply 10 is arranged on a bus line for supplying power from the main power supply 14 to the liquid crystal display panel 1 and has a function as panel power holding means. When the power supply OFF signal is input from the microcomputer 11, the auxiliary power supply 10 supplies operating power for driving the liquid crystal display panel 1 to the drive signal generation circuit 8, the source drive unit 2, the gate drive unit 3, and the like. Is.
[0042]
  Next, the operation of the liquid crystal display device having the above configuration when the user gives an instruction to turn off the main power supply 14 will be described with reference to the waveform diagram of FIG.
[0043]
  When the user inputs an instruction to turn off the main power supply 14 of the liquid crystal display device using the pen input device 13, the detector 12 detects the instruction content and inputs that the instruction to turn off the power is given to the microcomputer 11. . The microcomputer 11 outputs a power supply OFF signal that instructs the main power supply 14 to be turned off to the main power supply 14, the auxiliary power supply 10, and the drive signal generation circuit 8.
[0044]
  The main power supply 14 is turned OFF by the input of this power OFF signal. Thereby, the power supply to the liquid crystal display panel 1 via the power supply control unit 9 is cut off. On the other hand, the auxiliary power supply 10 is turned on when a power OFF signal is input, and supplies power for operation to the liquid crystal display panel 1 instead of the main power supply 14 for a certain period.
[0045]
  When the drive signal generation circuit 8 is driven by power supplied from the auxiliary power supply 10 and a power supply OFF signal is input, the liquid crystal display panel 1 is turned on for a certain period of time for one vertical period or more at the liquid crystal saturation voltage. A composite video signal is generated and output to the source driving unit 2 and the gate driving unit 3. As a result, the gate driver 3 supplies the gate line 25 of the liquid crystal display panel 1 as shown in FIG.l~ 25mAre sequentially turned on, and in synchronization with the gate drive signal, the source drive unit 2 supplies the source line 24 of the liquid crystal display panel 1 in synchronization with the gate drive signal.l~ 24nThe ON level waveform is applied to the liquid crystal display panel 1, and the entire surface of the liquid crystal display panel 1 is turned on for one vertical period or more.
[0046]
  Further, the drive signal generation circuit 8 subsequently generates a composite video signal for turning off the entire liquid crystal display panel 1 for a fixed period of one vertical period or more, and outputs the composite video signal to the source drive unit 2 and the gate drive unit 3. . As a result, the gate driver 3 supplies the gate line 25 of the liquid crystal display panel 1 as shown in FIG.l~ 25mAre sequentially input, and in synchronization with the gate drive signal, the source drive unit 2 supplies the source line 24 of the liquid crystal display panel 1 in synchronization with the gate drive signal.l~ 24nAn OFF level waveform is applied to the liquid crystal display panel 1, and the entire surface of the liquid crystal display panel 1 is turned off for one vertical period or more.
[0047]
  Thereafter, the auxiliary power supply 10 is turned off, and driving of the liquid crystal display device including the liquid crystal display panel 1 is stopped.
[0048]
  As described above, in the liquid crystal display device according to the present embodiment, even when the main power supply 14 of the liquid crystal display device is turned off, the liquid crystal display panel 1 is temporarily turned on the entire surface by the saturation voltage of the liquid crystal by the power supply by the auxiliary power supply 10. Turns on and then turns off all over.
[0049]
  Thereby, even if a halftone image is displayed on the liquid crystal display panel 1, the distortion of the liquid crystal is small, and the liquid crystal is a guest-host liquid crystal with a slow response speed, and the restoration energy for returning to the original state is small, Once the saturation voltage is applied to all the pixels 22 of the liquid crystal display panel 1 and the energy for restoration is sufficiently increased, the afterimage is quickly erased when the entire surface is turned off thereafter. In addition, it is possible to discharge the liquid crystal held in a short time and prevent deterioration of the liquid crystal due to abnormal voltage.
[0050]
  As a result, although the present liquid crystal display device is a reflection type, the display quality is significantly improved as compared with the conventional erasing method.
[0051]
  [Embodiment 2]
  The following will describe another embodiment of the present invention with reference to FIGS. 1 and 4 to 7. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0052]
  In the liquid crystal display device of the present embodiment, as shown in FIG. 4, a source-side compensation circuit 31 is disposed between the drive signal generation circuit 8 ′ and the video signal distribution circuit 5, and the driver controller 4 ′. A gate-side compensation circuit 30 is disposed between the gate driver 7 and the gate driver 7.
[0053]
  From the drive signal generation circuit 8 ′, an ON-level composite video signal for turning on the entire surface of the liquid crystal display panel 1 with a liquid crystal saturation voltage and an OFF-level composite video signal for turning off the entire surface are separated. The signal is output to a bus line (not shown), and both inputs to the liquid crystal display panel 1 (here, input to the video signal distribution circuit 5) are switched and controlled by the source side compensation circuit 31. ing.
[0054]
  FIG. 5 shows a circuit diagram of the source side compensation circuit 31. From the input side of the switch SW1,Liquid crystal displayAn ON level composite video signal generated by the drive signal generation circuit 8 'when the main power supply 14 is turned off is input. On the other hand, from the input side of the switch SW2, in the normal state, an arbitrary video signal is input from the drive signal generation circuit 8 ', and an OFF level composite video signal is input when the main power supply 14 is OFF. .
[0055]
  These switches SW1 and SW2 are turned on when an L (low) level voltage is input, and a normal L level voltage is normally applied to the switch SW2. The composite video signal is output. However, when an instruction to turn off the main power supply 14 is input, and a power supply OFF signal that becomes H (high) in a pulse for a certain period is output from the microcomputer 11 and input to the source side compensation circuit 31, the switch SW2 is pulsed. In this period, the switch SW1 to which the L level voltage is input via the inverter 33 is turned ON, and an ON level composite video signal is output.
[0056]
  Here, the time during which the power OFF voltage output from the microcomputer 11 is output in a pulsed manner is a vertical blanking in which a normal video signal within one vertical period is not written.periodThis is set to be substantially the same as the blanking period, so that an ON-level composite video signal is output so that the liquid crystal display panel 1 is fully lit at the liquid crystal saturation voltage during the blanking period. Become.
[0057]
  On the other hand, from the driver controller 4 ', m gate lines 25 of the liquid crystal display panel 1 are provided.l~ 25mA normal gate drive signal that is sequentially turned on every horizontal period, and m gate lines 25 in the blanking period.l~ 25mAnd the gate drive signal for turning on all of them are output to separate bus lines (not shown), and the input to the liquid crystal display panel 1 of both outputs (in this case, the input to the gate driver 7) is the gate side compensation circuit. At 30, switching control is performed.
[0058]
  FIG. 6 shows a circuit diagram of the gate-side compensation circuit 30. From the input side of the switch SW3, when the main power supply 14 is OFF, the driver controller 4 'connects all the gate lines 25.l~ 25mA gate drive signal for turning on all the signals is input. On the other hand, a normal gate drive signal is input from the input side of the switch SW4.
[0059]
  These switches SW3 and SW4 are turned on when an L level voltage is inputted, like the switches SW1 and SW2 of the source-side compensation circuit 31 described above, and an ordinary L level voltage is normally applied to the switch SW4. A normal gate drive signal is output from the gate-side compensation circuit 30, a power-off signal that is pulsed to H level for a certain period is output from the microcomputer 11 and input to the gate-side compensation circuit 30, and the switch SW3 is pulsed. When turned on, all gate lines 25l~ 25mA gate drive signal for turning on all the signals is input. Although not shown in FIG. 4, such a gate-side compensation circuit 30 includes a gate line 25.l~ 25mAre provided for each line.
[0060]
  In the liquid crystal display device of the present embodiment having such a configuration, the waveform diagram of the drive signal applied to the liquid crystal display panel 1 after the main power supply 14 is instructed to turn off is as shown in FIG. The entire liquid crystal display panel 1 is turned on during the blanking period of the vertical period. As a result, the entire surface can be turned on / off within one vertical period, and the afterimage can be erased faster than the liquid crystal display device of the first embodiment, thereby further deteriorating the liquid crystal due to the application of abnormal voltage. It can be effectively suppressed.
[0061]
  In the present liquid crystal display device, the drive signal generating circuit 8 ′ and the source side compensation circuit 31, and the driver controller 4 ′ and the gate side compensation circuit 30 are provided with the source side compensation means and the gate side compensation means of the present invention. An erasing means is configured.
[0062]
  Incidentally, as in the liquid crystal display device of the present embodiment, the configuration of the liquid crystal display device that turns on the entire surface of the liquid crystal display panel 1 using a blanking period is shown in FIGS. Configuration is also possible.
[0063]
  In the liquid crystal display device shown in FIG. 8, the source-side compensation circuit 31 described above is disposed between the video signal distribution circuit 5 and the source driver 6, which is the output side of the video signal distribution circuit 5. In such a configuration, since the composite video signal from the drive signal generation circuit 8 ′ has already been distributed to the R, G, B monochromatic video signals through the video signal distribution circuit 5, the R, G, B It is necessary to provide the aforementioned source side compensation circuit 31 for each source wiring.
[0064]
  Further, the liquid crystal display device shown in FIG. 9 has a configuration in which the source side compensation circuit 31 is further provided in the source driver 6 ′. In this case, the source line 24 is further connected to the source driver 6 'to which a plurality of single color video signals for forming a color image or a monochrome image are input.l~ 24nIt is necessary to provide the above-mentioned source side compensation circuits 31 by the number of.
[0065]
  In the liquid crystal display device having the configuration shown in FIGS. 8 and 9, the waveform of the driving voltage of the liquid crystal display panel 1 is the same as that in FIG. 7, but it can be considered from the simplicity of the configuration of the liquid crystal display device. For example, the configuration of FIG. 4 is most desirable.
[0066]
  [Embodiment 3]
  The following will describe still another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0067]
  In the liquid crystal display device of the present embodiment, as shown in FIG. 10, a source-side compensation circuit 31 is disposed between the drive signal generation circuit 8 ′ and the video signal distribution circuit 5, and the driver controller 35 includes: The previous vertical synchronizing signal is latched and held, and when the power OFF signal is input, the vertical synchronizing signal is extended for a predetermined period and output.
[0068]
  In the liquid crystal display device of the present embodiment having such a configuration, the waveform diagram of the drive signal applied to the liquid crystal display panel 1 after the main power supply 14 is instructed to turn off is as shown in FIG. The gate drive signal that is turned on beyond the blanking period of the vertical period is the gate line 25 of the liquid crystal display panel 1.l~ 25mWill be output all at once. Thereby, the afterimage can be erased faster than the liquid crystal display device of the second embodiment, and accordingly, the deterioration of the liquid crystal due to the application of the abnormal voltage can be more effectively suppressed.
[0069]
  [Embodiment 4]
  The following will describe still another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0070]
  In the liquid crystal display device according to the present embodiment, as shown in FIG. 10, a source-side compensation circuit 31 ′ is disposed between the drive signal generation circuit 8 ″ and the video signal distribution circuit 5, and the driver controller 35 The previous vertical synchronization signal is latched and held, and when the power OFF signal is input, the vertical synchronization signal is extended at a predetermined time and output.
[0071]
  From the drive signal generation circuit 8 ″, the level is switched from an ON level at which the liquid crystal display panel 1 is entirely lit at the liquid crystal saturation voltage to an OFF level at which the entire surface is extinguished within a blanking period of one vertical period. A composite video signal to be converted is output, and an input to the liquid crystal display panel 1 (in this case, an input to the video signal distribution circuit 5) of both the composite video signal of the ON level / OFF level and a normal video signal is input. The source side compensation circuit 31 ′ is controlled to be switched, so that the circuit configuration of the source side compensation circuit 31 ′ is the same as that of the source side compensation circuit 31 shown in FIG. A composite video signal of ON level / OFF level is input to SW1, and a normal composite video signal is input to switch SW2.
[0072]
  In the liquid crystal display device of this embodiment having such a configuration, the waveform diagram of the drive signal applied to the liquid crystal display panel 1 after the main power supply 14 is instructed to be turned off is 1 vertical as shown in FIG. Within the blanking period of the period, the gate drive signal is applied to the gate line 25 of the liquid crystal display panel 1.l~ 25mAre simultaneously output, and the video signal continues to be turned on during that time and is turned off. Thereby, the afterimage can be erased faster than the liquid crystal display device of the third embodiment, and accordingly, the deterioration of the liquid crystal due to the application of the abnormal voltage can be more effectively suppressed.
[0073]
  In each of the above-described embodiments, the microcomputer 11 is used and the power OFF signal from the microcomputer 11 is used. Therefore, the microcomputer 11 is added with a function of detecting the main power supply 14 OFF, and the main power supply 14 is turned off. However, if the microcomputer 11 or the like is not used, the following procedure may be performed.
[0074]
  That is, a detector for observing the output voltage from the main power supply 14 and detecting that the main power supply 14 is turned off due to a voltage drop is provided, and the drive signal generating circuit 8 (8 ′ · 8) is provided by the detector. ") To output a video signal when the main power supply 14 is OFF. In this case, when the voltage drops to a certain level, the detector causes the drive signal generation circuit 8 (8 '· 8") to output. Although it is good also as a structure which outputs the signal which notifies that the main power supply 14 was turned off, since there exists a possibility of malfunctioning when the output voltage from the main power supply 14 fluctuates up and down, the voltage begins to fall rather than that. It is desirable that a signal notifying that the main power supply 14 is turned off is output to the drive signal generation circuit 8 (8 ′ · 8 ″) when a certain time has elapsed.
[0075]
  In each of the above-described embodiments, the auxiliary power supply 10 is used as the panel power holding means. In addition to this, when the microcomputer 11 is used, the main power supply is output by the power OFF signal output from the microcomputer 11. It can be considered that the above-described auxiliary power supply 10 is delayed only while the liquid crystal display panel 1 is driven for erasing the display image by some delay means.
[0076]
  Further, the auxiliary power supply 10 may have a configuration in which the auxiliary power supply 10 itself has a power generation capability or a configuration in which the power supply from the main power supply 14 is stored using a capacitor or the like.
[0077]
  In addition, although the pen input device 13 was used, it is not limited to this,Liquid crystal displayIt is also sufficient to turn on / off the power switch provided in.
[0078]
  [Embodiment 5]
  The following will describe still another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0079]
  In the liquid crystal display device of the present embodiment, as shown in FIG. 13, the liquid crystal display panel 1, the source driver 52, the gate driver 53, the source driver control circuit 54, the gate driver control circuit 55, the power supply control circuit 56, and the counter The electrode signal control circuit 57, a determination switch (power switch) 58, a determination power source 59, and a relay switch 60 are included.
[0080]
  The source driver 52 is supplied with several control signals and video signals output from a source driver control circuit 54, which will be described later, via a source control signal line 61 and a video signal line 62, respectively. A power supply voltage for operating the driving circuit is supplied from the circuit 56 via the source power supply line 63. Then, the source driver 52 synchronizes the input video signal with a horizontal synchronizing signal among several control signals, and the n source lines 24 of the liquid crystal display panel 1 described above.l~ 24n(See FIG. 2). As a result, a liquid crystal display panel is provided every horizontal period.
A data signal for displaying one row of pixels 22 is output.
[0081]
  Although the description here assumes that the video signal is in color, even if it is a monochrome liquid crystal display panel, the structure other than the video signal line is hardly changed, so the description thereof is omitted here. .
[0082]
  The source driver control circuit 54 is for controlling the source driver 52 as described above, and a power supply voltage supplied from a power supply control circuit 56 described later is input through a power supply voltage line 67. The source driver control circuit 54 is supplied with the original video signal via the original video signal line 68 and with the synchronization signal via the synchronization signal line 69. Then, the source driver control circuit 54 creates a desired video signal and control signal based on the input original video signal and synchronization signal, and the source driver control circuit 54 transmits the source signal via the source control signal line 61 and the video signal line 62. This is supplied to the driver 52.
[0083]
  In addition to the signal lines 61, 62, 67, 68 and 69 described above, a source enable signal line 70 is connected to the source driver control circuit 54. This is for transmitting a source enable signal for determining whether or not to perform the erase operation output from the power supply control circuit 56. In the source driver control circuit 54, during the period when the source enable signal is at the H level, a rectangular wave signal having the same phase and the same voltage level as the counter electrode signal described later is output to the source driver 52 instead of the normal video signal. To do.
[0084]
  Some control signals output from the gate driver control circuit 55 described later are input to the gate driver 53 via the gate control signal line 64, and the drive circuit is operated by the power supply control circuit 56. A power supply voltage is supplied through the gate power supply line 66. The gate driver 53 includes m gate lines 25 of the liquid crystal display panel 1.l~ 25mThe normal gate drive signal is output based on some control signals input from the gate control signal line 64 via the first and second TFTs 23 for each horizontal period from the first row to the m-th row. Turn on sequentially. As a result, the gate drive signal is applied to the corresponding pixel 22.
[0085]
  The gate driver 53 is supplied with an enable pulse, which will be described later, from the gate driver control circuit 55 via the enable pulse signal line 65. When the enable pulse is input, the gate driver 53 outputs the enable pulse as it is instead of the normal gate drive signal, and the m gate lines 25 of the liquid crystal display panel 1 are output.l~ 25mAll the above TFTs 23 are turned on simultaneously.
[0086]
  The gate driver control circuit 55 is for controlling the gate driver 53 as described above, and a power supply voltage supplied from a power supply control circuit 56 described later is input via a power supply voltage line 71. A synchronization signal is input via the synchronization signal line 69. Then, the gate driver control circuit 55 creates a desired control signal based on this synchronization signal and supplies it to the gate driver 53 via the gate control signal line 64.
[0087]
  In addition to the signal lines 64, 69, and 71, a gate enable signal line 72 and an enable pulse signal line 65 are connected to the gate driver control circuit 55. The gate enable signal line 72 is used to determine whether or not to perform the erase operation output from the power supply control circuit 56. When the gate enable signal is input at the H level, the gate driver control circuit 55 outputs the enable pulse having a predetermined pulse width to the gate driver 53 via the enable pulse signal line 65.
[0088]
  The counter electrode signal control circuit 57 receives the counter electrode signal applied to the counter electrode 22 b in the liquid crystal display panel 1 from the synchronization signal input from the synchronization signal line 69 and the power supply control circuit 56 via the power supply line 73. Control is performed based on the power supply voltage, and the counter electrode signal is applied to the counter electrode 22b via the counter electrode signal line 74.
[0089]
  The counter electrode signal control circuit 57 is also connected with a counter enable signal line 75 for determining whether or not to perform the erase operation output from the power supply control circuit 56. The counter electrode signal control circuit 57 outputs, as a counter electrode signal, a rectangular wave signal having the same phase and the same voltage level as the rectangular wave signal output from the source driver control circuit 54 while the counter enable signal is at the H level.
[0090]
  The judgment switch 58 isLiquid crystal displayEach time the judgment switch 58 is pressed.Liquid crystal displayIs switched ON / OFF. The determination switch 58 outputs an ON / OFF determination signal to the power supply control circuit 56, and the ON / OFF determination signal becomes an H level having a constant voltage level while the determination switch 58 is being pressed. A pulse (judgment pulse) is output. Note that the voltage level when the determination switch 58 is not pressed is 0V.
[0091]
  The determination power source 59 is a power source for generating a determination signal pulse of an ON / OFF determination signal that is output when the determination switch 58 is pressed. Since the power consumption is extremely small, the determination power source 59 can be constituted by a button battery or a dry battery, for example. .
[0092]
  The power control circuit 56 includes power lines 61, 66, 67, 71, 73 for supplying power voltages for operating the control circuits 54, 55, 57, drive circuits 52, 53, relay switches, and the like. Through 60Liquid crystal displayThe main power supply line 76 for obtaining the main power supply for operating the power supply and the aforementioned various enable signal lines 70, 72, and 75 are provided.
[0093]
  The power supply control circuit 56 is also connected to the determination switch 58 and the determination power supply 59, as will be described later.Liquid crystal displayThe power switch OFF and power ON are detected and the level of the relay switch control signal is switched to control the opening and closing of the relay switch 60. When the power is OFF, the relay switch 60 is turned off for a predetermined period of time. The power supply for driving the liquid crystal display panel 1 is continued through the power supply lines 61, 66, 67, 71, and 73, and various enable signals are output through the various enable signal lines 70, 72, and 75. To do.
[0094]
  In the above configuration, the power source control circuit 56, the judgment switch 58, and the judgment power source 59 constitute a power OFF detection means, the power source control circuit 56 constitutes a panel power holding means, and the erasing means is a power source. The control circuit 56, the source driver control circuit 54, the gate driver control circuit 55, the gate driver 53, and the counter electrode signal control circuit 57 are configured.
[0095]
  Next, in the liquid crystal display device having the above-described configuration, the operation when the user presses the determination switch 58 to instruct ON / OFF of the liquid crystal display device will be described with reference to the waveform diagrams of FIGS. While explaining. FIG. 16 is an enlarged view of the video signal and the counter electrode signal shown in FIG.
[0096]
  First, an OFF → ON operation for turning on the liquid crystal display device in the OFF state will be described.
[0097]
  Liquid crystal displayWhen the determination switch 58 is pressed once in a state where is OFF, a determination signal pulse corresponding to the period during which the determination switch is pressed appears in the ON / OFF determination signal as shown in the waveform diagram of FIG. . When the power supply control circuit 56 detects this determination signal pulse, it sets the relay switch control signal to the H level. During the period when the relay switch control signal is at the H level, the relay switch 60 is in a conductive state, the voltage from the main power supply is supplied to the power supply control circuit 56, and the power supply control circuit 56 supplies a desired signal to each circuit,Liquid crystal displayTurns on. Here, the relay switch control signal is kept at the H level and continues to make the relay switch 60 conductive until the determination switch 58 is next pressed and a determination signal pulse is input.
[0098]
  Next, an ON → OFF operation for turning off the liquid crystal display device in the ON state will be described.
[0099]
  When the determination switch 58 is pressed once while the liquid crystal display device is ON, a determination signal pulse appears again in the ON / OFF determination signal, as shown in the waveform diagram of FIG. When the power supply control circuit 56 detects the determination signal pulse, the power supply control circuit 56 outputs a source enable signal, a gate enable signal, and a counter enable signal via the various enable signal lines 70, 72, and 75 in order to erase the image. H level is output for a certain period.
[0100]
  Until the various enable signals become H level, normal display is performed. Therefore, the source driver control circuit 54 outputs arbitrary video signals and control signals to the source driver 52, and the gate driver control circuit 55 The control signal for sequentially turning on the normal gate lines is output, and the counter electrode signal control circuit 57 outputs a counter electrode signal suitable for an arbitrary video signal.
[0101]
  When the various enable signals become H level, the gate driver control circuit 55 generates an enable pulse based on the H level gate enable signal and outputs it to the gate driver 53. The gate driver 53 outputs the enable pulse. The m gate lines 25 of the liquid crystal display panel 1 are directly used as gate drive signals.l~ 25mSimultaneously output simultaneously.
[0102]
  At this time, the source driver control circuit 54 replaces the normal video signal while the source enable signal is at the H level, and a rectangular wave signal having the same phase and the same voltage level as the counter electrode signal as shown in FIG. To the source driver 52, and the source driver 52 synchronizes the supplied rectangular wave signal with the horizontal synchronizing signal in the same manner as in the normal operation, and the n source lines 24 of the liquid crystal display panel 1 described above.l~ 24nOutput all at once.
[0103]
  In the counter electrode signal control circuit 57, the rectangular signal output from the source driver control circuit 54 as shown in FIG.
A rectangular wave signal having the same phase as that of the waveform signal and the same voltage level is output as a counter electrode signal.
[0104]
  As a result, the voltage applied to each pixel 22 is relatively 0 V, the liquid crystals in each pixel 22 are simultaneously turned off and the entire surface is turned off, and the afterimage of the liquid crystal is erased. As described above, when the liquid crystal display panel 1 is driven to be turned off entirely, all the gate lines 25 are used.l~ 25mIn the configuration in which all the TFTs 23 are turned on at the same time, the time required for the erasing operation can be as short as 1/2 horizontal period, so that afterimage erasing can be performed in a very short time.
[0105]
  Thereafter, after the liquid crystal of each pixel 22 is sufficiently stabilized, the power supply control circuit 56 switches the various enable signals to L level (0 level) and sets the relay switch control signal to L level (0 level). Then, the relay switch 60 is turned off, and the power supply from the main power supply is stopped.
[0106]
  Here, the video signal and the counter electrode signal are rectangular wave signals, and the polarities of the video signal and the counter electrode signal are inverted every horizontal period. For example, as shown in FIG. Only the DC component having a voltage (OFF level) lower than the threshold voltage of the liquid crystal at which the liquid crystal of the display panel 1 is turned off may be used, or both the video signal and the counter electrode signal may be 0 V signals as shown in FIG. As a result, it is only necessary that the voltage applied to each pixel 22 is lower than the threshold voltage of the liquid crystal at which the liquid crystal is not turned on.
[0107]
  Next, a circuit example of the gate driver 53 and a circuit example of the video signal processing unit in the source driver control circuit 54 for performing the erasing operation as described above will be described with reference to FIGS.
[0108]
  An example of the gate driver 53 is shown in FIG. This gate driver includes a shift register 101, a level shifter 102, and a buffer circuit 103 as a standard structure of the gate driver. The shift register 101 and the level shifter 102 each have an m-stage configuration. A vertical synchronizing signal is supplied as a start signal (SP) to the data terminal of the first stage 1011 in the shift register 101 (1011 to 101m), and a horizontal synchronizing signal is supplied as a clock signal (CK) to the clock terminal of each stage. A pulse obtained by sequentially delaying a signal (one vertical synchronizing signal) by one horizontal period is output from the output terminal of each stage and is input to each stage of the level shifter 102 (1021 to 102m), and the level shifter 102 adjusts to an appropriate level. To the buffer circuit 103.
[0109]
  In order to perform the erasing operation as described above, the final stage buffer circuit 103 is composed of a two-input OR gate 104 (1041 to 104m), and one of the inputs to the OR gate 104 is the level shifter 102. The output is connected, and the enable pulse signal line 65 is connected to the other input.
[0110]
  A waveform diagram of the main part of the gate driver having such a configuration is shown in FIG. During normal operation, the output of each OR gate 104 constituting the buffer circuit 103, that is, the output of the gate driver, is the output of the level shifter 102 that sequentially turns on the m gate lines. This is a normal gate drive signal, and the gate driver 7 performs level conversion on the input pulse, and the gate line 25 of the liquid crystal display panel 1 is converted.l~ 25m(See FIG. 2).
[0111]
  On the other hand, when an enable pulse is input from the enable pulse signal line 65, each OR gate 104 outputs the enable pulse itself instead of the output of the level shifter 102. Thereby, the gate line 25 of the liquid crystal display panel 1 is obtained.l~ 25mAll the upper TFTs 23 are turned on all at once.
[0112]
  Another example of the gate driver 53 is shown in FIG. This gate driver also includes a shift register 101, a level shifter 102, and a buffer circuit 105. Here, in order to perform the erasure drive described above, the shift register 101 is provided with a preset terminal 106, and the enable pulse is input to the preset terminal 106.
[0113]
  A waveform diagram of the main part of the gate driver having such a configuration is shown in FIG. During normal operation, the output from the shift register 101 is an output that sequentially turns on the m gate lines as described above. When an enable pulse is input to the preset terminal 106, the output is independent of the input of the shift register 101. The outputs of the shift register 101 in a total of m stages simultaneously become the H level. Here, the gate driver control circuit 55 prevents a control signal other than the enable pulse from being output to the gate driver 53 when the gate enable signal becomes H level.
[0114]
  One circuit example of the video signal processing unit in the source driver control circuit 54 is shown in FIG. In this case, the flip-flop 107 and the inverter 113 create a divide-by-2 signal of the horizontal synchronization signal, and the level shifter 108 converts the divide-by-2 signal into a signal having the same phase and the same voltage level as the counter electrode signal. To do. The three-terminal buffers 109 and 110 and the inverter 112 are signals (not shown) provided for the respective colors in the source driver control circuit by inputting the signal output from the OR gate 111 to the source enable signal. The output from the distribution circuit is switched to this signal converted by the level shifter 108. FIG. 24 shows a waveform diagram of the video signal processing unit having such a configuration.
[0115]
  In the description here, the control of the counter electrode signal is omitted and only the video signal is controlled. However, the counter electrode signal may be controlled in the same manner, and as described above, Based on the video signal and the counter electrode signal, if the voltage applied to the liquid crystal is relatively lower than the threshold value at which the liquid crystal is not turned on, an erasing effect can be obtained. Needless to say, a combination of signals having only components and a voltage at which the liquid crystal is not turned on may be used.
[0116]
  [Embodiment 6]
  Another embodiment according to the present invention will be described below with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0117]
  In the liquid crystal display device of the above-described fifth embodiment, as shown in FIG. 13, the gate enable signal is supplied from the power supply control circuit 56 to the gate driver control circuit 55 via the gate enable signal line 72. The control circuit 55 generates a gate enable pulse based on this and supplies it to the gate driver 53 via the enable pulse signal line 65.
[0118]
  On the other hand, in the liquid crystal display device of the present embodiment, as shown in FIG. 25, the power supply control circuit 81 does not output the gate enable signal, and the gate enable signal is supplied to the gate driver control circuit 80. Absent. The supply of the enable signal is performed only to the source driver control circuit 54 and the counter electrode signal control circuit 57. In other words, the gate driver control circuit 80 and the gate driver 82 on the gate side have a conventional circuit configuration itself.
[0119]
  Therefore, here, the erasing means is composed of the power supply control circuit 81, the source driver control circuit 54, and the counter electrode signal control circuit 57.
[0120]
  FIG. 26 shows a waveform diagram of the main part during the ON → OFF operation of the liquid crystal display device in the liquid crystal display device of the present embodiment having such a configuration.
[0121]
  As shown in FIG. 26, the video signal output from the source driver control circuit 54 and the counter electrode signal output from the counter electrode signal control circuit 57 are determined by the determination switch as in the liquid crystal display device of the fifth embodiment. Until the source enable signal and the counter enable signal become H level after 58 is pressed, the normal video signal and the counter electrode signal are displayed. When the enable signal is switched to the H level, the normal video signal and the counter electrode signal are switched. Instead, they are rectangular wave signals having the same phase and the same voltage level.
[0122]
  The difference is that the gate drive signal output from the gate driver 82 is the same output as that during normal display, and the gate line 25l~ 25mThe point is that the operation of sequentially turning on the upper TFT 23 for each gate line 25 is continued.
[0123]
  According to this, in one vertical period, the voltage applied to each pixel 22 is relatively 0 V, the liquid crystal of each pixel 22 is not applied, the entire surface is turned off, and the afterimage of the liquid crystal is erased. (See FIG. 2).
[0124]
  Thus, in the configuration in which the gate enable signal is not input to the gate side, the time required for erasing the afterimage is at least one vertical period, which is longer than that of the liquid crystal display device of Embodiment 5. The gate driver 82 on the gate side and the gate driver control circuit 80 have the advantage that they can be handled by existing configurations.
[0125]
  In this case as well, the waveform of the video signal and the counter electrode signal only needs to be in a state where the voltage applied to each pixel 22 is lower than the threshold voltage of the liquid crystal that does not relatively turn on the liquid crystal.
[0126]
  [Embodiment 7]
  The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those shown in the above embodiment are given the same reference numerals, and the explanation thereof is omitted.
[0127]
  In the liquid crystal display device of the above-described fifth embodiment, the gate driver control circuit 55 receives the enable pulse via the enable pulse signal line 65 when the H level of the gate enable signal line 72 is input from the power supply control circuit 56. Is supplied to the gate driver 53, and the gate driver 53 receives the enable pulse as it is, and instead of the normal gate drive signal, the enable pulse is simultaneously transmitted to all the gate lines 25.l~ 25mIt was output above.
[0128]
  On the other hand, in the liquid crystal display device according to the present embodiment, as shown in FIG. 27, when the gate driver control circuit 85 receives an H level gate enable signal from the power supply control circuit 56, The enable signal is output as a start signal (SP) of the gate driver 82 via the gate control signal line 64.
[0129]
  That is, here, the erasing means is composed of the power supply control circuit 56, the source driver control circuit 54, and the gate driver control circuit 85.
[0130]
  FIG. 28 shows a waveform diagram of the main part during the ON → OFF operation of the liquid crystal display device in the liquid crystal display device of the present embodiment having such a configuration.
[0131]
  As shown in FIG. 28, the video signal output from the source driver control circuit 54 and the counter electrode signal output from the counter electrode signal control circuit 57 are determined by the determination switch as in the liquid crystal display device of the fifth embodiment. Until the source enable signal and the counter enable signal become H level after 58 is pressed, the normal video signal and the counter electrode signal are displayed. When the enable signal is switched to the H level, the normal video signal and the counter electrode signal are switched. Instead, they are rectangular wave signals having the same phase and the same voltage level.
[0132]
  The difference is that the gate drive signal output from the gate driver 82 is always at the H level output while the gate enable signal is at the H level.
This H level voltage value depends on the power supply voltage.
[0133]
  According to this, after one vertical period, the voltage applied to each pixel 22 is relatively 0 V, the liquid crystals of each pixel 22 are all unapplied all at once and the entire surface is turned off, and the afterimage of the liquid crystal is erased. (See FIG. 2).
[0134]
  As described above, in the configuration in which the output of the gate driver 82 is fixed to a constant voltage while the gate enable signal is input, the configuration of the sixth embodiment is not as high as the configuration of the fifth embodiment described above. However, the time required for the erase operation can be shortened. Moreover, the gate driver 82 has an advantage that it can be handled by an existing configuration.
[0135]
  In this case as well, the waveform of the video signal and the counter electrode signal only needs to be in a state where the voltage applied to each pixel 22 is lower than the threshold voltage of the liquid crystal that does not relatively turn on the liquid crystal.
[0136]
  Next, a circuit example of the gate driver control circuit 85 capable of performing the above driving will be described with reference to FIGS. 29 and 30. FIG.
[0137]
  An example of the gate driver control circuit 85 is shown in FIG. The control circuit for gate driver is equipped with a control IC 121 as a standard, and generates a signal for controlling the gate driver by an input clock signal, horizontal synchronization signal, vertical synchronization signal, or the like. The output of the start signal (SP ') in the control signal and the gate enable signal obtained from the gate enable signal line are input to the OR gate 122, and the output is used as a new start signal (SP). This start signal enables the erasing operation as described above.
[0138]
  In addition, in the fifth, sixth, and seventh embodiments described above, a dry battery, a button battery, or the like is used as the determination power source 59, but a rechargeable battery is employed as the determination power source 59.Liquid crystal displayWhile is workingLiquid crystal display deviceThe rechargeable battery may be charged from a main power source for driving the battery. In particular, since a rechargeable battery is originally employed in a notebook computer, a form information terminal, and the like, such a configuration eliminates the need for a button battery, a dry battery, or the like.
[0139]
  In addition, even in the case of a liquid crystal display device that always obtains main power from an AC power source such as a desktop information terminal, AC power is supplied to the determination power source 59 separately from the voltage supplied from the main power line 76. If the form of doing is taken, it will become unnecessary to provide a button battery, a dry cell, etc. separately like the structure using a rechargeable battery. In this case, it is more desirable to mount a small battery in advance assuming an unexpected power supply stop such as a power failure.
[0140]
  The so-called consumer electronic device power ON / OFF control (expressed as power ON / OFF in the above) is not a lock-type switch such as a toggle switch, but a tact switch or the like like the determination switch 58 described above. In general, this is performed by pressing a non-locking key switch that connects or disconnects the system. In this system, a strobe signal is output from the output terminal, and when the key switch is pressed, the signal is input to the input terminal and the power output is turned ON / OFF. It is possible to easily realize the delay of the power cut from the predetermined time during the ON → OFF operation as described above.
[0141]
  The liquid crystal display image erasing device of the present invention is provided in a liquid crystal display device having a liquid crystal display panel in which pixels are driven by active elements,Liquid crystal displayA display image erasing device for erasing the display image on the liquid crystal display panel when the power is turned off.Liquid crystal displayWhen a signal instructing to turn off the power is detected, a power-off detecting means for outputting a power-off signal, and when the power-off signal is outputted, power is supplied to the liquid crystal display panel after a certain period of time. A panel power holding means for cutting off the power supply, and an erasing means for turning off all pixels of the liquid crystal display panel within the predetermined period. The liquid crystal display panel is provided for each pixel. A pixel electrode; and a counter electrode facing the pixel electrode across the liquid crystal, wherein the erasing means is a source driver that outputs a video signal to a source line of the liquid crystal display panel, and a source driver that controls the source driver A control circuit and a counter electrode control circuit that outputs a counter electrode signal to the counter electrode, and a source enable signal that is at a selection level during the predetermined period is the source enable signal. By being input to the driver control circuit, by using electric power supplied from the panel power holding means, the liquid crystal in the pixel electrode and the counter electrode can also be configured to apply a voltage turned OFF.
[0142]
  According to this,Liquid crystal displayWhen the power is turned off, the power off detection means detects this, and the panel power holding meansLiquid crystal displayEven after the power is turned off, the power supplied to the liquid crystal display panel is held for a certain period. ThisLiquid crystal displayThe liquid crystal display panel can be driven even after the power is turned off.
[0143]
  When the power OFF detection means detects the power OFF, the erasure means energizes each circuit that drives the liquid crystal display panel for a certain period of time, turns on the active element, and positively responds to the video signal and the counter electrode signal. The voltage applied to the liquid crystal is controlled to be a voltage at which the liquid crystal is turned off, and the entire liquid crystal display panel is turned off.
[0144]
  As a result, the afterimage is quickly erased, and the afterimage is quickly erased, that is, the charge of the liquid crystal held in a short time is discharged, and the deterioration of the liquid crystal due to abnormal voltage is also caused. Can be suppressed.
[0145]
  In the above configuration, when the afterimage is erased, a saturation voltage is once applied to the liquid crystal to enhance the restoring force of the liquid crystal. However, depending on the liquid crystal, the active element is turned on without applying the saturation voltage once. In some cases, afterimages are erased at a sufficiently high speed by controlling the voltage applied to the liquid crystal to the video signal and the counter electrode signal to be a voltage at which the liquid crystal is turned off to turn off the entire surface.
[0146]
  in this way,Liquid crystal displayWhen the power of the LCD is turned off, the erasing means turns on the active element and controls the liquid crystal display so that the voltage applied to the liquid crystal positively to the video signal and the counter electrode signal becomes the voltage at which the liquid crystal is turned off. By turning off the entire panel, the afterimage is quickly erased, and the afterimage is quickly erased, that is, the charge of the liquid crystal held in a short time is discharged, which is an abnormal voltage. The deterioration of the liquid crystal due to can also be suppressed.
[0147]
  As a result, it is possible to surely improve the problem of deterioration of the liquid crystal when the power is turned off and the deterioration of display quality.
[0148]
  The liquid crystal display image erasing device of the present invention is provided in a liquid crystal display device having a liquid crystal display panel in which pixels are driven by active elements,Liquid crystal displayA display image erasing device for erasing the display image on the liquid crystal display panel when the power is turned off.Liquid crystal displayWhen a signal instructing to turn off the power is detected, a power-off detecting means for outputting a power-off signal, and when the power-off signal is outputted, power is supplied to the liquid crystal display panel after a certain period of time. Panel power holding means for cutting off the power supply, and erasing means for applying a voltage at which all the pixels of the liquid crystal display panel become OFF level to all the pixels of the liquid crystal display panel within the predetermined period. The liquid crystal display panel includes a pixel electrode provided for each pixel and a counter electrode facing the pixel electrode with the liquid crystal interposed therebetween, and the erasing unit sends a video signal to a source line of the liquid crystal display panel. A source driver for outputting, a source driver control circuit for controlling the source driver, and a counter electrode control circuit for outputting a counter electrode signal to the counter electrode, When a source enable signal that becomes a selection level at regular intervals is input to the source driver control circuit, the liquid crystal is turned off to the pixel electrode and the counter electrode using the power supplied from the panel power holding means. It can also be set as the structure which applies the voltage which becomes.
[0149]
  According to this,Liquid crystal displayWhen the power is turned off, the power off detection means detects this, and the panel power holding meansLiquid crystal displayEven after the power is turned off, the power supplied to the liquid crystal display panel is held for a certain period. ThisLiquid crystal displayThe liquid crystal display panel can be driven even after the power is turned off.
[0150]
  When the power OFF detection means detects the power OFF, the erasure means energizes each circuit that drives the liquid crystal display panel for a certain period of time, turns on the active element, and positively responds to the video signal and the counter electrode signal. Thus, the voltage applied to the liquid crystal is controlled to be a voltage at which the liquid crystal is turned off, and all the pixels of the liquid crystal display panel are turned off.
[0151]
  As a result, the afterimage is quickly erased, and the afterimage is quickly erased, that is, the charge of the liquid crystal held in a short time is discharged, and the deterioration of the liquid crystal due to abnormal voltage is also caused. Can be suppressed.
[0152]
  In the above configuration, when the afterimage is erased, a saturation voltage is once applied to the liquid crystal to enhance the restoring force of the liquid crystal. However, depending on the liquid crystal, the active element is turned on without applying the saturation voltage once. In some cases, afterimages are erased at a sufficiently high speed by controlling the voltage applied to the liquid crystal to the video signal and the counter electrode signal to be a voltage at which the liquid crystal is turned off to turn off the entire surface.
[0153]
  in this way,Liquid crystal displayWhen the power of the LCD is turned off, the erasing means turns on the active element and controls the liquid crystal display so that the voltage applied to the liquid crystal positively to the video signal and the counter electrode signal becomes the voltage at which the liquid crystal is turned off. By setting all the pixels of the panel to the OFF level, the afterimage is quickly erased, and the afterimage is quickly erased, that is, the charge of the liquid crystal held in a short time is discharged. Therefore, deterioration of the liquid crystal due to abnormal voltage can be suppressed.
[0154]
  As a result, it is possible to surely improve the problem of deterioration of the liquid crystal when the power is turned off and the deterioration of display quality.
[0155]
  In the liquid crystal display image erasing apparatus according to the present invention, in the configuration described above, the erasing unit further controls a gate driver that outputs a gate signal to a gate line of the liquid crystal display panel, and a gate driver that controls the gate driver. A gate enable signal that is at a selection level during the predetermined period is input to the gate driver control circuit, using the power supplied from the panel electrode holding means, It is also possible to output a gate signal to the gate line.
[0156]
  According to this, since the signal output from the gate driver outputs a signal for simultaneously activating all the switching elements, the time required for the erasing operation can be as short as 1/2 horizontal period, which is very The afterimage can be erased in a short time.
[0157]
  In the liquid crystal display image erasing apparatus of the present invention, the erasing unit may be configured such that the enable signal is input to the gate driver as a start signal of the gate driver.
[0158]
  According to this, since the active elements are sequentially turned on line by line as in normal driving, the time required for erasing the afterimage requires at least one vertical period, which is longer than the above configuration. However, there is an advantage that the gate driver necessary for outputting the gate drive signal, its control circuit, and the like can be handled by the existing configuration.
[0159]
  That is, the time required for erasing the afterimage is longer than that in the above configuration, but the gate driver and its control circuit required for outputting the gate drive signal can be handled by the existing configuration. Play.
[0160]
  The liquid crystal display image erasing apparatus of the present invention may be configured such that, in the configuration, the erasing means fixes the gate signal to a voltage of a certain level.
[0161]
  According to this, the time required for the erasing operation can be shortened as compared with the above configuration, and the gate driver necessary for outputting the gate drive signal can be handled by the existing configuration.
[0162]
Further, the liquid crystal display image erasing method of the present invention erases the display image of the liquid crystal display panel when the power of the liquid crystal display device is turned off in a reflective liquid crystal display device having a liquid crystal display panel in which pixels are driven by active elements. A method of erasing a display image, wherein a power OFF detection step for detecting that the power of the liquid crystal display device is turned off, and the power supply power supplied to the liquid crystal display panel is constant after the power of the liquid crystal display device is turned off When power OFF is detected by the panel power holding means for holding the period and the power OFF detection means, the liquid crystal display panel is entirely lit at the liquid crystal saturation voltage by supplying power from the panel power holding means, After that, it is possible to have erasing means for turning off the entire surface.
[0163]
According to this, when the power of the liquid crystal display device is turned off, this is detected by the power off detection step, and the power supplied to the liquid crystal display panel after the power of the liquid crystal display device is turned off by the panel power holding step. Hold the power for a certain period. Thereby, the liquid crystal display panel can be driven even after the power of the liquid crystal display device is turned off.
[0164]
Then, when power OFF is detected in the power OFF detection step, the liquid crystal display panel is turned on entirely at the liquid crystal saturation voltage by the power supply in the panel power holding step in the erasing step, and then the entire surface is turned off. .
[0165]
As a result, even if a halftone image is displayed on the liquid crystal display panel, and the distortion of the liquid crystal is small and the energy for restoration is small, the saturation voltage is once applied to the liquid crystal of the liquid crystal display panel to restore it. Since the energy is sufficiently increased, the liquid crystal quickly returns to its original state when the entire surface is turned off thereafter, and the afterimage is quickly erased.
[0166]
The fact that the afterimage is quickly erased means that the charge of the liquid crystal held in a short time is discharged, and deterioration of the liquid crystal due to abnormal voltage can be suppressed.
[0167]
As a result, it is possible to reliably improve the problem of deterioration of the liquid crystal when the power is turned off and the deterioration of display quality.
[0168]
Further, in the erasing step, the afterimage is erased more quickly by driving the liquid crystal display panel so that the voltage applied to the liquid crystal becomes a voltage at which the liquid crystal is turned off when the entire surface is turned off after the entire surface is turned on. Can do.
[0169]
FIG. 32 (a ) ( As shown in b), for example, when the power is turned off in the display state of gradation 6, if it remains as it is, 320 msec is required to return to the black state of gradation 8, but once the saturation voltage is applied, the gradation is By going through the state of 1, it is erased in about 70 msec.
[0170]
TFT (active element) Thin Film Transistor) When an element is used, a liquid crystal having a high retention rate is required, and generally a liquid crystal having a high specific resistance (generally 1 × 10 12 Ω · cm) or more is used, but such a high specific resistance liquid crystal has a long discharge time, and thus the afterimage is more difficult to disappear. In such a case, it is very effective to apply the OFF voltage after applying the saturation voltage as described above.
[0171]
The fact that the afterimage is quickly erased means that the charge of the liquid crystal held in a short time is discharged, and deterioration of the liquid crystal due to abnormal voltage can be suppressed.
[0172]
In addition, it is possible to more reliably improve the problem of deterioration of the liquid crystal when the power is turned off and the deterioration of display quality.
[0173]
In addition, the liquid crystal display image erasing method of the present invention is the above-described configuration, wherein the erasing means sequentially turns on the gate lines for a certain period of one vertical period or more from the gate driver and turns on the active elements for each gate line. The gate drive signal to be output is output, and during this period, a video signal that turns on the entire surface is output from the source driver, and subsequently, the gate line is sequentially turned ON for a certain period of one vertical period or more from the gate driver to activate the active element. It is possible to output a gate drive signal that is turned on for each gate line, and to output a video signal that turns off the entire surface from the source driver during this period.
[0174]
This is one configuration for realizing the erasing step. By driving the gate driver and the source driver as described above, the liquid crystal display panel is entirely turned on for a certain period of one vertical period or more. Since the entire surface is turned off for a certain period longer than the vertical period, the erase step can be easily configured.
[0175]
This also makes it possible to easily realize the erasing step by changing the configuration on the source side while maintaining the configuration on the gate side.
[0176]
In addition, the liquid crystal display image erasing method of the present invention is the above-described configuration, wherein the erasing step includes a gate driving signal for simultaneously turning on the active elements on all the gate lines during a vertical blanking period within one vertical period from the gate driver. And a source-side compensation step for outputting from the source driver a video signal that is lit entirely so as to be synchronized with the gate drive signal output by the gate-side compensation step. The entire liquid crystal display panel can be turned on during one vertical blanking period.
[0177]
According to this, the source-side compensation step and the gate-side compensation step provided in the erasing step perform full lighting when the power of the liquid crystal display device is turned off using a vertical blanking period of one vertical period. Therefore, although it is necessary to change the configuration on both the source side and the gate side, the entire liquid crystal display panel can be turned on and off within one vertical period, and the afterimage of the liquid crystal can be erased faster than the above configuration. Further, deterioration of the liquid crystal can be more effectively suppressed.
[0178]
In the liquid crystal display image erasing method of the present invention, in the above-described configuration, the erasing step includes the vertical blanking period within one vertical period from the gate driver and the active elements on all the gate lines simultaneously exceeding the period. The gate side compensation step for outputting a gate drive signal to be turned ON, and the entire surface so as to be synchronized with the gate drive signal output from the gate side compensation step And a source-side compensation step of outputting a video signal that is turned on and subsequently turned off entirely from the source driver.
[0179]
According to this, since the source-side compensation step and the gate-side compensation step provided for the erasing step, the entire lighting and the entire lighting-off when the power of the liquid crystal display device is turned off can be performed in a period shorter than one vertical period. Although it is necessary to change the configuration on both the source side and the gate side, the afterimage of the liquid crystal can be erased faster than the above configuration, and deterioration of the liquid crystal can be more effectively suppressed.
[0180]
In the liquid crystal display image erasing method according to the present invention, in the above-described configuration, the erasing step stage is configured such that the gate line is sequentially turned on for a certain period of one vertical period or more from the gate driver, and the active element is set for each gate line. A gate drive signal that is turned on is output, and during this period, a video signal is output from the source driver so that all the pixels of the liquid crystal display panel are in the ON level. Subsequently, the gate driver continuously outputs a certain period of one vertical period or more. The gate line is sequentially turned on to output a gate drive signal for turning on the active element for each gate line, and during this period, a video signal is output from the source driver so that all the pixels of the liquid crystal display panel are at the OFF level. Can be output.
[0181]
  Thus, the above-described erasing step can be easily realized by changing the configuration on the source side without changing the configuration on the gate side.
[0182]
【The invention's effect】
As described above, the method for erasing a liquid crystal display image of the present invention is as follows.Pixel is driven by an active elementCan display halftone imagesHas a liquid crystal display panelDisplay by reflecting incident light from outside.ReflectiveofIn a liquid crystal display device, a display image erasing method for erasing a display image on a liquid crystal display panel when the main power of the liquid crystal display device is turned off, and detecting that the main power of the liquid crystal display device is turned off The main power OFF is detected in the step, the panel power holding step for holding the power supplied to the liquid crystal display panel for a certain period after the main power of the liquid crystal display device is turned off, and the power OFF detection step. When,By supplying power from the auxiliary power source of the liquid crystal display device, a liquid crystal saturation voltage is applied to the liquid crystals of all the pixels of the liquid crystal display panel so that all the pixels of the liquid crystal display panel are turned on, and then the above-mentioned And an erasing step of applying a voltage at which all the pixels of the liquid crystal display panel become OFF level to all the pixels of the liquid crystal display panel. The erasing step includes a vertical feedback within one vertical period from the gate driver. A gate-side compensation step for outputting a gate drive signal for simultaneously turning on the active elements on all the gate lines during the line period, and a video signal for setting all the pixels of the liquid crystal display panel to the ON level so as to be synchronized with the gate drive signal. Source-side compensation step for outputting the signal from the source driver, and all the pixels of the liquid crystal display panel are on-level during one vertical blanking period. And the source-side compensation step is a composite of video signals of a plurality of colors, such that a video signal that turns on all the pixels of the liquid crystal display panel so as to be synchronized with the gate drive signal. It is the structure produced | generated by a state.
[0183]
In addition, the liquid crystal display image erasing method of the present invention includes a liquid crystal display panel that can display a halftone image in which pixels are driven by active elements, and is a reflective liquid crystal display that displays by reflecting incident light from the outside. A display image erasing method for erasing a display image on a liquid crystal display panel when the main power of the liquid crystal display device is turned off in the apparatus, wherein the power OFF detection step detects that the main power of the liquid crystal display device is turned off. When the main power OFF is detected in the panel power holding step for holding the power supplied to the liquid crystal display panel for a certain period even after the main power of the liquid crystal display device is turned off, and the power OFF detection step, The liquid crystal saturation voltage is adjusted so that all the pixels of the liquid crystal display panel are turned on by the power supply from the auxiliary power source of the liquid crystal display device. It is applied to the liquid crystal of all the pixels of Le, then the liquid crystal display And an erasing step of applying a voltage at which all the pixels of the panel become OFF level to all the pixels of the liquid crystal display panel. The erasing step includes a vertical blanking period within one vertical period from the gate driver. And a gate-side compensation step for outputting a gate drive signal that simultaneously turns on the active elements on all the gate lines beyond the period, and after setting all the pixels to the ON level so as to be synchronized with the gate drive signal. And a source-side compensation step for outputting a video signal for setting all pixels to the OFF level from the source driver, and the source-side compensation step is synchronized with the gate drive signal. In this configuration, a video signal that sets all of the pixels to the ON level is generated in a composite state composed of video signals of a plurality of colors.
[0184]
  As a result, even if a halftone image is displayed on the liquid crystal display panel and the distortion of the liquid crystal is small and the energy for restoration is small, the saturation voltage is once applied to the liquid crystal of the liquid crystal display panel and the restoration is performed. Since the energy is sufficiently increased, by setting all the subsequent pixels to the OFF level, the liquid crystal quickly returns to the original state, and the afterimage is quickly erased. The fact that the afterimage is quickly erased means that the charge of the liquid crystal held in a short time is discharged, and deterioration of the liquid crystal due to abnormal voltage can be suppressed.
[0185]
  Also,Liquid crystal displaySince the entire lighting when the power is turned off is performed using the vertical blanking period of one vertical period, it is necessary to change the configuration on both the source side and the gate side, but the liquid crystal display panel within one vertical period. Thus, it is possible to turn on / off the entire surface, erase the afterimage of the liquid crystal faster than the above-described configuration, and further effectively suppress the deterioration of the liquid crystal.
[0186]
  In addition, since the entire lighting and extinguishing of the liquid crystal display device when the power is turned off can be performed in a period shorter than one vertical period, it is necessary to change the configuration on both the source side and the gate side. As a result, the afterimage of the liquid crystal can be erased faster than that, and deterioration of the liquid crystal can be more effectively suppressed.
[0187]
  In addition to the effect of the above configuration, the source side compensation step can be simplified compared to the configuration in which the source side compensation step is provided on the output side of the video signal distribution means.
[0188]
  The liquid crystal display image erasing method of the present invention is the above-described configuration, whereinLiquid crystal displayProvided inMain powerSwitch outputs a determination pulse every time the switch is operated, and the power OFF detection step includesLiquid crystal displayWhen the judgment pulse is input with ONLiquid crystal displayofMain powerIs detected, and the panel power holding step is performed in the power OFF detection step.Main powerWhen OFF is detected,Liquid crystal displayThe switch means provided on the main power supply line for supplying power from the main power supply means is turned off after a predetermined time has elapsed.
[0189]
  Thus, the panel power holding means can be realized systematically without separately providing an auxiliary power source or the like, and has a configuration corresponding to power ON / OFF control of consumer electronic devices. As a result, it is possible to avoid an increase in size and cost of the liquid crystal display device itself by mounting such an erasing device.
[0190]
  Another liquid crystal display method of the present invention is a liquid crystal display method for a liquid crystal display device having a guest-host type liquid crystal display panel, including any one of the liquid crystal display image erasing methods described above.
[0191]
  As a result, a guest-host type liquid crystal display device with excellent display quality can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of an active matrix type liquid crystal display panel provided in the liquid crystal display device.
FIG. 3 is a waveform diagram of drive signals applied to a liquid crystal display panel when a main power supply of the liquid crystal display device is turned off.
FIG. 4 is a block diagram of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 5 is a circuit diagram of a source side compensation circuit constituting a part of source side compensation means of panel lighting control means in the liquid crystal display device.
FIG. 6 is a circuit diagram of a gate side compensation circuit that constitutes a part of the gate side compensation means of the panel lighting control means in the liquid crystal display device.
FIG. 7 is a waveform diagram of drive signals applied to the liquid crystal display panel when the main power supply of the liquid crystal display device is turned off.
FIG. 8 is a block diagram of a liquid crystal display device having another configuration according to the second embodiment of the present invention.
FIG. 9 is a block diagram of a liquid crystal display device having another configuration according to the second embodiment of the present invention.
FIG. 10 is a block diagram of liquid crystal display devices according to third and fourth embodiments of the present invention.
FIG. 11 is a waveform diagram of drive signals applied to a liquid crystal display panel when a main power supply of a liquid crystal display device according to a third embodiment is turned off.
FIG. 12 is a waveform diagram of drive signals applied to a liquid crystal display panel when a main power supply of a liquid crystal display device according to a fourth embodiment is turned off.
FIG. 13 is a block diagram of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 14 is a waveform diagram of an ON / OFF determination signal and a relay switch control signal output when the liquid crystal display device according to the fifth embodiment is turned from OFF to ON.
FIG. 15 is a signal waveform diagram of a main part output when the liquid crystal display device according to the fifth embodiment is turned from ON to OFF.
16 is a waveform diagram for explaining in detail the video signal and the counter electrode signal shown in FIG.
FIG. 17 is a signal waveform diagram of a main part output from ON to OFF in another configuration of the liquid crystal display device of the fifth embodiment.
FIG. 18 is a signal waveform diagram of a main part output from ON to OFF in still another configuration of the liquid crystal display device according to the fifth embodiment.
FIG. 19 is a circuit diagram illustrating a configuration example of a gate driver in a liquid crystal display device according to a fifth embodiment;
20 is a signal waveform diagram of a main part when the gate driver shown in FIG. 19 is driven.
FIG. 21 is a circuit diagram showing another configuration example of the gate driver in the liquid crystal display device according to the fifth embodiment;
22 is a signal waveform diagram of a main part of the gate driver shown in FIG. 21. FIG.
FIG. 23 is a circuit diagram illustrating a configuration example of a video signal processing unit in a source driver control circuit in a liquid crystal display device according to a fifth embodiment;
24 is a signal waveform diagram of a main part of the video signal processing unit shown in FIG. 23. FIG.
FIG. 25 is a block diagram of a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 26 is a signal waveform diagram of a main part output when the liquid crystal display device according to the sixth embodiment is turned ON.
FIG. 27 is a block diagram of a liquid crystal display device according to a seventh embodiment of the present invention.
FIG. 28 is a signal waveform diagram of a main part output when the liquid crystal display device according to the seventh embodiment is turned ON.
FIG. 29 is a circuit diagram showing a configuration example of a gate driver in a liquid crystal display device according to a seventh embodiment.
30 is a signal waveform diagram of a main part of the gate driver shown in FIG. 29. FIG.
FIG. 31 is a waveform diagram of drive signals applied to a liquid crystal display panel when a main power supply of a conventional liquid crystal display device is turned off.
FIG. 32A is a graph showing the response speed between gradations of liquid crystal, and FIG. 32B is a graph showing the number of gradations, applied voltage, and the relationship between these and transmittance.
[Explanation of symbols]
  1 LCD panel
  2 Source drive unit
  3 Gate driver
  4, 4 ', 35 Driver controller (erasing means)
  5 Video signal distribution circuit (Video signal distribution means)
  6 Source driver
  7 Gate driver
  8, 8 ', 8 "drive signal generating circuit (erasing means)
  10 Auxiliary power supply (panel power holding means)
  11 Microcomputer (Power OFF detection means)
  14 Main power supply
  52 Source Driver
  53 Gate driver (erasing means)
  54 Control circuit for source driver (erasing means)
  55, 80, 85 Gate driver control circuit (erasing means)
  56, 81 Power control circuit (power OFF detecting means, erasing means)
  57 Counter electrode signal control circuit (erasing means)
  58 judgment switch (power switch, power OFF detection means)
  59 Power supply for judgment (Power OFF detection means)
  60 Relay switch (switch means)
  76 Main power line

Claims (8)

画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有し、外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、
上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、
上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、
上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、
上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、
１垂直帰線期間に液晶表示パネルの全ての画素がＯＮレベルとなるようにさせるとともに、
上記ソース側補償ステップは、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成することを特徴とする液晶表示画像の消去方法。Pixels in will have a liquid crystal display panel of a halftone image can be displayed driven by the active element, a liquid crystal display device of the reflection type for displaying the incident light is reflected from the outside, the main power OFF of the liquid crystal display device A method of erasing a display image that sometimes erases a display image on a liquid crystal display panel,
A power OFF detection step for detecting that the main power of the liquid crystal display device is turned OFF;
A panel power holding step for holding the power supply power supplied to the liquid crystal display panel for a certain period after the main power of the liquid crystal display device is turned off;
When the main power OFF is detected in the power OFF detection step , the liquid crystal saturation voltage is set so that all the pixels of the liquid crystal display panel are turned on by the power supply from the auxiliary power supply of the liquid crystal display device. An erasing step of applying to all the pixels of the liquid crystal display panel a voltage that is applied to the liquid crystal of all the pixels of the liquid crystal display panel, and then the voltage at which all the pixels of the liquid crystal display panel are turned off,
The erasing step is synchronized with the gate driving signal and a gate side compensation step for outputting a gate driving signal for simultaneously turning ON the active elements on all the gate lines in a vertical blanking period within one vertical period from the gate driver. A source-side compensation step for outputting a video signal from the source driver so as to turn on all the pixels of the liquid crystal display panel.
In one vertical blanking period, all the pixels of the liquid crystal display panel are set to the ON level,
The source-side compensation step generates a video signal in which all the pixels of the liquid crystal display panel are set to the ON level so as to be synchronized with the gate drive signal in a composite state composed of video signals of a plurality of colors. A method for erasing a liquid crystal display image. 上記液晶表示パネルの全ての画素をＯＮレベルとするような複合状態の映像信号は、上記主電源のＯＮ時に上記液晶表示パネルに入力される通常の映像信号とは別のバスラインに出力され、  A composite video signal that turns on all the pixels of the liquid crystal display panel is output to a different bus line from the normal video signal input to the liquid crystal display panel when the main power is turned on.
上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ソース側補償ステップでは、上記液晶表示パネルの全ての画素をＯＮレベルとするような映像信号が上記液晶表示パネルに入力されるとともに、  When the main power OFF is detected in the power OFF detection step, the input of the output of both video signals to the liquid crystal display panel is controlled to be switched, so that in the source side compensation step, the liquid crystal display panel A video signal that turns on all pixels is input to the liquid crystal display panel,
上記垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号は、上記主電源のＯＮ時に上記液晶表示パネルに入力される、上記液晶パネルのゲート線上のアクティブ素子を１水平期間毎順次ＯＮするゲート駆動信号とは、別々のバスラインに出力され、  A gate drive signal for simultaneously turning on the active elements on all the gate lines during the vertical blanking period is input to the liquid crystal display panel when the main power is turned on. The gate drive signals that turn on sequentially are output to separate bus lines,
上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両ゲート駆動信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ゲート側補償ステップでは、１垂直帰線期間に全ゲート線上のアクティブ素子を同時にＯＮさせるゲート駆動信号が上記液晶表示パネルに入力されることを特徴とする請求項１記載の液晶表示画像の消去方法。  When the main power OFF is detected in the power OFF detection step, the input of the outputs of both gate drive signals to the liquid crystal display panel is controlled to be switched, so that one vertical blanking is performed in the gate side compensation step. 2. The liquid crystal display image erasing method according to claim 1, wherein a gate drive signal for simultaneously turning on the active elements on all the gate lines during the period is input to the liquid crystal display panel. 上記液晶表示パネルの全ての画素をＯＮレベルとするような複合状態の映像信号は、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような複合状態の映像信号とは別のバスラインに出力され、  A composite state video signal in which all the pixels of the liquid crystal display panel are set to the ON level is output to a bus line different from the composite state video signal in which all pixels of the liquid crystal display panel are set to the OFF level. And
上記消去ステップでは、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御され、  In the erasing step, the input to the liquid crystal display panel of the output of both video signals is switched and controlled,
１垂直帰線期間に液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレ  After turning on all the pixels of the liquid crystal display panel during one vertical blanking period, ベルとすることで、１垂直期間内で、液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレベルとすることを特徴とする請求項１記載の液晶表示画像の消去方法。2. The method for erasing a liquid crystal display image according to claim 1, wherein all the pixels of the liquid crystal display panel are set to the ON level within one vertical period, and subsequently set to the OFF level. １垂直帰線期間に液晶表示パネルの全ての画素をＯＮレベルとした後、続けてＯＦＦレベルに切り換わる複合状態の映像信号と、上記主電源のＯＮ時に上記液晶表示パネルに入力される通常の映像信号とが別々のバスラインに出力され、  After all the pixels of the liquid crystal display panel are set to the ON level during one vertical blanking period, the composite video signal that is subsequently switched to the OFF level, and the normal video signal input to the liquid crystal display panel when the main power is turned on The video signal is output to a separate bus line,
上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記両映像信号の出力の上記液晶表示パネルへの入力が切替制御されることで、上記ソース側補償ステップでは、上記液晶表示パネルの全ての画素をＯＮレベルとするような映像信号が上記液晶表示パネルに入力されることを特徴とする請求項１記載の液晶表示画像の消去方法。  When the main power OFF is detected in the power OFF detection step, the input of the output of both video signals to the liquid crystal display panel is controlled to be switched, so that in the source side compensation step, the liquid crystal display panel 2. The liquid crystal display image erasing method according to claim 1, wherein a video signal for setting all pixels to the ON level is input to the liquid crystal display panel. 画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有する外部からの入射光を反射させて表示を行う反射型の液晶表示装置における、該液晶表示装置の主電源ＯＦＦ時に液晶表示パネルの表示画像を消去させる表示画像の消去方法であって、  In a reflective liquid crystal display device that performs display by reflecting incident light from the outside having a liquid crystal display panel that can display a halftone image in which a pixel is driven by an active element, the liquid crystal is displayed when the main power of the liquid crystal display device is turned off. A display image erasing method for erasing a display image on a display panel,
上記液晶表示装置の主電源がＯＦＦされたことを検出する電源ＯＦＦ検出ステップと、  A power OFF detection step for detecting that the main power of the liquid crystal display device is turned OFF;
上記液晶表示装置の主電源がＯＦＦされた後も液晶表示パネルに供給される電源電力を一定期間保持するパネル電力保持ステップと、  A panel power holding step for holding the power supply power supplied to the liquid crystal display panel for a certain period after the main power of the liquid crystal display device is turned off;
上記電源ＯＦＦ検出ステップにて主電源ＯＦＦが検出されると、上記液晶表示装置の補助電源からの電力供給にて、上記液晶表示パネルの全ての画素がＯＮレベルとなるように液晶飽和電圧を上記液晶表示パネルの全ての画素の液晶に印加し、その後、上記液晶表示パネルの全ての画素がＯＦＦレベルとなるような電圧を上記液晶表示パネルの全ての画素に印加する消去ステップとを有し、  When the main power OFF is detected in the power OFF detection step, the liquid crystal saturation voltage is set so that all pixels of the liquid crystal display panel are turned on by the power supply from the auxiliary power supply of the liquid crystal display device. An erasing step of applying to all the pixels of the liquid crystal display panel a voltage that is applied to the liquid crystals of all the pixels of the liquid crystal display panel, and then the voltage at which all the pixels of the liquid crystal display panel are turned off,
上記の消去ステップは、ゲートドライバより１垂直期間内の垂直帰線期間及び該期間を超えて全ゲート線上のアクティブ素子を同時にＯＮさせるようなゲート駆動信号を出力させるゲート側補償ステップと、上記ゲート駆動信号と同期するように、上記全ての画素をＯＮレベルとした後続けて全ての画素をＯＦＦレベルとするような映像信号をソースドライバより出力させるソース側補償ステップとを有しており、  The erasing step includes a gate-side compensation step for outputting a gate drive signal for simultaneously turning on the active elements on all the gate lines beyond the vertical blanking period within one vertical period and the period from the gate driver; A source-side compensation step for outputting a video signal from the source driver so that all the pixels are set to the OFF level in succession after all the pixels are set to the ON level so as to be synchronized with the drive signal,
上記ソース側補償ステップは、上記ゲート駆動信号と同期するように液晶表示パネルの全ての画素をＯＮレベルとするような映像信号を、複数の色の映像信号からなる複合状態で生成することを特徴とする液晶表示画像の消去方法。  The source-side compensation step generates a video signal in which all the pixels of the liquid crystal display panel are set to the ON level so as to be synchronized with the gate drive signal in a composite state composed of video signals of a plurality of colors. A method for erasing a liquid crystal display image. 上記液晶表示装置に設けられた主電源のスイッチは、一回のスイッチ操作毎に判定パルスを出力し、  The main power switch provided in the liquid crystal display device outputs a judgment pulse every time the switch is operated,
上記電源ＯＦＦ検出ステップは、液晶表示装置がＯＮされている状態で該判定パルスが出力されると液晶表示装置の主電源がＯＦＦされたことを検出し、  The power OFF detection step detects that the main power of the liquid crystal display device is turned OFF when the determination pulse is output in a state where the liquid crystal display device is ON,
上記パネル電力保持ステップは、上記電源ＯＦＦ検出ステップにて主電源のＯＦＦが検出されると、主電源からの液晶表示パネルに電力供給を行う主電源線上に配設されたスイッチ手段を、所定の時間経過した後にＯＦＦさせることを特徴とする請求項１ないし５の何れか１項に記載の液晶表示画像の消去方法。  In the panel power holding step, when the main power supply OFF is detected in the power OFF detection step, a switch means disposed on the main power supply line for supplying power to the liquid crystal display panel from the main power supply The liquid crystal display image erasing method according to claim 1, wherein the liquid crystal display image is turned off after a lapse of time. 画素がアクティブ素子にて駆動される中間調画像が表示できる液晶表示パネルを有し、外部からの入射光を反射させて表示を行うとともに、液晶表示装置の主電源がＯＦＦされた後も上記液晶表示パネルを駆動する反射型の液晶表示装置の駆動方法であって、  A liquid crystal display panel that can display a halftone image in which pixels are driven by active elements, displays light by reflecting incident light from the outside, and the liquid crystal display device even after the main power of the liquid crystal display device is turned off. A method of driving a reflective liquid crystal display device for driving a display panel,
上記液晶表示装置の主電源ＯＦＦ時に、上記液晶表示パネルの表示画像を、請求項１ないし６の何れか１項に記載の液晶表示画像の消去方法を用いて消去することを特徴とする液晶表示装置の駆動方法。  7. A liquid crystal display, wherein a display image of the liquid crystal display panel is erased by using the liquid crystal display image erasing method according to any one of claims 1 to 6 when the main power of the liquid crystal display device is turned off. Device driving method. 画素がアクティブ素子にて駆動される中間調画像が表示できるゲストホスト型の液晶表示パネルを有し、外部からの入射光を反射させて表示を行うとともに、液晶表示装置の主  It has a guest-host type liquid crystal display panel that can display halftone images in which pixels are driven by active elements, and displays light by reflecting incident light from the outside. 電源がＯＦＦされた後も上記液晶表示パネルを駆動する反射型の液晶表示装置の駆動方法であって、A method of driving a reflective liquid crystal display device that drives the liquid crystal display panel even after the power is turned off.
上記液晶表示装置の主電源ＯＦＦ時に、上記液晶表示パネルの表示画像を、請求項１ないし６の何れか１項に記載の液晶表示画像の消去方法を用いて消去することを特徴とする液晶表示装置の駆動方法。  7. A liquid crystal display, wherein when the main power of the liquid crystal display device is turned off, the display image on the liquid crystal display panel is erased by using the liquid crystal display image erasing method according to any one of claims 1 to 6. Device driving method.
JP2003016691A 1996-11-26 2003-01-24 Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same Expired - Fee Related JP3872021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003016691A JP3872021B2 (en) 1996-11-26 2003-01-24 Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31530996 1996-11-26
JP8-315309 1996-11-26
JP2003016691A JP3872021B2 (en) 1996-11-26 2003-01-24 Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20684097A Division JP3827823B2 (en) 1996-11-26 1997-07-31 Liquid crystal display image erasing device and liquid crystal display device including the same

Publications (2)

Publication Number Publication Date
JP2003263142A JP2003263142A (en) 2003-09-19
JP3872021B2 true JP3872021B2 (en) 2007-01-24

Family

ID=29217556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003016691A Expired - Fee Related JP3872021B2 (en) 1996-11-26 2003-01-24 Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same

Country Status (1)

Country Link
JP (1) JP3872021B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670637B2 (en) * 2005-12-28 2011-04-13 船井電機株式会社 Liquid crystal television receiver, liquid crystal display device, electrical apparatus, liquid crystal projector device, and liquid crystal display control method
WO2018030226A1 (en) * 2016-08-09 2018-02-15 シャープ株式会社 Display device

Also Published As

Publication number Publication date
JP2003263142A (en) 2003-09-19

Similar Documents

Publication Publication Date Title
JP3827823B2 (en) Liquid crystal display image erasing device and liquid crystal display device including the same
KR100704786B1 (en) Display panel drive circuit, display device, and electronic equipment
JP3835967B2 (en) LCD display
JP4762431B2 (en) Liquid crystal display device and driving method thereof
JP4930616B2 (en) Shift register, scanning line driving circuit, data line driving circuit, electro-optical device, and electronic apparatus
JP2001242819A6 (en) Electro-optical device and electronic apparatus
KR100389715B1 (en) driving circuits for liquid crystal display device
JP2004348134A (en) Driving circuit, display device having the same and driving method thereof
JP3872021B2 (en) Method for erasing liquid crystal display image and method for driving liquid crystal display device using the same
JPH10186396A (en) Liquid crystal device
JP2003295840A (en) Liquid crystal display device and its drive control method
JP2006308982A (en) Display device
JP2002091397A (en) Display device
JP2002162947A (en) Display device
KR101117983B1 (en) A liquid crystal display device and a method for driving the same
JPH07333577A (en) Liquid crystal display device
JP2003233351A (en) Driving device for liquid crystal display panel
KR20020083247A (en) Liquid Crystal Display and driving apparatus and method thereof
JP3856027B2 (en) Electro-optical device and electronic apparatus
JP2001343921A (en) Display device
KR100465179B1 (en) Transflective Liquid Crystal Display Device Having An Improved Display Quality After Power-Off And Driving Method Thereof
JP2001272650A (en) Device for driving liquid crystal panel and portable information equipment
JP2004233446A (en) Method and circuit for driving optoelectronic panel, optoelectronic panel using the same, and electronic apparatus
JP5079601B2 (en) Liquid crystal display
JP2009294426A (en) Display apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees