JP2004233446A - Method and circuit for driving optoelectronic panel, optoelectronic panel using the same, and electronic apparatus - Google Patents

Method and circuit for driving optoelectronic panel, optoelectronic panel using the same, and electronic apparatus Download PDF

Info

Publication number
JP2004233446A
JP2004233446A JP2003019132A JP2003019132A JP2004233446A JP 2004233446 A JP2004233446 A JP 2004233446A JP 2003019132 A JP2003019132 A JP 2003019132A JP 2003019132 A JP2003019132 A JP 2003019132A JP 2004233446 A JP2004233446 A JP 2004233446A
Authority
JP
Japan
Prior art keywords
potential
scanning line
transistor
low
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003019132A
Other languages
Japanese (ja)
Other versions
JP4419394B2 (en
Inventor
Shinsuke Fujikawa
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003019132A priority Critical patent/JP4419394B2/en
Publication of JP2004233446A publication Critical patent/JP2004233446A/en
Application granted granted Critical
Publication of JP4419394B2 publication Critical patent/JP4419394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit and a method for driving an optoelectronic panel by which the leak current of a TFT due to a reverse bias of a transistor used for a pixel can be prevented appropriately. <P>SOLUTION: A liquid crystal device which varies the potential of a scanning line in an unselected state according to the potential of a counter electrode is such that a leading waveform of a pixel electrode potential V2 is based upon the time constant of the counter electrode. A scanning line potential V1 rises from a low potential VSSL to a high potential VSSH with a time Δt behind time T1. This leading waveform is based upon a time constant τG. The time Δt is so determined that the scanning line potential V1 is lower than the pixel electrode potential V2. Therefore, even when the time constant of the counter electrode is larger than that of the scanning line in the unselected state, a leak current due to a reverse bias voltage can be reduced without temporarily turning on respective TFTs connected to the scanning line in the unselected state and the quality of a display image can be improved. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器に関する。
【０００２】
【従来の技術】
電気光学物質として液晶を用いる液晶装置は、複数の画素がデータ線と走査線との交差に対応して配置されている。図１２は、１画素の構成を示す回路図である。この図に示されるように、１画素は、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）５０、画素電極６、液晶、及び画素電極６と液晶を挟んで対向する対向電極（図示せず）とを備える。このような構成において、ＴＦＴ５０がオン状態となると、データ線３の電圧が画素電極６に取り込まれ、画素電極６、液晶、及び対向電極で構成される容量に電荷が蓄積される。
【０００３】
液晶の透過率は引加電圧の実効値によって定まる。液晶に直流電圧を引加するとその組成が変化していわゆる焼き付き等の問題が発生する。このため、液晶に引加する電圧極性を所定周期で反転する交流駆動法が知られている。交流駆動法の一手法として、対向電極の電位（以下、コモン電位と称する）を所定周期で高電位と低電位とに交互に切替えるものが知られている。
【０００４】
図１３にＴＦＴ５０の静特性を示す。この図に示すようにＴＦＴ５０は逆バイアス電圧が増加すると、リーク電流が増加する傾向がある。ある画素が非選択状態であるときは、ＴＦＴ５０をオフ状態にするため走査線２に所定の電位が供給される。しかし、対向電極と画素電極６とは容量結合しているので、対向電極の電位が切り替わると、これに同期して画素電極の電位が変動し、ＴＦＴ５０の逆バイアスの程度が増大されることがある。そこで、非選択状態にある走査線の電位として２レベルを有し、コモン電位の変化に応じて同位相で交互に切替えることにより、逆バイアスの程度の増大を抑えてＴＦＴ５０のリーク電流を低減する技術が知られている（例えば、特許文献１）。
【０００５】
【特許文献１】
特許３０００６３７号公報（請求項１）
【０００６】
【発明が解決しようとする課題】
ところで、非選択状態にある走査線２に接続された各ＴＦＴ５０はオフ状態となっているから、非選択状態にある走査線２の負荷容量は比較的小さな値となる。従って、非選択状態にある走査線２の電位応答は早い。一方、画素電極６と容量結合している対向電極の負荷容量が比較的大きな値となる。従って、画素電極６の電位応答は遅い。このように走査線２の電位（ＴＦＴ５０のゲート電位）と画素電極６の電位（ＴＦＴ５０のドレイン電位）との応答特性は前者の方が速い。このため、非選択状態にある走査線の電位を、コモン電位の変化に応じて同位相で交互に切替えると、ＴＦＴ５０が一時的にオンしてしまうことがある。
【０００７】
図１４は、従来の駆動方法の問題点を説明するためのタイミングチャートである。なお実際には走査線と画素電極間の寄生容量などでさらに複雑な挙動を示すが説明のために簡略化している。この例では、非選択状態にある走査線電位Ｖ１をＶＳＳＨとＶＳＳＬとの間で切替え、ＴＦＴ５０がオン状態の時に画素電極電位Ｖ２がｄａｔａなるように書き込みが行われたものとする。また、走査線２の時定数をτＧ、対向電極の時定数をτＶＣＯＭとすると、負荷容量の関係からτＧ＜τＶＣＯＭとなる。このため、走査線電位Ｖ１の立ち上がり時間ＴＵＡは、画素電極電位Ｖ２の立ち上がり時間ＴＵＢより短く、走査線電位Ｖ１の立ち上がり波形は、画素電極電位Ｖ２の立ち上がり波形と比較して急峻である。そして、期間Ｔａにおいて、画素電極電位Ｖ２が走査線電位Ｖ１を上回り、ＴＦＴ５０が一時的にオンしてしまう。この結果、保持状態の画素において電荷の増減を生じて表示画像が異常となってしまう。
【０００８】
ここで、ＶＳＳＨの値を下げれば、画素電極電位Ｖ２が走査線電位Ｖ１を上回ることを回避することができる。しかしながら、ＶＳＳＨの値を下げると、今度は逆バイアス電圧低減の効果が減ってしまう。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、画素に用いられるトランジスタの逆バイアスによるリーク電流を適切に防止することができる電気光学パネルの駆動回路及び駆動方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る電気光学パネルの駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを備え、所定周期で切り替わる低コモン電位と高コモン電位とが前記対向電極に交互に供給される電気光学パネルに用いられるものであって、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を下回るように、前記非選択状態にある前記走査線の電位を低走査線電位と高走査線電位との間で遷移させる駆動手段を備えることを特徴とする。
【００１１】
この発明によれば、画素電極の電位を下回るように、非選択状態にある走査線の電位を低走査線電位と高走査線電位との間で遷移させるから、トランジスタがオフ状態にあるときのリーク電流を低減させることができ、かつ画素を構成するトランジスタが対向電極の電位変化に応じて一時的にオンされることが適切に防止される。これにより、表示画像の品質を大幅に向上させることができる。ここで、電気光学物質は、引加電圧に応じて透過率が変化するものであっても発光量が変化するものであってもよく、例えば、液晶が該当する。
【００１２】
前記駆動手段は、前記対向電極の電位が前記低コモン電位から前記高コモン電位へ遷移するタイミングから遅れて非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させることが好ましい。非選択状態にある走査線は、トランジスタがオフ状態にあるので、トランジスタのゲート容量と切り離されている。走査線の最大等価容量はトランジスタのゲート容量が支配的である。従って、非選択状態にある走査線の等価容量は比較的小さい。一方、対向電極は複数の画素電極、データ線、走査線と対向しているので、その等価容量は大きい。また対向電極材料は走査線に使用される金属材料などと比較して面抵抗が大きいＩＴＯなどで形成されている。従って、対向電極の電位は大きな時定数に従って変化する一方、非選択状態にある走査線の電位は小さな時定数に従って変化する。このため、対向電極の電位が低コモン電位から高コモン電位に遷移する過程においては、走査線の電位が急峻に立ち上がって画素電極の電位を上回ることもあり得る。この発明によれば、対向電極の電位が記低コモン電位から高コモン電位へ変化するタイミングから遅れて非選択状態にある走査線の電位を低走査線電位から高走査線電位へ遷移させるので、そのような過渡状態において画素電極の電位を下回るように、非選択状態にある走査線の電位を遷移させることができる。
【００１３】
また、前記駆動手段は、前記対向電極の時定数よりも大きな時定数で非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させることが好ましい。この場合には、走査線電位の立ち上がり波形は画素電極電位の立ち上がり波形よりも緩やかになるから、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００１４】
また、前記駆動手段は、前記対向電極の時定数よりも小さな時定数で非選択状態にある前記走査線の電位を前記高走査線電位から前記低走査線電位へ遷移させることが好ましい。この場合には、走査線電位の立ち下がり波形は画素電極電位の立ち下がり波形よりも急峻になるから、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００１５】
また、前記駆動手段は、非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段とを備え、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタのオン抵抗値を設定することが好ましい。走査線電位の立ち上がり波形は、第１トランジスタのオン抵抗値に応じて定まる時定数に従うので、そのオン抵抗値を調整することによって画素電極電位を走査線電位が下回るようにできる。
【００１６】
また、前記駆動手段は、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段を備え、前記第１トランジスタをオン状態にする高電位選択信号の電位と前記高走査線電位との差分値に応じて定まる前記第１トランジスタのオン抵抗値が、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタをオン状態にする高電位選択信号の電位を設定することが好ましい。この場合には、第１トランジスタのゲート・ソース間電圧に応じて、第１トランジスタのオン抵抗値を設定することができる。
【００１７】
また、前記駆動手段は、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段を備え、前記第１トランジスタのサイズに応じて定まる前記第１トランジスタのオン抵抗値が、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタのサイズを設定することが好ましい。この場合には、第１トランジスタのサイズに応じて、第１トランジスタのオン抵抗値を設定することができる。ここで、トランジスタのサイズは、例えば、ゲート幅／ゲート長で表すことができる。
【００１８】
また、前記駆動手段は、非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段とを備え、前記第１トランジスタをオン状態にする前記高電位選択信号の電位と前記高走査線電位との差分値を、前記第２トランジスタをオン状態にする前記低電位選信号の電位と前記低走査線電位との差分値以下となるように設定することが好ましい。この場合には、第１トランジスタ及び第２トランジスタのゲート・ソース間電圧を調整することによって、第１トランジスタのオン抵抗値を第２トランジスタのオン抵抗値以下にすることができる。これにより、走査線電位の立ち上がり波形を緩やかにする一方、その立ち下がり波形を急峻にすることができ、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００１９】
また、前記駆動手段は、非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段とを備え、前記第１トランジスタのサイズが、前記第２トランジスタのサイズ以下であることが好ましい。この場合には、第１トランジスタ及び第２トランジスタのサイズを調整することによって、第１トランジスタのオン抵抗値を第２トランジスタのオン抵抗値以下にすることができる。これにより、走査線電位の立ち上がり波形を緩やかにする一方、その立ち下がり波形を急峻にすることができ、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００２０】
また、前記駆動手段は、非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、第１トランジスタと前記低走査線電位を供給する電源との間の配線中に設けられた抵抗とを備えることが好ましい。この場合には、走査線電位の立ち上がり波形に係る時定数を大きくすることによって走査線電位が画素電極電位を下回るようにできる。
【００２１】
次に、本発明に係る電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極と、所定周期で切り替わる低コモン電位と高コモン電位とを前記対向電極に交互に供給する対向電極駆動手段と、上述した駆動回路と、を備えたことを特徴する。この電気光学パネルによれば、トランジスタのリーク電流を低減させることができるから、表示画像の品質を大幅に改善することができる。なお、画素領域に構成されるトランジスタは薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【００２２】
次に、本発明に係る電子機器は、上述した電気光学パネルを備えたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２３】
次に、本発明に係る電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルを駆動するものであって、前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を下回るように、前記非選択状態にある前記走査線の電位を前記低走査線電位と前記高走査線電位との間で遷移させる、ことを特徴とする。
この発明によれば、画素電極の電位を下回るように、非選択状態にある走査線の電位を低走査線電位と高走査線電位との間で遷移させるから、トランジスタがオフ状態にあるときのリーク電流を低減させることができ、かつ画素を構成するトランジスタが対向電極の電位変化に応じて一時的にオンされることが適切に防止される。これにより、表示画像の品質を大幅に向上させることができる。
【００２４】
次に、本発明に係る電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルの駆動するものであって、前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の電位が前記低コモン電位から前記高コモン電位へ遷移するタイミングから遅れて非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させる、ことを特徴とする。
【００２５】
この発明によれば、対向電極の電位が記低コモン電位から高コモン電位へ変化するタイミングから遅れて非選択状態にある走査線の電位を低走査線電位から高走査線電位へ遷移させるので、そのような過渡状態において画素電極の電位を下回るように、非選択状態にある走査線の電位を遷移させることができる。
【００２６】
本発明に係る電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルを駆動するものであって、前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の時定数よりも大きな時定数で非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させることを特徴とする。この場合には、走査線電位の立ち上がり波形は画素電極電位の立ち上がり波形よりも緩やかになるから、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００２７】
本発明に係る電気光学パネルの駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルを駆動するものであって、前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の時定数よりも小さな時定数で非選択状態にある前記走査線の電位を前記高走査線電位から前記低走査線電位へ遷移させることを特徴とする。この場合には、走査線電位の立ち下がり波形は画素電極電位の立ち下がり波形よりも急峻になるから、走査線電位が画素電極電位を上回ることを適切に防止できる。
【００２８】
【発明の実施の形態】
＜１：液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００２９】
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００および画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０、対向電極駆動回路２５０および画像信号供給線Ｌ１〜Ｌ３を備える。走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０、及び対向電極駆動回路２５０を構成するトランジスタは、画像表示領域Ａにおけるトランジスタと同一のプロセスで同時に形成される。
【００３０】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、及びＹ転送開始パルスＤＹを生成して、走査線駆動回路１００に供給する。また、タイミング発生回路３００は、入力画像データＤに同期してＸクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、及びＸ転送開始パルスＤＸを生成して、データ線駆動回路２００に供給する。さらに、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００３１】
ここで、Ｙクロック信号ＹＣＫは１周期が２水平走査期間の信号であり、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫを反転したものである。Ｘクロック信号ＸＣＫは、所定周期の信号であり、その１周期がデータ線３の選択期間の２倍となっている。反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫを反転したものである。また、Ｙ転送開始パルスＤＹは走査線２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線３の選択開始を指示するパルスである。
【００３２】
対向電極駆動回路２５０は、高コモン電位ＶＣＯＭＨと低コモン電位ＶＣＯＭＬとをコモン同期信号ＶＣと同期して選択しコモン電位ＶＣＯＭとして対抗電極に供給する。従って、コモン電位ＶＣＯＭは、コモン同期信号ＶＣに同期して反転する。コモン同期信号ＶＣは、所定期間毎に極性が反転するものであればよく、フィールド毎に極性が反転するものであっても良いし、１水平走査期間毎に極性が反転するものであってもよい。この例では、１水平走査期間毎にコモン電位ＶＣＯＭの極性が反転するものとする。
【００３３】
画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成し、これらの信号を液晶パネルＡＡに供給する。
【００３４】
＜１−２：画像表示領域＞
次に、画像表示領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。なお、ＴＦＴ５０は、Ｎ型又はＰ型のいずれであってもよいが、この例ではＮ型の半導体を用いるものとする。
【００３５】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００３６】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００３７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００３８】
＜１−３：走査線駆動回路＞
走査線駆動回路１００には各種の態様がある。ここでは、代表的な３つの態様について説明する。
【００３９】
＜１−３−１：第１態様＞
図２は第１態様に係る走査線駆動回路１００の回路図である。走査線駆動回路１００は、Ｙシフトレジスタ１１０と選択信号生成回路１２０、及び電位選択回路群１３０を備える。Ｙシフトレジスタ１１０は、Ｙ転送開始パルスＤＹをＹクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに同期して転送して、シフト信号ｙ１、ｙ２、…、ｙｍを順次生成する。シフト信号ｙ１、ｙ２、…、ｙｍは、第１番目から第ｍ番目の走査線２を選択期間において各々アクティブ（ハイレベル）となる。
【００４０】
選択信号生成回路１２０は、コモン同期信号ＶＣに基づいて、低電位選択信号ＳＬと高電位選択信号ＳＨとを生成する。コモン同期信号ＶＣは上述したようにコモン電位ＶＣＯＭの変化に同期した信号である。低電位選択信号ＳＬは、非選択状態にある走査線２の電位を低電位ＶＳＳＬ（低走査線電位）にするときアクティブ（ハイレベル）となり、高電位ＶＳＳＨ（高走査線電位）にするとき非アクティブ（ローレベル）となる。一方、高電位選択信号ＳＨは、非選択状態にある走査線２の電位を高電位ＶＳＳＨにするときアクティブ（ハイレベル）となり、低電位ＶＳＳＬにするとき非アクティブ（ローレベル）となる。図４に示すように、高電位選択信号ＳＨの立ち上がりタイミングは、コモン同期信号ＶＣの立ち上がりタイミングより時間Δｔだけ遅延させたものである。また、高電位選択信号ＳＨの立ち下がりタイミングは、コモン同期信号ＶＣの立ち下がりタイミングと一致する。
【００４１】
図２に示す電位選択回路群１３０は、ｍ個の電位選択回路Ｕ１、Ｕ２、…、Ｕｍを備える。各電位選択回路Ｕ１、Ｕ２、…、Ｕｍは、構成が同一であるので、電位選択回路Ｕ１について説明する。
【００４２】
図３は電位選択回路Ｕ１の回路図である。電位選択回路Ｕ１は第１インバータＩＮＶ１、第２インバータＩＮＶ２、及び電位供給部１３１を備える。電位供給部１３１は、第２インバータＩＮＶ２の低電位側の電位を供給する回路である。電位供給部１３１は、２個のスイッチＳＷ１及びＳＷ２を備える。これらのスイッチＳＷ１及びＳＷ２は、ＮチャネルのＴＦＴから構成されている。スイッチＳＷ１は、高電位選択信号ＳＨがアクティブのときオン状態となり、第２インバータＩＮＶ２に高電位ＶＳＳＨを供給する。一方、スイッチＳＷ２は低電位選択信号ＳＬがアクティブのときオン状態となり、第２インバータＩＮＶ２に低電位ＶＳＳＬを供給する。
【００４３】
以上の構成において、シフト信号ｙ１がアクティブ（ハイレベル）になると、第１インバータＩＮＶ１の出力信号がローレベルとなり、第２インバータＩＮＶ２を構成するＰチャネルＴＦＴがオン状態となる。従って、走査信号Ｙ１のレベルは電位ＶＤＤとなり、第１番目の走査線２が選択状態となる。一方、シフト信号ｙ１が非アクティブ（ローレベル）になると、第１インバータＩＮＶ１の出力信号がハイレベルとなり、第２インバータＩＮＶ２を構成するＮチャネルＴＦＴがオン状態となる。このとき、低電位ＶＳＳＬ又は高電位ＶＳＳＨの一方が選択され、第２インバータＩＮＶ２に供給される。第１番目の走査線２を非選択状態とする電位は、低電位選択信号ＳＬ及び高電位選択信号ＳＨに従って切り替わる。
【００４４】
図４は、走査線電位Ｖ１及び画素電極電位Ｖ２の関係を示すタイミングチャートである。対向電極と画素電極６は容量結合しているので、時刻Ｔ１においてコモン同期信号ＶＣと同期して、コモン電位ＶＣＯＭが低コモン電位ＶＣＯＭＬから高コモン電位ＶＣＯＭＨへ変化すると、画素電極電位Ｖ２が時刻Ｔ１から立ち上がる。この立ち上がり波形は、対向電極の時定数τＶＣＯＭに従った形となる。時定数τＶＣＯＭは、対向電極と画素電極６との間の液晶容量及び等価抵抗等によって定まる。
【００４５】
そして、時刻Ｔ１から時刻Ｔ２までの期間Δｔにおいては、低電位選択信号ＳＬがアクティブとなるから、走査線電位Ｖ１は低電位ＶＳＳＬを維持する。時刻Ｔ２において、高電位選択信号ＳＨがアクティブになると、走査線電位Ｖ１が低電位ＶＳＳＬから高電位ＶＳＳＨへ向けて立ち上がる。この立ち上がり波形は、時定数τＧに従う。この時定数τＧは、走査線２の等価容量及び電位選択回路Ｕ１〜Ｕｍの出力インピーダンス等によって定まる。走査線２の等価容量は、液晶容量と比較して小さいので、走査線電位Ｖ１の立ち上がり波形は画素電極電位Ｖ２の立ち上がり波形と比較して急峻となる。
【００４６】
仮に、コモン電位ＶＣＯＭが低コモン電位ＶＣＯＭＬから高コモン電位ＶＣＯＭＨへ変化するタイミングと、非選択状態にある走査線の走査線電位Ｖ１が低電位ＶＳＳＬから高電位ＶＳＳＨへと変化するタイミングが一致すると、画素電極電位Ｖ２が走査線電位Ｖ１を上回り、ＴＦＴ５０が一時的にオンしてしまう可能性がある。
【００４７】
しかしながら、第１態様においては、コモン電位ＶＣＯＭが低コモン電位ＶＣＯＭＬから高コモン電位ＶＣＯＭＨへ変化するタイミングと、非選択状態にある走査線の走査線電位Ｖ１が低電位ＶＳＳＬから高電位ＶＳＳＨへと変化するタイミングとを非同期とし、前者のタイミングから後者のタイミングを時間Δｔだけ遅延させたので、ＴＦＴ５０が一時的にオンしてしまうのを回避できる。換言すれば、走査線電位Ｖ１が画素電極電位Ｖ２を下回るように時間Δｔを定めている。
【００４８】
この結果、非選択状態にある走査線２に接続された各ＴＦＴ５０が一時的にオンしてしまうことを回避しつつ、かつ逆バイアス電圧によるリーク電流を低減することができ、表示画像の品質を大幅に向上させることができる。
【００４９】
＜１−３−２：第２態様＞
第１態様は、非選択状態にある走査線２の走査線電位Ｖ１を低電位ＶＳＳＬから高電位ＶＳＳＨへと変化させるタイミングをコモン電位ＶＣＯＭが低コモン電位ＶＣＯＭＬから高コモン電位ＶＣＯＭＨへ変化するタイミングから遅らせることにより、過渡的に走査線電位Ｖ１が画素電極電位Ｖ２を上回ることを防止するものであった。これに対して、第２態様は、走査線電位Ｖ１の立ち上がり波形に係る時定数を調整することによって、過渡的に走査線電位Ｖ１が画素電極電位Ｖ２を上回ることを防止するものである。なお、以下の説明では、走査線電位Ｖ１の立ち上がり波形と立ち下がり波形とで時定数を区別するため、立ち上がり波形に係る時定数をτＧ１、立ち下がり波形に係る時定数をτＧ２と記載することにする。
【００５０】
第２態様の走査線駆動回路１００は、選択信号生成回路１２０の替わりに別の選択信号生成回路を用いる点を除いて、上述した第１態様の走査線駆動回路１００と同様である。この選択信号生成回路は、コモン同期信号ＶＣと同期する高電位選択信号ＳＨ及び低電位選択信号ＳＬを生成する点、及び高電位選択信号ＳＨがアクティブとなるレベルを時定数τＧ１との関係で設定した点が、上述した選択信号生成回路１２０と相違する。
【００５１】
この例では、高電位選択信号ＳＨのハイレベルを電位ＶＤＤ１とし、低電位選択信号ＳＬのハイレベルを電位ＶＤＤ２とする。ＶＤＤ１、ＶＤＤ２、ＶＳＳＨ、ＶＳＳＬには、以下の関係がある。
｜ＶＤＤ１−ＶＳＳＨ｜≦｜ＶＤＤ２−ＶＳＳＬ｜…式１
【００５２】
即ち、図３に示すスイッチＳＷ１のゲート・ソース間電圧は、スイッチＳＷ２のゲート・ソース間電圧より小さい。従って、スイッチＳＷ１のオン抵抗はスイッチＳＷ２のオン抵抗と比較して大きくなる。この結果、図５に示すように走査線電位Ｖ１の立ち上がり時間ＴＵ１はその立ち下がり時間ＴＤ１より長くなる。
【００５３】
スイッチＳＷ１のオン抵抗値をＲ１、スイッチＳＷ２のオン抵抗値をＲ２、走査線２の等価抵抗をＲ３、非選択状態における走査線２の等価容量をＣとすると、時定数τＧ１はτＧ１＝Ｃ・（Ｒ１＋Ｒ３）となり、時定数τＧ２はτＧ２＝Ｃ・（Ｒ２＋Ｒ３）となる。つまり、オン抵抗値Ｒ１及びオン抵抗値Ｒ２によって、時定数τＧ１及び時定数τＧ２を調整することができる。そして、時定数τＧ１に従って走査線電位Ｖ１の立ち上がり波形が定まると共に時定数τＧ２に従って走査線電位Ｖ１の立ち下がり波形が定まる。即ち、走査線電位Ｖ１の立ち上がり波形はスイッチＳＷ１のオン抵抗値Ｒ１によって調整することができ、走査線電位Ｖ１の立ち下がり波形はスイッチＳＷ２のオン抵抗値Ｒ２によって調整することができる。
【００５４】
そこで、第２態様では、対向電極の時定数をτＶＣＯＭとしたとき、τＧ１≧τＶＣＯＭ、τＧ２≦τＶＣＯＭとする。具体的には、走査線電位Ｖ１が画素電極電位Ｖ２を下回るようにオン抵抗値Ｒ１及びオン抵抗値Ｒ２を定める。オン抵抗値Ｒ１はＶＤＤ１−ＶＳＳＨによって定まるから、走査線電位Ｖ１の立ち上がり波形が画素電極電位Ｖ２の立ち上がり波形を下回るように高電位選択信号ＳＨのハイレベル電位ＶＤＤ１を定める。また、オン抵抗値Ｒ２はＶＤＤ２−ＶＳＳＬによって定まるから、走査線電位Ｖ１の立ち下がり波形が画素電極電位Ｖ２の立ち下がり波形を下回るように低電位選択信号ＳＬのハイレベル電位ＶＤＤ２を定める。
【００５５】
ここで、τＧ２≦τＶＣＯＭ≦τＧ１の関係があることら、走査線電位Ｖ１の立ち上がり波形に係る時定数τＧ１は、立ち下がり波形に係る時定数τＧ２より大きい。このため、オン抵抗値Ｒ１はオン抵抗値Ｒ２より大きく、上述した式１が成り立つ。
【００５６】
図５は、第２態様に係る走査線電位Ｖ１及び画素電極電位Ｖ２の関係を示すタイミングチャートである。時刻Ｔ３において、コモン同期信号ＶＣがローレベルからハイレベルに立ち上がると、コモン電位ＶＣＯＭが低コモン電位ＶＣＯＭＬから高コモン電位ＶＣＯＭＨへと遷移する。このコモン電位ＶＣＯＭの変化に同期して、高電位選択信号ＳＨがアクティブとなる。このとき、高電位選択信号ＳＨのハイレベル電位はＶＤＤ１であるから、スイッチＳＷ１のオン抵抗値Ｒ１は比較的大きな値となる。そして、走査線電位Ｖ１はオン抵抗値Ｒ１によって定まる時定数τＧ１に従って低電位ＶＳＳＬから高電位ＶＳＳＨへと立ち上がる。時定数τＧ１は比較的大きな値となっているので、走査線電位Ｖ１が画素電極電位Ｖ２を上回ることはない。
【００５７】
次に、時刻Ｔ４においてコモン同期信号ＶＣがハイレベルからローレベルに立ち下がると、コモン電位ＶＣＯＭが高コモン電位ＶＣＯＭＨから低コモン電位ＶＣＯＭＬへと遷移する。このコモン電位ＶＣＯＭの変化に同期して、低電位選択信号ＳＬがアクティブとなる。このとき、低電位選択信号ＳＬのハイレベル電位はＶＤＤ２であるから、スイッチＳＷ２のオン抵抗値Ｒ２は比較的小さな値となる。そして、走査線電位Ｖ１はオン抵抗値Ｒ２によって定まる時定数τＧ２に従って高電位ＶＳＳＨから低電位ＶＳＳＬへと立ち下がる。時定数τＧ２は比較的小さな値となっているので、走査線電位Ｖ１が画素電極電位Ｖ２を上回ることはない。
【００５８】
このように第２態様においては、走査線電位Ｖ１が画素電極電位Ｖ２を上回らないように電位供給部１３１のスイッチＳＷ１及びスイッチＳＷ２のオン抵抗Ｒ１及びＲ２を設定したので、非選択状態にある走査線２に接続された各ＴＦＴ５０を一時的にオンすることなく、かつ逆バイアス電圧によるリーク電流を適切に低減することができ、表示画像の品質を大幅に向上させることができる。
【００５９】
なお、上述した例では、スイッチＳＷ１及びＳＷ２のゲート電圧を調整することによって、オン抵抗Ｒ１及びＲ２を定めたが、オン抵抗はトランジスタのサイズに応じて定まるため、走査線電位Ｖ１が画素電極電位Ｖ２を上回らないようにスイッチＳＷ１及びＳＷ２のサイズ（ゲート幅／ゲート長）を設定してもよい。
【００６０】
具体的には、スイッチＳＷ１を構成するトランジスタのゲート幅をＷ１、ゲート長をＬ１とし、スイッチＳＷ２を構成するトランジスタのゲート幅をＷ２、ゲート長をＬ２としたとき、走査線電位Ｖ１の立ち上がり波形が画素電極電位Ｖ２の立ち上がり波形を上回らないようにスイッチＳＷ１のサイズＷ１／Ｌ１を設定し、走査線電位Ｖ１の立ち下がり波形が画素電極電位Ｖ２の立ち下がり波形を上回らないようにスイッチＳＷ２のサイズＷ２／Ｌ２を設定してもよい。この場合には、スイッチＳＷ１のサイズをスイッチＳＷ２のサイズ以下とし、Ｗ１／Ｌ１≦Ｗ２／Ｌ２とすることが好ましい。また、上述したベース電圧によるオン抵抗の調整とトランジスタのサイズによるオン抵抗の調整を適宜組み合わせてもよいことは勿論である。
【００６１】
＜１−３−３：第３態様＞
図６に第３態様に係る電位選択回路の回路図を示す。第３態様に係る電位選択回路は、第１スイッチＳＷ１のドレインと高電位ＶＳＳＨを供給する電源との間に抵抗１３２を設けた点を除いて、図３に示す第１態様に係る電位選択回路と同様に構成されている。換言すれば、第３態様は、非選択状態にある走査線２に対して高電位ＶＳＳＨを供給する配線の途中に抵抗を設けるものである。
【００６２】
これにより、時定数τＧ１を時定数τＧ２より大きくすることができる。抵抗１３２に抵抗値は、走査線電位Ｖ１の立ち上がり波形が画素電極電位Ｖ２の立ち上がり波形を上回らないように設定されている。ここで、抵抗１３２は、金属配線等によっても形成することができるが、所要面積を縮小する観点から、半導体膜のように抵抗率が大きい薄膜等で形成することが好ましい。なお、第３態様において、走査線電位Ｖ１と画素電極電位Ｖ２との関係は、図５に示す第２態様と同様である。
【００６３】
このように第３態様においては、電位供給部１３１に抵抗１３２を設け、走査線電位Ｖ１が画素電極電位Ｖ２を上回らないように抵抗１３２の抵抗値を設定したので、非選択状態にある走査線２に接続された各ＴＦＴ５０を一時的にオンすることなく、かつ逆バイアス電圧によるリーク電流を適切に低減することができ、表示画像の品質を大幅に向上させることが可能となる。
【００６４】
＜１−４：データ線駆動回路及びサンプリング回路＞
データ線駆動回路２００は、Ｘ転送開始パルスＤＸをＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢに同期して転送して、サンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎを順次生成する。各サンプリング信号ＳＲ１〜ＳＲｎは、図１に示すサンプリング回路２４０に供給される。サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。
【００６５】
＜１−５：液晶パネルの構成例＞
次に、上述した電気的構成に係る液晶パネルの全体構成について図７及び図８を参照して説明する。ここで、図７は、液晶パネルＡＡの構成を示す斜視図であり、図８は、図７におけるＺ−Ｚ’線断面図である。
【００６６】
これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００６７】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００６８】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。そして、導通材を介してコモン電位ＶＣＯＭが供給されるようになっている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００６９】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００７０】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｒａｓｓ）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００７１】
＜２．応用例＞
＜２−１：素子基板の構成など＞
上述した各実施形態においては、液晶パネルの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００７２】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００７３】
＜２−２：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
＜２−２−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、プロジェクタの構成例を示す平面図である。
【００７４】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００７５】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００７６】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００７７】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００７８】
＜２−２−２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【００７９】
＜２−２−３：携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００８０】
なお、図９〜図１１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の全体構成を示すブロック図である。
【図２】同装置の走査線駆動回路１００の詳細な構成を示す回路図である。
【図３】第１態様に係る電位選択回路Ｕ１の回路図である。
【図４】第１態様における走査線電位Ｖ１及び画素電極電位Ｖ２の関係を示すタイミングチャートである。
【図５】第２態様における走査線電位Ｖ１及び画素電極電位Ｖ２の関係を示すタイミングチャートである。
【図６】第３態様に係る電位選択回路Ｕ１の回路図である。
【図７】液晶パネルの構造を説明するための斜視図である。
【図８】液晶パネルの構造を説明するための一部断面図である。
【図９】同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１０】同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１１】同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１２】従来の液晶装置における１画素の構成を示す回路図である。
同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１３】ＴＦＴ５０の静特性を示すグラフである。
【図１４】従来の駆動方法の問題点を説明するためのタイミングチャートである。
【符号の説明】
２…走査線、３…データ線、６…画素電極、５０…ＴＦＴ、１００…走査線駆動回路、ＳＨ…高電位選択信号、ＳＬ…低電位選択信号、ＶＳＳＬ…低電位、ＶＳＳＨ…高電位。ＳＷ１，ＳＷ２…スイッチ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving method and a driving circuit for an electro-optical panel, an electro-optical panel using the same, and an electronic apparatus.
[0002]
[Prior art]
In a liquid crystal device using liquid crystal as an electro-optical material, a plurality of pixels are arranged corresponding to intersections of data lines and scanning lines. FIG. 12 is a circuit diagram showing a configuration of one pixel. As shown in this figure, one pixel includes a thin film transistor (hereinafter, referred to as a “TFT”) 50 as a switching element, a pixel electrode 6, a liquid crystal, and a counter electrode facing the pixel electrode 6 with the liquid crystal interposed therebetween. (Not shown). In such a configuration, when the TFT 50 is turned on, the voltage of the data line 3 is taken into the pixel electrode 6, and the electric charge is accumulated in the capacitor formed by the pixel electrode 6, the liquid crystal, and the counter electrode.
[0003]
The transmittance of the liquid crystal is determined by the effective value of the applied voltage. When a DC voltage is applied to the liquid crystal, the composition of the liquid crystal changes, causing a problem such as so-called burn-in. For this reason, an AC driving method for inverting the voltage polarity applied to the liquid crystal at a predetermined cycle is known. As one method of the AC driving method, a method of alternately switching a potential of a counter electrode (hereinafter, referred to as a common potential) between a high potential and a low potential in a predetermined cycle is known.
[0004]
FIG. 13 shows the static characteristics of the TFT 50. As shown in this figure, when the reverse bias voltage of the TFT 50 increases, the leakage current tends to increase. When a certain pixel is in a non-selected state, a predetermined potential is supplied to the scanning line 2 to turn off the TFT 50. However, since the opposing electrode and the pixel electrode 6 are capacitively coupled, when the electric potential of the opposing electrode is switched, the electric potential of the pixel electrode fluctuates in synchronization therewith, and the degree of reverse bias of the TFT 50 may increase. is there. Therefore, the potential of the scanning line in the non-selected state has two levels, and the level is alternately switched in the same phase according to the change of the common potential, thereby suppressing an increase in the degree of the reverse bias and reducing the leak current of the TFT 50. Techniques are known (for example, Patent Document 1).
[0005]
[Patent Document 1]
Japanese Patent No. 3000637 (Claim 1)
[0006]
[Problems to be solved by the invention]
By the way, since each TFT 50 connected to the scanning line 2 in the non-selected state is in the off state, the load capacitance of the scanning line 2 in the non-selected state has a relatively small value. Therefore, the potential response of the scanning line 2 in the non-selected state is fast. On the other hand, the load capacitance of the counter electrode capacitively coupled to the pixel electrode 6 has a relatively large value. Therefore, the potential response of the pixel electrode 6 is slow. As described above, the response characteristic between the potential of the scanning line 2 (gate potential of the TFT 50) and the potential of the pixel electrode 6 (drain potential of the TFT 50) is faster in the former case. Therefore, if the potentials of the scanning lines in the non-selected state are alternately switched in the same phase according to the change in the common potential, the TFT 50 may be temporarily turned on.
[0007]
FIG. 14 is a timing chart for explaining a problem of the conventional driving method. Actually, the behavior is more complicated due to the parasitic capacitance between the scanning line and the pixel electrode, but the behavior is simplified for explanation. In this example, it is assumed that the scanning line potential V1 in the non-selected state is switched between VSSH and VSSL, and writing is performed so that the pixel electrode potential V2 becomes data when the TFT 50 is on. If the time constant of the scanning line 2 is τG and the time constant of the counter electrode is τVCOM, then τG <τVCOM from the relationship of the load capacitance. Therefore, the rising time TUA of the scanning line potential V1 is shorter than the rising time TUB of the pixel electrode potential V2, and the rising waveform of the scanning line potential V1 is steeper than the rising waveform of the pixel electrode potential V2. Then, in the period Ta, the pixel electrode potential V2 exceeds the scanning line potential V1, and the TFT 50 is temporarily turned on. As a result, the charge in the pixel in the holding state increases and decreases, and the displayed image becomes abnormal.
[0008]
Here, if the value of VSSH is reduced, it is possible to prevent the pixel electrode potential V2 from exceeding the scanning line potential V1. However, when the value of VSSH is reduced, the effect of reducing the reverse bias voltage is reduced.
[0009]
The present invention has been made in view of the above circumstances, and has as its object to provide a driving circuit and a driving method for an electro-optical panel that can appropriately prevent a leakage current due to a reverse bias of a transistor used for a pixel. And
[0010]
[Means for Solving the Problems]
In order to solve the above problem, a driving circuit for an electro-optical panel according to the present invention includes a plurality of scanning lines, a plurality of data lines, and a matrix arranged corresponding to intersections of the scanning lines and the data lines. A plurality of pixel electrodes, a transistor that switches a connection state between the data line and the pixel electrode according to the potential of the scanning line, and a counter electrode that faces the pixel electrode with an electro-optical material therebetween. A low common potential and a high common potential that are switched in a predetermined cycle are used for an electro-optical panel in which the common electrodes are alternately supplied to the counter electrode, and the transistor connected to the scanning line in a non-selected state is provided. A driving unit is provided for changing the potential of the scanning line in the non-selected state between a low scanning line potential and a high scanning line potential so as to fall below the potential of the pixel electrode.
[0011]
According to the present invention, the potential of the non-selected scan line is changed between the low scan line potential and the high scan line potential so as to be lower than the potential of the pixel electrode. The leak current can be reduced, and the transistor forming the pixel is appropriately prevented from being temporarily turned on in response to a change in the potential of the common electrode. As a result, the quality of the display image can be significantly improved. Here, the electro-optical material may be a material whose transmittance changes according to an applied voltage or a material whose light emission amount changes, for example, a liquid crystal.
[0012]
The driving unit changes the potential of the scanning line in a non-selected state from the low scanning line potential to the high scanning line potential with a delay from a timing at which the potential of the counter electrode transitions from the low common potential to the high common potential. It is preferable to make a transition. The scanning line in the non-selected state is separated from the gate capacitance of the transistor because the transistor is in the off state. The maximum equivalent capacitance of the scanning line is dominated by the gate capacitance of the transistor. Therefore, the equivalent capacitance of the scanning line in the non-selected state is relatively small. On the other hand, the counter electrode faces a plurality of pixel electrodes, data lines, and scanning lines, and thus has a large equivalent capacitance. The counter electrode material is formed of ITO or the like having a higher sheet resistance than a metal material or the like used for the scanning line. Therefore, the potential of the counter electrode changes according to a large time constant, while the potential of the scanning line in a non-selected state changes according to a small time constant. For this reason, in the process in which the potential of the counter electrode transitions from the low common potential to the high common potential, the potential of the scanning line may rise sharply and exceed the potential of the pixel electrode. According to the present invention, the potential of the scanning line in the non-selected state is changed from the low scanning line potential to the high scanning line potential with a delay from the timing when the potential of the counter electrode changes from the low common potential to the high common potential. In such a transient state, the potential of the scanning line in the non-selected state can be changed so as to be lower than the potential of the pixel electrode.
[0013]
Further, it is preferable that the driving unit transitions the potential of the non-selected scanning line from the low scanning line potential to the high scanning line potential with a time constant larger than the time constant of the counter electrode. In this case, since the rising waveform of the scanning line potential becomes gentler than the rising waveform of the pixel electrode potential, it is possible to appropriately prevent the scanning line potential from exceeding the pixel electrode potential.
[0014]
Further, it is preferable that the driving unit transitions the potential of the non-selected scanning line from the high scanning line potential to the low scanning line potential with a time constant smaller than the time constant of the counter electrode. In this case, since the falling waveform of the scanning line potential is steeper than the falling waveform of the pixel electrode potential, it is possible to appropriately prevent the scanning line potential from exceeding the pixel electrode potential.
[0015]
In addition, the driving unit selects a first transistor that selects the high scanning line potential as a potential of the scanning line in a non-selected state, and selects the low scanning line potential as a potential of the scanning line in a non-selected state. A second transistor, and supply means for supplying a potential supplied from the first transistor or the second transistor to the scanning line in a non-selected state, wherein the supply means is connected to the scanning line in a non-selected state. It is preferable that the on-resistance value of the first transistor be set so that the potential of the scanning line is lower than the potential of the pixel electrode of the transistor. Since the rising waveform of the scanning line potential follows a time constant determined according to the on-resistance value of the first transistor, the scanning line potential can be lower than the pixel electrode potential by adjusting the on-resistance value.
[0016]
The driving unit further includes a selection signal generation unit that generates a high potential selection signal for controlling on / off of the first transistor and a low potential selection signal for controlling on / off of the second transistor, An on-resistance value of the first transistor, which is determined according to a difference value between a potential of a high potential selection signal for turning on the first transistor and the high scanning line potential, is connected to the non-selected scanning line. It is preferable that a potential of a high potential selection signal for turning on the first transistor is set so that a potential of the scan line is lower than a potential of the pixel electrode of the transistor. In this case, the on-resistance value of the first transistor can be set according to the gate-source voltage of the first transistor.
[0017]
The driving unit further includes a selection signal generation unit that generates a high potential selection signal for controlling on / off of the first transistor and a low potential selection signal for controlling on / off of the second transistor, The on-resistance value of the first transistor determined according to the size of the first transistor is such that the potential of the scan line is lower than the potential of the pixel electrode of the transistor connected to the non-selected scan line. Preferably, the size of the first transistor is set. In this case, the on-resistance value of the first transistor can be set according to the size of the first transistor. Here, the size of the transistor can be represented by, for example, gate width / gate length.
[0018]
In addition, the driving unit selects a first transistor that selects the high scanning line potential as a potential of the scanning line in a non-selected state, and selects the low scanning line potential as a potential of the scanning line in a non-selected state. A second transistor; supply means for supplying a potential supplied from the first transistor or the second transistor to the scanning line in a non-selected state; and a high potential selection signal for controlling on / off of the first transistor. And a selection signal generating means for generating a low potential selection signal for controlling on / off of the second transistor, wherein the potential of the high potential selection signal for turning on the first transistor and the high scanning line potential Is preferably set to be equal to or less than the difference between the potential of the low potential selection signal for turning on the second transistor and the low scanning line potential. There. In this case, the on-resistance value of the first transistor can be made equal to or less than the on-resistance value of the second transistor by adjusting the gate-source voltage of the first transistor and the second transistor. As a result, while the rising waveform of the scanning line potential is made gentle, the falling waveform can be made sharp, and the scanning line potential can be appropriately prevented from exceeding the pixel electrode potential.
[0019]
In addition, the driving unit selects a first transistor that selects the high scanning line potential as a potential of the scanning line in a non-selected state, and selects the low scanning line potential as a potential of the scanning line in a non-selected state. A second transistor; supply means for supplying a potential supplied from the first transistor or the second transistor to the scanning line in a non-selected state; and a high potential selection signal for controlling on / off of the first transistor. And a selection signal generating means for generating a low-potential selection signal for controlling on / off of the second transistor, wherein the size of the first transistor is preferably equal to or smaller than the size of the second transistor. In this case, by adjusting the sizes of the first transistor and the second transistor, the on-resistance value of the first transistor can be made equal to or less than the on-resistance value of the second transistor. As a result, while the rising waveform of the scanning line potential is made gentle, the falling waveform can be made sharp, and the scanning line potential can be appropriately prevented from exceeding the pixel electrode potential.
[0020]
In addition, the driving unit selects a first transistor that selects the high scanning line potential as a potential of the scanning line in a non-selected state, and selects the low scanning line potential as a potential of the scanning line in a non-selected state. A second transistor, supply means for supplying a potential supplied from the first transistor or the second transistor to the scanning line in a non-selected state, and a power supply for supplying the first transistor and the low scanning line potential. And a resistor provided in the wiring between them. In this case, the scan line potential can be made lower than the pixel electrode potential by increasing the time constant related to the rising waveform of the scan line potential.
[0021]
Next, the electro-optical panel according to the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, A transistor that switches a connection state between the data line and the pixel electrode in accordance with the potential of the scanning line, a counter electrode that faces the pixel electrode and an electro-optical material, and a low common potential that switches at a predetermined cycle. A counter electrode driving means for alternately supplying a high common potential to the counter electrode, and the above-described driving circuit are provided. According to this electro-optical panel, the leakage current of the transistor can be reduced, so that the quality of the displayed image can be significantly improved. Note that the transistor formed in the pixel region is a thin film transistor, and the driver circuit is preferably formed using a thin film transistor.
[0022]
Next, an electronic apparatus according to the present invention includes the above-described electro-optical panel, and includes, for example, a viewfinder used for a video camera, a mobile phone, a notebook computer, a video projector, and the like. I do.
[0023]
Next, the driving method of the electro-optical panel according to the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels arranged in a matrix corresponding to intersections of the scanning lines and the data lines. An electro-optical panel having an electrode, a transistor that switches a connection state between the data line and the pixel electrode according to the potential of the scanning line, and a counter electrode that faces the pixel electrode and an electro-optical material. It is driven, has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the same to the counter electrode, Having a low scanning line potential and a high scanning line potential as the potential of the scanning line in the non-selected state, so as to be lower than the potential of the pixel electrode of the transistor connected to the scanning line in the non-selected state, Previous The potential of the scanning lines in the non-selected state to transition between the high scanning line potential and the low scanning line potential, and wherein the.
According to the present invention, the potential of the non-selected scan line is changed between the low scan line potential and the high scan line potential so as to be lower than the potential of the pixel electrode. The leak current can be reduced, and the transistor forming the pixel is appropriately prevented from being temporarily turned on in response to a change in the potential of the common electrode. As a result, the quality of the display image can be significantly improved.
[0024]
Next, the driving method of the electro-optical panel according to the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels arranged in a matrix corresponding to intersections of the scanning lines and the data lines. An electrode, a transistor that switches a connection state between the data line and the pixel electrode in accordance with the potential of the scanning line, and a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween. It is driven, has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the same to the counter electrode, It has a low scanning line potential and a high scanning line potential as the potential of the scanning line in the non-selected state, and the potential of the counter electrode is unselected with a delay from the timing of transition from the low common potential to the high common potential. Wherein a potential of the scanning lines in the state to transition from the low scan line potential to the high scanning line potential, and wherein the.
[0025]
According to the present invention, the potential of the scanning line in the non-selected state is changed from the low scanning line potential to the high scanning line potential with a delay from the timing when the potential of the counter electrode changes from the low common potential to the high common potential. In such a transient state, the potential of the scanning line in the non-selected state can be changed so as to be lower than the potential of the pixel electrode.
[0026]
The driving method of the electro-optical panel according to the present invention, a plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to the intersection of the scanning line and the data line, Driving an electro-optical panel having a transistor for switching a connection state between the data line and the pixel electrode according to the potential of the scanning line, and a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween. Having a low common potential and a high common potential as the potential of the counter electrode, and alternately switching the low common potential and the high common potential at a predetermined cycle and supplying the common electrode to the counter electrode, and in a non-selected state. The potential of the scanning line having a low scanning line potential and a high scanning line potential as the potential of the scanning line, and the potential of the scanning line in the non-selected state with a time constant larger than the time constant of the counter electrode is set to the low scanning line potential From the Wherein the transitioning to the scanning line potential. In this case, since the rising waveform of the scanning line potential becomes gentler than the rising waveform of the pixel electrode potential, it is possible to appropriately prevent the scanning line potential from exceeding the pixel electrode potential.
[0027]
The driving method of the electro-optical panel according to the present invention, a plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to the intersection of the scanning line and the data line, Driving an electro-optical panel having a transistor for switching a connection state between the data line and the pixel electrode according to the potential of the scanning line, and a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween. Having a low common potential and a high common potential as the potential of the counter electrode, and alternately switching the low common potential and the high common potential at a predetermined cycle and supplying the common electrode to the counter electrode, and in a non-selected state. The low scanning line potential and the high scanning line potential as the potential of the scanning line, and the potential of the scanning line in a non-selected state with a time constant smaller than the time constant of the counter electrode is set to the high scanning line potential. From the Wherein the transitioning to the scanning line potential. In this case, since the falling waveform of the scanning line potential is steeper than the falling waveform of the pixel electrode potential, it is possible to appropriately prevent the scanning line potential from exceeding the pixel electrode potential.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
<1: Overall configuration of liquid crystal device>
First, a liquid crystal device using liquid crystal as an electro-optical material will be described as an example of an electro-optical device according to the present invention. The liquid crystal device includes a liquid crystal panel AA as a main part. In the liquid crystal panel AA, an element substrate on which a thin film transistor (hereinafter, referred to as “TFT”) is formed as a switching element and a counter substrate are attached to each other with an electrode forming surface facing each other and a constant gap. The liquid crystal is sandwiched in this gap.
[0029]
FIG. 1 is a block diagram illustrating the overall configuration of the liquid crystal device according to the embodiment. This liquid crystal device includes a liquid crystal panel AA, a timing generation circuit 300, and an image processing circuit 400. The liquid crystal panel AA includes an image display area A, a scanning line driving circuit 100, a data line driving circuit 200, a sampling circuit 240, a counter electrode driving circuit 250, and image signal supply lines L1 to L3 on the element substrate. The transistors included in the scanning line driving circuit 100, the data line driving circuit 200, the sampling circuit 240, and the counter electrode driving circuit 250 are formed simultaneously in the same process as the transistors in the image display area A.
[0030]
The input image data D supplied to the liquid crystal device is, for example, in a 3-bit parallel format. The timing generation circuit 300 generates a Y clock signal YCK, an inverted Y clock signal YCKB, and a Y transfer start pulse DY in synchronization with the input image data D, and supplies them to the scanning line driving circuit 100. Further, the timing generation circuit 300 generates an X clock signal XCK, an inverted X clock signal XCKB, and an X transfer start pulse DX in synchronization with the input image data D, and supplies them to the data line driving circuit 200. Further, the timing generation circuit 300 generates various timing signals for controlling the image processing circuit 400 and outputs them.
[0031]
Here, the Y clock signal YCK is a signal in which one cycle is for two horizontal scanning periods, and the inverted Y clock signal YCKB is obtained by inverting the Y clock signal YCK. The X clock signal XCK is a signal having a predetermined cycle, and one cycle thereof is twice as long as the selection period of the data line 3. The inverted X clock signal XCKB is obtained by inverting the X clock signal XCK. The Y transfer start pulse DY is a pulse for instructing the start of the selection of the scanning line 2, while the X transfer start pulse DX is a pulse for instructing the start of the selection of the data line 3.
[0032]
The counter electrode drive circuit 250 selects the high common potential VCOMH and the low common potential VCOML in synchronization with the common synchronization signal VC, and supplies the same as the common potential VCOM to the counter electrode. Therefore, the common potential VCOM is inverted in synchronization with the common synchronization signal VC. The common synchronization signal VC may have a polarity inverted every predetermined period, may have a polarity inverted every field, or may have a polarity inverted every horizontal scanning period. Good. In this example, it is assumed that the polarity of the common potential VCOM is inverted every horizontal scanning period.
[0033]
The image processing circuit 400 performs gamma correction or the like on the input image data D in consideration of the light transmission characteristics of the liquid crystal panel, and then performs D / A conversion on the RGB image data to convert the image signals 40R, 40G, and 40B. And supplies these signals to the liquid crystal panel AA.
[0034]
<1-2: Image display area>
Next, as shown in FIG. 1, m (m is a natural number of 2 or more) scanning lines 2 are arranged in the image display area A in parallel along the X direction, while n is formed. (N is a natural number of 2 or more) data lines 3 are formed to be arranged in parallel along the Y direction. In the vicinity of the intersection between the scanning line 2 and the data line 3, the gate of the TFT 50 is connected to the scanning line 2, the source of the TFT 50 is connected to the data line 3, and the drain of the TFT 50 is connected to the pixel electrode 6. Connected. Each pixel includes a pixel electrode 6, a counter electrode (described later) formed on a counter substrate, and a liquid crystal sandwiched between these electrodes. As a result, the pixels are arranged in a matrix corresponding to each intersection of the scanning line 2 and the data line 3. The TFT 50 may be either N-type or P-type, but in this example, an N-type semiconductor is used.
[0035]
Further, the scanning signals Y1, Y2,..., Ym are applied to each scanning line 2 to which the gate of the TFT 50 is connected in a pulsed line-sequential manner. Therefore, when a scanning signal is supplied to a certain scanning line 2, the TFT 50 connected to the scanning line is turned on, so that the image signals X1, X2,. After being sequentially written to the corresponding pixels, the data is held for a predetermined period.
[0036]
Since the orientation and order of the liquid crystal molecules change according to the voltage level applied to each pixel, gradation display by light modulation becomes possible. For example, in a normally white mode, the amount of light passing through the liquid crystal is limited as the applied voltage is increased, while in a normally black mode, the amount of light is reduced as the applied voltage is increased. Then, light having a contrast according to the image signal is emitted for each pixel. For this reason, a predetermined display becomes possible.
[0037]
In order to prevent the held image signal from leaking, a storage capacitor 51 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 6 and the counter electrode. For example, since the voltage of the pixel electrode 6 is held by the storage capacitor 51 for a time that is three orders of magnitude longer than the time during which the source voltage is applied, the holding characteristics are improved and a high contrast ratio is realized. Become.
[0038]
<1-3: Scanning line drive circuit>
The scanning line driving circuit 100 has various modes. Here, three representative modes will be described.
[0039]
<1-3-1: First aspect>
FIG. 2 is a circuit diagram of the scanning line driving circuit 100 according to the first embodiment. The scanning line driving circuit 100 includes a Y shift register 110, a selection signal generation circuit 120, and a potential selection circuit group 130. The Y shift register 110 transfers the Y transfer start pulse DY in synchronization with the Y clock signal YCK and the inverted Y clock signal YCKB, and sequentially generates shift signals y1, y2,. The shift signals y1, y2,..., Ym become active (high level) in the first to m-th scanning lines 2 during the selection period.
[0040]
The selection signal generation circuit 120 generates a low potential selection signal SL and a high potential selection signal SH based on the common synchronization signal VC. The common synchronization signal VC is a signal synchronized with the change of the common potential VCOM as described above. The low potential selection signal SL becomes active (high level) when the potential of the scanning line 2 in the non-selected state is set to the low potential VSSL (low scanning line potential), and becomes non-active when the potential is set to the high potential VSSH (high scanning line potential). Active (low level). On the other hand, the high potential selection signal SH becomes active (high level) when the potential of the scanning line 2 in the non-selected state is set to the high potential VSSH, and becomes inactive (low level) when the potential is set to the low potential VSSL. As shown in FIG. 4, the rising timing of the high potential selection signal SH is delayed from the rising timing of the common synchronization signal VC by a time Δt. The fall timing of the high potential selection signal SH coincides with the fall timing of the common synchronization signal VC.
[0041]
The potential selection circuit group 130 shown in FIG. 2 includes m potential selection circuits U1, U2,..., Um. Since each of the potential selection circuits U1, U2,..., Um has the same configuration, only the potential selection circuit U1 will be described.
[0042]
FIG. 3 is a circuit diagram of the potential selection circuit U1. The potential selection circuit U1 includes a first inverter INV1, a second inverter INV2, and a potential supply unit 131. The potential supply unit 131 is a circuit that supplies a potential on the low potential side of the second inverter INV2. The potential supply unit 131 includes two switches SW1 and SW2. These switches SW1 and SW2 are composed of N-channel TFTs. The switch SW1 is turned on when the high potential selection signal SH is active, and supplies the high potential VSSH to the second inverter INV2. On the other hand, the switch SW2 is turned on when the low potential selection signal SL is active, and supplies the low potential VSSL to the second inverter INV2.
[0043]
In the above configuration, when the shift signal y1 becomes active (high level), the output signal of the first inverter INV1 becomes low level, and the P-channel TFT forming the second inverter INV2 is turned on. Therefore, the level of the scanning signal Y1 becomes the potential VDD, and the first scanning line 2 is in the selected state. On the other hand, when the shift signal y1 becomes inactive (low level), the output signal of the first inverter INV1 becomes high level, and the N-channel TFT forming the second inverter INV2 is turned on. At this time, one of the low potential VSSL and the high potential VSSH is selected and supplied to the second inverter INV2. The potential for setting the first scanning line 2 to the non-selection state is switched according to the low potential selection signal SL and the high potential selection signal SH.
[0044]
FIG. 4 is a timing chart showing the relationship between the scanning line potential V1 and the pixel electrode potential V2. Since the counter electrode and the pixel electrode 6 are capacitively coupled, when the common potential VCOM changes from the low common potential VCOML to the high common potential VCOMH at the time T1 in synchronization with the common synchronization signal VC, the pixel electrode potential V2 changes to the time T1. Get up from. This rising waveform follows the time constant τVCOM of the counter electrode. The time constant τVCOM is determined by the liquid crystal capacitance and the equivalent resistance between the counter electrode and the pixel electrode 6, and the like.
[0045]
Then, during a period Δt from time T1 to time T2, the low potential selection signal SL is active, so that the scanning line potential V1 maintains the low potential VSSL. At time T2, when the high potential selection signal SH becomes active, the scanning line potential V1 rises from the low potential VSSL to the high potential VSSH. This rising waveform follows a time constant τG. The time constant τG is determined by the equivalent capacitance of the scanning line 2, the output impedance of the potential selection circuits U1 to Um, and the like. Since the equivalent capacitance of the scanning line 2 is smaller than the liquid crystal capacitance, the rising waveform of the scanning line potential V1 is steeper than the rising waveform of the pixel electrode potential V2.
[0046]
If the timing at which the common potential VCOM changes from the low common potential VCOML to the high common potential VCOMH matches the timing at which the scanning line potential V1 of the non-selected scanning line changes from the low potential VSSL to the high potential VSSH, The pixel electrode potential V2 may exceed the scanning line potential V1, and the TFT 50 may be temporarily turned on.
[0047]
However, in the first mode, the timing at which the common potential VCOM changes from the low common potential VCOML to the high common potential VCOMH, and the change in the scanning line potential V1 of the non-selected scanning line from the low potential VSSL to the high potential VSSH. The timing at which the TFT 50 is performed is asynchronous, and the timing of the latter is delayed from the former timing by the time Δt, so that the TFT 50 can be prevented from being temporarily turned on. In other words, the time Δt is determined so that the scanning line potential V1 is lower than the pixel electrode potential V2.
[0048]
As a result, it is possible to prevent the TFTs 50 connected to the non-selected scanning lines 2 from being temporarily turned on, to reduce the leak current due to the reverse bias voltage, and to improve the quality of the displayed image. It can be greatly improved.
[0049]
<1-3-2: Second aspect>
In the first mode, the timing at which the scanning line potential V1 of the scanning line 2 in the non-selected state is changed from the low potential VSSL to the high potential VSSH is changed from the timing at which the common potential VCOM changes from the low common potential VCOML to the high common potential VCOMH. The delay prevents the scanning line potential V1 from exceeding the pixel electrode potential V2 transiently. On the other hand, the second mode is to prevent the scanning line potential V1 from exceeding the pixel electrode potential V2 transiently by adjusting the time constant related to the rising waveform of the scanning line potential V1. In the following description, in order to distinguish the time constant between the rising waveform and the falling waveform of the scanning line potential V1, the time constant relating to the rising waveform is referred to as τG1, and the time constant relating to the falling waveform is referred to as τG2. I do.
[0050]
The scanning line driving circuit 100 according to the second embodiment is the same as the scanning line driving circuit 100 according to the above-described first embodiment except that another selection signal generation circuit is used instead of the selection signal generation circuit 120. This selection signal generation circuit sets the point at which the high potential selection signal SH and the low potential selection signal SL synchronized with the common synchronization signal VC are generated and the level at which the high potential selection signal SH becomes active in relation to the time constant τG1. This is different from the selection signal generation circuit 120 described above.
[0051]
In this example, the high level of the high potential selection signal SH is set to the potential VDD1, and the high level of the low potential selection signal SL is set to the potential VDD2. VDD1, VDD2, VSSH, and VSSL have the following relationships.
| VDD1-VSSH | ≤ | VDD2-VSSL | ... Formula 1
[0052]
That is, the gate-source voltage of the switch SW1 shown in FIG. 3 is smaller than the gate-source voltage of the switch SW2. Therefore, the on-resistance of the switch SW1 is larger than the on-resistance of the switch SW2. As a result, as shown in FIG. 5, the rising time TU1 of the scanning line potential V1 is longer than the falling time TD1.
[0053]
Assuming that the ON resistance value of the switch SW1 is R1, the ON resistance value of the switch SW2 is R2, the equivalent resistance of the scanning line 2 is R3, and the equivalent capacitance of the scanning line 2 in a non-selected state is C, the time constant τG1 is τG1 = C · (R1 + R3), and the time constant τG2 is τG2 = C · (R2 + R3). That is, the time constant τG1 and the time constant τG2 can be adjusted by the ON resistance value R1 and the ON resistance value R2. Then, the rising waveform of the scanning line potential V1 is determined according to the time constant τG1, and the falling waveform of the scanning line potential V1 is determined according to the time constant τG2. That is, the rising waveform of the scanning line potential V1 can be adjusted by the on-resistance value R1 of the switch SW1, and the falling waveform of the scanning line potential V1 can be adjusted by the on-resistance value R2 of the switch SW2.
[0054]
Thus, in the second embodiment, when the time constant of the counter electrode is τVCOM, τG1 ≧ τVCOM and τG2 ≦ τVCOM. Specifically, the on-resistance R1 and the on-resistance R2 are determined so that the scanning line potential V1 is lower than the pixel electrode potential V2. Since the on-resistance value R1 is determined by VDD1−VSSH, the high level potential VDD1 of the high potential selection signal SH is determined so that the rising waveform of the scanning line potential V1 is lower than the rising waveform of the pixel electrode potential V2. Further, since the on-resistance value R2 is determined by VDD2−VSSL, the high level potential VDD2 of the low potential selection signal SL is determined so that the falling waveform of the scanning line potential V1 is lower than the falling waveform of the pixel electrode potential V2.
[0055]
Here, since there is a relationship of τG2 ≦ τVCOM ≦ τG1, the time constant τG1 relating to the rising waveform of the scanning line potential V1 is larger than the time constant τG2 relating to the falling waveform. Therefore, the on-resistance value R1 is larger than the on-resistance value R2, and the above-described expression 1 is satisfied.
[0056]
FIG. 5 is a timing chart showing the relationship between the scanning line potential V1 and the pixel electrode potential V2 according to the second embodiment. At time T3, when the common synchronization signal VC rises from a low level to a high level, the common potential VCOM transitions from the low common potential VCOML to the high common potential VCOMH. The high potential selection signal SH becomes active in synchronization with the change of the common potential VCOM. At this time, since the high-level potential of the high-potential selection signal SH is VDD1, the on-resistance R1 of the switch SW1 has a relatively large value. Then, the scanning line potential V1 rises from the low potential VSSL to the high potential VSSH according to a time constant τG1 determined by the ON resistance value R1. Since the time constant τG1 has a relatively large value, the scanning line potential V1 does not exceed the pixel electrode potential V2.
[0057]
Next, at time T4, when the common synchronization signal VC falls from the high level to the low level, the common potential VCOM changes from the high common potential VCOMH to the low common potential VCOML. The low potential selection signal SL becomes active in synchronization with the change of the common potential VCOM. At this time, since the high-level potential of the low-potential selection signal SL is VDD2, the on-resistance R2 of the switch SW2 is a relatively small value. Then, the scanning line potential V1 falls from the high potential VSSH to the low potential VSSL according to a time constant τG2 determined by the ON resistance value R2. Since the time constant τG2 has a relatively small value, the scanning line potential V1 does not exceed the pixel electrode potential V2.
[0058]
As described above, in the second mode, the switches SW1 and SW2 of the potential supply unit 131 are set to have the on-resistances R1 and R2 so that the scanning line potential V1 does not exceed the pixel electrode potential V2. Without temporarily turning on each TFT 50 connected to the line 2, the leak current due to the reverse bias voltage can be appropriately reduced, and the quality of the displayed image can be greatly improved.
[0059]
In the above-described example, the on-resistances R1 and R2 are determined by adjusting the gate voltages of the switches SW1 and SW2. However, since the on-resistance is determined according to the size of the transistor, the scanning line potential V1 becomes the pixel electrode potential. The size (gate width / gate length) of the switches SW1 and SW2 may be set so as not to exceed V2.
[0060]
Specifically, when the gate width of the transistor forming the switch SW1 is W1 and the gate length is L1, and the gate width of the transistor forming the switch SW2 is W2 and the gate length is L2, the rising waveform of the scanning line potential V1 Is set so as not to exceed the rising waveform of the pixel electrode potential V2, and the size of the switch SW2 is set so that the falling waveform of the scanning line potential V1 does not exceed the falling waveform of the pixel electrode potential V2. W2 / L2 may be set. In this case, it is preferable that the size of the switch SW1 be equal to or smaller than the size of the switch SW2, and that W1 / L1 ≦ W2 / L2. In addition, it goes without saying that the above-described adjustment of the on-resistance by the base voltage and the adjustment of the on-resistance by the size of the transistor may be appropriately combined.
[0061]
<1-3-3: Third aspect>
FIG. 6 shows a circuit diagram of the potential selection circuit according to the third embodiment. The potential selection circuit according to the first embodiment shown in FIG. 3 except that a resistor 132 is provided between the drain of the first switch SW1 and a power supply that supplies the high potential VSSH. It is configured similarly to. In other words, in the third mode, a resistor is provided in the middle of a line that supplies the high potential VSSH to the scanning line 2 in the non-selected state.
[0062]
Thereby, the time constant τG1 can be made larger than the time constant τG2. The resistance value of the resistor 132 is set so that the rising waveform of the scanning line potential V1 does not exceed the rising waveform of the pixel electrode potential V2. Here, the resistor 132 can be formed by a metal wiring or the like, but is preferably formed of a thin film or the like having a large resistivity like a semiconductor film from the viewpoint of reducing a required area. In the third embodiment, the relationship between the scanning line potential V1 and the pixel electrode potential V2 is the same as in the second embodiment shown in FIG.
[0063]
As described above, in the third mode, the resistor 132 is provided in the potential supply unit 131, and the resistance value of the resistor 132 is set so that the scanning line potential V1 does not exceed the pixel electrode potential V2. The leak current due to the reverse bias voltage can be appropriately reduced without temporarily turning on each of the TFTs 50 connected to the TFT 2, and the quality of the displayed image can be greatly improved.
[0064]
<1-4: Data line drive circuit and sampling circuit>
The data line drive circuit 200 transfers the X transfer start pulse DX in synchronization with the X clock signal XCK and the inverted X clock signal XCKB, and sequentially generates sampling signals SR1, SR2,..., SRn. Each of the sampling signals SR1 to SRn is supplied to the sampling circuit 240 shown in FIG. The sampling circuit 240 includes n switches SW1 to SWn. Each of the switches SW1 to SWn is configured by a TFT. Then, when the respective sampling signals SR1 to SRn supplied to the gate are sequentially activated, the respective switches SW1 to SWn are sequentially turned on. Then, the image signals 40R, 40G, and 40B supplied via the image signal supply lines L1 to L3 are sampled and sequentially supplied to the data lines 3.
[0065]
<1-5: Configuration Example of Liquid Crystal Panel>
Next, the overall configuration of the liquid crystal panel according to the above-described electrical configuration will be described with reference to FIGS. Here, FIG. 7 is a perspective view showing a configuration of the liquid crystal panel AA, and FIG. 8 is a sectional view taken along line ZZ ′ in FIG.
[0066]
As shown in these figures, the liquid crystal panel AA includes an element substrate 151 such as glass or a semiconductor on which the pixel electrodes 6 and the like are formed, and a transparent counter substrate 152 such as a glass on which the common electrodes 158 and the like are formed. A gap is maintained by a sealing material 154 mixed with a spacer 153 so that electrode forming surfaces are opposed to each other, and a liquid crystal 155 as an electro-optical material is sealed in the gap. Note that the sealant 154 is formed along the periphery of the opposing substrate 152, but is partially open to seal the liquid crystal 155. Therefore, after the liquid crystal 155 is sealed, the opening is sealed with the sealing material 156.
[0067]
Here, the data line driving circuit 200 described above is formed on one side of the sealing material 154 on the opposite surface of the element substrate 151 to drive the data lines 3 extending in the Y direction. I have. Further, a plurality of connection electrodes 157 are formed on one side to input various signals from the timing generation circuit 300 and image signals 40R, 40G, and 40B. A scanning line drive circuit 100 is formed on one side adjacent to the one side, and is configured to drive the scanning lines 2 extending in the X direction from both sides.
[0068]
On the other hand, the common electrode 158 of the opposing substrate 152 is electrically connected to the element substrate 151 by a conductive material provided at at least one of four corners in a bonding portion with the element substrate 151. Then, the common potential VCOM is supplied via the conductive material. In addition, the opposing substrate 152 is provided with, for example, first, color filters arranged in a stripe shape, a mosaic shape, a triangle shape, or the like according to the use of the liquid crystal panel AA. Thirdly, a black matrix such as resin black in which a metal material such as nickel or nickel or carbon or titanium is dispersed in a photoresist is provided. Third, a backlight for irradiating the liquid crystal panel AA with light is provided. In particular, in the case of application for color light modulation, a black matrix is provided on the counter substrate 152 without forming a color filter.
[0069]
In addition, on the opposing surfaces of the element substrate 151 and the opposing substrate 152, an alignment film or the like that has been rubbed in a predetermined direction is provided, and on the back side thereof, a polarizing plate (not shown) corresponding to the alignment direction is provided. Are respectively provided. However, when a polymer-dispersed liquid crystal in which fine particles are dispersed in a polymer is used as the liquid crystal 155, the above-described alignment film, polarizing plate, and the like become unnecessary, and the light use efficiency is increased. This is advantageous in reducing power consumption.
[0070]
Note that, instead of forming part or all of the peripheral circuits such as the data line driving circuit 200 and the scanning line driving circuit 100 on the element substrate 151, the peripheral circuits are mounted on a film using, for example, TAB (Tape Automated Bonding) technology. The driving IC chip may be electrically and mechanically connected via an anisotropic conductive film provided at a predetermined position on the element substrate 151, or the driving IC chip itself may be connected to a COG (Chip On Glass). A configuration may be used in which the device is electrically and mechanically connected to a predetermined position of the element substrate 151 via an anisotropic conductive film using a technique.
[0071]
<2. Application>
<2-1: Configuration of Element Substrate>
In each of the above-described embodiments, the element substrate 151 of the liquid crystal panel is formed of a transparent insulating substrate such as glass, and a silicon thin film is formed on the substrate, and a source, a drain, and a channel are formed on the thin film. The TFTs described above constitute the switching elements (TFTs 50) of the pixels, the elements of the data line driving circuit 200, and the elements of the scanning line driving circuit 100, but the present invention is not limited to this.
[0072]
For example, the element substrate 151 is formed using a semiconductor substrate, and a switching element of a pixel or an element of various circuits is formed using an insulated gate field effect transistor in which a source, a drain, and a channel are formed on the surface of the semiconductor substrate. Is also good. When the element substrate 151 is formed of a semiconductor substrate as described above, it cannot be used as a transmissive display panel. Therefore, the pixel electrode 6 is formed of aluminum or the like and used as a reflective type. Alternatively, the pixel substrate 6 may simply be of a reflection type while the element substrate 151 is a transparent substrate.
[0073]
<2-2: Electronic equipment>
Next, a case where the above-described liquid crystal device is applied to various electronic devices will be described.
<2-2-1: Projector>
First, a projector using the liquid crystal device as a light valve will be described. FIG. 9 is a plan view showing a configuration example of the projector.
[0074]
As shown in this figure, inside the projector 1100, a lamp unit 1102 including a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and is used as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.
[0075]
The configurations of the liquid crystal panels 1110R, 1110B and 1110G are the same as those of the liquid crystal panel AA described above, and are driven by R, G, and B primary color signals supplied from an image signal processing circuit (not shown). The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, the R and B lights are refracted at 90 degrees, while the G light travels straight. Accordingly, as a result of combining the images of the respective colors, a color image is projected on a screen or the like via the projection lens 1114.
[0076]
Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display images by the liquid crystal panels 1110G need to be horizontally inverted with respect to the display images by the liquid crystal panels 1110R, 1110B.
[0077]
Since light corresponding to the primary colors of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.
[0078]
<2-2-2: Mobile computer>
Next, an example in which this liquid crystal panel is applied to a mobile personal computer will be described. FIG. 10 is a perspective view showing the configuration of the personal computer. In the figure, a computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back of the liquid crystal panel 1005 described above.
[0079]
<2-2-3: Mobile phone>
Further, an example in which the liquid crystal panel is applied to a mobile phone will be described. FIG. 11 is a perspective view showing the configuration of the mobile phone. In the figure, a mobile phone 1300 includes a plurality of operation buttons 1302 and a reflective liquid crystal panel 1005. In this reflection type liquid crystal panel 1005, a front light is provided on the front surface as needed.
[0080]
In addition to the electronic devices described with reference to FIGS. 9 to 11, a liquid crystal television, a viewfinder type, a video tape recorder of a monitor direct-view type, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, videophones, POS terminals, devices equipped with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an overall configuration of a liquid crystal device according to the present invention.
FIG. 2 is a circuit diagram showing a detailed configuration of a scanning line driving circuit 100 of the device.
FIG. 3 is a circuit diagram of a potential selection circuit U1 according to a first embodiment.
FIG. 4 is a timing chart showing a relationship between a scanning line potential V1 and a pixel electrode potential V2 in the first mode.
FIG. 5 is a timing chart showing a relationship between a scanning line potential V1 and a pixel electrode potential V2 in the second mode.
FIG. 6 is a circuit diagram of a potential selection circuit U1 according to a third embodiment.
FIG. 7 is a perspective view illustrating the structure of a liquid crystal panel.
FIG. 8 is a partial cross-sectional view illustrating the structure of a liquid crystal panel.
FIG. 9 is a cross-sectional view of a video projector as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 10 is a perspective view illustrating a configuration of a personal computer as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 11 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 12 is a circuit diagram showing a configuration of one pixel in a conventional liquid crystal device.
FIG. 2 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which the liquid crystal device is applied.
FIG. 13 is a graph showing static characteristics of the TFT 50.
FIG. 14 is a timing chart for explaining a problem of a conventional driving method.
[Explanation of symbols]
Reference numeral 2 represents a scanning line, 3 represents a data line, 6 represents a pixel electrode, 50 represents a TFT, 100 represents a scanning line drive circuit, SH represents a high potential selection signal, SL represents a low potential selection signal, VSSL represents a low potential, and VSSH represents a high potential. SW1, SW2 ... Switch.

Claims (16)

複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを備え、所定周期で切り替わる低コモン電位と高コモン電位とが前記対向電極に交互に供給される電気光学パネルの駆動回路であって、
非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を下回るように、前記非選択状態にある前記走査線の電位を低走査線電位と高走査線電位との間で遷移させる駆動手段を備える
ことを特徴とする電気光学パネルの駆動回路。A plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the data lines according to the potential of the scanning lines. A transistor for switching a connection state between the pixel electrode and the pixel electrode; and a counter electrode facing the pixel electrode with an electro-optic material interposed therebetween. A driving circuit of the electro-optical panel supplied to
The potential of the scanning line in the non-selected state is changed between a low scanning line potential and a high scanning line potential so as to be lower than the potential of the pixel electrode of the transistor connected to the scanning line in the non-selected state. A driving circuit for an electro-optical panel, comprising: driving means for causing a transition. 前記駆動手段は、前記対向電極の電位が前記低コモン電位から前記高コモン電位へ変化するタイミングから遅れて非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させることを特徴とする請求項１に記載の電気光学パネルの駆動回路。The driving unit changes the potential of the scanning line in a non-selected state from the low scanning line potential to the high scanning line potential with a delay from a timing at which the potential of the counter electrode changes from the low common potential to the high common potential. 2. The driving circuit for an electro-optical panel according to claim 1, wherein the transition is performed. 前記駆動手段は、前記対向電極の時定数よりも大きな時定数で非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させることを特徴とする請求項１に記載の電気光学パネルの駆動回路。2. The device according to claim 1, wherein the driving unit changes the potential of the non-selected scanning line from the low scanning line potential to the high scanning line potential with a time constant larger than the time constant of the counter electrode. 3. The driving circuit for an electro-optical panel according to 1. 前記駆動手段は、前記対向電極の時定数よりも小さな時定数で非選択状態にある前記走査線の電位を前記高走査線電位から前記低走査線電位へ遷移させることを特徴とする請求項１に記載の電気光学パネルの駆動回路。2. The device according to claim 1, wherein the driving unit changes the potential of the non-selected scanning line from the high scanning line potential to the low scanning line potential with a time constant smaller than a time constant of the counter electrode. 3. The driving circuit for an electro-optical panel according to 1. 前記駆動手段は、
非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段とを備え、
非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタのオン抵抗値を設定した
ことを特徴とする請求項１に記載の電気光学パネルの駆動回路。The driving means,
A first transistor that selects the high scanning line potential as the potential of the scanning line in a non-selected state; a second transistor that selects the low scanning line potential as the potential of the scanning line in a non-selected state; Supply means for supplying a potential supplied from one transistor or the second transistor to the scanning line in a non-selected state,
2. The on-resistance value of the first transistor is set such that the potential of the scanning line is lower than the potential of the pixel electrode of the transistor connected to the non-selected scanning line. 3. A driving circuit for an electro-optical panel according to claim 1. 前記駆動手段は、
前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段を備え、
前記第１トランジスタをオン状態にする高電位選択信号の電位と前記高走査線電位との差分値に応じて定まる前記第１トランジスタのオン抵抗値が、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタをオン状態にする高電位選択信号の電位を設定した
ことを特徴とする請求項５に記載の電気光学パネルの駆動回路。The driving means,
Selecting signal generating means for generating a high-potential selecting signal for controlling on / off of the first transistor and a low-potential selecting signal for controlling on / off of the second transistor;
An on-resistance value of the first transistor, which is determined according to a difference between a potential of a high potential selection signal for turning on the first transistor and a potential of the high scanning line, is connected to the scanning line in a non-selected state. 6. The electric device according to claim 5, wherein a potential of a high potential selection signal for turning on the first transistor is set so that a potential of the scanning line is lower than a potential of the pixel electrode of the transistor. Drive circuit for optical panel. 前記駆動手段は、
前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段を備え、
前記第１トランジスタのサイズに応じて定まる前記第１トランジスタのオン抵抗値が、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を前記走査線の電位が下回るように、前記第１トランジスタのサイズを設定した
ことを特徴とする請求項５に記載の電気光学パネルの駆動回路。The driving means,
Selecting signal generating means for generating a high-potential selecting signal for controlling on / off of the first transistor and a low-potential selecting signal for controlling on / off of the second transistor;
The on-resistance value of the first transistor determined according to the size of the first transistor is such that the potential of the pixel electrode of the transistor connected to the non-selected scanning line is lower than the potential of the pixel electrode. 6. The driving circuit for an electro-optical panel according to claim 5, wherein the size of the first transistor is set. 前記駆動手段は、
非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段とを備え、
前記第１トランジスタをオン状態にする前記高電位選択信号の電位と前記高走査線電位との差分値を、前記第２トランジスタをオン状態にする前記低電位選信号の電位と前記低走査線電位との差分値以下となるように設定する
ことを特徴とする請求項５に記載の電気光学パネルの駆動回路。The driving means,
A first transistor that selects the high scanning line potential as the potential of the scanning line in a non-selected state; a second transistor that selects the low scanning line potential as the potential of the scanning line in a non-selected state; Supply means for supplying a potential supplied from one transistor or the second transistor to the scanning line in a non-selected state; a high potential selection signal for controlling on / off of the first transistor; A selection signal generating means for generating a low-potential selection signal for controlling off; and
The difference between the potential of the high potential selection signal for turning on the first transistor and the high scanning line potential is determined by the potential of the low potential selection signal for turning on the second transistor and the low scanning line potential. The driving circuit for an electro-optical panel according to claim 5, wherein the driving circuit is set so as to be equal to or less than a difference value from the driving signal. 前記駆動手段は、
非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、前記第１トランジスタのオン・オフを制御する高電位選択信号と前記第２トランジスタのオン・オフを制御する低電位選択信号とを生成する選択信号生成手段とを備え、
前記第１トランジスタのサイズが、前記第２トランジスタのサイズ以下である
ことを特徴とする請求項５に記載の電気光学パネルの駆動回路。The driving means,
A first transistor that selects the high scanning line potential as the potential of the scanning line in a non-selected state; a second transistor that selects the low scanning line potential as the potential of the scanning line in a non-selected state; Supply means for supplying a potential supplied from one transistor or the second transistor to the scanning line in a non-selected state; a high potential selection signal for controlling on / off of the first transistor; A selection signal generating means for generating a low-potential selection signal for controlling off; and
The driving circuit for an electro-optical panel according to claim 5, wherein the size of the first transistor is equal to or smaller than the size of the second transistor. 前記駆動手段は、
非選択状態にある前記走査線の電位として前記高走査線電位を選択する第１トランジスタと、
非選択状態にある前記走査線の電位として前記低走査線電位を選択する第２トランジスタと、
前記第１トランジスタ又は前記第２トランジスタから供給される電位を非選択状態にある前記走査線に供給する供給手段と、
第１トランジスタと前記低走査線電位を供給する電源との間の配線中に設けられた抵抗と
を備えたことを特徴とする請求項１に記載の電気光学パネルの駆動回路。The driving means,
A first transistor for selecting the high scanning line potential as the potential of the scanning line in a non-selected state;
A second transistor that selects the low scanning line potential as the potential of the scanning line in a non-selected state;
Supply means for supplying a potential supplied from the first transistor or the second transistor to the scanning line in a non-selected state;
2. The driving circuit for an electro-optical panel according to claim 1, further comprising: a resistor provided in a wiring between the first transistor and a power supply for supplying the low scanning line potential. 複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、
前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、
前記画素電極と電気光学物質を挟んで対向する対向電極と、
所定周期で切り替わる低コモン電位と高コモン電位とを前記対向電極に交互に供給する対向電極駆動手段と、
請求項１乃至９のうちいずれか１項に記載した駆動回路と、
を備えたことを特徴する電気光学パネル。Multiple scan lines,
Multiple data lines,
A plurality of pixel electrodes arranged in a matrix corresponding to the intersection of the scanning line and the data line,
A transistor that switches a connection state between the data line and the pixel electrode according to a potential of the scanning line;
A counter electrode opposed to the pixel electrode with an electro-optical material therebetween,
A counter electrode driving unit that alternately supplies a low common potential and a high common potential that are switched at a predetermined cycle to the counter electrode,
A driving circuit according to any one of claims 1 to 9,
An electro-optical panel comprising: 請求項１０に記載の電気光学パネルを備えたことを特徴とする電子機器。An electronic apparatus comprising the electro-optical panel according to claim 10. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルの駆動方法であって、
前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、
非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、非選択状態にある前記走査線に接続される前記トランジスタの前記画素電極の電位を下回るように、前記非選択状態にある前記走査線の電位を前記低走査線電位と前記高走査線電位との間で遷移させる、
ことを特徴とする電気光学パネルの駆動方法。A plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the data lines according to the potential of the scanning lines. A transistor for switching a connection state between the pixel electrode and a driving method of an electro-optical panel including a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween,
It has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the common electrode to the counter electrode,
Having a low scanning line potential and a high scanning line potential as the potential of the scanning line in the non-selected state, so as to be lower than the potential of the pixel electrode of the transistor connected to the scanning line in the non-selected state, Transitioning the potential of the scanning line in the non-selected state between the low scanning line potential and the high scanning line potential,
A method for driving an electro-optical panel, comprising: 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルの駆動方法であって、
前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、
非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の電位が前記低コモン電位から前記高コモン電位へ遷移するタイミングから遅れて非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させる、
ことを特徴とする電気光学パネルの駆動方法。A plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the data lines according to the potential of the scanning lines. A transistor for switching a connection state between the pixel electrode and a driving method of an electro-optical panel including a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween,
It has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the common electrode to the counter electrode,
It has a low scanning line potential and a high scanning line potential as the potential of the scanning line in the non-selection state, and the non-selection state delays from the timing when the potential of the counter electrode transitions from the low common potential to the high common potential. The potential of the scanning line in the transition from the low scanning line potential to the high scanning line potential,
A method for driving an electro-optical panel, comprising: 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルの駆動方法であって、
前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、
非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の時定数よりも大きな時定数で非選択状態にある前記走査線の電位を前記低走査線電位から前記高走査線電位へ遷移させる
ことを特徴とする電気光学パネルの駆動方法。A plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the data lines according to the potential of the scanning lines. A transistor for switching a connection state between the pixel electrode and a driving method of an electro-optical panel including a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween,
It has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the common electrode to the counter electrode,
The potential of the scanning line in the non-selection state has a low scanning line potential and a high scanning line potential, and the potential of the scanning line in the non-selection state is set to the low potential with a time constant larger than the time constant of the counter electrode. A method for driving an electro-optical panel, wherein a transition is made from a scanning line potential to the high scanning line potential. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数の画素電極と、前記走査線の電位に応じて前記データ線と前記画素電極との間の接続状態を切替えるトランジスタと、前記画素電極と電気光学物質を挟んで対向する対向電極とを有する電気光学パネルの駆動方法であって、
前記対向電極の電位として低コモン電位と高コモン電位とを有し、前記低コモン電位と前記高コモン電位とを所定周期で交互に切替えて前記対向電極に供給し、
非選択状態にある前記走査線の電位として低走査線電位と高走査線電位とを有し、前記対向電極の時定数よりも小さな時定数で非選択状態にある前記走査線の電位を前記高走査線電位から前記低走査線電位へ遷移させる
ことを特徴とする電気光学パネルの駆動方法。A plurality of scanning lines, a plurality of data lines, a plurality of pixel electrodes arranged in a matrix corresponding to intersections of the scanning lines and the data lines, and the data lines according to the potential of the scanning lines. A transistor for switching a connection state between the pixel electrode and a driving method of an electro-optical panel including a counter electrode facing the pixel electrode with an electro-optical material interposed therebetween,
It has a low common potential and a high common potential as the potential of the counter electrode, and alternately switches the low common potential and the high common potential at a predetermined cycle and supplies the common electrode to the counter electrode,
The potential of the scanning line in the non-selection state has a low scanning line potential and a high scanning line potential, and the potential of the scanning line in the non-selection state is set to the high potential with a time constant smaller than the time constant of the counter electrode. A method for driving an electro-optical panel, wherein a transition is made from a scanning line potential to the low scanning line potential.
JP2003019132A 2003-01-28 2003-01-28 Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus Expired - Fee Related JP4419394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003019132A JP4419394B2 (en) 2003-01-28 2003-01-28 Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019132A JP4419394B2 (en) 2003-01-28 2003-01-28 Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004233446A true JP2004233446A (en) 2004-08-19
JP4419394B2 JP4419394B2 (en) 2010-02-24

Family

ID=32949090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019132A Expired - Fee Related JP4419394B2 (en) 2003-01-28 2003-01-28 Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4419394B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072319A (en) * 2005-09-08 2007-03-22 Hitachi Displays Ltd Display apparatus
JP2008191295A (en) * 2007-02-02 2008-08-21 Sony Corp Display device, driving method of display device and electronic equipment
JP2010061100A (en) * 2008-09-03 2010-03-18 Samsung Electronics Co Ltd Display device and its driving method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072319A (en) * 2005-09-08 2007-03-22 Hitachi Displays Ltd Display apparatus
JP2008191295A (en) * 2007-02-02 2008-08-21 Sony Corp Display device, driving method of display device and electronic equipment
JP2010061100A (en) * 2008-09-03 2010-03-18 Samsung Electronics Co Ltd Display device and its driving method
KR101493491B1 (en) * 2008-09-03 2015-03-05 삼성디스플레이 주식회사 Display apparatus and method of driving the same

Also Published As

Publication number Publication date
JP4419394B2 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
JP4123711B2 (en) Electro-optical panel driving method, electro-optical device, and electronic apparatus
US7023415B2 (en) Shift register, data-line driving circuit, and scan-line driving circuit
TW494378B (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
TW493157B (en) Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment
JP3692846B2 (en) Shift register, shift register control method, data line driving circuit, scanning line driving circuit, electro-optical panel, and electronic apparatus
JPH1165536A (en) Image display device, image display method and electronic equipment using the same, and projection type display device
JP2002352593A (en) Shift register, electrooptic panel, its driving circuit and driving method, and electronic equipment
JP4115099B2 (en) Display device
US7095405B2 (en) Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument
JP2007279625A (en) Electrooptical device and its driving method, and electronic equipment
JP3818050B2 (en) Driving circuit and driving method for electro-optical device
JP4419394B2 (en) Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus
JP4461687B2 (en) Electro-optical panel, driving circuit and driving method thereof, and electronic apparatus
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
JP4254427B2 (en) Electro-optical device and electronic apparatus
JP4513289B2 (en) ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND POWER CONTROL METHOD FOR ELECTRO-OPTICAL DEVICE
JP2001188520A (en) Opto-electric device, drive circuit of the device and electronic equipment
JP4179396B2 (en) Electro-optical device and electronic apparatus
JP3770061B2 (en) Data line driving circuit, scanning line driving circuit, electro-optical panel, and electronic apparatus
JP3726675B2 (en) Electro-optical panel, its driving circuit, data line driving circuit, scanning line driving circuit, and electronic device
JP3837998B2 (en) Level conversion circuit, data line driving circuit, electro-optical device, and electronic apparatus
JP4111212B2 (en) Drive circuit, electro-optical device, and electronic device
JP2004233447A (en) Optoelectronic panel, driving method therefor, optoelectronic device, and electronic equipment
JP2004317727A (en) Shift register, data line driving circuit and scanning line driving circuit, and electrooptical device and electronic device
JP2004151345A (en) Inspection circuit, electrooptical panel and electronic appliance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees