JP3866213B2 - 電源モジュール及びこれを使用した電子装置 - Google Patents
電源モジュール及びこれを使用した電子装置 Download PDFInfo
- Publication number
- JP3866213B2 JP3866213B2 JP2003093880A JP2003093880A JP3866213B2 JP 3866213 B2 JP3866213 B2 JP 3866213B2 JP 2003093880 A JP2003093880 A JP 2003093880A JP 2003093880 A JP2003093880 A JP 2003093880A JP 3866213 B2 JP3866213 B2 JP 3866213B2
- Authority
- JP
- Japan
- Prior art keywords
- secondary winding
- circuit
- power supply
- transformer
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 167
- 238000009499 grossing Methods 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 92
- 238000010586 diagram Methods 0.000 description 18
- 239000002344 surface layer Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000000605 extraction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、分散型電源システム用のオンボード型電源モジュール及び電子装置に関し、特に、電源効率を向上するための電源モジュール及び電子装置に関する。
【0002】
【従来の技術】
近年の情報処理装置等の電子装置の複雑化に伴い、電子装置の信頼性の向上が要求されている。このような電子装置の信頼性向上には、分散型構成が好適である。このため、電子装置の電源にも、分散型構成が要求される。例えば、サーバーシステムやストレージシステムには、分散型電源システムが利用されている。このような分散型電源システムでは、サーバーやストレージ装置の電子装置搭載ボードに、オンボードできる小型の電源モジュールが望まれる。
【0003】
図9は、周知のトランス結合型スイッチング電源回路の構成図である。トランスTのコアに一次巻線100と、2つの二次巻線110、120が巻きつけられ、1次側と2次側とがトランス結合する。一次側には、一次巻線100に流れる電流を制御する1次側回路であるFET102と、スイッチング制御回路104が設けられる。
【0004】
一方、2次側は、各々二次巻線110、120に流れる電流を整流する整流回路を構成する一対のFET114,116,124,126と、スイッチング制御回路112、122と、平滑回路を構成するチョークコイルL1,L3と、コンデンサC1,C2とが設けられる。
【0005】
このスイッチング電源は、周知のように、2次側の出力の整流動作を行い及び過電圧、過電流を保護するように、スイッチング制御回路112、122が、FET114,116,124,126をスイッチングし、且つ1次側の過電流を保護するように、スイッチング制御回路104がFET102を制御する。
【0006】
このように、2次側の電流を多く必要とする場合には、2次側回路を2つ設ける、所謂、倍電流構成を採用している。
【0007】
図10は、従来の電源モジュールの巻線を説明図、図11は、従来の電源モジュールの分解構成図である。図10及び図11に示すように、電源モジュールを小型化する場合、例えば、カードサイズ、部品配列上の制限がある。電源モジュールは、L1〜L5の5層の構成を有する。
【0008】
表面層L1と裏面層L5とは、部品実装層であり、内層L2〜L4は、パターンを形成する層である。表面層L1には、トランスTと一次巻線100と1次側回路102、104の一部と、2次側回路のFET114,116,124,126と、2次側スイッチング制御回路112、122の一部と、一方の入力端子150、一方の出力端子160が設けられる。
【0009】
裏面層L5には、トランスTと一次巻線100と、1次側回路102、104の他部と、2次側回路のチョークコイルL1,L3、コンデンサCと、2次側スイッチング制御回路112、122の他部と、他方の入力端子152、他方の出力端子162が設けられる。
【0010】
第1の内層L2には、2つの2次巻線110、120と、1次側回路102、104の配線領域132と、2次側スイッチング制御回路112、122の配線領域130が設けられる。第2の内層L3には、一対の出力パターン膜P1,P3と、1次側回路102、104の配線領域136と、2次側スイッチング制御回路112、122の配線領域134が設けられる。第3の内層L4には、一対のグランド膜G1,G3と、1次側回路102、104の配線領域138と、2次側スイッチング制御回路112、122の配線領域140が設けられる。
【0011】
従って、図10に示すように、一次巻線100、トランスT,一対の2次巻線110、120の順で、モジュールの左から右に配置される。これに伴い、1次側回路102、104、2次側回路114、116、124、126、L1,L3及び出力パターン膜P1,P3、グランド膜G1,G3が設けられていた。
【0012】
即ち、一対の2次巻線110、120は、同一方向に引き出され、各層間で、図9の2次側回路の各点p1,u1,q1,s1,t1,p2,u2,q2,s2,t2の接続をビアで行えるように、2次側回路114、116、124、126、L1,L3及び出力パターン膜P1,P3、グランド膜G1,G3を配置していた。
【0013】
【発明が解決しようとする課題】
近年、このような電源モジュールにより、電力の供給を受ける負荷が、大電流を要求している。例えば、高速のCPUでは、低速のCPUより、大きな電流が必要となる。このように、大電流を出力する場合には、電源モジュールのパターンによる抵抗値やインダクタンスが無視できなくなり、電力損失が大きくなり、且つノイズも生じ易い。
【0014】
前述の従来の電源モジュールのレイアウトでは、図10に示したように、一対の2次巻線110,120を片方向に引き出すため、図11に示すように、2次巻線110,120の断面積Sを大きくとれない。又、片方向に引き出すため、トランスTの片側に2次側の整流回路、平滑回路を一対実装する必要があるため、これらとのビア接続のためには、2次巻線110,120の長さlを長くとる必要がある。
【0015】
2次巻線の抵抗rは、r=ρ・l/Sで定義されるから、2次巻線の抵抗値を小さくできない。又、片方向に引き出すため、トランスTの片側に、一対の出力パターン膜と、グランド膜を配置する必要があるため、出力パターン膜、グランド膜の太くとれない。このため、出力抵抗を小さくすることが困難である。
【0016】
このため、大電流を出力する場合には、電力損失が大きくなり、電源効率が低下する。しかも、2次巻線のパターン長が長くなるため、その分、インダクタンスLが大きくなる。スイッチング電源では、チョークコイルやトランスによる急峻な電流変化(di/dt)が生じるため、ノイズは、L・di/dtで規定されるから、電流を大きくすると、発生ノイズが無視できなくなり、スイッチングノイズが大きくなる。
【0017】
当然、電源モジュールのサイズを大きくすれば、パターン層L2,L3,L4に配置された各パターンを、抵抗値やインダクタンスを小さくすることができるが、これでは、電源モジュールのサイズが大きくなってしまい、小型化が要求される装置には不向きである。
【0018】
従って、本発明の目的は、限られたサイズの範囲の大きさで、電源効率を向上するための電源モジュール及び電子装置を提供することにある。
【0019】
又、本発明の他の目的は、出力電流を大きくしても、電力損失が大きくなることを防止するための電源モジュール及び電子装置を提供することにある。
【0020】
更に、本発明の他の目的は、出力電流を大きくしても、スイッチングノイズの増大を防止するための電源モジュール及び電子装置を提供することにある。
【0021】
【課題を解決するための手段】
この目的の達成のため、本発明の電源モジュール及び電子装置は、1次巻線と第1の2次巻線及び第2の2次巻線とをトランスで結合した倍電流型電源モジュールを有し、この電源モジュールは、前記1次巻線と前記トランスと1次側回路と2次側回路とを搭載した部品実装層と、前記トランスのコアを巻回する前記第1の2次巻線を、前記トランスコアに対して、第1の方向に引き出したパターンを形成した第1の内層と、前記トランスのコアを巻回する前記第2の2次巻線を、前記トランスコアに対して、前記第1の方向と反対方向に引き出したパターンを形成した第2の内層とを有し、前記第1の内層に、前記第2の2次巻線の電流出力のための第2の出力パターン膜を形成し、前記第2の内層に、前記第1の2次巻線の電流出力のための第1の出力パターン膜を形成した。
【0022】
本発明では、一対の2次巻線を両方向に引き出し、且つ別の層に設けたため、2次巻線を太く、且つ短いパターンで構成でき、しかも、この両方向引出しのため、出力パターン膜の配置位置を、第2、第3の層の両側にとれるため、パターン膜を太くできる。
【0023】
これにより、出力電流を大きくしても、従来に比し、電力損失が半分となり、電力効率を向上できる。しかも、インダクタンスの減少により、スイッチングノイズも低減できる。更に、モジュールのサイズを大型化せずに実現できる。
【0024】
本発明では、好ましくは、前記第1及び第2の2次巻線のための一対のグランド膜を形成した第3の内層を更に有する。これにより、グランド膜も太くできるため、一層、パターン抵抗を小さくできる。
【0025】
又、本発明では、好ましくは、前記部品搭載層に、前記第1の2次巻線の2次側回路と、前記第2の2次巻線の2次側回路を、前記トランスの両側に配置することにより、ビア接続により、各2次巻線との接続が可能となり、小型の電源モジュールを構成できる。
【0026】
又、本発明では、好ましくは、前記部品搭載層は、前記第1の2次巻線の2次側回路の整流回路と、前記第2の2次巻線の2次側回路の整流回路を、前記トランスの両側に配置した第1の部品搭載層と、前記第1の2次巻線の2次側回路の平滑回路と、前記第2の2次巻線の2次側回路の平滑回路を、前記トランスの両側に配置した第2の部品搭載層とを有する。
【0027】
このため、ビア接続により、各2次巻線との接続が可能となり、小型で、パターン長の短い電源モジュールを構成できる。
【0028】
又、本発明では、好ましくは、前記部品搭載層の前記2次側回路と、前記第1の内層の前記第1の2次巻線と出力パターン膜と、前記第2の内層の前記第2の2次巻線と出力パターン膜と、前記第3の内層の前記一対のグランド膜とを、ビア接続した。これにより、パターン長が短く、小型な電源モジュールを実現できる。
【0029】
更に、本発明では、好ましくは、前記部品搭載層に設けられた前記2次側回路の整流回路は、スイッチング素子と、スイッチング制御回路とで構成されたことにより、スイッチング電源のスイッチングノイズを低減できる。
【0030】
更に、本発明では、好ましくは、前記1次巻線に接続する入力端子と、前記出力パターン膜に接続する出力端子を更に有することにより、容易にプリント基板に接続できる。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態を、電源モジュール、電子装置、他の実施の形態の順で説明する。
【0032】
[電源モジュール]
図1は、本発明の一実施の形態の電源モジュールの各層の構成図、図2は、本発明の一実施の形態の電源モジュールの断面図、図3は、図1の2次巻線パターンの説明図、図4は、図2のトランス部の断面図、図5は、図1の1次巻線と2次巻線との関係図、図6は、図1の電源モジュールの回路図である。
【0033】
図1の配置構成を説明する前に、図1の構成の電源モジュールの回路構成を、図6で説明する。図6も、図9と同様のトランス結合型スイッチング電源回路の構成図である。トランスTのコアに一次巻線30と、2つの二次巻線40、50が巻きつけられ、1次側と2次側とがトランス結合する。一次側には、一次巻線30に流れる電流を制御する1次側回路であるFET32と、スイッチング制御回路34が設けられる。
【0034】
一方、2次側は、各々二次巻線40、50に流れる電流を整流する整流回路を構成する一対のFET42,44,52,54と、スイッチング制御回路70と、平滑回路を構成するチョークコイルL1,L2と、コンデンサC1,C2とが設けられる。
【0035】
このスイッチング電源回路は、周知のように、2次側の出力の整流動作を行い及び過電圧、過電流を保護するように、スイッチング制御回路70が、出力電圧を監視し、FET42,44,52,54をスイッチングし、且つ1次側の過電流を保護するように、スイッチング制御回路34がFET22を制御する。
【0036】
このように、2次側の電流を多く必要とする場合には、2次側回路を2つ設ける、所謂、倍電流構成を採用している。
【0037】
ここで、前述の内層のパターンによる抵抗、インダクタンス成分を、図6に示すと、ra、Laが、2次巻線40、50の抵抗、インダクタンスであり、Lc,rcが、出力パターン膜のインダクタンス、抵抗であり、Lg,rgが、グランド膜のインダクタンス、抵抗である。
【0038】
図2の電源モジュール10の断面図に示すように、電源モジュール10は、L1〜L5の5層の構成を有する。表面層L1と裏面層L5とは、部品実装層であり、内層L2〜L4は、パターンを形成する層である。
【0039】
図1に示すように、表面層L1には、トランスTと一次巻線30と1次側回路32、34の一部と、2次側回路のFET42,44,52,54と、2次側スイッチング制御回路70の一部と、一方の入力端子60、一方の出力端子64が設けられる。
【0040】
裏面層L5には、トランスTと一次巻線30と、1次側回路32、34の他部と、2次側回路のチョークコイルL1,L3、一対のコンデンサCと、2次側スイッチング制御回路70の他部と、他方の入力端子62、他方の出力端子66が設けられる。
【0041】
第1の内層L2には、本発明では、一方向に引き出された第1の2次巻線のパターン40が設けられ、且つ第2の出力パターン膜56が、その左方に設けられる。更に、1次側回路32、34の配線領域82と、2次側スイッチング制御回路70の配線領域80が設けられる。
【0042】
第2の内層L3には、本発明では、他方向に引き出された第2の2次巻線のパターン50が設けられ、且つ第1の出力パターン膜46が、その右方に設けられる。更に、1次側回路32、34の配線領域86と、2次側スイッチング制御回路70の配線領域84が設けられる。
【0043】
第3の内層L4には、一対のグランド膜48、58と、1次側回路32、34の配線領域88と、2次側スイッチング制御回路70の配線領域90が設けられる。
【0044】
従って、図4に示すように、トランスT内に、一次巻線30、第1の2次巻線40、第2の2次巻線50、グランド層L4,一次巻線30の順で、各層が構成される。即ち、一対の2次巻線40、50は、別の層L2,L3に設けられ、且つ、図3に示すように、一対の2次巻線40、50は、互いに反対方向に引き出される。
【0045】
これに伴い、1次側回路32、34、2次側回路42、44、52、54、L1,L2が配置され、且つ第2の2次巻線50の出力パターン膜56は、第1の2次巻線40を設けた第1の層L2に、第1の2次巻線40の出力パターン膜46は、第2の2次巻線50を設けた第2の層L3に設けられる。この位置に対応して、第3の内層L4に、グランド膜48、58が設けられる。
【0046】
即ち、一対の2次巻線40、50は、互いに逆に引き出され、各層間で、図1の2次側回路の各点p1,u1,q1,s1,t1,p2,u2,q2,s2,t2の接続をビアで行えるように、2次側回路の整流回路42、44と、整流回路52、54は、トランスTの両側に設けられ、平滑回路L1,L2,Cも、トランスの両側に設けられる。
【0047】
本発明では、一対の2次巻線40、50を異なる層L2,L3に別けて配置した。このため、2次巻線40、50の専有面積を、図の上下方向に大きくとれる。即ち、図3に示すように、断面積Sが大きく、パターン長lが短い2次巻線のパターンを形成できる。
【0048】
前述のように、パターン抵抗値r=ρ・l/Sのため、パターン抵抗値を小さくできる。しかも、パターンのインダクタンスLも、パターン長lに比例するため、インダクタンスを小さくできる。
【0049】
このように構成すると、出力パターン膜を設ける専用層がなくなるが、本発明では、2次巻線40、50の引き出し方向を互いに逆にすることにより、第2の2次巻線50の出力パターン膜56は、第1の2次巻線40を設けた第1の層L2に、第1の2次巻線40の出力パターン膜46は、第2の2次巻線50を設けた第2の層L3に設けている。
【0050】
この出力パターン膜も、異なる層に設けたため、パターン幅(断面積S)を太くとれる。このため、同様に、パターン抵抗値r=ρ・l/Sのため、パターン抵抗値を小さくできる。
【0051】
同様に、グランド膜48、58も、第3の層L4の左右領域に配置できるため、パターン幅(断面積S)を太くとれる。このため、同様に、パターン抵抗値r=ρ・l/Sのため、パターン抵抗値を小さくできる。
【0052】
例えば、図9の従来構成に比し、各層のパターン幅が太くなるため、パターン抵抗ra,rc,rgは、半分となり、電力損失を半分にできる。同様に、2次巻線40、50のインダクタンスが小さくなり、スイッチングノイズを低減できる。
【0053】
即ち、従来技術では、図10に示すように、一対の2次巻線を片方向に引き出し、且つ同一層に設けていたため、2次巻線が細く、且つ長いパターンであり、しかも、この片方向引出しのため、出力パターン膜とグランド膜の配置位置が、第2、第3の層の片側しかとれないため、パターン膜を太くできなかった。
【0054】
本発明では、図1及び図5に示すように、一対の2次巻線を両方向に引き出し、且つ別の層に設けたため、2次巻線を太く、且つ短いパターンで構成でき、しかも、この両方向引出しのため、出力パターン膜とグランド膜の配置位置を、第2、第3の層の両側にとれるため、パターン膜を太くできる。
【0055】
これにより、出力電流を大きくしても、従来に比し、電力損失が半分となり、電力効率を向上できる。しかも、インダクタンスの減少により、スイッチングノイズも低減できる。更に、モジュールのサイズを大型化せずに実現できる。
【0056】
[電子装置]
図7は、本発明の電源モジュールを搭載した電子機器ボードの構成図、図8は、図7の電子機器ボードを収容する電子装置の構成図である。
【0057】
図7に示すように、CPUボード20のプリント基板21に、CPU等のLSI22が多数搭載される。このボード21に、電源コネクタ1を設け、図1乃至図6で説明した電源モジュール10を接続する。この例では、大電流を要求する高速CPUを搭載しているため、複数(3つ)の電源モジュール10を搭載している。
【0058】
図8に示すように、ラック25に、このCPUボード20を縦に、必要数併設し、サーバーを構成する。このように、この電源モジュール10は、小型であり、分散電源に使用できる。しかも、前述のように、電力効率が向上するため、大電流を必要とする高速CPUを搭載した電子装置の電力消費を低減できる。
【0059】
[他の実施の形態]
前述の実施の形態では、図6のような2つの2次巻線を設け、出力を1つとしたが、出力を2つとしても良い。同様に、モジュールの層を増加することにより、2次巻線の数を3つ以上に増加できる。
【0060】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【0061】
(付記1)1次巻線と2次巻線とをトランスで結合した電源モジュールにおいて、前記1次巻線と前記トランスと1次側回路と2次側回路とを搭載した部品実装層と、第1の前記2次巻線を一方向に引き出したパターンを形成した第1の内層と、第2の前記2次巻線を他方向に引き出したパターンを形成した第2の内層とを有し、前記第1の内層に、前記第2の2次巻線の出力パターン膜を形成し、前記第2の内層に、前記第1の2次巻線の出力パターン膜を形成したことを特徴とする電源モジュール。
【0062】
(付記2)前記第1及び第2の2次巻線のための一対のグランド膜を形成した第3の内層を更に有することを特徴とする付記1の電源モジュール。
【0063】
(付記3)前記部品搭載層に、前記第1の2次巻線の2次側回路と、前記第2の2次巻線の2次側回路を、前記トランスの両側に配置したことを特徴とする付記1の電源モジュール。
【0064】
(付記4)前記部品搭載層は、前記第1の2次巻線の2次側回路の整流回路と、前記第2の2次巻線の2次側回路の整流回路を、前記トランスの両側に配置した第1の部品搭載層と、前記第1の2次巻線の2次側回路の平滑回路と、前記第2の2次巻線の2次側回路の平滑回路を、前記トランスの両側に配置した第2の部品搭載層とを有することを特徴とする付記3の電源モジュール。
【0065】
(付記5)前記部品搭載層の前記2次側回路と、前記第1の内層の前記第1の2次巻線と出力パターン膜と、前記第2の内層の前記第2の2次巻線と出力パターン膜と、前記第3の内層の前記一対のグランド膜とを、ビア接続したことを特徴とする付記2の電源モジュール。
【0066】
(付記6)前記部品搭載層に設けられた前記2次側回路の整流回路は、スイッチング素子と、スイッチング制御回路とで構成されたことを特徴とする付記1の電源モジュール。
【0067】
(付記7)前記1次巻線に接続する入力端子と、前記出力パターン膜に接続する出力端子を更に有することを特徴とする付記1の電源モジュール。
【0068】
(付記8)1次巻線と2次巻線とをトランスで結合した電源モジュールと、前記電源モジュールに電力を供給され動作する電子デバイスとを有する電子装置において、前記電源モジュールは、前記1次巻線と前記トランスと1次側回路と2次側回路とを搭載した部品実装層と、第1の前記2次巻線を一方向に引き出したパターンを形成した第1の内層と、第2の前記2次巻線を他方向に引き出したパターンを形成した第2の内層とを有し、前記第1の内層に、前記第2の2次巻線の出力パターン膜を形成し、前記第2の内層に、前記第1の2次巻線の出力パターン膜を形成したことを特徴とする電子装置。
【0069】
(付記9)前記電源モジュールは、前記第1及び第2の2次巻線のための一対のグランド膜を形成した第3の内層を更に有することを特徴とする付記8の電子装置。
【0070】
(付記10)前記電源モジュールは、前記部品搭載層に、前記第1の2次巻線の2次側回路と、前記第2の2次巻線の2次側回路を、前記トランスの両側に配置したことを特徴とする付記8の電子装置。
【0071】
(付記11)前記電源モジュールの前記部品搭載層は、前記第1の2次巻線の2次側回路の整流回路と、前記第2の2次巻線の2次側回路の整流回路を、前記トランスの両側に配置した第1の部品搭載層と、前記第1の2次巻線の2次側回路の平滑回路と、前記第2の2次巻線の2次側回路の平滑回路を、前記トランスの両側に配置した第2の部品搭載層とを有することを特徴とする付記10の電子装置。
【0072】
(付記12)前記電源モジュールは、前記部品搭載層の前記2次側回路と、前記第1の内層の前記第1の2次巻線と出力パターン膜と、前記第2の内層の前記第2の2次巻線と出力パターン膜と、前記第3の内層の前記一対のグランド膜とを、ビア接続したことを特徴とする付記9の電子装置。
【0073】
(付記13)前記電源モジュールの前記部品搭載層に設けられた前記2次側回路の整流回路は、スイッチング素子と、スイッチング制御回路とで構成されたことを特徴とする付記8の電子装置。
【0074】
(付記14)前記電源モジュールは、前記1次巻線に接続する入力端子と、前記出力パターン膜に接続する出力端子を更に有することを特徴とする付記8の電子装置。
【0075】
(付記15)前記電子デバイスを搭載する基板に、前記電源モジュールを前記基板に接続するためのコネクタを設けたことを特徴とする付記8の電子装置。
【0076】
【発明の効果】
このように、本発明では、1次巻線とトランス結合する一対の2次巻線を両方向に引き出し、且つ別の層に設けたため、2次巻線を太く、且つ短いパターンで構成でき、しかも、この両方向引出しのため、出力パターン膜の配置位置を、第2、第3の層の両側にとれるため、パターン膜を太くできる。
【0077】
これにより、出力電流を大きくしても、従来に比し、電力損失が半分となり、電力効率を向上できる。しかも、インダクタンスの減少により、スイッチングノイズも低減できる。更に、モジュールのサイズを大型化せずに実現できる。
【0078】
又、これを搭載した電子装置の電力消費を低減できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の電源モジュールの分解構成図である。
【図2】本発明の一実施の形態の電源モジュールの断面図である。
【図3】図1の2次巻線パターンの説明図である。
【図4】図1のトランス及び1次巻線、2次巻線の断面図である。
【図5】図1の1次巻線と2次巻線との関係図である。
【図6】図1の電源回路の回路図である。
【図7】図1の電源モジュールを搭載したCPUボードの構成図である。
【図8】図7のCPUボードを収容した電子装置の構成図である。
【図9】従来の電源回路の回路図である。
【図10】従来の1次巻線と2次巻線の関係図である。
【図11】従来の電源モジュールの分解構成図である。
【符号の説明】
1 コネクタ
10 電源モジュール
20 CPUボード
21 基板
22 LSI
30 1次巻線
32、34 1次側回路
40、50 2次巻線
42、44、52、54 整流回路(FET)
46,56 出力パターン膜
48、58 グランド膜
L1,L2 平滑回路(チョークコイル)
C 平滑回路(コンデンサ)
T トランス
TC トランスコア
L1,L5 部品搭載層
L2,L3,L4 内層(パターン形成層)
Claims (12)
- 1次巻線と第1の2次巻線及び第2の2次巻線とをトランスで結合した倍電流型電源モジュールにおいて、
前記1次巻線と前記トランスと1次側回路と2次側回路とを搭載した部品実装層と、
前記トランスのコアを巻回する前記第1の2次巻線を、前記トランスコアに対して、第1の方向に引き出したパターンを形成した第1の内層と、
前記トランスのコアを巻回する前記第2の2次巻線を、前記トランスコアに対して、前記第1の方向と反対方向に引き出したパターンを形成した第2の内層とを有し、
前記第1の内層に、前記第2の2次巻線の電流出力のための第2の出力パターン膜を形成し、前記第2の内層に、前記第1の2次巻線の電流出力のための第1の出力パターン膜を形成した
ことを特徴とする電源モジュール。 - 前記第1の内層の、前記第 1 の2次巻線の引き出し位置とは反対側の位置に、前記第2の出力パターン膜を形成し、
前記第2の内層の、前記第2の2次巻線の引き出し位置とは反対側の位置に、前記第1の出力パターン膜を形成した
ことを特徴とする請求項1の電源モジュール。 - 前記第1の2次巻線の端部と、前記第1の出力パターン膜とが層間接続され、
前記第2の2次巻線の端部と、前記第2の出力パターン膜とが層間接続された
ことを特徴とする請求項1又は2の電源モジュール。 - 前記第1及び第2の2次巻線のための一対のグランド膜を形成した第3の内層を更に有する
ことを特徴とする請求項1の電源モジュール。 - 前記部品搭載層に、前記第1の2次巻線の2次側回路と、前記第2の2次巻線の2次側回路を、前記トランスの両側に配置した
ことを特徴とする請求項1の電源モジュール。 - 前記部品搭載層は、
前記第1の2次巻線の2次側回路の整流回路と、前記第2の2次巻線の2次側回路の整流回路を、前記トランスの両側に配置した第1の部品搭載層と、
前記第1の2次巻線の2次側回路の平滑回路と、前記第2の2次巻線の2次側回路の平滑回路を、前記トランスの両側に配置した第2の部品搭載層とを有する
ことを特徴とする請求項5の電源モジュール。 - 前記部品搭載層の前記2次側回路と、前記第1の内層の前記第1の2次巻線と出力パターン膜と、前記第2の内層の前記第2の2次巻線と出力パターン膜と、前記第3の内層の前記一対のグランド膜とを、ビア接続した
ことを特徴とする請求項4の電源モジュール。 - 1次巻線と第1の2次巻線及び第2の2次巻線とをトランスで結合した倍電流型電源モジュールと、前記電源モジュールに電力を供給され動作する電子デバイスとを有する電子装置において、
前記電源モジュールは、
前記1次巻線と前記トランスと1次側回路と2次側回路とを搭載した部品実装層と、
前記トランスのコアを巻回する前記第1の2次巻線を、前記トランスコアに対して、第1の方向に引き出したパターンを形成した第1の内層と、
前記トランスのコアを巻回する前記第2の2次巻線を、前記トランスコアに対して、前記第1の方向と反対方向に引き出したパターンを形成した第2の内層とを有し、
前記第1の内層に、前記第2の2次巻線の電流出力のための第2の出力パターン膜を形成し、前記第2の内層に、前記第1の2次巻線の電流出力のための第1の出力パターン膜を形成した
ことを特徴とする電子装置。 - 前記電源モジュールは、前記第1及び第2の2次巻線のための一対のグランド膜を形成した第3の内層を更に有する
ことを特徴とする請求項8の電子装置。 - 前記電源モジュールは、前記部品搭載層に、前記第1の2次巻線の2次側回路と、前記第2の2次巻線の2次側回路を、前記トランスの両側に配置した
ことを特徴とする請求項8の電子装置。 - 前記電源モジュールの前記部品搭載層は、
前記第1の2次巻線の2次側回路の整流回路と、前記第2の2次巻線の2次側回路の整流回路を、前記トランスの両側に配置した第1の部品搭載層と、
前記第1の2次巻線の2次側回路の平滑回路と、前記第2の2次巻線の2次側回路の平滑回路を、前記トランスの両側に配置した第2の部品搭載層とを有する
ことを特徴とする請求項10の電子装置。 - 前記電源モジュールは、前記部品搭載層の前記2次側回路と、前記第1の内層の前記第1の2次巻線と出力パターン膜と、前記第2の内層の前記第2の2次巻線と出力パターン膜と、前記第3の内層の前記一対のグランド膜とを、ビア接続した
ことを特徴とする請求項9の電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093880A JP3866213B2 (ja) | 2003-03-31 | 2003-03-31 | 電源モジュール及びこれを使用した電子装置 |
US10/773,153 US7132921B2 (en) | 2003-03-31 | 2004-02-09 | Power supply module and electronic apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003093880A JP3866213B2 (ja) | 2003-03-31 | 2003-03-31 | 電源モジュール及びこれを使用した電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004304906A JP2004304906A (ja) | 2004-10-28 |
JP3866213B2 true JP3866213B2 (ja) | 2007-01-10 |
Family
ID=32985409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003093880A Expired - Fee Related JP3866213B2 (ja) | 2003-03-31 | 2003-03-31 | 電源モジュール及びこれを使用した電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7132921B2 (ja) |
JP (1) | JP3866213B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786840B2 (en) * | 2005-06-24 | 2010-08-31 | Jonathan Nord | Optimal packaging geometries of single and multi-layer windings |
TWI433585B (zh) * | 2007-12-03 | 2014-04-01 | Aeon Lighting Technology Inc | Three-dimensional miniaturized power supply |
USD794642S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD795261S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794643S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD795262S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794034S1 (en) * | 2009-01-07 | 2017-08-08 | Samsung Electronics Co., Ltd. | Memory device |
USD794644S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794641S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
JP5310857B2 (ja) * | 2009-07-23 | 2013-10-09 | 株式会社村田製作所 | コイル一体型スイッチング電源モジュール |
KR101121645B1 (ko) * | 2010-03-22 | 2012-02-28 | 삼성전기주식회사 | 평면형 트랜스포머 |
JP2014121123A (ja) * | 2012-12-13 | 2014-06-30 | Fujitsu Ltd | 電源装置 |
US8964421B2 (en) | 2013-03-14 | 2015-02-24 | Dialog Semiconductor Inc. | Powering a synchronous rectifier controller |
JP5771725B2 (ja) * | 2014-05-23 | 2015-09-02 | 株式会社デンソー | Dc−dcコンバータ |
WO2016118488A2 (en) * | 2015-01-22 | 2016-07-28 | Otis Elevator Company | Plate cut linear motor coil for elevator system |
US10892085B2 (en) * | 2016-12-09 | 2021-01-12 | Astec International Limited | Circuit board assemblies having magnetic components |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62142395A (ja) | 1985-12-17 | 1987-06-25 | 松下電器産業株式会社 | 多機能回路基板 |
JPH06163264A (ja) | 1992-11-25 | 1994-06-10 | Matsushita Electric Works Ltd | 平面形トランス |
US5929733A (en) * | 1993-07-21 | 1999-07-27 | Nagano Japan Radio Co., Ltd. | Multi-layer printed substrate |
JPH07135117A (ja) | 1993-11-09 | 1995-05-23 | Hitachi Ltd | 薄形トランス,電源装置あるいは情報処理装置 |
JP3244210B2 (ja) | 1994-06-30 | 2002-01-07 | 横河電機株式会社 | プリントコイル形トランスを用いたスイッチング電源装置 |
US5990776A (en) * | 1994-12-08 | 1999-11-23 | Jitaru; Ionel | Low noise full integrated multilayers magnetic for power converters |
JPH10163039A (ja) | 1996-12-05 | 1998-06-19 | Tdk Corp | 薄型トランス |
US5973923A (en) * | 1998-05-28 | 1999-10-26 | Jitaru; Ionel | Packaging power converters |
JP3822390B2 (ja) * | 1998-09-30 | 2006-09-20 | 太陽誘電株式会社 | 混成集積回路装置 |
DE69921430T2 (de) * | 1998-12-11 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Hochfrequenzinduktivität mit hohem Q-Faktor |
JP2000260639A (ja) * | 1999-03-11 | 2000-09-22 | Murata Mfg Co Ltd | コイル装置およびこれを用いたスイッチング電源装置 |
JP2001210527A (ja) * | 2000-01-27 | 2001-08-03 | Philips Japan Ltd | 電子部品及び電子部品複合体 |
JP3975653B2 (ja) * | 2000-06-12 | 2007-09-12 | 松下電工株式会社 | 放電灯点灯装置 |
JP3468227B2 (ja) * | 2001-04-18 | 2003-11-17 | 株式会社村田製作所 | スイッチング電源モジュール |
JP3862980B2 (ja) * | 2001-08-23 | 2006-12-27 | Tdk株式会社 | 整流回路及びこれを備えるスイッチング電源装置 |
US6914508B2 (en) * | 2002-08-15 | 2005-07-05 | Galaxy Power, Inc. | Simplified transformer design for a switching power supply |
-
2003
- 2003-03-31 JP JP2003093880A patent/JP3866213B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-09 US US10/773,153 patent/US7132921B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7132921B2 (en) | 2006-11-07 |
US20040189434A1 (en) | 2004-09-30 |
JP2004304906A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866213B2 (ja) | 電源モジュール及びこれを使用した電子装置 | |
EP1760867B1 (en) | Switching power supply unit | |
US8174843B2 (en) | Printed circuit board | |
JP6421484B2 (ja) | コイル部品、コイル部品複合体およびトランス、ならびに電源装置 | |
EP2744093A1 (en) | Power supply device | |
WO2016139539A1 (en) | Methods and apparatus including integrated conducting and inductive element for providing current | |
JP3196187B2 (ja) | 電磁気回路の実装構造 | |
US7061361B2 (en) | Circuit board assembly and flat coil | |
US20220005795A1 (en) | Integrated component and porwer switching device | |
US8305183B2 (en) | Transformer for multi-output power supplies | |
JP2005129968A (ja) | プリントコイル | |
JP2002299130A (ja) | 電源用複合素子 | |
JP2003272929A (ja) | 平面トランス、多層基板およびスイッチング電源装置 | |
JP2006238310A (ja) | Lc複合部品及びこれを用いたノイズ抑制回路 | |
US6864670B2 (en) | Method for eliminating noise interference and acoustic noise by printed circuit board ground plane layout | |
US10097105B2 (en) | Synchronous rectification module | |
JP4674545B2 (ja) | 電磁誘導部品および電源装置 | |
US20220393609A1 (en) | Power supply module and transformer power supply device | |
US20020163818A1 (en) | Magnetic device and method of manufacture therefor | |
JP2970303B2 (ja) | プリントコイル形トランス | |
US10587312B1 (en) | Transmission interface having noise reduction function | |
JP3019611B2 (ja) | ワンチップ形スイッチング電源装置 | |
JP4517774B2 (ja) | ノイズフィルタ装置およびノイズフィルタ装置装着インバータ装置 | |
US11439016B2 (en) | Power converter module | |
US20220285071A1 (en) | Multi-winding inductor and power supply module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |