JP3863945B2

JP3863945B2 - ディスプレイシステム

Info

Publication number: JP3863945B2
Application number: JP16972496A
Authority: JP
Inventors: ダブリュ．マーシャルスチーブン
Original assignee: テキサスインスツルメンツインコーポレイテツド
Priority date: 1995-06-29
Filing date: 1996-06-28
Publication date: 2006-12-27
Anticipated expiration: 2016-06-28
Also published as: CN1083665C; KR970002833A; KR100393000B1; EP0751688A2; EP0751688A3; TW300988B; JPH09120267A; DE69623701T2; CA2179440A1; EP0751688B1; CN1170880A; DE69623701D1

Description

【０００１】
【発明の属する技術分野】
本発明は一般的に空間光変調器を含むイメージングシステムに関し、特に、空間光変調器イメージングシステムのピークホワイト性能を改善してイメージハイライトを高める方法および装置に関する。
【０００２】
【従来の技術】
空間光変調器（ＳＬＭ）は光情報処理、投射ディスプレイ、ビデオおよびグラフィックモニタ、テレビジョン、および電子写真印刷の分野で非常に沢山応用されている。ＳＬＭは入射光を空間パターンで変調して電気もしくは光入力に対応する光像を形成するデバイスである。入射光はその位相、強度、分極、もしくは方向を変調することができる。光変調はさまざまな電子光学もしくは磁気光学効果を発揮するさまざまな材料、および表面変形により光を変調する材料により達成することができる。
【０００３】
ＳＬＭは代表的にはアドレス可能な画素（ピクセル）エリアもしくは線形アレイにより構成されている。ソースピクセルデータが、通常ＳＬＭの外部にある、関連する制御回路により最初にフォーマット化され、次に１度につき１フレームづつピクセルアレイへロードされる。このピクセルデータは、頂部から底部へ１度につき１ピクセルラインづつ逐次に書き込み、頂部から底部へ奇数行等の１行おきのピクセルラインを逐次アドレスすることによりインターリーブし、次に偶数ピクセルラインをアドレスするために戻る、ようなさまざまなアルゴリズムを使用してピクセルアレイへ書き込むことができる。陰極線管（ＣＲＴ）の場合、このデータ書込技術はラスター化として知られており、高電力電子銃が蛍光画面のピクセル素子を左から右へ１度につき１ラインづつ走査する。これらのピクセルアドレス書込方式は液晶ディスプレイ（ＬＣＤ）にも同等に応用することができる。
【０００４】
テキサス州ダラスのテキサスインスツルメンツ社で最近デジタルミラーデバイス、可変形ミラーデバイス（統括的にＤＭＤ）が考案されている。ＤＭＤは真にデジタルイメージングデバイスであり集積回路で解決できる点で革命的である。ＤＭＤはディスプレイ、プロジェクタおよびハードコピープリンタで使用するのに適した電子／機械／光学ＳＬＭである。ＤＭＤはモノリシックシングルチップ集積回路ＳＬＭであり、中心間１７ミクロンの１６ミクロン方形可動マイクロミラーの高密度アレイにより構成されている。これらのミラーは代表的にはＳＲＡＭセルおよびアドレス電極を含むアドレス回路上に製作される。各ミラーがＤＭＤアレイの１ピクセルを形成し単安定、もしくは双安定とすることができる、すなわち、２つの位置の一方で安定であり、ミラーアレイへ向けられる光源は２つの方向の一方へ反射される。１つの安定な“オン”ミラー位置において、そのミラーへの入射光はプロジェクタレンズへ反射されディスプレイ画面やプリンタの感光素子上へ焦点が合わせられる。他方の“オフ”ミラー位置において、ミラーへ向けられた光は光アブゾーバへ偏向される。アレイの各ミラーは入射光をプロジェクタレンズもしくは光アブゾーバへ向けるように個別に制御される。プロジェクタレンズは究極的にピクセルミラーからの変調光をディスプレイ画面上に焦点を合わせて拡大しディスプレイの場合には画像を生じる。ＤＭＤアレイの各ピクセルミラーが“オン”位置にある場合には、ディスプレイされる画像は明るいピクセルのアレイとなる。
【０００５】
ＤＭＤデバイスの詳細な検討と使用方法については、本発明と同じ譲受人が譲り受けその教示するところが参照としてここに組み入れられているＨｏｒｎｂｅｃｋの米国特許第５，０６１，０４９号“空間光変調器および変調方法”；ＤｅＭｏｎｄ等の米国特許第５，０７９，５４４号“標準独立デジタル化ビデオシステム”；およびＮｅｌｓｏｎの米国特許第５，１０５，３６９号“プリンティングシステム露光モジュールアライメント方法および製作装置”を相互参照されたい。画像を形成するピクセルの濃度階調は米国特許第５，２７８，６５２号“パルス幅変調ディスプレイシステムに使用するＤＭＤアーキテクチュアおよびタイミング”等に記載されたミラーのパルス幅変調技術により達成され、この発明は本発明と同じ譲受人が譲り受けその教示するところは参照としてここに組み入れられている。
【０００６】
陰極線管（ＣＲＴ）はフェイスプレートの内側の発光蛍光材料コーティングを高エネルギ電子ビームで励起することにより光を発生する。電子ビーム密度を変調して各ピクセル位置において放出される光の量が制御される。さらに光を所望する場合には、制御格子対カソード電位を高めることにより電子ビーム密度が増加される。電子ビームの密度が高いと蛍光体内のより多くの電子が高エネルギ状態へ励起されて、より多くの光を発生する。２次的効果として蛍光体からの２次電子放射および蛍光体内の拡散電流の増加により電子ビームにより生じるスポットサイズが非線形的に増大する、すなわち、輝く。
【０００７】
ＣＲＴはオーバドライブされて蛍光体を燃焼させる点までピークホワイトレベルを生じ、シャドウマスクを過熱し、利用できる陰極電子雲を激減させ、あるいは電子ビーム電源の電流を制限することがある。電源回路およびＣＲＴ投射ＴＶセットは平均ビーム電流を制限してＣＲＴを保護するように設計されているが、ＣＲＴは小面積の特徴についてオーバドライブされることがある。そのためダイナミックレンジが引き上げられて湖の表面から反射する日光のような一層きらめく、すなわち強調されるようなことがある。
【０００８】
一般的に空間光変調器の１つの技術的制約は飽和、すなわち、ダイナミックレンジの頂点を越えてピクセルを駆動できないことである。システムの利得を適切に調整すると、１００ＩＲＥの入力信号によりピクセルは完全にターンオンされ、さらに光を発生するのではなく１００ＩＲＥよりも高いピークホワイトハイライト値で飽和する。システム利得を低減してピークホワイトに余裕を与えると平均輝度が犠牲とされ、デジタル空間光変調器ディスプレイシステムに一層コンツーリングを生じることがある。空間光変調器のピクセルはＬＣＤディスプレイの場合には固定光源からの光しか通過もしくは反射させることができず、ＤＭＤの場合には入射光しか反射させることができない。ピクセルが完全に“オン”であれば、透過できる最大光はピクセルへの入射光であるためそれは入射と同様に明るい。
【０００９】
【発明が解決しようとする課題】
空間光変調器イメージングシステムのピークホワイト性能特性を改善してイメージハイライトを高めることが望ましい。好ましくは、ピクセルのダイナミックレンジの引き上げをシミュレートするためにＣＲＴディスプレイにより発生することがあるブルーム効果をシミュレートすることが望ましい。
【００１０】
【課題を解決するための手段】
本発明は近隣ピクセルが飽和もしくはそれに近い全てのピクセルへ光を付加して空間光変調器イメージングシステムとしての技術的利点を達成するものである。飽和ピクセルに対するピクセル振幅の非線形関数を使用して近隣ピクセルへどれだけの光を付加もしくは除去すべきかが決定される。２次元非線形濾波プロセスにより空間光変調器を使用して表示される画像のイメージハイライトに対する見かけ上のブルーム効果が生じる。画像のハイライトはそれを大きくすることにより明るく見えるようになる。これにより湖の表面から反射する日光のような画像に一層きらめきすなわちハイライトが与えられる。
【００１１】
本発明は光を発生する光源を含むディスプレイシステム、および処理されたデータの関数として光を変調するピクセルアレイを有する空間光変調器を具備している。処理回路が入ビデオデータ流を処理して処理されたデータを供給する。これは最初のピクセルの最初のデータの値が所定の範囲内にあるかを確認して行われる。最初のピクセルの最初のデータの値が所定の範囲を越える、すなわち飽和している場合には最初のピクセルに隣接するピクセルのデータの値が調整、好ましくは増加される。近隣ピクセルに対する値のこの調整は記憶された調整増分テーブルを参照するか、もしくは隣接ピクセルに対するデータの値を増加して所定の範囲を越える各飽和ピクセルについて“ブルーム”効果を生成する一連の方程式を実行して実施することができる。この処理回路は観察者にとってはピクセルのダイナミックレンジを引き上げて、湖の表面から反射される日光のような画像に一層きらめき、すなわちハイライトを与えるように見える。
【００１２】
好ましくは、処理回路は入ビデオデータ流を受信して記憶する入力第１メモリ回路を具備している。出力第２メモリ回路は第１メモリ回路に初期記憶されたピクセルに対する強度値の関数として２次元プロセッサによりロードされＳＬＭにより表示されるデータを有している。第１メモリ回路内の全ピクセルの強度値が飽和強度値、すなわち、１００ＩＲＥよりも低ければ、データはそのまま第１メモリ回路から第２メモリ回路へ書き込まれる。しかしながら、第１メモリ回路に記憶されたピクセルに対するいずれかの強度値がピクセルのダイナミックレンジを越える値を表している場合には、これらのピクセルは飽和されており、第２メモリ回路へ書き込まれているピクセルに対する強度値は２次元プロセッサが使用するテーブル、すなわち方程式セットの関数として第１メモリ回路内のデータから引き出される。飽和ピクセルに関するピクセル値が増加されて飽和ピクセルに関するブルーム効果が生成される。
【００１３】
実施例では、２次元フィルタプロセッサはダイナミックレンジを越えたハイライトのパーセンテージ、すなわち５％もしくは１０％、を示すために保存されるいくつかのデジタルコードをダイナミックレンジの頂部に有するＡ／Ｄコンバータを含んでいる。例えば、８ビットＡ／Ｄコンバータに対して、入信号がアナログ−デジタルコンバータのダイナミックレンジを５％越えたことを表すために２５４の２進値が保存される。ピクセル値がダイナミックレンジを１０％越えることを表すのに２５５の２進値が保存される。レベルコンパレータ回路およびＲＯＭを使用して入力信号がＡ／Ｄコンバータのダイナミックレンジを越える時にこれらの値を確立することができる。これらの値はＭＵＸにより加算され第１メモリ回路へロードされプロセッサにより処理される。Ａ／Ｄコンバータのダイナミックレンジが７．５ＩＲＥおよび１００ＩＲＥ間の入力信号に対応するように調整され、２５３のデジタル値が１００ＩＲＥに対応する場合、１０５ＩＲＥの信号をレベルコンバータおよびＲＯＭにより符号化して２５４の値を与え、１１０ＩＲＥの信号により２５５の値を与えることができる。第１メモリ回路のこれらの値は復号されプロセッサにより使用されて特定の近隣ピクセルへ付加される光の量、および拡散プロセスがどれだけ伝播するかが決定される、すなわちピクセルへ付加されるエネルギ量もそのピクセルの特定の飽和ピクセルからの距離の関数となる。修正された値が第２メモリ回路に記憶される。ハイライトのサイズは数ピクセルしか増大しないためこの処理は大きな明るい面積にほとんど影響を及ぼさないかもしれないが、数ピクセルの開始スパンを有する小面積ハイライトに対しては、見かけ上の輝度の増加は相当なものとなる。
【００１４】
好ましくは、入力第１メモリ回路は入ビデオデータ流を５ラインまで記憶して、完全な１フレームのビデオデータを記憶している、出力第２メモリ回路へ書き込まれるピクセルの値を計算する時にプラスもしくはマイナス２ピクセルの垂直範囲を許す必要がある。第１入力メモリ回路からのピクセル値は処理され、拡散されて出力メモリ回路内の適切なピクセル位置へ（制限付きで）増分される。よりメモリ集約性の低い方法は現在ライン上の前の近隣ピクセル値および前のライン上の近隣ピクセル値を繰り返し処理して新しいピクセル値を発生することである。
【００１５】
【発明の実施の形態】
図１を参照して、一般的に１０で標準ＮＴＳＣビデオ信号を示す。信号１０は水平同期期間Ｈにより分離された水平同期パルス１２を有している。ゼロキャリアレベルを１４で示し、同期パルス１２の最大振幅はキャリアの１００％である。帰線消去レベルは１６で破線で示され０ＩＲＥである。帰線消去基準レベルは１８で破線で示され、７．５ＩＲＥである。基準ホワイトレベルは２０で破線で示され、この信号はキャリアの１２．５％であり、１００ＩＲＥの基準レベルを有している。ビデオ信号の輝度部を一般的に２４で示し、代表的に振幅範囲は７．５ＩＲＥと１００ＩＲＥの間であるが、ビデオのハイライトに対しては１００ＩＲＥを越えることがある。１００ＩＲＥレベルはＳＬＭに基づくイメージングシステムの飽和を表す。したがって、代表的に入力Ａ／Ｄコンバータは７．５ＩＲＥと１００ＩＲＥの間のアナログ入力信号をデジタルに符号化するように調整されたダイナミックレンジを有する。これはＡ／Ｄコンバータのダイナミックレンジを表す。
【００１６】
時々、ＮＴＳＣ信号の輝度部２４は１００ＩＲＥを越すことがあり、太陽、レーザー、光、等の画像がそうである。Ａ／Ｄコンバータはそのダイナミックレンジの最大限が１００ＩＲＥに調整されているため、１０５ＩＲＥおよび１１０ＩＲＥのレベルは従来のＳＬＭベースイメージングシステムでは飽和する。
【００１７】
次に図２を参照して、本発明の実施例に従ったイメージングシステムを一般的に３０で示す。イメージディスプレイシステム３０は図１に示す輝度信号２４の振幅をデジタルに符号化する一般的に３２で示す入力回路を含んでいる。７．５ＩＲＥから１００ＩＲＥの輝度は８ビットＡ／Ｄコンバータ３４により線形に符号化される。リードオンリーメモリ（ＲＯＭ）３６がＭＵＸ回路４０と組み合わされて１００ＩＲＥよりも上の輝度レベルを非線形に符号化し、Ａ／Ｄ３４の上端の保存された値を使用してレベルをデジタルに符号化する。１対のしきい値コンパレータ４２および４４が、ＯＲ論理ゲート４６と組み合わされて、ＲＯＭ３６の入力を供給してＭＵＸの一部を選定する選定レベル検出回路を提供する。
【００１８】
７．５ＩＲＥから１００ＩＲＥの範囲を有する入力線５０へ供給されるアナログＮＴＳＣ信号について、これらの信号は８ビットＡ／Ｄコンバータに対する０から２５３間に対応する２進値を有するように符号化される。２５４および２５５の最も高い２つの２進値は線５０上の入力信号が１００ＩＲＥの所定のしきい値を越えるパーセンテージを示すために保存される。８ビットＡ／Ｄコンバータへ限定する意味合いはなくこの機能には他のデバイスが適切であることをお判り願いたい。
【００１９】
例えば、線５０上のアナログＮＴＳＣ信号の大きさが少なくとも１０５ＩＲＥであるが１１０ＩＲＥよりも小さく、飽和を５％越える信号を表す場合、レベルコンパレータ４２は論理“１”の出力を有する。コンパレータ４２は入力信号を１０５ＩＲＥに示す第１のしきい値ＴＨ１と比較する。しかしながら、レベルコンパレータ４４は１１０ＩＲＥの第２のしきい値ＴＨ２と比較を行い、出力は論理“０”である。レベルコンパレータ４２は出力線５２上へ論理“１”を与え、レベルコンパレータ４４は出力線５４上へ論理“０”を与える。線５２および５４上へ与えられた２つの出力は２入力ＲＯＭ３６へ送られて復号される。論理“１”は線５２上にしか与えられないため、ＲＯＭ３６からＭＵＸ４０へ２５４の２進出力が与えられる。それぞれ基準しきい値を有する１個のみ、もしくは３個以上のコンパレータを他の保存された値と組み合わせて使用して所望により飽和よりも上の信号レベルを決定することができ、飽和よりも上の２つだけのレベルへ限定する意味合いはない。
【００２０】
線５０上のアナログＮＴＳＣ入力が少なくとも１１０ＩＲＥであって、コンパレータ４４の１１０ＩＲＥしきい値が破られると、コンパレータ４４は線５４上に論理“１”を与える。線５２および５４を介してＲＯＭ３６へ論理“１”が与えられると、２５５の２進出力がＲＯＭ３６からＭＵＸ４０へ与えられる。コンパレータ４２もしくは４４のいずれかがトリップされると、線５２および５４を介してこれらいずれかのコンパレータから与えられる論理“１”出力によりＯＲ論理ゲート４６は線５６上へ論理“１”を与える。ＭＵＸ４０のセレクト入力は線５６上のこの論理“１”を認識してＡ／Ｄ３４からではなくＲＯＭ３６から２進データを受け入れる。０から２５５間の２進値を有する復号されたデジタルデータがＭＵＸ４０から線５８を介して入力メモリ回路６０へ与えられる。
【００２１】
入力線５０上へ与えられるビデオデータ流は回路３２により逐次デジタル化され非同期的に入力メモリ６０へロードされる。入力メモリ６０は少なくとも５ラインのビデオデータを記憶するのに十分なスペースを有している。後記するように、２次元ビデオデータプロセッサ６４がメモリ６０内のビデオデータを線６６を介して読み取り、ビデオデータを処理し、処理されたデータを出力メモリデバイス７０へロードする。メモリ７０は完全な１フレームのビデオデータを記憶するのに十分なスペースを有し、それはＮＴＳＣ信号については４８０ラインｘ６４０コラムである。状態機械に基づくＤＭＤコントローラ７２がメモリ７０からのビデオデータへ究極的にアクセスしてこのデータを、従来の技術の節で参照した特許に教示されているテキサス州ダラスのテキサスインスツルメンツ社製ＤＭＤ型ＳＬＭ等の、空間光変調器７４へ書き込む。メモリ７０内の各メモリ位置がＤＭＤＳＬＭ７４のピクセルミラーに対応している。しかしながら、ＳＬＭ７４はＬＣＤＳＬＭ、もしくは所望により他の適切なＳＬＭとすることができる。メモリ７０のビデオデータを使用してコントローラ７２によりＳＬＭ７４を制御して入射光を変調し光像を画定することは、同じ譲受人による米国特許第５，２７８，６５２号で検討されその教示するところが参考としてここに組み入れられている、パルス幅変調技術により達成される。出力メモリ７０内のデータの２進値はそのデータに関連するピクセルミラーがディスプレイされたデータフレームに対して“オン”とされる持続時間に対応する。
【００２２】
次に図３Ａおよび図３Ｂを参照して、第１入力メモリ６０のマップを図３Ａに示し、出力メモリ７０のマップを図３Ｂに示す。図からお判りのように、メモリＡとして示す入力メモリ６０は５ラインのビデオデータを記憶することができる。図３ＢにメモリＢとして示す出力メモリ７０は１フレームのビデオデータの全体を記憶することができる。ＭＵＸ４０からの輝度を示すデジタル化されたビデオデータはリアルタイムで非同期的にメモリＡに書き込まれ、データの最後の５ラインは常にメモリＡに記憶される。２次元プロセッサ６４はメモリＡからビデオデータを検索し、このデータをいくつかの方法の中の１つの方法で処理し、次に処理されたデータを図３Ｂに示す出力メモリＢへ出力する。次にメモリＡ内のデジタル化されたビデオデータを処理する３つの実施例について添付図を参照して検討する。
【００２３】
最初に図４Ａおよび図４Ｂを参照して、メモリＢ内のピクセル位置ｍ，ｎへビデオデータを書き込むために、メモリＡ内のメモリ位置ｍ，ｎ−２の近隣ピクセルに関連するビデオデータのデジタル値が参照される。基本的に、ピクセルデータの対応するｎ−２ライン前後の２ラインのビデオデータを調べることにより、メモリＢ内のメモリ位置ｍ，ｎへ書き込むべき値が決定される。
【００２４】
最初に図４Ａを参照して、メモリＢ内のｍ，ｎ位置に対するピクセルデータの値をプロセッサ６４がどのように決定するかのマップを示す。基本的に、メモリＡ内のｍ，ｎ−２位置からのデジタルピクセルデータはプロセッサ６４により底線としてメモリＢ内のｍ，ｎ位置へ書き込まれる。これらのピクセル値が飽和レベルよりも５％上の飽和ピクセルに対するものであることを示す、２５４の２進値を有するメモリＡ内のｍ，ｎ−２位置におけるデータの２つのピクセル近辺内の各ピクセルデータに対して、メモリＢ内のｍ，ｎ位置におけるデジタルデータの値は図４Ａに示す対応する分だけ増分される。例えば、メモリＡ内のｍ，ｎ−３位置に関連するピクセルのデジタルピクセルデータ値が２５４であれば、メモリＢ内のｍ，ｎ位置のピクセルデータに対する底線値は３単位だけ増分される。メモリＡ内のｍ，ｎ−４位置におけるピクセル値が２５４であれば、メモリＢ内のｍ，ｎにおけるピクセルデータの値もさらに１単位だけ増分される。すなわち、２５４の値を有するメモリＡ内のｍ，ｎ−２位置から２ピクセルの距離内のピクセル値に対して、それらはｍ，ｎにおいてメモリＢへ書き込まれるピクセルの輝度を示す究極値に寄与する。
【００２５】
本質的に、ピクセルデータは対応する底線データがメモリＡへ書き込まれた後、２ラインの時間にメモリＢへ書き込まれる。これはピクセルデータの特定ラインの２ライン後にメモリＡへ書き込まれる初期ピクセル値がメモリＢへ書き込まれるピクセルデータの究極値に寄与するためである。
【００２６】
図４Ｂを参照して、２５５の２進値を有する近隣ピクセルが寄与する増分値を示す。例えば、メモリＢのｍ，ｎに記憶されたピクセル値に対して、メモリＡのｍ，ｎ−３に記憶されたピクセル値が２５５であれば、メモリＢのｍ，ｎのピクセル値はプロセッサ６４により６単位だけ増分される。例えば、ｍ，ｎ−４位置のピクセル値が２５４であれば、図４Ａに示すように、増分寄与は僅か１単位にすぎない。ここでも、メモリＡのｍ，ｎ−２位置近辺の全てのピクセル値が０と２５３の間に含まれる場合には、メモリＢのｍ，ｎ位置のピクセル値には寄与しない。
【００２７】
図５を参照して、この寄与を図式的に示す。図から判るように、ピクセル群の中心に示す特定ピクセルＰに対して、隣接ピクセルからのピクセル値はピクセルＰの究極ピクセル値に寄与する。“Ａ”位置のピクセルはこれらの位置のピクセルデータが飽和値を表す場合にはピクセルデータＰに対するピクセルデータの究極値に最も寄与する。その次に寄与するのは“Ｂ”位置のピクセルである。その次に寄与するのは“Ｃ”位置のピクセルであり、その次に寄与するのは“Ｄ”位置のピクセルであり、最も寄与しないのは“Ｅ”位置のピクセルに関連するピクセル値である。
【００２８】
しかしながら、メモリＢのｍ，ｎ位置のピクセル値は２進２５５の最大値を越すことはない。したがって、最終増分値には限界がある。図４Ａおよび図４Ｂの表は下記の表１においてプロセッサ６４が実行する方程式セットで示されている。
【００２９】
【表１】

【００３０】
次に図６Ａおよび図６Ｂを参照して、本発明の別の実施例を示し、この実施例は図７に図式的に示される。メモリＡのｍ，ｎ位置における任意のピクセル値が２進２５４もしくは２進２５５であれば、メモリＢのｍ，ｎ近辺のピクセルのピクセル値は図６Ａおよび図６Ｂの図表に従って増分される。この増分値も表２に表形式で示す。
【００３１】
【表２】

【００３２】
図３Ａおよび図３Ｂに戻って、メモリＡのｍ，ｎ位置からのピクセル値がメモリＢのｍ，ｎピクセル位置における値として最初にプロセッサ６４から転送される。このピクセル値が２５４もしくは２５５であれば、表２の方程式セットに示し、かつ図６Ａおよび図６Ｂの図表から判るように、メモリＢの近隣ピクセルのピクセル値はメモリＡのｍ，ｎにおける値が２５４であるか２５５であるか、また近隣ピクセルがｍ，ｎの飽和ピクセルにどれだけ近いかに応じて増分される。すなわち、近隣ピクセルがｍ，ｎ位置で飽和しているピクセルに近いほど、近隣ピクセルへの寄与および増分値は大きくなる。例えば、図６Ａを参照して、メモリＡのｍ，ｎ位置におけるピクセル値が２５４であれば、この値は２次元プロセッサ６４によりメモリＢのｍ，ｎ位置へ書き込まれ、飽和されている他の近隣ピクセルによる寄与があるような場合に、メモリＢのｍ，ｎ位置に既に存在するなんらかの値へ加算される。すなわち、メモリＢの前のピクセル値の処理による早期の寄与により、メモリＢのｍ，ｎ位置にはこの位置へ書き込みを行う前に小さな単位値があることがある。
【００３３】
図６Ａを参照して、メモリＡのｍ，ｎ位置におけるピクセル値が、飽和を５％越えたピクセルを表す、２５４であればこの値はメモリＢのｍ，ｎ位置へ書き込まれる。やはり表２に示すように、メモリＢ内の隣接ピクセルのピクセル値は、２５４の値で表されるように、このピクセルが飽和されているために増分される。ｍ，ｎ位置に最も近い４つのメモリ位置は３単位だけ増分され、そこから対角線のピクセルメモリ位置は２単位だけ増分される。図から判るように、これらの近隣ピクセルに対する増分値はｍ，ｎのアドレスされたピクセルからのピクセルの距離の関数である。図６Ｂを参照して、メモリＡのｍ，ｎ位置のピクセル値が２５５でありメモリＢのｍ，ｎ位置へ書き込まれると、メモリＢ内の近隣ピクセル値は図６Ｂに示すように増分される。ここでも、２５５の単位値はＡ／Ｄコンバータのダイナミックレンジを１０％越えて飽和しているピクセルを表す。ｍ，ｎ位置に最も近いピクセルメモリ位置は６単位増分され、そこから対角線のピクセルは４単位増分される。ここでも、表２の方程式は図６Ａおよび図６Ｂに図式的に示すものと同等である。任意所与のピクセルが、飽和ピクセルを表す、２５４もしくは２５５の値であれば隣接ピクセルのピクセル値はｘおよびｙの両方向で増分されるという事実によりプロセッサ６４は２次元プロセッサである。
【００３４】
次に図８Ａおよび図８Ｂを参照して、本発明の別の実施例を示す。この実施例では、ピクセルデータはメモリＡのｍ，ｎメモリ位置からメモリＢのｍ，ｎ位置へ繰り返し書き込まれる。図９を参照して、これを図式的に示す。図８Ａおよび図８Ｂに示す処理を下記の表３に方程式で示す。
【００３５】
【表３】

【００３６】
図から判るように、メモリＡのｍ，ｎ位置からメモリＢのｍ，ｎ位置へピクセル値を書き込んだ後で、メモリＢのｍ，ｎのピクセル値は２進２５４もしくは２５５を有するピクセル値に関連するピクセルについて示す各単位の累計だけ増分される。図９に示すように、近隣ピクセルによりｍ，ｎ位置の単位値は２進２５４もしくは２５５の値を有する場合のみ増分される。こうして、この近隣ピクセルからのメモリＢのｍ，ｎ位置に対する増分寄与は、図８Ａおよび図８Ｂに示し表３の方程式で例示されているように、その近隣ピクセルの値が２５４であるか２５５であるかの関数となる。ここでもメモリＢ内の最終値は２５５に制限される。
【００３７】
要約すれば、本発明により改善されたピークホワイト性能特性を有するイメージングシステムに基づいた空間光変調器としての技術的利点が達成される。ＣＲＴディスプレイをオーバドライブすることにより生じることがあるブルーム効果をシミュレートするために、ピクセルの照明に使用されるピクセル値は近隣ピクセルが飽和している、すなわち、システムのダイナミックレンジを越える値を有する場合に選択的に増分される。まだ飽和されておらず飽和ピクセルに近いピクセルの輝度を増加することにより、観察者はピクセルハイライトの輝度の見かけ上の増加を知覚する。特定位置における近隣飽和ピクセルからの増分寄与は加法的であり、究極値は飽和値により制限される。数ピクセルの開始スパンを有する小面積ハイライトに対して、見かけ上の輝度の増加は相当なものとなる。ピクセルの輝度の増加は近隣飽和ピクセルにどれだけ近いかによって決まるが、近隣ピクセルがどのように飽和されているかにもよる。すなわち、ピクセルが飽和ピクセルに近いほど、またその近隣ピクセルの飽和が著しいほど、特定ピクセルに対する輝度の寄与が高くなる。
【００３８】
いくつかの実施例によりこのシミュレートされたブルーム効果を例示してきた。さまざまな実施例は２次元プロセッサが必要とする処理量を例示し、かつ２次元プロセッサ６４が処理してメモリＢへ書き込まれる出力ピクセル値を究極的に決定するためのピクセルデータ情報を一時記憶するメモリＡのメモリ要求も例示している。究極的にＤＭＤコントローラ７２が利用してＳＬＭ７４のピクセルの強度を制御するのはメモリＢへ書き込まれるこれらのピクセル値である。パルス幅変調技術を使用するＤＭＤ型ＳＬＭの場合、メモリＢ内のピクセル値が大きいほど、ＳＬＭ７４の関連するピクセルミラーが“オン”位置を持続する時間が長くなる。２５３の入力値はミラーが時間の１００％オンであることを示す。本発明では、２５４もしくは２５５の入力値はピクセルの飽和度を表し、ＳＬＭ７４の近隣ピクセルへの増分値が究極的に決定されてブルーム効果が生成されディスプレイ内の飽和ピクセル周りのピクセルの輝度が増加される。本発明により、従来のＳＬＭベースディスプレイの制約条件に取り組んで画像ハイライトを操作してシステムのダイナミックレンジを見かけ上増加できるようにされる。
【００３９】
特定の実施例について本発明を説明してきたが、当業者であれば本明細書を読めばさまざまな変更や修正が自明であると思われる。したがって特許請求の範囲は従来技術の観点からできるだけ広く解釈してこのような変更や修正を全て含むものとする。
【００４０】
以上の説明に関して更に以下の項を開示する。
（１）ディスプレイシステムであって、該ディスプレイシステムは、光を発生する光源と、処理されたデータの関数として前記光を変調するピクセルアレイを有する空間光変調器と、最初の前記ピクセルの最初のデータの値が所定の範囲内であるかどうかを確認することにより入ビデオデータ流を処理して前記処理されたデータを供給し、前記最初のデータが前記所定の範囲を越える場合は前記最初のピクセル近辺の前記ピクセルに対する前記データの値を調整する処理回路とを具備するディスプレイシステム。
【００４１】
（２）第１項記載のディスプレイシステムであって、前記処理回路は前記入ビデオデータを記憶する第１のメモリ回路と、第２のメモリ回路と、前記第１のメモリ回路内の前記ビデオデータを処理して修正された前記ビデオデータを前記第２のメモリ回路へ記憶するプロセッサとを具備するディスプレイシステム。
【００４２】
（３）第２項記載のディスプレイシステムであって、前記プロセッサは前記第１のメモリ内の前記第１のピクセルに対する前記第１のデータの値の関数として前記修正されたビデオデータを前記第２のメモリへ書き込むディスプレイシステム。
【００４３】
（４）第３項記載のディスプレイシステムであって、前記第１のピクセルに対する前記第１のデータが１００ＩＲＥを越える場合には、前記第１のピクセルの近辺のピクセルに対する前記ビデオデータを増加して前記第１のピクセル周りにブルーム効果を生成するディスプレイシステム。
【００４４】
（５）第１項記載のディスプレイシステムであって、前記処理回路は前記第１のデータが前記所定の範囲を越える程度の関数として前記第１のピクセルの近辺の前記ピクセルに対する前記データの値を調整するディスプレイシステム。
【００４５】
（６）第１項記載のディスプレイシステムであって、前記処理回路は前記第１のピクセルに対する前記近隣ピクセルの近さの関数として前記第１のピクセルの近辺の前記ピクセルに対する前記データの値を調整するディスプレイシステム。
【００４６】
（７）改善されたピークホワイト性能特性を有するイメージングシステム３０に基づいた空間光変調器。飽和ピクセル近辺のピクセルへ光を加えることにより空間光変調器７４の見かけ上のダイナミックレンジが増大する。飽和ピクセル近辺のピクセルがより明るく見える見かけ上のブルーム効果が生成されて、例えば、湖の表面から反射する日光にさらにきらめきすなわちハイライトが与えられる。図表や方程式を利用してピクセル輝度が近隣ピクセルに対して増加される程度が決定される。ピクセルが飽和ピクセルに近いほど、また特定ピクセルの飽和が著しいほど、近隣ピクセルに対する輝度は増大する。
【図面の簡単な説明】
【図１】信号の輝度部が７．５ＩＲＥのブラックレベルと１００ＩＲＥのホワイトレベル間の範囲であり、１００ＩＲＥよりも上の任意の信号がＳＬＭに対して飽和される標準ＮＴＳＣ信号の線図。
【図２】入力メモリからのビデオデータを処理して画像ハイライト上にブルーム効果を生じ、飽和ピクセルに隣接するピクセルのピクセル値を増大することによりこれを行う、２次元プロセッサを有するＳＬＭベースイメージングシステムの電気ブロック図。
【図３】第１のメモリおよび２次元プロセッサ内の入力データの関数として入ビデオデータの、それぞれ、５ラインまでおよび全フレームを記憶することができる入力第１メモリのマップ。
【図４】ピクセルｍ，ｎからの近隣飽和ピクセルの位置および近隣ピクセルの飽和度によって決まる、近隣飽和ピクセルによるピクセルｍ，ｎに対する増分値を表す図表であり、図４Ａはダイナミックレンジの頂部を５％越えて飽和している近隣ピクセルによる増分を表し、図４Ｂはダイナミックレンジの頂部を１０％越えて飽和している近隣ピクセルによる増分を表す。
【図５】近隣飽和ピクセルの値を利用してどのようにピクセルＰの和増分ピクセル値を求めるかを示す図表。
【図６】本発明の別の実施例に従って飽和ピクセルｍ，ｎの近隣ピクセルに対する増分値を示す図表であり、図６Ａはダイナミックレンジを５％越えて飽和しているピクセルに近いピクセルに対する増分を表し、図６Ｂはダイナミックレンジを１０％越えて飽和しているピクセルに近いピクセルに対する増分を表す。
【図７】図６Ａおよび図６Ｂに従って、飽和ピクセルの近隣ピクセルの値をどのように増分するかを示す図表。
【図８】本発明のさらにもう１つの実施例に従って繰り返しシステムの近隣飽和ピクセルによるｍ，ｎピクセルに対する増分値を表す図表。
【図９】繰り返しシステムの近隣飽和ピクセルによりどのようにｍ，ｎピクセルの値が増分されるかを示す図表。
【符号の説明】
３０イメージディスプレイシステム
３２入力回路
３４Ａ／Ｄコンバータ
３６ＲＯＭ
４０ＭＵＸ回路
４２，４４しきい値コンパレータ
４６ＯＲ論理回路
６０入力メモリ
６４２次元プロセッサ
７０出力メモリ
７２ＤＭＤコントローラ
７４空間光変調器

Claims

ディスプレイシステムにおいて、
行と列に配置されたイメージピクセルアレイを発生するための表示パネルを有し、各イメージピクセルは最少出力輝度から最大出力輝度の輝度範囲を有し、
複数の独立したイメージピクセルのためにイメージデータを得る入力回路を有し、前記イメージデータは閾値を含む輝度範囲を有し、
それぞれの前記イメージピクセルに対して受信したイメージデータを、前記イメージピクセルのための出力輝度値に変換し、かつ、受信したイメージピクセルのイメージデータが前記閾値を超える検出に応答して、検出されたイメージピクセルの輝度が前記最大出力輝度よりも小さい該イメージピクセルの各側の行と列にある近隣のイメージピクセルのイメージデータ値を増大させるための制御器を有する、ディスプレイシステム。