JP3853634B2 - 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 - Google Patents
半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 Download PDFInfo
- Publication number
- JP3853634B2 JP3853634B2 JP2001331198A JP2001331198A JP3853634B2 JP 3853634 B2 JP3853634 B2 JP 3853634B2 JP 2001331198 A JP2001331198 A JP 2001331198A JP 2001331198 A JP2001331198 A JP 2001331198A JP 3853634 B2 JP3853634 B2 JP 3853634B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- stacked
- substrate
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、様々な機能を備えた半導体素子を搭載し、これらを積層して高密度実装化を実現するための半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体に関するものである。
【０００２】
【従来の技術】
従来より、高密度実装化の要求に応えるために、同じ機能あるいは異なる機能を有する半導体素子を搭載した半導体パッケージを積層して、占有面積を増やすことなく、機能を向上させたり、複数の機能を備えることができる積層構造体が用いられている。
【０００３】
このような積層構造体のうち、同じ機能を備えたデバイスを搭載した半導体パッケージを積層して形成される積層構造体としては、例えば、フラッシュメモリとしての機能を備えた半導体素子を搭載した半導体パッケージを複数積層した積層構造体等が挙げられる。このように、フラッシュメモリとしての機能を有する半導体パッケージを多段積層することにより、回路規模を拡大することなく、容易にメモリの容量を増やすことができる。
【０００４】
また、異なる機能を持つ半導体パッケージを複数積層した積層構造体としては、例えば、半導体素子として、フラッシュメモリを搭載した半導体パッケージと、ＣＰＵを搭載した半導体パッケージとを複数積層した積層構造体が挙げられる。このように、異なる機能を有する半導体パッケージを多段積層することにより、回路規模を拡大することなく複数の機能を備えた積層構造体を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のような従来の積層構造体では、積層構造体を構成する半導体パッケージの数およびその半導体パッケージが搭載している半導体素子が備えている機能を確認したくても、積層構造体を組み立てた後の状態では確認することが困難である。これにより、積層構造体の形成後、積層構造体が所望の構成になっているかどうかを確認することができず、誤った構成の積層構造体を出荷してしまう可能性があるという問題を有している。
【０００６】
特開２００１−２５７３０８号公報には、上記のような複数の半導体パッケージを積層して構成される積層構造体が開示されている。
【０００７】
上記公報の積層構造体１００は、図８に示すように、半導体チップ１０１を搭載し、積層された各半導体パッケージ１０２の端面に位置合わせ用の切り欠き１０３が形成されており、この切り欠き１０３を積層構造体１００を組み立てる際の位置合わせに用いることにより、各半導体パッケージ１０２の位置ずれを防止して、各半導体パッケージ１０２を正確に積層した積層構造体１００を得ることができる。
【０００８】
しかし、上記公報に記載された積層構造体１００においても、各半導体パッケージ１０２の外周部に形成されている切り欠き１０３は位置合わせ用に形成されたものであるため、正確な位置合わせを実現するために全ての半導体パッケージ１０２について同じ位置に同じ形状で形成されている。よって、この構成において、積層構造体１００の状態で搭載した半導体チップ１０１の種類、積層数等を判別することは難しい。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、積層構造体を組み立てた後でも、積層した半導体パッケージが搭載しているデバイスの種類や積層した半導体パッケージの数を容易に確認することができる半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子が備えている機能情報を示す第１の標示部が外周部に形成されていることを特徴としている。
【００１１】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を構成した場合でも、半導体素子が備えている機能を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができる。
【００１２】
これにより、積層構造体に所望の機能を備えた半導体素子を搭載した半導体装置が含まれているか否かを容易に確認でき、積層構造体の生産効率を向上させるとともに、搭載デバイスの種類を誤って積層した積層構造体を出荷する等の問題の発生を防止できる。
【００１３】
なお、本発明の半導体装置用基板に搭載する半導体素子としては、例えば、メモリ（フラッシュメモリ，ＳＲＡＭ，ＤＲＡＭ，擬似ＳＲＡＭ等）、ＣＰＵ、液晶コントローラ等がある。また、上記第１の標示部は、半導体装置用基板に搭載する半導体素子の機能に応じて、例えば、半導体装置用基板の外周部における異なる位置に形成された切り欠きあるいは異なる色の塗装であってもよい。つまり、積層構造体の状態で目視、あるいはセンサ等を用いて容易に搭載した半導体素子が備えている機能（デバイスの種類）を判別できるものであればどのようなものであっても、上記と同様の効果を得ることができる。
【００１４】
上記第１の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００１５】
これにより、半導体装置用基板が搭載している半導体素子（搭載デバイス）の種類に応じて、半導体装置用基板の外周部に、例えば、異なる位置に切り欠きを形成したり異なる色の塗装を施すことで、安価かつ簡易な方法で、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認できる半導体装置用基板を得ることができる。さらに、積層構造体を形成した場合でも、各半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）を積層構造体の側面側から容易に確認することができる。よって、所望の積層構造体
になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００１６】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部が外周部に形成されていることを特徴としている。
【００１７】
上記の構成によれば、例えば、積層構造体の側面において、第２の標示部が斜めに一直線に配置されるように各半導体装置用基板に第２の標示部を形成することで、半導体素子を搭載した半導体装置用基板が何段積層されているかについて、積層構造体の側面側から容易に確認することができる。よって、積層構造体の状態であっても、半導体装置用基板の積層数を容易に確認できるため、半導体装置用基板の数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００１８】
上記第２の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００１９】
これにより、積層構造体に含まれる半導体装置用基板の積層数に応じて、半導体装置用基板の外周部に、例えば、異なる位置に切り欠きを形成したり異なる色の塗装を施すことで、安価かつ簡易な方法で、積層構造体を組み立てた状態であっても、半導体素子を搭載した半導体装置用基板の積層数を積層構造体の側面側から容易に確認できる半導体装置用基板を得ることができる。よって、所望の積層数の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを容易に確認できる。
【００２０】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部とが外周部に形成されていることを特徴としている。
【００２１】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）、および積層構造体を構成した場合の半導体装置用基板の積層数を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができる。
【００２２】
よって、積層構造体の状態であっても、半導体装置用基板が搭載している半導体素子の機能（デバイスの種類）や半導体装置用基板の積層数を容易に確認できるため、搭載デバイスの種類や積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００２３】
上記第１の標示部および第２の標示部は、同一辺上に形成されていることがより好ましい。
【００２４】
これにより、上記第１の標示部および第２の標示部が半導体装置用基板の同一辺上に形成されているため、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）、あるいは半導体素子を搭載した半導体装置用基板の積層数を同じ側から一目で確認できる。よって、より容易に所望の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを確認できる。
【００２５】
さらに、積層構造体の同じ側面側から確認できるように、第１および第２の標示部を半導体装置用基板に形成することで、積層構造体を構成する半導体装置用基板に形成された全ての標示部が示す情報を一見するだけで得ることができ、より容易に積層構造体の構成内容を確認できる。
【００２６】
本発明の半導体装置は、上記の課題を解決するために、上記半導体装置用基板に、単数あるいは複数の半導体素子を搭載していることを特徴としている。
【００２７】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、積層構造体が備えている機能情報、あるいは積層数情報を積層構造体の側面から目視、センサ等を用いて容易に確認することができる。よって、半導体装置を積層した積層構造体の生産効率を向上させるとともに、搭載デバイスの種類や積層した半導体装置の数が所望のものと異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００２８】
また、１枚の半導体装置用基板に複数の半導体素子を搭載している場合であっても、複数の第１の標示部を半導体装置用基板の外周部に形成することで、複数の半導体素子に対応した複数の機能を示すことができるため、確実に半導体装置が備えている全ての機能を確認することができる。
【００２９】
本発明の積層構造体は、上記の課題を解決するために、上記半導体装置を複数積層して構成されることを特徴としている。
【００３０】
上記の構成によれば、積層構造体を構成する半導体装置が搭載した半導体素子の機能（デバイスの種類）を確認するための第１の標示部、あるいは積層構造体を構成する半導体装置の積層数を示す第２の標示部が半導体装置用基板の外周部に形成されているため、各半導体装置用基板が搭載している半導体素子が備えている機能、積層数を積層構造体の側面側から目視あるいはセンサ等を用いて容易に確認することができる。よって、所望の積層構造体になるよう各半導体装置が正しく積層されているか否かを容易に確認することができる。
【００３１】
さらに、これらの第１の標示部、第２の標示部が形成されている辺が同じ側面側に位置するように積層構造体を形成した場合には、積層構造体の同じ側面側から上記第１の標示部、第２の標示部が示す全ての情報を得ることができるため、一見するだけで積層構造体が搭載している機能情報、積層数情報を確認できる。
【００３２】
【発明の実施の形態】
本発明の半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体に関する一実施形態について、図１〜図７に基づいて説明すれば以下のとおりである。
【００３３】
本実施形態の半導体パッケージ（半導体装置）１０は、図１に示すように、基板（半導体装置用基板）１１の両端に２列ずつ配置された複数の接続用端子１２と、基板１１の中央部に搭載された半導体チップ（半導体素子）１３とを備えている。
【００３４】
なお、本実施形態の半導体パッケージ１０は、基板１１の中央部に開口部（搭載領域）を有しており、この開口部に半導体チップ１３を嵌め込むようにしてエポキシ樹脂等の封止樹脂で固定したタイプのパッケージである。このように、基板１１に開口部を設け、そこに半導体チップ１３を搭載した半導体パッケージ１０は、薄型の積層構造体を構成する際には特に有効である。
【００３５】
基板１１の外周部には、切り欠き（第１の標示部）１５ａと切り欠き（第２の標示部）１５ｂとが形成されている。切り欠き１５ａは、搭載した半導体チップ１３の機能（デバイスの種類）毎に、基板１１における同一辺上の異なる位置に形成されている。さらに、切り欠き１５ｂは、半導体パッケージ１０を複数積層して形成される積層構造体における半導体パッケージ１０の積層数を示すために形成されている。
【００３６】
また、この切り欠き１５ａ・１５ｂを形成する位置には、切り欠き１５ａ・１５ｂを容易に形成できるように、予め切り込み線１５ｃが加工されている。これにより、半導体パッケージ１０を複数積層して形成される積層構造体の製造工程において、所望の積層構造体に搭載される半導体チップ１３の種類、積層数を確認した上で、その種類、積層数に対応した所定の位置の切り込み線１５ｃの部分に圧力を加える等して切り欠き１５ａを容易に形成できる。
【００３７】
なお、基板１１には、必ずしも切り込み線１５ｃを設ける必要はない。パターン又は印刷等により切り欠き部の位置を認識できるようにしておき、必要に応じてドリル、ルータ等を用いて切り欠き１５ａ，１５ｂを形成してもよい。また、パターン、印刷等を行わずに、パッケージ外形位置を基にして切り欠き１５ａ，１５ｂを形成してもよい。
【００３８】
以上のような切り欠き１５ａ・１５ｂを形成した基板１１に半導体チップ１３を搭載して構成される半導体パッケージ１０を複数積層して構成された積層構造体の一例について、図２を用いて説明すれば以下のとおりである。
【００３９】
すなわち、図２に示す積層構造体２０は、半導体パッケージ１０ａ〜１０ｆの６枚の半導体パッケージ１０を接続用端子１２を介して積層して構成されている。
【００４０】
半導体パッケージ１０ａ〜１０ｆは、図３（ａ）〜図３（ｆ）に示すように、図３（ａ）の最上段に積層された半導体パッケージ１０ａから図３（ｆ）の最下段に積層された半導体パッケージ１０ｆまで、それぞれが搭載している半導体チップ１３ａ〜１３ｆの備えている機能、積層される位置（数）に応じて形成された切り欠き１５ａ・１５ｂを基板１１の同一辺上に備えている。
【００４１】
ここでは、半導体チップ１３の機能別に形成された切り欠き１５ａは、例えば、最も左の位置に形成されている切り欠き１５ａが８Ｍのフラッシュメモリ、左から２番目の切り欠き１５ａが１６Ｍのフラッシュメモリ、左から３番目の切り欠き１５ａがＣＰＵ、左から４番目が液晶コントローラとしての機能を、積層構造体２０が搭載した半導体パッケージ１０ａ〜１０ｆがそれぞれ有していることを示しているものとする。
【００４２】
すなわち、図２の積層構造体２０の最上段に積層された半導体パッケージ１０ａには、図３（ａ）に示すように、積層数を示す切り欠き１５ｂは、積層数に応じて基板１１に形成された６つの切り込み線１５ｃのうち、最も左に形成された切り込み線１５ｃに沿って形成されている。さらに、半導体パッケージ１０ａが搭載している半導体チップ１３の備えている機能を示す切り欠き１５ａは、半導体チップ１３の機能毎に形成された４つの切り込み線１５ｃのうち、搭載した半導体チップ１３に応じて最も左に形成された切り込み線１５ｃに沿って形成されている。
【００４３】
その他の半導体パッケージ１０ｂ〜１０ｆについても、同様に積層数と搭載している半導体チップ１３の機能（搭載デバイスの種類）に応じて、予め形成された切り込み線１５ｃのうち、相当する切り込み線１５ｃ部分に圧力をかける等して切り欠き１５ａ，１５ｂを形成する。
【００４４】
これにより、図２に示すように、積層構造体２０の側面において、基板１１に搭載した半導体チップ１３が備えている機能毎に位置を変えて切り欠き１５ａが形成されているため、積層構造体２０がどのような機能を備えているか容易に確認できる。さらに、図２に示すように、積層構造体２０の側面において、切り欠き１５ｂが斜めに一直線に形成されるため、切り欠き１５ｂが形成されていない場合、あるいは切り欠き１５ｂが略同じ位置に、または全く不規則に形成されている場合と比較して、半導体パッケージ１０の積層数を数えることが容易になる。
【００４５】
図２に示す積層構造体２０においては、積層数が６段であること、および最上段に積層された半導体パッケージ１０ａとその下の段に積層された半導体パッケージ１０ｂとに８Ｍのフラッシュメモリが搭載され、上から３段目に積層されている半導体パッケージ１０ｃに１６Ｍのフラッシュメモリが搭載され、上から４段目，５段目の半導体パッケージ１０ｄ・１０ｅにＣＰＵが搭載され、最下段に積層された半導体パッケージ１０ｆに液晶コントローラが搭載されていることを容易に確認できる。
【００４６】
以上のように、積層構造体２０を組み立てた状態において、図２に示す積層構造体２０の側面側から見て、切り欠き１５ａが半導体パッケージ１０の積層方向において異なる位置に形成されている場合には、その基板１１にはそれぞれ異なる機能を備えた半導体チップ１３が搭載されていることを認識でき、同じ位置に形成されている場合には、基板１１にはそれぞれ同じ機能を備えた半導体チップ１３が搭載されていることを認識できる。一方、切り欠き１５ｂは、積層構造体２０の側面側から見て、積層した半導体パッケージ１０毎に積層方向において異なる位置、例えば、図２に示すように、斜めに一直線に配置するように形成されることにより、切り欠き１５ｂの数を数えやすくなり、積層されている半導体パッケージ１０の数を容易に認識できる。
【００４７】
よって、積層構造体２０を組み立てた後であっても、積層構造体２０の側面側から目視で確認することにより、積層構造体２０に所望のデバイス（機能）が正しく積層されているか否か、および積層構造体２０が備えている機能、半導体パッケージ１０の積層数を容易に確認できる。そして、積層構造体２０の生産効率を向上させるとともに、搭載デバイスの種類や積層数を誤って構成した積層構造体２０を出荷する等の問題の発生を防止できる。
【００４８】
さらに、図２に示す積層構造体２０以外にも、同じ機能を備えた半導体チップ１３を搭載し、異なる位置に接続用端子（チップセレクト端子）１２を設けた半導体パッケージ１０同士を積層した積層構造体の場合には、通常、それぞれが同じ機能を備えた半導体パッケージ１０であることを積層後に確認することは難しい。
【００４９】
しかし、本発明の基板１１を用いることにより、上記のような積層構造体であっても、積層されている半導体チップ１３が備えている機能等を容易に確認できる。
【００５０】
また、図２に示すように、切り欠き１５ａおよび切り欠き１５ｂが、基板１１の同一辺上に形成されていることがより好ましい。このように、切り欠き１５ａおよび切り欠き１５ｂを基板１１の同一辺上に形成することにより、同じ側から見て積層数および積層構造体２０が備えている機能を全て確認できるため、確認作業がさらに容易になる。
【００５１】
ただし、本発明はこれに限定されるものではなく、図１に示すように、搭載している機能を示す切り欠き１５ａと積層数を示す切り欠き１５ｂとを、基板１１における別の辺上に形成してもよい。しかし、上述のように、一見するだけで切り欠き１５ａおよび１５ｂによって得られる全ての情報を確認できるという効果を得ることができる点で、同一辺上に形成されていることが望ましい。
【００５２】
なお、本実施形態では、切り欠き１５ａおよび１５ｂの形状について、図１に示すような半円形状である場合について説明したが、これに限定されるものではない。例えば、図４（ａ）に示す半円形状以外にも、図４（ｂ）に示す三角形状や、図４（ｃ）に示す四角形状、図４（ｄ）に示す楕円形状等、その他の形状であってもよい。
【００５３】
また、本実施形態では、積層構造体２０を構成する半導体パッケージとして、図１に示すような１枚の基板１１に１枚の半導体チップ１３を搭載した半導体パッケージ１０を説明したが、これに限定されるものではない。例えば、図５（ａ），図５（ｂ）に示すような積層構造体３０であってもよい。
【００５４】
すなわち、図５（ａ）に示す積層構造体３０は、半導体パッケージ１０ｇ〜１０ｊを積層して形成されており、特に、半導体パッケージ１０ｇおよび１０ｉは、１枚の基板１１に２枚の半導体チップ１３、１３’を搭載している。
【００５５】
半導体パッケージ１０ｈ，１０ｊについては、図６（ａ）に示すように、基板１１に１枚の半導体チップ１３を搭載し、封止樹脂２１で半導体チップ１３を固定して構成されている。一方、半導体パッケージ１０ｇ，１０ｉについては、図６（ｂ）に示すように、基板１１に２枚の半導体チップ１３，１３’を搭載し、封止樹脂２１で半導体チップ１３，１３’を固定して構成されている。
【００５６】
半導体パッケージ１０ｇおよび１０ｉのような構成は、１枚の基板１１に複数の半導体チップ１３、１３’を搭載することで、フラッシュメモリやＣＰＵ、液晶コントローラ等の複数の機能を備えた半導体パッケージ１０を１枚の基板１１で構成できる点で特に有効である。
【００５７】
このような半導体パッケージ１０であっても、図５（ｂ）に示すように、半導体パッケージ１０ｇについては、切り欠き１５ａおよび切り欠き１５ｂを２ヶ所ずつ設けることにより、その基板１１に搭載している半導体チップ１３の数およびその機能を表示することができる。また、１枚の基板１１に搭載した２枚の半導体チップ１３，１３’が同じ機能を備えている場合には、図５（ａ）の半導体パッケージ１０ｉのように、デバイスの種類を示す切り欠き１５ａを１つだけ形成し、積層数を示す切り欠き１５ｂを２つ形成すればよい。よって、積層構造体３０の状態であっても、積層構造体３０が備えている機能、すなわち搭載デバイスの種類を積層構造体３０の側面側から容易に確認できる。
【００５８】
また、基板１１に形成された切り欠き１５ａ, １５ｂの形成方法については、図７に示すように、シート２５に基板１１がマトリクス上に配置されている切り出し前の段階で、基板１１のカットラインに沿って、ルータ等のドリル，レーザ等を用いた加工により形成してもよいし、シート２５を形成するための金型により予め切り欠き１５ａ, １５ｂを形成してもよい。
【００５９】
実際の製造工程においては、予め基板１１の種類によって搭載する半導体チップ１３が決まっているため、基板１１に分割する前のシート２５の状態で、搭載する半導体チップ１３の備えている機能、積層数に応じた切り欠き１５ａ，１５ｂを形成することにより、基板１１を切り出した後に切り欠き１５ａ等を後加工するよりも効率的に本発明の基板１１を形成できる。
【００６０】
さらに、以上のような基板１１の製造工程における、切り欠き１５ａ，１５ｂの形成工程において、基板１１上に設けられる銅配線に金メッキを施す際に、切り欠き１５ａ，１５ｂとなる貫通穴の内部に同様の処理を施すことが好ましい。これにより、目視あるいは光学的センサ等で切り欠き１５ａ，１５ｂを確認する際に、従来の生産工程数を増やすことなく、切り欠き１５ａ，１５ｂに金メッキを施すことができるため、切り欠き１５ａ，１５ｂを目立たせることができる。よって、切り欠き１５ａ，１５ｂで示される積層構造体２０・３０が備えている機能や積層数を積層構造体２０・３０の側面から見てより容易に認識できる。
【００６１】
さらに、金メッキが施されていることで光が反射しやすくなることから、光学的センサ等を用いて生産ライン上で機械的に積層構造体２０・３０が搭載しているデバイスの種類および積層数を検出することがより好ましい。これにより、積層構造体２０・３０の検査を行う場合には、積層構造体２０・３０の確認検査工程の処理効率をさらに向上させることができる。
【００６２】
また、以上のような金メッキ以外にも、封止樹脂２１により半導体チップ１３を封止、固定する工程において、同様に封止樹脂２１を切り欠き１５ａ，１５ｂとなる貫通穴の内部に注入してもよい。これにより、基板１１を切り出した場合、切り欠き部１５ａ，１５ｂの形成部分を封止樹脂２１の色にすることができる。よって、金メッキを施した場合と同様に、特別な工程を増やすことなく従来の工程数のままで、切り欠き１５ａ，１５ｂを目立たせることができ、積層構造体２０・３０の搭載デバイスや積層数の確認が容易になる。
【００６３】
また、本実施形態では、積層構造体２０・３０が搭載しているデバイスの種類（半導体チップが備えている機能）を示す第１の標示部、および積層している半導体パッケージ１０（基板１１）の数を示す第２の標示部として、切り欠き１５ａおよび１５ｂを形成した例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、基板１１の外周部に第１の標示部、第２の標示部として、識別可能になるような異なる色の塗装を施してもよい。
【００６４】
第１の標示部、第２の標示部を異色の塗装により形成した場合でも、上記と同様に、積層構造体２０・３０が備えている機能や積層された半導体パッケージ１０の数を容易に確認できる。
【００６５】
さらに、切り欠き１５ａ，１５ｂに塗装を施す等して、両者を組み合わせた場合でも同様に、積層構造体２０・３０が備えている機能や積層された半導体パッケージ１０の数をさらに容易に確認できる。
【００６６】
また、本実施形態では、基板１１の中央部に開口部を設け、半導体チップ１３を埋め込んで薄型化が可能な半導体パッケージを例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、基板１１上に半導体チップ１３を搭載した一般的な半導体パッケージであっても同様の効果を得ることができる。
【００６７】
【発明の効果】
本発明の半導体装置用基板は、以上のように、半導体素子が備えている機能情報を示す第１の標示部が外周部に形成されている構成である。
【００６８】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、半導体素子が備えている機能を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができるという効果を奏する。
【００６９】
これにより、積層構造体に所望の機能を備えた半導体素子を搭載した半導体装置が含まれているか否かを容易に確認でき、積層構造体の生産効率を向上させるとともに、搭載デバイスの種類を誤って積層した積層構造体を出荷する等の問題の発生を防止できる。
【００７０】
上記第１の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００７１】
それゆえ、安価かつ簡易な方法で、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）を容易に確認できる半導体装置用基板を得ることができるという効果を奏する。よって、積層構造体に積層された場合でも、所望の積層構造体になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００７２】
本発明の半導体装置用基板は、以上のように、半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部が外周部に形成されている構成である。
【００７３】
それゆえ、半導体素子を搭載した半導体装置用基板が何段積層されているかについて、積層構造体の側面側から容易に確認することができるという効果を奏する。よって、積層構造体を形成した場合でも、半導体装置用基板の積層数を容易に確認できるため、半導体装置用基板の積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００７４】
上記第２の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００７５】
それゆえ、積層構造体を組み立てた状態であっても、安価かつ簡易な方法で、積層した半導体装置の数を容易に確認できる半導体装置用基板を得ることができるという効果を奏する。よって、所望の積層構造体になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００７６】
本発明の半導体装置用基板は、以上のように、上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部とが外周部に形成されている構成である。
【００７７】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）、および積層構造体を構成した場合の半導体装置用基板の積層数を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができるという効果を奏する。
【００７８】
よって、搭載デバイスの種類や積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００７９】
上記第１の標示部および第２の標示部は、同一辺上に形成されていることがより好ましい。
【００８０】
それゆえ、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）、あるいは半導体装置用基板の積層数を同じ側から一目で確認できるという効果を奏する。よって、より容易に所望の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを確認できる。
【００８１】
さらに、積層構造体の同じ側面側から確認できるように、第１および第２の標示部を半導体装置用基板に形成することで、積層構造体を構成する半導体装置用基板に形成された全ての標示部が示す情報を一見するだけで得ることができ、より容易に積層構造体の構成内容を確認できる。
【００８２】
本発明の半導体装置は、以上のように、上記半導体装置用基板に、単数あるいは複数の半導体素子を搭載している構成である。
【００８３】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、積層構造体が備えている機能情報、あるいは積層数情報を積層構造体の側面から目視、センサ等を用いて容易に確認することができるという効果を奏する。よって、半導体装置を積層した積層構造体の生産効率を向上させるとともに、搭載デバイスの種類や積層した半導体装置の数が所望のものと異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００８４】
また、１枚の半導体装置用基板に複数の半導体素子を搭載している場合であっても、複数の第１の標示部を半導体装置用基板の外周部に形成することで、複数の半導体素子に対応した複数の機能を示すことができるため、確実に半導体装置が備えている全ての機能を確認することができる。
【００８５】
本発明の積層構造体は、以上のように、上記半導体装置を複数積層して構成される構成である。
【００８６】
それゆえ、各半導体装置用基板が搭載している半導体素子が備えている機能、積層数を積層構造体の側面側から目視あるいはセンサ等を用いて容易に確認することができるという効果を奏する。よって、所望の積層構造体になるよう各半導体装置が正しく積層されているか否かを容易に確認することができる。
【００８７】
さらに、これらの第１の標示部、第２の標示部が形成されている辺が同じ側面側に位置するように積層構造体を形成した場合には、積層構造体の同じ側面側から上記第１の標示部、第２の標示部が示す全ての情報を得ることができるため、
一見するだけで積層構造体が搭載している機能情報、積層数情報を確認できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置用基板および半導体装置の一実施形態に係る半導体パッケージを示す平面図である。
【図２】 図１の半導体パッケージを複数積層した積層構造体を示す側面図である。
【図３】 （ａ）〜（ｆ）は、図２の積層構造体を構成する各半導体パッケージの平面図である。
【図４】 図１の半導体パッケージの基板に形成された切り欠きの例を示す平面図である。
【図５】 （ａ）は、図２の積層構造体の他の例を示す側面図であり、（ｂ）は、（ａ）の積層構造体の最上段の半導体パッケージを示す平面図である。
【図６】 （ａ）・（ｂ）は、図５の積層構造体を構成する半導体パッケージの断面図である。
【図７】 図１の半導体パッケージの基板をシートから切り出す製造工程の一部を示す平面図である。
【図８】 位置合せ用の切り欠きが形成された従来の半導体装置を積層した積層構造体を示す概略図である。
【符号の説明】
１０ 半導体パッケージ（半導体装置）
１０ａ〜１０ｊ 半導体パッケージ（半導体装置）
１１ 基板（半導体装置用基板）
１２ 接続用端子
１３ 半導体チップ（半導体素子）
１３’ 半導体チップ（半導体素子）
１５ａ 切り欠き（第１の標示部）
１５ｂ 切り欠き（第２の標示部）
１５ｃ 切り込み線
２０ 積層構造体
２１ 封止樹脂
２５ シート
３０ 積層構造体
【発明の属する技術分野】
本発明は、様々な機能を備えた半導体素子を搭載し、これらを積層して高密度実装化を実現するための半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体に関するものである。
【０００２】
【従来の技術】
従来より、高密度実装化の要求に応えるために、同じ機能あるいは異なる機能を有する半導体素子を搭載した半導体パッケージを積層して、占有面積を増やすことなく、機能を向上させたり、複数の機能を備えることができる積層構造体が用いられている。
【０００３】
このような積層構造体のうち、同じ機能を備えたデバイスを搭載した半導体パッケージを積層して形成される積層構造体としては、例えば、フラッシュメモリとしての機能を備えた半導体素子を搭載した半導体パッケージを複数積層した積層構造体等が挙げられる。このように、フラッシュメモリとしての機能を有する半導体パッケージを多段積層することにより、回路規模を拡大することなく、容易にメモリの容量を増やすことができる。
【０００４】
また、異なる機能を持つ半導体パッケージを複数積層した積層構造体としては、例えば、半導体素子として、フラッシュメモリを搭載した半導体パッケージと、ＣＰＵを搭載した半導体パッケージとを複数積層した積層構造体が挙げられる。このように、異なる機能を有する半導体パッケージを多段積層することにより、回路規模を拡大することなく複数の機能を備えた積層構造体を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のような従来の積層構造体では、積層構造体を構成する半導体パッケージの数およびその半導体パッケージが搭載している半導体素子が備えている機能を確認したくても、積層構造体を組み立てた後の状態では確認することが困難である。これにより、積層構造体の形成後、積層構造体が所望の構成になっているかどうかを確認することができず、誤った構成の積層構造体を出荷してしまう可能性があるという問題を有している。
【０００６】
特開２００１−２５７３０８号公報には、上記のような複数の半導体パッケージを積層して構成される積層構造体が開示されている。
【０００７】
上記公報の積層構造体１００は、図８に示すように、半導体チップ１０１を搭載し、積層された各半導体パッケージ１０２の端面に位置合わせ用の切り欠き１０３が形成されており、この切り欠き１０３を積層構造体１００を組み立てる際の位置合わせに用いることにより、各半導体パッケージ１０２の位置ずれを防止して、各半導体パッケージ１０２を正確に積層した積層構造体１００を得ることができる。
【０００８】
しかし、上記公報に記載された積層構造体１００においても、各半導体パッケージ１０２の外周部に形成されている切り欠き１０３は位置合わせ用に形成されたものであるため、正確な位置合わせを実現するために全ての半導体パッケージ１０２について同じ位置に同じ形状で形成されている。よって、この構成において、積層構造体１００の状態で搭載した半導体チップ１０１の種類、積層数等を判別することは難しい。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、積層構造体を組み立てた後でも、積層した半導体パッケージが搭載しているデバイスの種類や積層した半導体パッケージの数を容易に確認することができる半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子が備えている機能情報を示す第１の標示部が外周部に形成されていることを特徴としている。
【００１１】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を構成した場合でも、半導体素子が備えている機能を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができる。
【００１２】
これにより、積層構造体に所望の機能を備えた半導体素子を搭載した半導体装置が含まれているか否かを容易に確認でき、積層構造体の生産効率を向上させるとともに、搭載デバイスの種類を誤って積層した積層構造体を出荷する等の問題の発生を防止できる。
【００１３】
なお、本発明の半導体装置用基板に搭載する半導体素子としては、例えば、メモリ（フラッシュメモリ，ＳＲＡＭ，ＤＲＡＭ，擬似ＳＲＡＭ等）、ＣＰＵ、液晶コントローラ等がある。また、上記第１の標示部は、半導体装置用基板に搭載する半導体素子の機能に応じて、例えば、半導体装置用基板の外周部における異なる位置に形成された切り欠きあるいは異なる色の塗装であってもよい。つまり、積層構造体の状態で目視、あるいはセンサ等を用いて容易に搭載した半導体素子が備えている機能（デバイスの種類）を判別できるものであればどのようなものであっても、上記と同様の効果を得ることができる。
【００１４】
上記第１の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００１５】
これにより、半導体装置用基板が搭載している半導体素子（搭載デバイス）の種類に応じて、半導体装置用基板の外周部に、例えば、異なる位置に切り欠きを形成したり異なる色の塗装を施すことで、安価かつ簡易な方法で、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認できる半導体装置用基板を得ることができる。さらに、積層構造体を形成した場合でも、各半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）を積層構造体の側面側から容易に確認することができる。よって、所望の積層構造体
になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００１６】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部が外周部に形成されていることを特徴としている。
【００１７】
上記の構成によれば、例えば、積層構造体の側面において、第２の標示部が斜めに一直線に配置されるように各半導体装置用基板に第２の標示部を形成することで、半導体素子を搭載した半導体装置用基板が何段積層されているかについて、積層構造体の側面側から容易に確認することができる。よって、積層構造体の状態であっても、半導体装置用基板の積層数を容易に確認できるため、半導体装置用基板の数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００１８】
上記第２の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００１９】
これにより、積層構造体に含まれる半導体装置用基板の積層数に応じて、半導体装置用基板の外周部に、例えば、異なる位置に切り欠きを形成したり異なる色の塗装を施すことで、安価かつ簡易な方法で、積層構造体を組み立てた状態であっても、半導体素子を搭載した半導体装置用基板の積層数を積層構造体の側面側から容易に確認できる半導体装置用基板を得ることができる。よって、所望の積層数の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを容易に確認できる。
【００２０】
本発明の半導体装置用基板は、上記の課題を解決するために、半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部とが外周部に形成されていることを特徴としている。
【００２１】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）、および積層構造体を構成した場合の半導体装置用基板の積層数を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができる。
【００２２】
よって、積層構造体の状態であっても、半導体装置用基板が搭載している半導体素子の機能（デバイスの種類）や半導体装置用基板の積層数を容易に確認できるため、搭載デバイスの種類や積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００２３】
上記第１の標示部および第２の標示部は、同一辺上に形成されていることがより好ましい。
【００２４】
これにより、上記第１の標示部および第２の標示部が半導体装置用基板の同一辺上に形成されているため、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）、あるいは半導体素子を搭載した半導体装置用基板の積層数を同じ側から一目で確認できる。よって、より容易に所望の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを確認できる。
【００２５】
さらに、積層構造体の同じ側面側から確認できるように、第１および第２の標示部を半導体装置用基板に形成することで、積層構造体を構成する半導体装置用基板に形成された全ての標示部が示す情報を一見するだけで得ることができ、より容易に積層構造体の構成内容を確認できる。
【００２６】
本発明の半導体装置は、上記の課題を解決するために、上記半導体装置用基板に、単数あるいは複数の半導体素子を搭載していることを特徴としている。
【００２７】
上記の構成によれば、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、積層構造体が備えている機能情報、あるいは積層数情報を積層構造体の側面から目視、センサ等を用いて容易に確認することができる。よって、半導体装置を積層した積層構造体の生産効率を向上させるとともに、搭載デバイスの種類や積層した半導体装置の数が所望のものと異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００２８】
また、１枚の半導体装置用基板に複数の半導体素子を搭載している場合であっても、複数の第１の標示部を半導体装置用基板の外周部に形成することで、複数の半導体素子に対応した複数の機能を示すことができるため、確実に半導体装置が備えている全ての機能を確認することができる。
【００２９】
本発明の積層構造体は、上記の課題を解決するために、上記半導体装置を複数積層して構成されることを特徴としている。
【００３０】
上記の構成によれば、積層構造体を構成する半導体装置が搭載した半導体素子の機能（デバイスの種類）を確認するための第１の標示部、あるいは積層構造体を構成する半導体装置の積層数を示す第２の標示部が半導体装置用基板の外周部に形成されているため、各半導体装置用基板が搭載している半導体素子が備えている機能、積層数を積層構造体の側面側から目視あるいはセンサ等を用いて容易に確認することができる。よって、所望の積層構造体になるよう各半導体装置が正しく積層されているか否かを容易に確認することができる。
【００３１】
さらに、これらの第１の標示部、第２の標示部が形成されている辺が同じ側面側に位置するように積層構造体を形成した場合には、積層構造体の同じ側面側から上記第１の標示部、第２の標示部が示す全ての情報を得ることができるため、一見するだけで積層構造体が搭載している機能情報、積層数情報を確認できる。
【００３２】
【発明の実施の形態】
本発明の半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体に関する一実施形態について、図１〜図７に基づいて説明すれば以下のとおりである。
【００３３】
本実施形態の半導体パッケージ（半導体装置）１０は、図１に示すように、基板（半導体装置用基板）１１の両端に２列ずつ配置された複数の接続用端子１２と、基板１１の中央部に搭載された半導体チップ（半導体素子）１３とを備えている。
【００３４】
なお、本実施形態の半導体パッケージ１０は、基板１１の中央部に開口部（搭載領域）を有しており、この開口部に半導体チップ１３を嵌め込むようにしてエポキシ樹脂等の封止樹脂で固定したタイプのパッケージである。このように、基板１１に開口部を設け、そこに半導体チップ１３を搭載した半導体パッケージ１０は、薄型の積層構造体を構成する際には特に有効である。
【００３５】
基板１１の外周部には、切り欠き（第１の標示部）１５ａと切り欠き（第２の標示部）１５ｂとが形成されている。切り欠き１５ａは、搭載した半導体チップ１３の機能（デバイスの種類）毎に、基板１１における同一辺上の異なる位置に形成されている。さらに、切り欠き１５ｂは、半導体パッケージ１０を複数積層して形成される積層構造体における半導体パッケージ１０の積層数を示すために形成されている。
【００３６】
また、この切り欠き１５ａ・１５ｂを形成する位置には、切り欠き１５ａ・１５ｂを容易に形成できるように、予め切り込み線１５ｃが加工されている。これにより、半導体パッケージ１０を複数積層して形成される積層構造体の製造工程において、所望の積層構造体に搭載される半導体チップ１３の種類、積層数を確認した上で、その種類、積層数に対応した所定の位置の切り込み線１５ｃの部分に圧力を加える等して切り欠き１５ａを容易に形成できる。
【００３７】
なお、基板１１には、必ずしも切り込み線１５ｃを設ける必要はない。パターン又は印刷等により切り欠き部の位置を認識できるようにしておき、必要に応じてドリル、ルータ等を用いて切り欠き１５ａ，１５ｂを形成してもよい。また、パターン、印刷等を行わずに、パッケージ外形位置を基にして切り欠き１５ａ，１５ｂを形成してもよい。
【００３８】
以上のような切り欠き１５ａ・１５ｂを形成した基板１１に半導体チップ１３を搭載して構成される半導体パッケージ１０を複数積層して構成された積層構造体の一例について、図２を用いて説明すれば以下のとおりである。
【００３９】
すなわち、図２に示す積層構造体２０は、半導体パッケージ１０ａ〜１０ｆの６枚の半導体パッケージ１０を接続用端子１２を介して積層して構成されている。
【００４０】
半導体パッケージ１０ａ〜１０ｆは、図３（ａ）〜図３（ｆ）に示すように、図３（ａ）の最上段に積層された半導体パッケージ１０ａから図３（ｆ）の最下段に積層された半導体パッケージ１０ｆまで、それぞれが搭載している半導体チップ１３ａ〜１３ｆの備えている機能、積層される位置（数）に応じて形成された切り欠き１５ａ・１５ｂを基板１１の同一辺上に備えている。
【００４１】
ここでは、半導体チップ１３の機能別に形成された切り欠き１５ａは、例えば、最も左の位置に形成されている切り欠き１５ａが８Ｍのフラッシュメモリ、左から２番目の切り欠き１５ａが１６Ｍのフラッシュメモリ、左から３番目の切り欠き１５ａがＣＰＵ、左から４番目が液晶コントローラとしての機能を、積層構造体２０が搭載した半導体パッケージ１０ａ〜１０ｆがそれぞれ有していることを示しているものとする。
【００４２】
すなわち、図２の積層構造体２０の最上段に積層された半導体パッケージ１０ａには、図３（ａ）に示すように、積層数を示す切り欠き１５ｂは、積層数に応じて基板１１に形成された６つの切り込み線１５ｃのうち、最も左に形成された切り込み線１５ｃに沿って形成されている。さらに、半導体パッケージ１０ａが搭載している半導体チップ１３の備えている機能を示す切り欠き１５ａは、半導体チップ１３の機能毎に形成された４つの切り込み線１５ｃのうち、搭載した半導体チップ１３に応じて最も左に形成された切り込み線１５ｃに沿って形成されている。
【００４３】
その他の半導体パッケージ１０ｂ〜１０ｆについても、同様に積層数と搭載している半導体チップ１３の機能（搭載デバイスの種類）に応じて、予め形成された切り込み線１５ｃのうち、相当する切り込み線１５ｃ部分に圧力をかける等して切り欠き１５ａ，１５ｂを形成する。
【００４４】
これにより、図２に示すように、積層構造体２０の側面において、基板１１に搭載した半導体チップ１３が備えている機能毎に位置を変えて切り欠き１５ａが形成されているため、積層構造体２０がどのような機能を備えているか容易に確認できる。さらに、図２に示すように、積層構造体２０の側面において、切り欠き１５ｂが斜めに一直線に形成されるため、切り欠き１５ｂが形成されていない場合、あるいは切り欠き１５ｂが略同じ位置に、または全く不規則に形成されている場合と比較して、半導体パッケージ１０の積層数を数えることが容易になる。
【００４５】
図２に示す積層構造体２０においては、積層数が６段であること、および最上段に積層された半導体パッケージ１０ａとその下の段に積層された半導体パッケージ１０ｂとに８Ｍのフラッシュメモリが搭載され、上から３段目に積層されている半導体パッケージ１０ｃに１６Ｍのフラッシュメモリが搭載され、上から４段目，５段目の半導体パッケージ１０ｄ・１０ｅにＣＰＵが搭載され、最下段に積層された半導体パッケージ１０ｆに液晶コントローラが搭載されていることを容易に確認できる。
【００４６】
以上のように、積層構造体２０を組み立てた状態において、図２に示す積層構造体２０の側面側から見て、切り欠き１５ａが半導体パッケージ１０の積層方向において異なる位置に形成されている場合には、その基板１１にはそれぞれ異なる機能を備えた半導体チップ１３が搭載されていることを認識でき、同じ位置に形成されている場合には、基板１１にはそれぞれ同じ機能を備えた半導体チップ１３が搭載されていることを認識できる。一方、切り欠き１５ｂは、積層構造体２０の側面側から見て、積層した半導体パッケージ１０毎に積層方向において異なる位置、例えば、図２に示すように、斜めに一直線に配置するように形成されることにより、切り欠き１５ｂの数を数えやすくなり、積層されている半導体パッケージ１０の数を容易に認識できる。
【００４７】
よって、積層構造体２０を組み立てた後であっても、積層構造体２０の側面側から目視で確認することにより、積層構造体２０に所望のデバイス（機能）が正しく積層されているか否か、および積層構造体２０が備えている機能、半導体パッケージ１０の積層数を容易に確認できる。そして、積層構造体２０の生産効率を向上させるとともに、搭載デバイスの種類や積層数を誤って構成した積層構造体２０を出荷する等の問題の発生を防止できる。
【００４８】
さらに、図２に示す積層構造体２０以外にも、同じ機能を備えた半導体チップ１３を搭載し、異なる位置に接続用端子（チップセレクト端子）１２を設けた半導体パッケージ１０同士を積層した積層構造体の場合には、通常、それぞれが同じ機能を備えた半導体パッケージ１０であることを積層後に確認することは難しい。
【００４９】
しかし、本発明の基板１１を用いることにより、上記のような積層構造体であっても、積層されている半導体チップ１３が備えている機能等を容易に確認できる。
【００５０】
また、図２に示すように、切り欠き１５ａおよび切り欠き１５ｂが、基板１１の同一辺上に形成されていることがより好ましい。このように、切り欠き１５ａおよび切り欠き１５ｂを基板１１の同一辺上に形成することにより、同じ側から見て積層数および積層構造体２０が備えている機能を全て確認できるため、確認作業がさらに容易になる。
【００５１】
ただし、本発明はこれに限定されるものではなく、図１に示すように、搭載している機能を示す切り欠き１５ａと積層数を示す切り欠き１５ｂとを、基板１１における別の辺上に形成してもよい。しかし、上述のように、一見するだけで切り欠き１５ａおよび１５ｂによって得られる全ての情報を確認できるという効果を得ることができる点で、同一辺上に形成されていることが望ましい。
【００５２】
なお、本実施形態では、切り欠き１５ａおよび１５ｂの形状について、図１に示すような半円形状である場合について説明したが、これに限定されるものではない。例えば、図４（ａ）に示す半円形状以外にも、図４（ｂ）に示す三角形状や、図４（ｃ）に示す四角形状、図４（ｄ）に示す楕円形状等、その他の形状であってもよい。
【００５３】
また、本実施形態では、積層構造体２０を構成する半導体パッケージとして、図１に示すような１枚の基板１１に１枚の半導体チップ１３を搭載した半導体パッケージ１０を説明したが、これに限定されるものではない。例えば、図５（ａ），図５（ｂ）に示すような積層構造体３０であってもよい。
【００５４】
すなわち、図５（ａ）に示す積層構造体３０は、半導体パッケージ１０ｇ〜１０ｊを積層して形成されており、特に、半導体パッケージ１０ｇおよび１０ｉは、１枚の基板１１に２枚の半導体チップ１３、１３’を搭載している。
【００５５】
半導体パッケージ１０ｈ，１０ｊについては、図６（ａ）に示すように、基板１１に１枚の半導体チップ１３を搭載し、封止樹脂２１で半導体チップ１３を固定して構成されている。一方、半導体パッケージ１０ｇ，１０ｉについては、図６（ｂ）に示すように、基板１１に２枚の半導体チップ１３，１３’を搭載し、封止樹脂２１で半導体チップ１３，１３’を固定して構成されている。
【００５６】
半導体パッケージ１０ｇおよび１０ｉのような構成は、１枚の基板１１に複数の半導体チップ１３、１３’を搭載することで、フラッシュメモリやＣＰＵ、液晶コントローラ等の複数の機能を備えた半導体パッケージ１０を１枚の基板１１で構成できる点で特に有効である。
【００５７】
このような半導体パッケージ１０であっても、図５（ｂ）に示すように、半導体パッケージ１０ｇについては、切り欠き１５ａおよび切り欠き１５ｂを２ヶ所ずつ設けることにより、その基板１１に搭載している半導体チップ１３の数およびその機能を表示することができる。また、１枚の基板１１に搭載した２枚の半導体チップ１３，１３’が同じ機能を備えている場合には、図５（ａ）の半導体パッケージ１０ｉのように、デバイスの種類を示す切り欠き１５ａを１つだけ形成し、積層数を示す切り欠き１５ｂを２つ形成すればよい。よって、積層構造体３０の状態であっても、積層構造体３０が備えている機能、すなわち搭載デバイスの種類を積層構造体３０の側面側から容易に確認できる。
【００５８】
また、基板１１に形成された切り欠き１５ａ, １５ｂの形成方法については、図７に示すように、シート２５に基板１１がマトリクス上に配置されている切り出し前の段階で、基板１１のカットラインに沿って、ルータ等のドリル，レーザ等を用いた加工により形成してもよいし、シート２５を形成するための金型により予め切り欠き１５ａ, １５ｂを形成してもよい。
【００５９】
実際の製造工程においては、予め基板１１の種類によって搭載する半導体チップ１３が決まっているため、基板１１に分割する前のシート２５の状態で、搭載する半導体チップ１３の備えている機能、積層数に応じた切り欠き１５ａ，１５ｂを形成することにより、基板１１を切り出した後に切り欠き１５ａ等を後加工するよりも効率的に本発明の基板１１を形成できる。
【００６０】
さらに、以上のような基板１１の製造工程における、切り欠き１５ａ，１５ｂの形成工程において、基板１１上に設けられる銅配線に金メッキを施す際に、切り欠き１５ａ，１５ｂとなる貫通穴の内部に同様の処理を施すことが好ましい。これにより、目視あるいは光学的センサ等で切り欠き１５ａ，１５ｂを確認する際に、従来の生産工程数を増やすことなく、切り欠き１５ａ，１５ｂに金メッキを施すことができるため、切り欠き１５ａ，１５ｂを目立たせることができる。よって、切り欠き１５ａ，１５ｂで示される積層構造体２０・３０が備えている機能や積層数を積層構造体２０・３０の側面から見てより容易に認識できる。
【００６１】
さらに、金メッキが施されていることで光が反射しやすくなることから、光学的センサ等を用いて生産ライン上で機械的に積層構造体２０・３０が搭載しているデバイスの種類および積層数を検出することがより好ましい。これにより、積層構造体２０・３０の検査を行う場合には、積層構造体２０・３０の確認検査工程の処理効率をさらに向上させることができる。
【００６２】
また、以上のような金メッキ以外にも、封止樹脂２１により半導体チップ１３を封止、固定する工程において、同様に封止樹脂２１を切り欠き１５ａ，１５ｂとなる貫通穴の内部に注入してもよい。これにより、基板１１を切り出した場合、切り欠き部１５ａ，１５ｂの形成部分を封止樹脂２１の色にすることができる。よって、金メッキを施した場合と同様に、特別な工程を増やすことなく従来の工程数のままで、切り欠き１５ａ，１５ｂを目立たせることができ、積層構造体２０・３０の搭載デバイスや積層数の確認が容易になる。
【００６３】
また、本実施形態では、積層構造体２０・３０が搭載しているデバイスの種類（半導体チップが備えている機能）を示す第１の標示部、および積層している半導体パッケージ１０（基板１１）の数を示す第２の標示部として、切り欠き１５ａおよび１５ｂを形成した例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、基板１１の外周部に第１の標示部、第２の標示部として、識別可能になるような異なる色の塗装を施してもよい。
【００６４】
第１の標示部、第２の標示部を異色の塗装により形成した場合でも、上記と同様に、積層構造体２０・３０が備えている機能や積層された半導体パッケージ１０の数を容易に確認できる。
【００６５】
さらに、切り欠き１５ａ，１５ｂに塗装を施す等して、両者を組み合わせた場合でも同様に、積層構造体２０・３０が備えている機能や積層された半導体パッケージ１０の数をさらに容易に確認できる。
【００６６】
また、本実施形態では、基板１１の中央部に開口部を設け、半導体チップ１３を埋め込んで薄型化が可能な半導体パッケージを例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、基板１１上に半導体チップ１３を搭載した一般的な半導体パッケージであっても同様の効果を得ることができる。
【００６７】
【発明の効果】
本発明の半導体装置用基板は、以上のように、半導体素子が備えている機能情報を示す第１の標示部が外周部に形成されている構成である。
【００６８】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、半導体素子が備えている機能を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができるという効果を奏する。
【００６９】
これにより、積層構造体に所望の機能を備えた半導体素子を搭載した半導体装置が含まれているか否かを容易に確認でき、積層構造体の生産効率を向上させるとともに、搭載デバイスの種類を誤って積層した積層構造体を出荷する等の問題の発生を防止できる。
【００７０】
上記第１の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００７１】
それゆえ、安価かつ簡易な方法で、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）を容易に確認できる半導体装置用基板を得ることができるという効果を奏する。よって、積層構造体に積層された場合でも、所望の積層構造体になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００７２】
本発明の半導体装置用基板は、以上のように、半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部が外周部に形成されている構成である。
【００７３】
それゆえ、半導体素子を搭載した半導体装置用基板が何段積層されているかについて、積層構造体の側面側から容易に確認することができるという効果を奏する。よって、積層構造体を形成した場合でも、半導体装置用基板の積層数を容易に確認できるため、半導体装置用基板の積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００７４】
上記第２の標示部は、切り欠きあるいは塗装により形成されていることがより好ましい。
【００７５】
それゆえ、積層構造体を組み立てた状態であっても、安価かつ簡易な方法で、積層した半導体装置の数を容易に確認できる半導体装置用基板を得ることができるという効果を奏する。よって、所望の積層構造体になるように各半導体装置が正しく積層されているか否かを容易に確認できる。
【００７６】
本発明の半導体装置用基板は、以上のように、上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部とが外周部に形成されている構成である。
【００７７】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）、および積層構造体を構成した場合の半導体装置用基板の積層数を積層構造体の側面側から目視、あるいはセンサ等を用いて容易に確認することができるという効果を奏する。
【００７８】
よって、搭載デバイスの種類や積層数が所望の数と異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００７９】
上記第１の標示部および第２の標示部は、同一辺上に形成されていることがより好ましい。
【００８０】
それゆえ、半導体装置用基板に搭載した半導体素子の機能（デバイスの種類）、あるいは半導体装置用基板の積層数を同じ側から一目で確認できるという効果を奏する。よって、より容易に所望の積層構造体になるように各半導体装置用基板が正しく積層されているか否かを確認できる。
【００８１】
さらに、積層構造体の同じ側面側から確認できるように、第１および第２の標示部を半導体装置用基板に形成することで、積層構造体を構成する半導体装置用基板に形成された全ての標示部が示す情報を一見するだけで得ることができ、より容易に積層構造体の構成内容を確認できる。
【００８２】
本発明の半導体装置は、以上のように、上記半導体装置用基板に、単数あるいは複数の半導体素子を搭載している構成である。
【００８３】
それゆえ、半導体装置用基板に搭載した半導体素子が備えている機能（デバイスの種類）を容易に確認することができる。さらに、半導体素子を搭載した半導体装置用基板を複数積層した積層構造体を形成した場合でも、積層構造体が備えている機能情報、あるいは積層数情報を積層構造体の側面から目視、センサ等を用いて容易に確認することができるという効果を奏する。よって、半導体装置を積層した積層構造体の生産効率を向上させるとともに、搭載デバイスの種類や積層した半導体装置の数が所望のものと異なる積層構造体を誤って出荷する等の問題の発生を防止できる。
【００８４】
また、１枚の半導体装置用基板に複数の半導体素子を搭載している場合であっても、複数の第１の標示部を半導体装置用基板の外周部に形成することで、複数の半導体素子に対応した複数の機能を示すことができるため、確実に半導体装置が備えている全ての機能を確認することができる。
【００８５】
本発明の積層構造体は、以上のように、上記半導体装置を複数積層して構成される構成である。
【００８６】
それゆえ、各半導体装置用基板が搭載している半導体素子が備えている機能、積層数を積層構造体の側面側から目視あるいはセンサ等を用いて容易に確認することができるという効果を奏する。よって、所望の積層構造体になるよう各半導体装置が正しく積層されているか否かを容易に確認することができる。
【００８７】
さらに、これらの第１の標示部、第２の標示部が形成されている辺が同じ側面側に位置するように積層構造体を形成した場合には、積層構造体の同じ側面側から上記第１の標示部、第２の標示部が示す全ての情報を得ることができるため、
一見するだけで積層構造体が搭載している機能情報、積層数情報を確認できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置用基板および半導体装置の一実施形態に係る半導体パッケージを示す平面図である。
【図２】 図１の半導体パッケージを複数積層した積層構造体を示す側面図である。
【図３】 （ａ）〜（ｆ）は、図２の積層構造体を構成する各半導体パッケージの平面図である。
【図４】 図１の半導体パッケージの基板に形成された切り欠きの例を示す平面図である。
【図５】 （ａ）は、図２の積層構造体の他の例を示す側面図であり、（ｂ）は、（ａ）の積層構造体の最上段の半導体パッケージを示す平面図である。
【図６】 （ａ）・（ｂ）は、図５の積層構造体を構成する半導体パッケージの断面図である。
【図７】 図１の半導体パッケージの基板をシートから切り出す製造工程の一部を示す平面図である。
【図８】 位置合せ用の切り欠きが形成された従来の半導体装置を積層した積層構造体を示す概略図である。
【符号の説明】
１０ 半導体パッケージ（半導体装置）
１０ａ〜１０ｊ 半導体パッケージ（半導体装置）
１１ 基板（半導体装置用基板）
１２ 接続用端子
１３ 半導体チップ（半導体素子）
１３’ 半導体チップ（半導体素子）
１５ａ 切り欠き（第１の標示部）
１５ｂ 切り欠き（第２の標示部）
１５ｃ 切り込み線
２０ 積層構造体
２１ 封止樹脂
２５ シート
３０ 積層構造体
Claims (8)
- 半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、
上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す標示部が外周部に形成されていることを特徴とする半導体装置用基板。 - 上記標示部は、切り欠きあるいは塗装により形成されていることを特徴とする請求項１に記載の半導体装置用基板。
- 半導体素子を搭載する搭載領域を備え、積層されて積層体構造を構成する半導体装置用基板であって、
上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合に各半導体装置用基板の積層される段目を示す第２の標示部とが外周部に形成されていることを特徴とする半導体装置用基板。 - 上記第１の標示部および第２の標示部は、同一辺上に形成されていることを特徴とする請求項３に記載の半導体装置用基板。
- 請求項１〜４の何れか１項に記載の半導体装置用基板に、単数あるいは複数の半導体素子を搭載していることを特徴とする半導体装置。
- 請求項５に記載の半導体装置を複数積層して構成されることを特徴とする積層構造体。
- 半導体素子を搭載する搭載領域を備え、上記半導体素子を搭載した半導体装置用基板を複数積層した場合の積層段目の情報を示す標示部が外周部に形成されている半導体装置用基板に、単数あるいは複数の半導体素子を搭載している半導体装置を複数積層して構成されることを特徴とする積層構造体。
- 半導体素子を搭載する搭載領域を備え、上記半導体素子が備えている機能情報を示す第１の標示部と、上記半導体素子を搭載した半導体装置用基板を複数積層した場合の積層段目の情報を示す第２の標示部とが外周部に形成されている半導体装置用基板に、単数あるいは複数の半導体素子を搭載している半導体装置を複数積層して構成されることを特徴とする積層構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331198A JP3853634B2 (ja) | 2001-10-29 | 2001-10-29 | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331198A JP3853634B2 (ja) | 2001-10-29 | 2001-10-29 | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133517A JP2003133517A (ja) | 2003-05-09 |
| JP3853634B2 true JP3853634B2 (ja) | 2006-12-06 |
Family
ID=19146814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331198A Expired - Fee Related JP3853634B2 (ja) | 2001-10-29 | 2001-10-29 | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853634B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216558A (ja) * | 1988-02-24 | 1989-08-30 | Hitachi Ltd | 半導体装置 |
| JPH04137549A (ja) * | 1990-09-28 | 1992-05-12 | Hitachi Ltd | 半導体装置 |
| WO1995029506A1 (en) * | 1994-04-26 | 1995-11-02 | Hitachi, Ltd. | Semiconductor integrated circuit device, and method and apparatus for manufacturing it |
| JPH10270582A (ja) * | 1997-03-25 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP3708399B2 (ja) * | 2000-03-13 | 2005-10-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2001
- 2001-10-29 JP JP2001331198A patent/JP3853634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133517A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513794B2 (en) | Stacked assembly including plurality of stacked microelectronic elements | |
| US20070052106A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100674484B1 (ko) | 전자 부품, 모듈, 모듈 조립 방법, 모듈 식별 방법, 및 모듈의 환경 설정 방법 | |
| US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
| US20080111254A1 (en) | Pattern film, method of manufacturing the pattern film, and printed circuit board and semiconductor package having the pattern film | |
| US6091026A (en) | Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor | |
| JPH1126378A (ja) | レジストレーション検査方法及びミスレジストレーションフィデューシャル構造 | |
| JP3853634B2 (ja) | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 | |
| KR100652440B1 (ko) | 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법 | |
| US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
| JP4191908B2 (ja) | 積層型半導体装置 | |
| US8106308B2 (en) | Printed circuit board for package and manufacturing method thereof | |
| JPS6227144A (ja) | 多層セラミツクパツケ−ジの製造方法 | |
| KR100512835B1 (ko) | 칩 적층형 반도체 장치 | |
| US9041229B1 (en) | Merged fiducial for semiconductor chip packages | |
| JP4737055B2 (ja) | 積層印刷配線基板 | |
| JP2019008723A (ja) | 非接触情報媒体及びその製造方法 | |
| JPH0514427B2 (ja) | ||
| KR20050034028A (ko) | 테스트 패턴 | |
| JP4434918B2 (ja) | 基板を用いたマルチチップモジュールの製造方法 | |
| JPH06302716A (ja) | 多層基板および多層基板の積層ずれ検出方法 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| KR20010086476A (ko) | 인쇄회로기판 및 그것을 이용한 반도체 칩의 적층 패키지방법 | |
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060425 |
|
| AA91 | Notification that invitation to amend document was cancelled |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |