JP3852499B2 - 固体増幅器 - Google Patents
固体増幅器 Download PDFInfo
- Publication number
- JP3852499B2 JP3852499B2 JP08924197A JP8924197A JP3852499B2 JP 3852499 B2 JP3852499 B2 JP 3852499B2 JP 08924197 A JP08924197 A JP 08924197A JP 8924197 A JP8924197 A JP 8924197A JP 3852499 B2 JP3852499 B2 JP 3852499B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- unit
- stage amplifier
- output
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、通信およびレーダ等に用いるマイクロ波帯の固体増幅器に関するものである。
【０００２】
【従来の技術】
図６は従来の固体増幅器の構成を示すもので、図中、２は高出力段増幅器、８はドライバ段増幅器、９は可変減衰器、１０はカップラ、１１は検波器、１２はレベル制御回路、１３は入力端子、１４は出力端子、１５はドライバ段増幅器出力端子である。
【０００３】
この増幅器は入力端子１３から可変減衰器９、ドライバ段増幅器８、ドライバ段増幅器出力端子１５、高出力段増幅器２およびカップラ１０を順次縦続接続し、出力端子１４より信号が出力される。また、カップラ１０により高出力段増幅器２の出力信号の一部を検波器１１、レベル制御回路１２を介して可変減衰器９にフィードバックする構成のものである。
【０００４】
次に作用について説明する。入力端子から入射した入力信号は、可変減衰器９を通り、ドライバ段増幅器８で増幅される。その信号はドライバ段増幅器出力端子１５を経由し、さらに高出力段増幅器２で増幅され、カップラ１０を介して大部分が出力端子に出力される。
また、カップラ１０で結合された出力信号の一部は、検波器１１に入力され、検波器１１で検波された信号をレベル制御回路１２に入力される。さらに検波信号に応じてレベル制御回路１２から制御電圧を発生させたものを可変減衰器９にフィードバックし、高出力段増幅器２に過大な入力信号が入射しないようにしてある。
【０００５】
【発明が解決しようとする課題】
一般にＦＥＴのブレークダウン電圧を超えるような過大な信号が高出力段増幅器２に入射した場合、ＦＥＴが劣化する。ＦＥＴの劣化を避けるために、従来の固体増幅器では、図５に示すように高出力段増幅器２の出力信号を検波し、そのレベルに応じて可変減衰器９の減衰量を適切なレベルに設定することにより、高出力段増幅器２に過大な入力信号が入射しないようにしてある。
【０００６】
ところが、高出力段増幅器２の出力信号を検波し、可変減衰器９が動作するまでに数ミリ秒程度の時間がかかるため、その間は高出力段増幅器２に過大な信号が入射される。また、入力信号として短時間のパルス状の信号が入射した場合、フィードバック回路が動作しない場合がある。
これらの場合、高出力段増幅器２に過大な信号が入射し、高出力段増幅器２が劣化してしまう問題点があった。
【０００７】
【課題を解決するための手段】
第１の発明による固体増幅器は、ゲート幅の異なるＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路とからなるバランス型増幅器をドライバ段増幅器として用いたものである。
【０００８】
また、第２の発明による固体増幅器は、同一ゲート幅を有するＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路と、上記一方の単位増幅器の入力側と等電力分配回路間に接続された減衰器と、上記他方の単位増幅器の出力側と等電力合成回路間に接続された減衰器とからなるバランス型増幅器をドライバ段増幅器として用いたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示す構成図であり、１はバランス型増幅器、２は高出力段増幅器、１３は入力端子、１４は出力端子、１５はドライバ段増幅器出力端子である。この増幅器はバランス型増幅器１と高出力段増幅器２とを縦続接続した非常に簡単な構成のものである。
図２はドライバ段増幅器として使用しているバランス型増幅器１の構成を示すものであり、３、４はそれぞれ１ないし２段の単位増幅器、５ａは等電力分配回路、５ｂは等電力合成回路である。
このバランス型増幅器１を構成する単位増幅器３と単位増幅器４には利得はほぼ同じでゲート幅の異なるＦＥＴを用いており、各単位増幅器３、４の入力端子間および出力端子間は５ａは等電力分配回路、５ｂは等電力合成回路によりそれぞれ接続されている。
【００１０】
図３は単位増幅器３、４の入力信号に対する利得特性を示すもので、ａは単位増幅器３、ｂは単位増幅器４の特性である。なお、ここでは単位増幅器４に比べ、単位増幅器３のＦＥＴのゲート幅が広いものを用いた場合について示している。この図に示すように、入力信号が小さい場合はほぼ同じ利得を示すが、入力信号が増加するにしたがって単位増幅器４のほうが先に飽和するため、入力信号の小さいうちから利得の減少が現われる。
【００１１】
図４はこれらの単位増幅器３、４を用いたバランス型増幅器１の入力端子１３から入力する信号に対するドライバ段増幅器出力端子１５の出力信号特性の一例である。図中、ｄはこの発明のバランス型増幅器１の入力信号に対する出力信号特性の一例である。また、ｃは比較のために単位増幅器３、４にゲート幅が同じＦＥＴを用いた場合についても示している。
【００１２】
図３で示すように入力信号が増加するにつれ、単位増幅器３と単位増幅器４の利得差が増加するため、合成損失が増加する。従って、図４のｄで示すように入力信号が増加しても、ドライバ段増幅器出力端子１５の出力信号レベルがほぼ一定の出力信号のレベルに抑えることができる。この出力信号のレベルは、単位増幅器３、４に使用するＦＥＴのゲート幅に依存し、ゲート幅の差が大きいほど出力信号のレベルを小さく抑えることができる。これに対して、特性ｃのように同じゲート幅のＦＥＴを用いた場合には、入力信号の増加とともに徐々に出力信号が増加する特性を示す。
【００１３】
従って、図４で示したようにこの発明に用いるバランス型増幅器１は、入力信号が増加してもドライバ段増幅器出力端子１５の出力信号をほぼ一定に抑えることができるため、この増幅器を多段増幅器のドライバ段として用いることにより、高出力段増幅器２に入射する過大入力信号を抑えることができ、高出力段増幅器２の特性劣化を防ぐことができる利点がある。
また、フィードバック回路応答速度に依存することなく確実に過大入力信号を抑えることができるとともに、可変減衰器９、カップラ１０、検波器１１、レベル制御回路１２等が不要になり、非常に簡単な回路構成であるため、固体増幅器を安価に構成できる利点もある。
【００１４】
実施の形態２．
図５は、この発明の実施の形態２に用いるバランス型増幅器１の構成を示す図であり、６、７は、ぞれぞれ単位増幅器３の出力端子、単位増幅器４の入力端子に接続された減衰器である。
実施の形態１では、バランス型増幅器１を構成する単位増幅器３と４にはそれぞれゲート幅の異なるＦＥＴを用いた場合について示したが、この実施例では同じゲート幅のＦＥＴを用いており、減衰器６、７の減衰量はほぼ同じ値に選んでいる。
【００１５】
このように単位増幅器３の出力端子に減衰器６を接続することにより、単位増幅器３の出力信号が減衰される。これに対して、単位増幅器４の入力端子に減衰器７を接続することにより、単位増幅器４の出力信号は減衰されることなく大きな値が得られる。したがって、減衰器６を含む単位増幅器３の特性と、減衰器７を含む単位増幅器４の入力信号に対する利得はほぼ図３と同じ特性を示す。
このように、単位増幅器３の出力端子に減衰器６、また単位増幅器４の入力端子に減衰器７を接続することにより、等価的に単位増幅器３、４に用いるＦＥＴのゲート幅が異なったものと等しくなる。
【００１６】
したがって、この場合も実施の形態１で示したような効果が得られる。実施の形態１では、ゲート幅の異なるＦＥＴを用いるため、ＦＥＴの入手性から設定出力信号レベルが制限される場合がある。
これに対して実施の形態２では、バランス型増幅器１の出力信号のレベルは減衰器６、７の減衰量で設定できるため、高出力段増幅器２に入射する入力信号のレベルの微調がより可能である。
【００１７】
【発明の効果】
第１の発明によれば、ゲート幅の異なるＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路とからなるバランス型増幅器１を用いることにより、フィードバック回路の応答速度に関係なく常に高出力段増幅器２に入力される過大入力信号を抑えることができ、高出力段増幅器２を保護することができる。
【００１８】
第２の発明によれば、高出力段増幅器に入射する過大入力信号のレベルの微調を行うことができるため、より確実に高出力段増幅器２を保護することができる。
【図面の簡単な説明】
【図１】 この発明による固体増幅器の実施の形態１の構成を示す図である。
【図２】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器の構成を示す図である。
【図３】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器を構成する単位増幅器の利得特性を示す図である。
【図４】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器の入力信号に対する出力信号特性を示す図である。
【図５】 この発明による固体増幅器の実施の形態２に用いるバランス型増幅器の構成を示す図である。
【図６】 従来の固体増幅器の構成を示す図である。
【符号の説明】
１ ドライバ段増幅器、２ 高出力段増幅器、３ 単位増幅器、４ 単位増幅器、５ａ 等電力分配回路、５ｂ 等電力合成回路、６ 減衰器、７ 減衰器、８ ドライバ段増幅器、９ 可変減衰器、１０ カップラ、１１ 検波器、１２レベル制御回路、１３ 入力端子、１４ 出力端子、１５ ドライバ段増幅器出力端子。
【発明の属する技術分野】
この発明は、通信およびレーダ等に用いるマイクロ波帯の固体増幅器に関するものである。
【０００２】
【従来の技術】
図６は従来の固体増幅器の構成を示すもので、図中、２は高出力段増幅器、８はドライバ段増幅器、９は可変減衰器、１０はカップラ、１１は検波器、１２はレベル制御回路、１３は入力端子、１４は出力端子、１５はドライバ段増幅器出力端子である。
【０００３】
この増幅器は入力端子１３から可変減衰器９、ドライバ段増幅器８、ドライバ段増幅器出力端子１５、高出力段増幅器２およびカップラ１０を順次縦続接続し、出力端子１４より信号が出力される。また、カップラ１０により高出力段増幅器２の出力信号の一部を検波器１１、レベル制御回路１２を介して可変減衰器９にフィードバックする構成のものである。
【０００４】
次に作用について説明する。入力端子から入射した入力信号は、可変減衰器９を通り、ドライバ段増幅器８で増幅される。その信号はドライバ段増幅器出力端子１５を経由し、さらに高出力段増幅器２で増幅され、カップラ１０を介して大部分が出力端子に出力される。
また、カップラ１０で結合された出力信号の一部は、検波器１１に入力され、検波器１１で検波された信号をレベル制御回路１２に入力される。さらに検波信号に応じてレベル制御回路１２から制御電圧を発生させたものを可変減衰器９にフィードバックし、高出力段増幅器２に過大な入力信号が入射しないようにしてある。
【０００５】
【発明が解決しようとする課題】
一般にＦＥＴのブレークダウン電圧を超えるような過大な信号が高出力段増幅器２に入射した場合、ＦＥＴが劣化する。ＦＥＴの劣化を避けるために、従来の固体増幅器では、図５に示すように高出力段増幅器２の出力信号を検波し、そのレベルに応じて可変減衰器９の減衰量を適切なレベルに設定することにより、高出力段増幅器２に過大な入力信号が入射しないようにしてある。
【０００６】
ところが、高出力段増幅器２の出力信号を検波し、可変減衰器９が動作するまでに数ミリ秒程度の時間がかかるため、その間は高出力段増幅器２に過大な信号が入射される。また、入力信号として短時間のパルス状の信号が入射した場合、フィードバック回路が動作しない場合がある。
これらの場合、高出力段増幅器２に過大な信号が入射し、高出力段増幅器２が劣化してしまう問題点があった。
【０００７】
【課題を解決するための手段】
第１の発明による固体増幅器は、ゲート幅の異なるＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路とからなるバランス型増幅器をドライバ段増幅器として用いたものである。
【０００８】
また、第２の発明による固体増幅器は、同一ゲート幅を有するＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路と、上記一方の単位増幅器の入力側と等電力分配回路間に接続された減衰器と、上記他方の単位増幅器の出力側と等電力合成回路間に接続された減衰器とからなるバランス型増幅器をドライバ段増幅器として用いたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示す構成図であり、１はバランス型増幅器、２は高出力段増幅器、１３は入力端子、１４は出力端子、１５はドライバ段増幅器出力端子である。この増幅器はバランス型増幅器１と高出力段増幅器２とを縦続接続した非常に簡単な構成のものである。
図２はドライバ段増幅器として使用しているバランス型増幅器１の構成を示すものであり、３、４はそれぞれ１ないし２段の単位増幅器、５ａは等電力分配回路、５ｂは等電力合成回路である。
このバランス型増幅器１を構成する単位増幅器３と単位増幅器４には利得はほぼ同じでゲート幅の異なるＦＥＴを用いており、各単位増幅器３、４の入力端子間および出力端子間は５ａは等電力分配回路、５ｂは等電力合成回路によりそれぞれ接続されている。
【００１０】
図３は単位増幅器３、４の入力信号に対する利得特性を示すもので、ａは単位増幅器３、ｂは単位増幅器４の特性である。なお、ここでは単位増幅器４に比べ、単位増幅器３のＦＥＴのゲート幅が広いものを用いた場合について示している。この図に示すように、入力信号が小さい場合はほぼ同じ利得を示すが、入力信号が増加するにしたがって単位増幅器４のほうが先に飽和するため、入力信号の小さいうちから利得の減少が現われる。
【００１１】
図４はこれらの単位増幅器３、４を用いたバランス型増幅器１の入力端子１３から入力する信号に対するドライバ段増幅器出力端子１５の出力信号特性の一例である。図中、ｄはこの発明のバランス型増幅器１の入力信号に対する出力信号特性の一例である。また、ｃは比較のために単位増幅器３、４にゲート幅が同じＦＥＴを用いた場合についても示している。
【００１２】
図３で示すように入力信号が増加するにつれ、単位増幅器３と単位増幅器４の利得差が増加するため、合成損失が増加する。従って、図４のｄで示すように入力信号が増加しても、ドライバ段増幅器出力端子１５の出力信号レベルがほぼ一定の出力信号のレベルに抑えることができる。この出力信号のレベルは、単位増幅器３、４に使用するＦＥＴのゲート幅に依存し、ゲート幅の差が大きいほど出力信号のレベルを小さく抑えることができる。これに対して、特性ｃのように同じゲート幅のＦＥＴを用いた場合には、入力信号の増加とともに徐々に出力信号が増加する特性を示す。
【００１３】
従って、図４で示したようにこの発明に用いるバランス型増幅器１は、入力信号が増加してもドライバ段増幅器出力端子１５の出力信号をほぼ一定に抑えることができるため、この増幅器を多段増幅器のドライバ段として用いることにより、高出力段増幅器２に入射する過大入力信号を抑えることができ、高出力段増幅器２の特性劣化を防ぐことができる利点がある。
また、フィードバック回路応答速度に依存することなく確実に過大入力信号を抑えることができるとともに、可変減衰器９、カップラ１０、検波器１１、レベル制御回路１２等が不要になり、非常に簡単な回路構成であるため、固体増幅器を安価に構成できる利点もある。
【００１４】
実施の形態２．
図５は、この発明の実施の形態２に用いるバランス型増幅器１の構成を示す図であり、６、７は、ぞれぞれ単位増幅器３の出力端子、単位増幅器４の入力端子に接続された減衰器である。
実施の形態１では、バランス型増幅器１を構成する単位増幅器３と４にはそれぞれゲート幅の異なるＦＥＴを用いた場合について示したが、この実施例では同じゲート幅のＦＥＴを用いており、減衰器６、７の減衰量はほぼ同じ値に選んでいる。
【００１５】
このように単位増幅器３の出力端子に減衰器６を接続することにより、単位増幅器３の出力信号が減衰される。これに対して、単位増幅器４の入力端子に減衰器７を接続することにより、単位増幅器４の出力信号は減衰されることなく大きな値が得られる。したがって、減衰器６を含む単位増幅器３の特性と、減衰器７を含む単位増幅器４の入力信号に対する利得はほぼ図３と同じ特性を示す。
このように、単位増幅器３の出力端子に減衰器６、また単位増幅器４の入力端子に減衰器７を接続することにより、等価的に単位増幅器３、４に用いるＦＥＴのゲート幅が異なったものと等しくなる。
【００１６】
したがって、この場合も実施の形態１で示したような効果が得られる。実施の形態１では、ゲート幅の異なるＦＥＴを用いるため、ＦＥＴの入手性から設定出力信号レベルが制限される場合がある。
これに対して実施の形態２では、バランス型増幅器１の出力信号のレベルは減衰器６、７の減衰量で設定できるため、高出力段増幅器２に入射する入力信号のレベルの微調がより可能である。
【００１７】
【発明の効果】
第１の発明によれば、ゲート幅の異なるＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路とからなるバランス型増幅器１を用いることにより、フィードバック回路の応答速度に関係なく常に高出力段増幅器２に入力される過大入力信号を抑えることができ、高出力段増幅器２を保護することができる。
【００１８】
第２の発明によれば、高出力段増幅器に入射する過大入力信号のレベルの微調を行うことができるため、より確実に高出力段増幅器２を保護することができる。
【図面の簡単な説明】
【図１】 この発明による固体増幅器の実施の形態１の構成を示す図である。
【図２】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器の構成を示す図である。
【図３】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器を構成する単位増幅器の利得特性を示す図である。
【図４】 この発明による固体増幅器の実施の形態１に用いるバランス型増幅器の入力信号に対する出力信号特性を示す図である。
【図５】 この発明による固体増幅器の実施の形態２に用いるバランス型増幅器の構成を示す図である。
【図６】 従来の固体増幅器の構成を示す図である。
【符号の説明】
１ ドライバ段増幅器、２ 高出力段増幅器、３ 単位増幅器、４ 単位増幅器、５ａ 等電力分配回路、５ｂ 等電力合成回路、６ 減衰器、７ 減衰器、８ ドライバ段増幅器、９ 可変減衰器、１０ カップラ、１１ 検波器、１２レベル制御回路、１３ 入力端子、１４ 出力端子、１５ ドライバ段増幅器出力端子。
Claims (2)
- ドライバ段増幅器と、ドライバ段増幅器の出力段に接続された高出力段増幅器とからなる固体増幅器において、ゲート幅の異なるＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路とからなり、上記高出力段増幅器に入射する過大入力信号を抑えるように動作するバランス型増幅器を上記ドライバ段増幅器として用いたことを特徴とする固体増幅器。
- ドライバ段増幅器と、ドライバ段増幅器の出力段に接続された高出力段増幅器とからなる固体増幅器において、同一ゲート幅を有するＦＥＴをそれぞれ用いた２つの単位増幅器と、上記単位増幅器の入力端子間を接続した等電力分配回路と、出力端子間を接続した等電力合成回路と、上記一方の単位増幅器の入力側と等電力分配回路間に接続された減衰器と、上記他方の単位増幅器の出力側と等電力合成回路間に接続された減衰器とからなり、上記高出力段増幅器に入射する過大入力信号を抑えるように動作するバランス型増幅器を上記ドライバ段増幅器として用いたことを特徴とする固体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08924197A JP3852499B2 (ja) | 1997-04-08 | 1997-04-08 | 固体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08924197A JP3852499B2 (ja) | 1997-04-08 | 1997-04-08 | 固体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284958A JPH10284958A (ja) | 1998-10-23 |
| JP3852499B2 true JP3852499B2 (ja) | 2006-11-29 |
Family
ID=13965261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08924197A Expired - Fee Related JP3852499B2 (ja) | 1997-04-08 | 1997-04-08 | 固体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852499B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222490A (ja) * | 2011-04-06 | 2012-11-12 | Hitachi Metals Ltd | 高周波回路 |
| JP5768087B2 (ja) * | 2013-05-16 | 2015-08-26 | 株式会社東芝 | 半導体電力増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137710A (ja) * | 1987-11-24 | 1989-05-30 | Sumitomo Electric Ind Ltd | 広帯域増幅器 |
| JPH01176105A (ja) * | 1987-12-30 | 1989-07-12 | Nec Corp | 非直線歪補償回路 |
-
1997
- 1997-04-08 JP JP08924197A patent/JP3852499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284958A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038112A (en) | Levelling control circuit | |
| KR100193848B1 (ko) | 대역확산통신기에 있어서 수신신호 이득 자동제어장치 및 방법 | |
| JP3215292B2 (ja) | 半導体装置 | |
| US6201441B1 (en) | Semiconductor circuit | |
| US6014059A (en) | Power amplifier and method therein | |
| US4218662A (en) | Circuit arrangement for optional dynamic compression or expansion | |
| US6064265A (en) | Gain control circuit for low-noise amplifier | |
| JP3852499B2 (ja) | 固体増幅器 | |
| JP7148056B2 (ja) | 利得可変型増幅器 | |
| JPH0785523B2 (ja) | 非線形歪補償回路 | |
| US4980584A (en) | Multi-stage wideband successive detection logarithmic amplifier | |
| US6864743B2 (en) | Microwave amplifier with bypass segment | |
| JPH1169333A (ja) | Ｃａｔｖ用受信増幅器 | |
| KR100354166B1 (ko) | 저잡음 증폭 장치 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP2000341143A (ja) | 無線回路 | |
| US5136193A (en) | Limiter circuit having a field effect transistor | |
| JPH08130423A (ja) | 高調波抑圧回路 | |
| JPH09266427A (ja) | 多段増幅器 | |
| KR101089930B1 (ko) | 수신 시스템의 입력 회로부 | |
| JPH11274918A (ja) | 高周波信号発生装置 | |
| JPH06244645A (ja) | 増幅回路 | |
| JP3330429B2 (ja) | 半導体集積回路 | |
| JPH0522993Y2 (ja) | ||
| US5892401A (en) | Solid state power amplifier with low distortion noise protection limiter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |