JP3848823B2 - 低雑音増幅器 - Google Patents
低雑音増幅器 Download PDFInfo
- Publication number
- JP3848823B2 JP3848823B2 JP2000273388A JP2000273388A JP3848823B2 JP 3848823 B2 JP3848823 B2 JP 3848823B2 JP 2000273388 A JP2000273388 A JP 2000273388A JP 2000273388 A JP2000273388 A JP 2000273388A JP 3848823 B2 JP3848823 B2 JP 3848823B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- input
- output
- noise amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、主として、ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯およびミリ波帯で用いられる低雑音増幅器の構成に関するものである。
【０００２】
【従来の技術】
図７は、例えば特開平９−２６６４５２号公報に示された従来の低雑音増幅器の概略構成図である。
図７において、１８は低雑音増幅器、１９はフィルタ、２０は入力端子、２１は出力端子である。なお、上記文献では、アンテナとミキサ等を含めた受信装置全体を表示しているが、図７では、簡単化のため、増幅器部分とフィルタ部分について説明している。
【０００３】
次に動作について説明する。
入力端子２０に入力された信号は、低雑音増幅器１８により増幅された後、フィルタ１９により特定の周波数帯域のみ切り出され、出力端子２１に出力される。このように、低雑音増幅器１８をフィルタ１９の前に配置することにより、フィルタ１９の挿入損失による雑音指数の劣化を小さくし、特定の周波数帯域のみ増幅するようにしている。
【０００４】
【発明が解決しようとする課題】
上述した特開平９−２６６４５２号公報に示された従来の低雑音増幅器は、上記のように構成されているため、入力端子２０に信号が過入力された場合は、信号の入力レベルを下げる手段がなく、低雑音増幅器１８が飽和しやすいという問題がある。
【０００５】
信号の過入力を防ぐ手段としては、フィルタ１９を増幅器１８の前に配置し、不要な帯域の信号を遮断することにより入力レベルを下げる方法もあるが、フィルタ１９の挿入損失により、全体の雑音指数が劣化する。
【０００６】
この発明は上記のような課題を解決するためになされたもので、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅される低雑音増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る低雑音増幅器は、半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、この増幅器部に並列に配置されたフィルタと、入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路とを備えたものである。
【０００８】
また、前記分配回路は、不等分配回路でなることを特徴とするものである。
【０００９】
また、前記フィルタは、バンドリジェクションフィルタでなることを特徴とするものである。
【００１０】
また、前記フィルタは、複数並列配置されてなり、前記複数のフィルタの入力側および出力側にそれぞれ設けられて、任意のフィルタを選択使用すべく切り替えるスイッチをさらに備えたことを特徴とするものである。
【００１１】
また、前記フィルタは、前記増幅器部に対し複数並列に配置されてなり、前記分配回路は、入力回路と各フィルタの入力端子間、出力回路と各フィルタの出力端子間をそれぞれ接続する多分配回路でなることを特徴とするものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における低雑音増幅器の回路構成図である。図１において、１は半導体素子、２は半導体素子１のゲート端子に接続された入力回路、３は半導体素子１のドレーン端子に接続された出力回路、４は入力側バイアス回路、５は出力側バイアス回路、６はフィルタ、７、８は分配回路、９は入力端子、１０は出力端子である。
【００１３】
半導体素子１、入力回路２、出力回路３、入力側バイアス回路４、出力側バイアス回路５により増幅器部が構成され、このとき、入力回路２、出力回路３、入力側バイアス回路４、出力側バイアス回路５は雑音整合となるように決定されている。
【００１４】
また、フィルタ６の入力端子と入力回路２の入力端子、フィルタ６の出力端子と出力回路３の出力端子がそれぞれ分配回路７、８によって接続されている。
【００１５】
次に動作について説明する。
入力端子９に入力された信号は、分配回路７によって分配される。分配された一方の信号は増幅器部を通過し、もう一方の信号はフィルタ６を通過する。その後、これらの信号は分配回路８により合成されて出力端子１０に出力される。
【００１６】
ここで、図２に、フィルタ６を通過した信号の周波数特性、増幅器部を通過した信号の周波数特性、及び出力端子１０に出力された信号の周波数特性の関係を示す。図２では、ｆ０付近のみフィルタ６を通過した信号の周波数特性と、帯域０．４ｆ０で利得３ｄＢの増幅器部を通過した信号の周波数特性の例を模式的に示している。それぞれの信号が合成されて出力端子１０に入力された信号の周波数特性は、フィルタ６の通過特性に比べるとゆるやかになるものの、ｆ０付近で増幅された周波数特性を有することになる。
【００１７】
このとき、増幅器部を通過する信号は入力端子９に入力される信号の半分の電力であるため、飽和しにくくなる。
さらに、低雑音増幅器全体の雑音指数は、並列に接続したフィルタ６の挿入損失よりも、信号が増幅される増幅器部の雑音指数が大きく寄与するため、フィルタ６の挿入損失による雑音指数の劣化は小さくなる。
【００１８】
以上のように、本実施の形態１に係る低雑音増幅器の構成では、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅され、低雑音となるという利点を有する。
【００１９】
実施の形態２．
図３は、この発明の実施の形態２における低雑音増幅器の回路構成図である。図３において、１から６、９、１０は図１と同一部分を示しその説明は省略する。新たな符号として、１１、１２は不等分配回路である。
【００２０】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、不平等分配回路１１，１２の分配比を、雑音指数、増幅する周波数帯域に応じて決定することにより、設計の自由度が大きくなるという利点も有する。例えば、入力される信号の電力が大きく飽和が問題となる場合は、増幅器部に入力される信号の電力がフィルタ６に入力される電力よりも小さくなるように不平等分配回路１１，１２の分配比を決定し、また、雑音指数が問題となる場合は、増幅器部に入力される信号の電力がフィルタ６に入力される電力よりも大きくなるように不平等分配回路１１，１２の分配比を決定すればよい。
【００２１】
実施の形態３．
図４は、この発明の実施の形態３における低雑音増幅器の回路構成図である。
図４において、１から５、７から１０は図１と同一部分を示しその説明は省略する。新たな符号として、１３はバンドリジェクションフィルタである。
【００２２】
次に動作について説明する。
入力端子９に入力された信号は、分配回路７によって分配され、一方の信号は増幅器部を通過し、もう一方の信号はバンドリジェクションフィルタ１３を通過した後、分配回路８により合成されて出力端子１０に出力される。
【００２３】
このとき、バンドリジェクションフィルタ１３の出力端子に出力される信号と増幅器部の出力端子に出力される信号を逆相にすることにより、出力端子１０には特定の周波数帯域で増幅された信号が出力される。以上の構成によっても実施の形態１と同様の利点を有する。
【００２４】
さらに、バンドリジェクションフィルタ１３は、リジェクションを大きくすることにより、より雑音指数を小さくできるという利点も有する。
【００２５】
実施の形態４．
図５は、この発明の実施の形態４における低雑音増幅器の回路構成図である。図５において、１から１０は図１と同一部分を示しその説明は省略する。新たな符号として、１４、１５はスイッチであり、スイッチ１４、１５を切り替えることにより並列接続された複数のフィルタ６のうち任意のフィルタを選択して使用する。
【００２６】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、スイッチ１４，１５を切り替えてフィルタ６を選択使用することにより、増幅する周波数帯域を切り替えることができるという利点も有する。
【００２７】
実施の形態５．
図６は、この発明の実施の形態５における低雑音増幅器の回路構成図である。図６において、１から６、９、１０は図１と同一部分を示しその説明は省略する。新たな符号として、１６、１７は増幅器部と複数のフィルタへの分配比を変える多分配回路である。
【００２８】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、多分配回路１６，１７の分配比を、雑音指数、増幅する帯域周波数に応じて決定することにより、設計の自由度が大きくなるという利点も有する。
【００２９】
【発明の効果】
以上のように、この発明によれば、半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、この増幅器部に並列に配置されたフィルタと、入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路とを備えたので、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅され、低雑音となるという効果がある。
【００３０】
また、分配回路を、不等分配回路で構成して、不平等分配回路の分配比を、雑音指数、増幅する周波数帯域に応じて決定することにより、設計の自由度が大きくなるという効果がある。
【００３１】
また、フィルタを、バンドリジェクションフィルタで構成して、バンドリジェクションフィルタの出力端子に出力される信号と増幅器部の出力端子に出力される信号を逆相にすることにより、出力端子には特定の周波数帯域で増幅された信号を出力することができ、バンドリジェクションフィルタのリジェクションを大きくすることにより、より雑音指数を小さくできるという効果も有する。
【００３２】
また、フィルタを、複数並列配置し、複数のフィルタの入力側および出力側にそれぞれ設けられて、任意のフィルタを選択使用すべく切り替えるスイッチをさらに備え、スイッチを切り替えてフィルタを選択使用することにより、増幅する周波数帯域を切り替えることができるという効果がある。
【００３３】
さらに、フィルタを、増幅器部に対し複数並列に配置し、分配回路を、入力回路と各フィルタの入力端子間、出力回路と各フィルタの出力端子間をそれぞれ接続する多分配回路で構成して、多分配回路の分配比を、雑音指数、増幅する帯域周波数に応じて決定することにより、設計の自由度が大きくなるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における低雑音増幅器の回路構成図である。
【図２】 図１のフィルタ６を通過した信号の周波数特性、増幅器部を通過した信号の周波数特性、及び出力端子１０に出力された信号の周波数特性の関係を示す説明図である。
【図３】 この発明の実施の形態２における低雑音増幅器の回路構成図である。
【図４】 この発明の実施の形態３における低雑音増幅器の回路構成図である。
【図５】 この発明の実施の形態４における低雑音増幅器の回路構成図である。
【図６】 この発明の実施の形態５における低雑音増幅器の回路構成図である。
【図７】 特開平９−２６６４５２号公報に示された従来の低雑音増幅器の概略構成図である。
【符号の説明】
１ 半導体素子、２ 入力回路、３ 出力回路、４ 入力側バイアス回路、５出力側バイアス回路、６ フィルタ、７，８ 分配回路、９ 入力端子、１０出力端子、１１，１２ 不平等分配回路、１３ バンドリジェクションフィルタ、１４，１５ スイッチ、１６，１７ 多分配回路
【発明の属する技術分野】
この発明は、主として、ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯およびミリ波帯で用いられる低雑音増幅器の構成に関するものである。
【０００２】
【従来の技術】
図７は、例えば特開平９−２６６４５２号公報に示された従来の低雑音増幅器の概略構成図である。
図７において、１８は低雑音増幅器、１９はフィルタ、２０は入力端子、２１は出力端子である。なお、上記文献では、アンテナとミキサ等を含めた受信装置全体を表示しているが、図７では、簡単化のため、増幅器部分とフィルタ部分について説明している。
【０００３】
次に動作について説明する。
入力端子２０に入力された信号は、低雑音増幅器１８により増幅された後、フィルタ１９により特定の周波数帯域のみ切り出され、出力端子２１に出力される。このように、低雑音増幅器１８をフィルタ１９の前に配置することにより、フィルタ１９の挿入損失による雑音指数の劣化を小さくし、特定の周波数帯域のみ増幅するようにしている。
【０００４】
【発明が解決しようとする課題】
上述した特開平９−２６６４５２号公報に示された従来の低雑音増幅器は、上記のように構成されているため、入力端子２０に信号が過入力された場合は、信号の入力レベルを下げる手段がなく、低雑音増幅器１８が飽和しやすいという問題がある。
【０００５】
信号の過入力を防ぐ手段としては、フィルタ１９を増幅器１８の前に配置し、不要な帯域の信号を遮断することにより入力レベルを下げる方法もあるが、フィルタ１９の挿入損失により、全体の雑音指数が劣化する。
【０００６】
この発明は上記のような課題を解決するためになされたもので、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅される低雑音増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る低雑音増幅器は、半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、この増幅器部に並列に配置されたフィルタと、入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路とを備えたものである。
【０００８】
また、前記分配回路は、不等分配回路でなることを特徴とするものである。
【０００９】
また、前記フィルタは、バンドリジェクションフィルタでなることを特徴とするものである。
【００１０】
また、前記フィルタは、複数並列配置されてなり、前記複数のフィルタの入力側および出力側にそれぞれ設けられて、任意のフィルタを選択使用すべく切り替えるスイッチをさらに備えたことを特徴とするものである。
【００１１】
また、前記フィルタは、前記増幅器部に対し複数並列に配置されてなり、前記分配回路は、入力回路と各フィルタの入力端子間、出力回路と各フィルタの出力端子間をそれぞれ接続する多分配回路でなることを特徴とするものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における低雑音増幅器の回路構成図である。図１において、１は半導体素子、２は半導体素子１のゲート端子に接続された入力回路、３は半導体素子１のドレーン端子に接続された出力回路、４は入力側バイアス回路、５は出力側バイアス回路、６はフィルタ、７、８は分配回路、９は入力端子、１０は出力端子である。
【００１３】
半導体素子１、入力回路２、出力回路３、入力側バイアス回路４、出力側バイアス回路５により増幅器部が構成され、このとき、入力回路２、出力回路３、入力側バイアス回路４、出力側バイアス回路５は雑音整合となるように決定されている。
【００１４】
また、フィルタ６の入力端子と入力回路２の入力端子、フィルタ６の出力端子と出力回路３の出力端子がそれぞれ分配回路７、８によって接続されている。
【００１５】
次に動作について説明する。
入力端子９に入力された信号は、分配回路７によって分配される。分配された一方の信号は増幅器部を通過し、もう一方の信号はフィルタ６を通過する。その後、これらの信号は分配回路８により合成されて出力端子１０に出力される。
【００１６】
ここで、図２に、フィルタ６を通過した信号の周波数特性、増幅器部を通過した信号の周波数特性、及び出力端子１０に出力された信号の周波数特性の関係を示す。図２では、ｆ０付近のみフィルタ６を通過した信号の周波数特性と、帯域０．４ｆ０で利得３ｄＢの増幅器部を通過した信号の周波数特性の例を模式的に示している。それぞれの信号が合成されて出力端子１０に入力された信号の周波数特性は、フィルタ６の通過特性に比べるとゆるやかになるものの、ｆ０付近で増幅された周波数特性を有することになる。
【００１７】
このとき、増幅器部を通過する信号は入力端子９に入力される信号の半分の電力であるため、飽和しにくくなる。
さらに、低雑音増幅器全体の雑音指数は、並列に接続したフィルタ６の挿入損失よりも、信号が増幅される増幅器部の雑音指数が大きく寄与するため、フィルタ６の挿入損失による雑音指数の劣化は小さくなる。
【００１８】
以上のように、本実施の形態１に係る低雑音増幅器の構成では、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅され、低雑音となるという利点を有する。
【００１９】
実施の形態２．
図３は、この発明の実施の形態２における低雑音増幅器の回路構成図である。図３において、１から６、９、１０は図１と同一部分を示しその説明は省略する。新たな符号として、１１、１２は不等分配回路である。
【００２０】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、不平等分配回路１１，１２の分配比を、雑音指数、増幅する周波数帯域に応じて決定することにより、設計の自由度が大きくなるという利点も有する。例えば、入力される信号の電力が大きく飽和が問題となる場合は、増幅器部に入力される信号の電力がフィルタ６に入力される電力よりも小さくなるように不平等分配回路１１，１２の分配比を決定し、また、雑音指数が問題となる場合は、増幅器部に入力される信号の電力がフィルタ６に入力される電力よりも大きくなるように不平等分配回路１１，１２の分配比を決定すればよい。
【００２１】
実施の形態３．
図４は、この発明の実施の形態３における低雑音増幅器の回路構成図である。
図４において、１から５、７から１０は図１と同一部分を示しその説明は省略する。新たな符号として、１３はバンドリジェクションフィルタである。
【００２２】
次に動作について説明する。
入力端子９に入力された信号は、分配回路７によって分配され、一方の信号は増幅器部を通過し、もう一方の信号はバンドリジェクションフィルタ１３を通過した後、分配回路８により合成されて出力端子１０に出力される。
【００２３】
このとき、バンドリジェクションフィルタ１３の出力端子に出力される信号と増幅器部の出力端子に出力される信号を逆相にすることにより、出力端子１０には特定の周波数帯域で増幅された信号が出力される。以上の構成によっても実施の形態１と同様の利点を有する。
【００２４】
さらに、バンドリジェクションフィルタ１３は、リジェクションを大きくすることにより、より雑音指数を小さくできるという利点も有する。
【００２５】
実施の形態４．
図５は、この発明の実施の形態４における低雑音増幅器の回路構成図である。図５において、１から１０は図１と同一部分を示しその説明は省略する。新たな符号として、１４、１５はスイッチであり、スイッチ１４、１５を切り替えることにより並列接続された複数のフィルタ６のうち任意のフィルタを選択して使用する。
【００２６】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、スイッチ１４，１５を切り替えてフィルタ６を選択使用することにより、増幅する周波数帯域を切り替えることができるという利点も有する。
【００２７】
実施の形態５．
図６は、この発明の実施の形態５における低雑音増幅器の回路構成図である。図６において、１から６、９、１０は図１と同一部分を示しその説明は省略する。新たな符号として、１６、１７は増幅器部と複数のフィルタへの分配比を変える多分配回路である。
【００２８】
次に動作について説明する。
以上の構成によっても実施の形態１と同様の利点を有する。
さらに、多分配回路１６，１７の分配比を、雑音指数、増幅する帯域周波数に応じて決定することにより、設計の自由度が大きくなるという利点も有する。
【００２９】
【発明の効果】
以上のように、この発明によれば、半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、この増幅器部に並列に配置されたフィルタと、入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路とを備えたので、信号が過入力されても飽和しにくく、かつ特定の周波数帯域で増幅され、低雑音となるという効果がある。
【００３０】
また、分配回路を、不等分配回路で構成して、不平等分配回路の分配比を、雑音指数、増幅する周波数帯域に応じて決定することにより、設計の自由度が大きくなるという効果がある。
【００３１】
また、フィルタを、バンドリジェクションフィルタで構成して、バンドリジェクションフィルタの出力端子に出力される信号と増幅器部の出力端子に出力される信号を逆相にすることにより、出力端子には特定の周波数帯域で増幅された信号を出力することができ、バンドリジェクションフィルタのリジェクションを大きくすることにより、より雑音指数を小さくできるという効果も有する。
【００３２】
また、フィルタを、複数並列配置し、複数のフィルタの入力側および出力側にそれぞれ設けられて、任意のフィルタを選択使用すべく切り替えるスイッチをさらに備え、スイッチを切り替えてフィルタを選択使用することにより、増幅する周波数帯域を切り替えることができるという効果がある。
【００３３】
さらに、フィルタを、増幅器部に対し複数並列に配置し、分配回路を、入力回路と各フィルタの入力端子間、出力回路と各フィルタの出力端子間をそれぞれ接続する多分配回路で構成して、多分配回路の分配比を、雑音指数、増幅する帯域周波数に応じて決定することにより、設計の自由度が大きくなるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における低雑音増幅器の回路構成図である。
【図２】 図１のフィルタ６を通過した信号の周波数特性、増幅器部を通過した信号の周波数特性、及び出力端子１０に出力された信号の周波数特性の関係を示す説明図である。
【図３】 この発明の実施の形態２における低雑音増幅器の回路構成図である。
【図４】 この発明の実施の形態３における低雑音増幅器の回路構成図である。
【図５】 この発明の実施の形態４における低雑音増幅器の回路構成図である。
【図６】 この発明の実施の形態５における低雑音増幅器の回路構成図である。
【図７】 特開平９−２６６４５２号公報に示された従来の低雑音増幅器の概略構成図である。
【符号の説明】
１ 半導体素子、２ 入力回路、３ 出力回路、４ 入力側バイアス回路、５出力側バイアス回路、６ フィルタ、７，８ 分配回路、９ 入力端子、１０出力端子、１１，１２ 不平等分配回路、１３ バンドリジェクションフィルタ、１４，１５ スイッチ、１６，１７ 多分配回路
Claims (4)
- 半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、
この増幅器部に並列に配置されたフィルタと、
入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路と
を備えると共に、
前記フィルタは、並列配置された複数のフィルタでなり、
前記複数のフィルタの入力側および出力側にそれぞれ設けられて、任意のフィルタを選択使用すべく切り替えるスイッチをさらに備えたことを特徴とする低雑音増幅器。 - 半導体素子と、この半導体素子のゲート端子、ドレーン端子にそれぞれ接続された入力回路および出力回路と、この半導体素子に所望のバイアス電圧を印加するためのバイアス回路とからなる増幅器部と、
この増幅器部に並列に配置されたフィルタと、
入力回路とフィルタの入力端子間、出力回路とフィルタの出力端子間をそれぞれ接続する分配回路と
を備え、
前記フィルタは、前記増幅器部に対し複数並列に配置されてなり、
前記分配回路は、入力回路と各フィルタの入力端子間、出力回路と各フィルタの出力端子間をそれぞれ接続する多分配回路でなることを特徴とする低雑音増幅器。 - 請求項１または２に記載の低雑音増幅器において、
前記分配回路は、不等分配回路でなることを特徴とする低雑音増幅器。 - 請求項１または２に記載の低雑音増幅器において、
前記フィルタは、バンドリジェクションフィルタでなることを特徴とする低雑音増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273388A JP3848823B2 (ja) | 2000-09-08 | 2000-09-08 | 低雑音増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273388A JP3848823B2 (ja) | 2000-09-08 | 2000-09-08 | 低雑音増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084147A JP2002084147A (ja) | 2002-03-22 |
| JP3848823B2 true JP3848823B2 (ja) | 2006-11-22 |
Family
ID=18759339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273388A Expired - Fee Related JP3848823B2 (ja) | 2000-09-08 | 2000-09-08 | 低雑音増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3848823B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102570987B (zh) * | 2010-12-29 | 2015-04-08 | 意法半导体研发(深圳)有限公司 | 具有提高的噪声特性的音频放大电路 |
| CN105391407B (zh) * | 2015-12-16 | 2017-12-29 | 成都嘉泰华力科技有限责任公司 | 一种毫米波低噪声耦合放大组件 |
-
2000
- 2000-09-08 JP JP2000273388A patent/JP3848823B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002084147A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170350B2 (en) | Gain adjusting and circuit arrangement | |
| EP1381163B1 (en) | Multiband RF receiver using wideband RF filters | |
| US6453157B1 (en) | Radio frequency tracking filter | |
| KR20080010459A (ko) | 수신기 프론트 엔드를 위한 아키텍쳐 | |
| JPH01168125A (ja) | テレビジョンチューナ | |
| KR20060082208A (ko) | 이미지 리젝션 믹서 및 이를 이용한 로우ｉｆ 구조의지상파 ｄｍｂ 튜너 | |
| JP3848823B2 (ja) | 低雑音増幅器 | |
| US6351504B1 (en) | Reception circuit | |
| KR100366823B1 (ko) | 중간주파입력회로 | |
| US6181731B1 (en) | Spread spectrum communication device | |
| US5794134A (en) | Receiving circuit for a portable telephone set | |
| EP0915530B1 (en) | Polarization selecting circuit | |
| JP2659573B2 (ja) | Ｉｃ化受信機 | |
| JP2004153523A (ja) | 高周波スイッチモジュール | |
| JP2007235433A (ja) | ローノイズブロックコンバータ | |
| JPH11145748A (ja) | 電力増幅回路 | |
| KR0128563Y1 (ko) | 위성방송용 튜너의 신호분배회로 | |
| KR100311808B1 (ko) | 로우심볼신호의 인접채널제거특성을 개선한 디지탈튜너 | |
| JPH04116440U (ja) | 高周波回路 | |
| JP2543399B2 (ja) | ス―パヘテロダイン受信機 | |
| JPS644714B2 (ja) | ||
| JP2002158556A (ja) | Ｉｆ帯域フィルタ回路 | |
| JPH09312539A (ja) | 受信アッテネータ回路 | |
| KR20060081138A (ko) | 주파수 선택형 동조회로 | |
| JPS63260227A (ja) | テレビチユ−ナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |