JP3844123B2 - Gate drive circuit of voltage driven semiconductor device - Google Patents

Gate drive circuit of voltage driven semiconductor device Download PDF

Info

Publication number
JP3844123B2
JP3844123B2 JP2001391701A JP2001391701A JP3844123B2 JP 3844123 B2 JP3844123 B2 JP 3844123B2 JP 2001391701 A JP2001391701 A JP 2001391701A JP 2001391701 A JP2001391701 A JP 2001391701A JP 3844123 B2 JP3844123 B2 JP 3844123B2
Authority
JP
Japan
Prior art keywords
circuit
gate
command signal
time width
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001391701A
Other languages
Japanese (ja)
Other versions
JP2003199326A (en
Inventor
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2001391701A priority Critical patent/JP3844123B2/en
Publication of JP2003199326A publication Critical patent/JP2003199326A/en
Application granted granted Critical
Publication of JP3844123B2 publication Critical patent/JP3844123B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
この発明は、例えばＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）などの電力用電圧駆動形半導体素子のゲート駆動回路の改良に関する。
【０００２】
【従来の技術】
図５に、ＩＧＢＴを用いたインバータの主回路図を示す。
１は直流電源回路（交流入力のインバータの場合は整流器＋電解コンデンサとなる）、２は直流を交流に変換するＩＧＢＴおよびダイオードよりなるインバータ部、３，４はＩＧＢＴの駆動（ドライブ）回路、５はＩＧＢＴ、６はＩＧＢＴに逆並列に接続されたダイオード、７はモータなどの負荷である。
【０００３】
図６に駆動（ドライブ）回路の詳細を示す。この回路は、ＩＧＢＴ５ａとダイオード６ａおよびＩＧＢＴ５ｂとダイオード６ｂのそれぞれに対応して設けられるが、以下ではａ，ｂの符号を無視して説明する。
符号８は駆動回路用電源、９，１０はＩＧＢＴをそれぞれターンオン，ターンオフさせるためのスイッチ素子、１１，１２はそれぞれターンオン用，ターンオフ用のゲート抵抗で、上位および制御部１３からオン指令信号Ｓ１またはオフ指令信号Ｓ２を与えられて動作する。また、反転回路１４は上アーム側ＩＧＢＴと下アーム側ＩＧＢＴを交互にオン，オフさせるために接続されている。なお、実際には上下アームが同時にオンしないようデッドタイムを設ける必要があるが、ここでは直接関係がないので、無視することとした。
【０００４】
【発明が解決しようとする課題】
図７にＩＧＢＴターンオン時（時刻ｔ0）における、対向アームダイオードの逆回復時の電圧波形（ＶF）を示す。ダイオードがオンしている期間（対向アームのＩＧＢＴがオフしている期間）が充分に長ければ、その電圧波形は図７（ａ）のような滑らかな波形となるが、オンしている期間が短いと図７（ｂ）のように激しく振動し、最悪の場合は素子（ＩＧＢＴ，ダイオード）破壊を生じる。従来、このような現象を防止するため、対向アームのＩＧＢＴのターンオン用のゲート抵抗値（１１）を大きくしていたが、こうするとターンオン損失が増加するという問題がある。
したがって、この発明の課題は、ターンオン損失を低減化し、ダイオード逆回復時の振動現象を解消させることにある。
【０００５】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令信号をトリガとして一定時間のワンショットパルス信号を出力するワンショット回路と、このワンショットパルス信号と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記ワンショット回路のパルス幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記ワンショット回路のパルス幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする。
【０００６】
請求項２の発明では、電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令の時間幅を測定する時間測定回路と、その測定結果を所定の設定値と比較する比較回路と、その比較結果と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記比較回路の設定値より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記比較回路の設定値より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする。
【０００７】
請求項３の発明では、電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指令信号を無視し、パルス幅が一定時間幅より長いゲート指令信号のオフ指令信号を有効とするフィルタ回路と、このフィルタ回路の出力と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする。
【０００８】
請求項４の発明では、電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指令信号を無視し、パルス幅が一定時間幅より長いゲート指令信号のオフ指令信号を有効とするフィルタ回路と、このフィルタ回路の出力と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じて動作するワンショット回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする。
【０００９】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
これは図５に示すものに対し、オフ指令信号Ｓ２の立ち上がりエッジをトリガとするワンショット回路１６（ワンショット時間は、図６（ｂ）のような現象が発生するオフ期間相当とする）と、このワンショット回路１６の出力とオン指令信号Ｓ１との論理演算を行なうゲート１７，１８と、高抵抗２１とそのスイッチ素子１９、および低抵抗２２とそのスイッチ素子２０などを付加して構成されている。
【００１０】
このような構成において、オフ期間が短いときは（期間Ｔ以内）ゲート１７およびスイッチ素子１９が動作し、ゲート抵抗を高抵抗値２１にしてターンオンさせ（電流変化率ｄｉ／ｄｔを小さくする）、オフ期間が長いときは（期間Ｔ以上）ゲート１８およびスイッチ素子２０が動作し、ゲート抵抗を低抵抗値２２にしてターンオンさせる。
【００１１】
図２はこの発明の第２の実施の形態を示す回路図である。
符号２３は積分回路で、これによりオフ指令の時間幅を計測する。２４は積分回路２３の出力をある設定値と比較するコンパレータ回路である。
そして、積分回路２３の出力が或る設定値以上の場合は、図１と同様ゲート１７，１８により低抵抗値でターンオンさせ、また、設定値以下の場合は高抵抗値でターンオンさせるようにする。なお、２５は積分回路２３をリセットさせるための回路で、オン指令信号Ｓ１が入力された一定時間後に積分回路２３をリセットさせるディレイ（遅延）回路からなっている。
【００１２】
図３はこの発明の第３の実施の形態を示す回路図である。
これは図５に示すものに対し、オフ指令信号Ｓ２をフィルタリングする（時間幅が一定時間よりも短いオフ指令パルスは無効なローレベル信号Ｌ、時間幅が一定時間よりも長いオフ指令パルスは有効なハイレベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−ＦＦ（Ｄ形フリップフロップ）回路２７と、この出力とオン指令信号Ｓ１との論理演算を行なうゲート回路２８などを付加して構成される。
【００１３】
このような構成において、オン指令信号Ｓ１の入力により高抵抗２１用のスイッチ素子１９がオンし、また、オンする前のオフ指令信号Ｓ２のパルス幅が或る幅以上の場合は、フィルタ回路２６の出力がハイレベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８を介して低抵抗２２用のスイッチ素子２０がオンする。一方、オンする前のオフ指令信号Ｓ２のパルス幅が或る幅以下の場合は、フィルタ回路２６の出力がローレベルＬとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８により、スイッチ素子２０はオフのままとなる。
つまり、オフ期間が長い場合はスイッチ素子１９，２０ともオンし、ＩＧＢＴは低抵抗値でのターンオンとなる一方、オフ期間が短い場合はスイッチ素子２０のみオンし、ＩＧＢＴは高抵抗値でのターンオンとなる。
【００１４】
図４はこの発明の第４の実施の形態を示す回路図である。
これは図５に示すものに対し、オフ指令信号Ｓ２をフィルタリングする（時間幅が一定時間よりも短いオフ指令パルスは無効なローレベル信号Ｌ、時間幅が一定時間よりも長いオフ指令パルスは有効なハイレベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−ＦＦ回路２７と、この出力とオン指令信号Ｓ１との論理演算を行なうゲート回路２９と、このゲート回路２９の出力に対してワンショットパルスを出力するワンショット回路３０などを付加して構成される。
【００１５】
このような構成において、オン指令信号Ｓ１の入力により抵抗３２用のスイッチ素子３１がオンし、また、オンする前のオフ指令信号Ｓ２のパルス幅が或る幅以上の場合は、フィルタ回路２６の出力がハイレベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２９によって回路２９の出力はローレベルＬのままとなり、回路２９は動作しない。一方、オンする前のオフ指令信号Ｓ２のパルス幅が或る幅以下の場合は、回路２６の出力がローレベルＬとなるためワンショット回路３０が動作し、或る設定時間（ワンショット回路の出力時間）スイッチ素子３３がオンする。スイッチ素子３３がオンすると、ツェナーダイオード３４によりＩＧＢＴのゲート電位はツェナー電圧（電源８の電圧以下）にクランプされることになる。
【００１６】
つまり、オフ期間が長い場合はスイッチ素子３１がオンする通常のターンオン動作が行なわれる。一方、オフ期間が短い場合は、ターンオン時に或る設定時間だけゲート電位がクランプされるため、ＩＧＢＴはソフトにターンオン（ＩＧＢＴのターンオンｄｉ／ｄｔの低減、およびダイオードの逆回復ｄｖ／ｄｔが低減され、等価的に高抵抗のゲート抵抗でターンオンするのと同じ現象となる）する。
また、ツェナーダイオード３４の代わりに抵抗を用いても同様の動作となる。
【００１７】
【発明の効果】
この発明によれば、ＩＧＢＴのオフ期間が短いときは高抵抗値でターンオン、またはゲート電位のクランプによりＩＧＢＴをソフトにターンオンさせ、その他の大部分の場合は低抵抗値でターンオンさせるようにしたので、高抵抗値でのみターンオンさせていた従来例に対し低損失に、ダイオード逆回復時の振動現象を解消し得る利点がもたらされる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図である。
【図２】この発明の第２の実施の形態を示す回路図である。
【図３】この発明の第３の実施の形態を示す回路図である。
【図４】この発明の第４の実施の形態を示す回路図である。
【図５】ＩＧＢＴを用いたインバータの一般的な例を示す構成図である。
【図６】図５のゲート駆動部を詳細に示す回路図である。
【図７】図６の動作説明図である。
【符号の説明】
１…直流電源回路、２…インバータ回路、３，４…ゲート駆動部、５…ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）、６…ダイオード、７…負荷（モータ）、８…駆動用電源、９，１０，１９，２０，３１，３３…スイッチ素子、１１，１２，２１，２２，３２…抵抗、１３…制御部、１４…反転回路、１６，３０…ワンショット回路、１７，１８，２８，２９…ゲート回路、２３…積分回路、２４…コンパレータ回路、２５…ディレイ回路、２６…フィルタ回路、２７…Ｄ−ＦＦ（Ｄ形フリップフロップ）回路、３４…ツェナーダイオード。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement in a gate drive circuit of a voltage drive semiconductor element for power, such as an IGBT (insulated gate bipolar transistor).
[0002]
[Prior art]
FIG. 5 shows a main circuit diagram of an inverter using an IGBT.
Reference numeral 1 denotes a DC power supply circuit (in the case of an AC input inverter, a rectifier and an electrolytic capacitor), 2 denotes an inverter unit including an IGBT and a diode for converting DC to AC, 3 and 4 denote IGBT drive circuits, 5 Is an IGBT, 6 is a diode connected in reverse parallel to the IGBT, and 7 is a load such as a motor.
[0003]
FIG. 6 shows details of the drive circuit. This circuit is provided corresponding to each of the IGBT 5a and the diode 6a, and the IGBT 5b and the diode 6b. In the following description, the symbols a and b are ignored.
Reference numeral 8 is a drive circuit power supply, 9 and 10 are switch elements for turning on and off the IGBT, and 11 and 12 are gate resistors for turn-on and turn-off, respectively. The operation is performed with the OFF command signal S2. The inverting circuit 14 is connected to alternately turn on and off the upper arm side IGBT and the lower arm side IGBT. Actually, it is necessary to provide a dead time so that the upper and lower arms do not turn on at the same time. However, since there is no direct relationship here, it is ignored.
[0004]
[Problems to be solved by the invention]
FIG. 7 shows a voltage waveform (V F ) at the time of reverse recovery of the opposing arm diode when the IGBT is turned on (time t 0 ). If the period during which the diode is on (the period during which the IGBT of the opposite arm is off) is sufficiently long, the voltage waveform becomes a smooth waveform as shown in FIG. If it is short, it vibrates violently as shown in FIG. 7B, and in the worst case, an element (IGBT, diode) is destroyed. Conventionally, in order to prevent such a phenomenon, the gate resistance value (11) for turning on the IGBT of the opposing arm has been increased, but this causes a problem that the turn-on loss increases.
Accordingly, an object of the present invention is to reduce the turn-on loss and eliminate the vibration phenomenon during diode reverse recovery.
[0005]
[Means for Solving the Problems]
In order to solve such a problem, in the invention according to claim 1, in the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A one-shot circuit that outputs a one-shot pulse signal for a predetermined time triggered by an off-command signal of the gate command signal, a logic operation circuit that performs a logical operation on the one-shot pulse signal and the on-command signal of the gate command signal, and A resistance switching circuit that switches the gate resistance on the turn-on side according to the logical operation result. When the logical operation circuit determines that the time width of the off command is shorter than the pulse width of the one-shot circuit, the gate resistance is increased. The resistance value is turned on, and when it is determined that the time width of the off command is longer than the pulse width of the one-shot circuit, the gate resistance is turned to a low resistance value.
[0006]
In the invention of claim 2, in the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
Time measurement circuit for measuring the time width of the off command of the gate command signal, a comparison circuit for comparing the measurement result with a predetermined set value, and a logic for logically operating the comparison result and the on command signal of the gate command signal When an arithmetic circuit and a resistance switching circuit for switching the turn-on side gate resistance according to the logical operation result are provided, and when the logical operation circuit determines that the time width of the off command is shorter than the set value of the comparison circuit The gate resistor is turned on with a high resistance value, and when it is determined that the time width of the off command is longer than the set value of the comparison circuit, the gate resistance is turned on with a low resistance value.
[0007]
In the invention of claim 3, in the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A filter circuit that ignores an OFF command signal of a gate command signal whose pulse width is shorter than a certain time width and validates an OFF command signal of a gate command signal whose pulse width is longer than a certain time width, and an output of the filter circuit and the gate A logic operation circuit that performs a logical operation on an on-command signal of the command signal, and a resistance switching circuit that switches a turn-on-side gate resistance according to a result of the logic operation. When it is judged that the time width of the pulse ignored by the filter circuit is shorter, the gate resistance is turned on with a high resistance value, and the time width of the off command is judged to be longer than the time width of the pulse ignored by the filter circuit. In some cases, the gate resistor is turned on with a low resistance value.
[0008]
In the invention of claim 4, in the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A filter circuit that ignores an OFF command signal of a gate command signal whose pulse width is shorter than a certain time width and validates an OFF command signal of a gate command signal whose pulse width is longer than a certain time width, and an output of the filter circuit and the gate A logical operation circuit that performs a logical operation on an ON command signal of the command signal and a one-shot circuit that operates according to the logical operation result are provided, and the time width of the OFF command is ignored by the filter circuit by the logical operation circuit. When it is determined that the time width of the pulse is shorter than the time width of the pulse to be turned on, the gate resistance is turned on with a high resistance value. Is turned on with a low resistance value.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
This is different from the one shown in FIG. 5 in that the one-shot circuit 16 is triggered by the rising edge of the off command signal S2 (one-shot time is equivalent to the off-period in which the phenomenon shown in FIG. 6B occurs). The gates 17 and 18 for performing a logical operation between the output of the one-shot circuit 16 and the ON command signal S1, the high resistance 21 and its switch element 19, the low resistance 22 and its switch element 20 and the like are added. ing.
[0010]
In such a configuration, when the off period is short (within period T), the gate 17 and the switch element 19 operate, the gate resistance is turned on with a high resistance value 21, and the current change rate di / dt is reduced. When the off period is long (period T or more), the gate 18 and the switch element 20 operate to turn on the gate resistance with the low resistance value 22.
[0011]
FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
Reference numeral 23 denotes an integrating circuit, which measures the time width of the off command. A comparator circuit 24 compares the output of the integrating circuit 23 with a set value.
When the output of the integrating circuit 23 is a certain set value or more, the gates 17 and 18 are turned on with a low resistance value as in FIG. 1, and when the output is less than the set value, the output is turned on with a high resistance value. . Reference numeral 25 denotes a circuit for resetting the integration circuit 23, and includes a delay circuit for resetting the integration circuit 23 after a predetermined time when the ON command signal S1 is inputted.
[0012]
FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
In contrast to the one shown in FIG. 5, the off command signal S2 is filtered (the off command pulse whose time width is shorter than a certain time is an invalid low level signal L, and the off command pulse whose time width is longer than the certain time is valid. A high-level signal H), a filter circuit 26, a D-FF (D-type flip-flop) circuit 27, and a gate circuit 28 for performing a logical operation of the output and the ON command signal S1. The
[0013]
In such a configuration, when the ON command signal S1 is input, the switch element 19 for the high resistance 21 is turned ON, and when the pulse width of the OFF command signal S2 before being turned ON is a certain width or more, the filter circuit 26 Since the output becomes high level H, the switch element 20 for the low resistance 22 is turned on via the D-FF circuit 27 and the gate circuit 28. On the other hand, when the pulse width of the off command signal S2 before turning on is equal to or smaller than a certain width, the output of the filter circuit 26 becomes a low level L, so that the switch element 20 is controlled by the D-FF circuit 27 and the gate circuit 28. Stays off.
That is, when the off period is long, both the switch elements 19 and 20 are turned on, and the IGBT is turned on with a low resistance value, whereas when the off period is short, only the switch element 20 is turned on, and the IGBT is turned on with a high resistance value. It becomes.
[0014]
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
In contrast to the one shown in FIG. 5, the off command signal S2 is filtered (the off command pulse whose time width is shorter than a certain time is an invalid low level signal L, and the off command pulse whose time width is longer than the certain time is valid. A high-level signal H), a filter circuit 26, a D-FF circuit 27, a gate circuit 29 that performs a logical operation of this output and the ON command signal S1, and a one-shot for the output of the gate circuit 29 A one-shot circuit 30 for outputting a pulse is added.
[0015]
In such a configuration, when the ON command signal S1 is input, the switch element 31 for the resistor 32 is turned ON, and when the pulse width of the OFF command signal S2 before turning ON is a certain width or more, the filter circuit 26 Since the output becomes the high level H, the output of the circuit 29 remains at the low level L by the D-FF circuit 27 and the gate circuit 29, and the circuit 29 does not operate. On the other hand, when the pulse width of the off command signal S2 before turning on is equal to or smaller than a certain width, the output of the circuit 26 becomes a low level L, so that the one-shot circuit 30 operates and a certain set time (one-shot circuit Output time) The switch element 33 is turned on. When the switch element 33 is turned on, the gate potential of the IGBT is clamped to a Zener voltage (below the voltage of the power supply 8) by the Zener diode 34.
[0016]
That is, when the off period is long, a normal turn-on operation in which the switch element 31 is turned on is performed. On the other hand, when the off period is short, the gate potential is clamped for a set time at turn-on, so that the IGBT is softly turned on (reduction of IGBT turn-on di / dt and diode reverse recovery dv / dt). This is equivalent to turning on with a gate resistor having a high resistance equivalently).
Further, the same operation is performed even if a resistor is used instead of the Zener diode 34.
[0017]
【The invention's effect】
According to the present invention, when the IGBT off period is short, the IGBT is turned on at a high resistance value, or the IGBT is turned on softly by clamping the gate potential, and in most other cases, the IGBT is turned on at a low resistance value. Compared with the conventional example that is turned on only at a high resistance value, the loss can be reduced and the advantage of eliminating the oscillation phenomenon at the time of reverse recovery of the diode is brought about.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
FIG. 5 is a configuration diagram illustrating a general example of an inverter using an IGBT.
6 is a circuit diagram illustrating in detail the gate driving unit of FIG. 5;
7 is an operation explanatory diagram of FIG. 6. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... DC power supply circuit, 2 ... Inverter circuit, 3, 4 ... Gate drive part, 5 ... IGBT (insulated gate type bipolar transistor), 6 ... Diode, 7 ... Load (motor), 8 ... Power supply for drive, 9, 10 , 19, 20, 31, 33 ... switch elements, 11, 12, 21, 22, 32 ... resistors, 13 ... control units, 14 ... inverting circuits, 16,30 ... one-shot circuits, 17, 18, 28, 29 ... Gate circuit 23... Integration circuit 24. Comparator circuit 25. Delay circuit 26. Filter circuit 27. D-FF (D flip-flop) circuit 34 Zener diode

Claims (4)

電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令信号をトリガとして一定時間のワンショットパルス信号を出力するワンショット回路と、このワンショットパルス信号と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記ワンショット回路のパルス幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記ワンショット回路のパルス幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする電圧駆動形半導体素子のゲート駆動回路。In the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A one-shot circuit that outputs a one-shot pulse signal for a predetermined time triggered by an off-command signal of the gate command signal, a logic operation circuit that performs a logical operation on the one-shot pulse signal and the on-command signal of the gate command signal, and A resistance switching circuit that switches the gate resistance on the turn-on side according to the logical operation result. When the logical operation circuit determines that the time width of the off command is shorter than the pulse width of the one-shot circuit, the gate resistance is increased. Gate drive of a voltage-driven semiconductor device characterized in that the gate is driven with a low resistance value when it is determined that the time width of the off command is longer than the pulse width of the one-shot circuit. circuit. 電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令の時間幅を測定する時間測定回路と、その測定結果を所定の設定値と比較する比較回路と、その比較結果と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記比較回路の設定値より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記比較回路の設定値より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする電圧駆動形半導体素子のゲート駆動回路。In the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
Time measurement circuit for measuring the time width of the off command of the gate command signal, a comparison circuit for comparing the measurement result with a predetermined set value, and a logic for logically operating the comparison result and the on command signal of the gate command signal When an arithmetic circuit and a resistance switching circuit for switching the turn-on side gate resistance according to the logical operation result are provided, and when the logical operation circuit determines that the time width of the off command is shorter than the set value of the comparison circuit A voltage-driven semiconductor device characterized in that the gate resistor is turned on with a high resistance value, and when the time width of the off command is determined to be longer than the set value of the comparison circuit, the gate resistance is turned on with a low resistance value. Gate drive circuit. 電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指令信号を無視し、パルス幅が一定時間幅より長いゲート指令信号のオフ指令信号を有効とするフィルタ回路と、このフィルタ回路の出力と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じてターンオン側ゲート抵抗を切り換える抵抗切換回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする電圧駆動形半導体素子のゲート駆動回路。In the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A filter circuit that ignores an OFF command signal of a gate command signal whose pulse width is shorter than a certain time width and validates an OFF command signal of a gate command signal whose pulse width is longer than a certain time width, and an output of the filter circuit and the gate A logic operation circuit that performs a logical operation on an on-command signal of the command signal, and a resistance switching circuit that switches a turn-on side gate resistance according to a result of the logic operation, and the time width of the off command is set by the logic operation circuit When it is judged that the time width of the pulse ignored by the filter circuit is shorter, the gate resistance is turned on with a high resistance value, and the time width of the off command is judged to be longer than the time width of the pulse ignored by the filter circuit. A gate drive circuit for a voltage-driven semiconductor device, characterized in that the gate resistance is turned on with a low resistance value. 電力変換装置を構成する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指令信号を無視し、パルス幅が一定時間幅より長いゲート指令信号のオフ指令信号を有効とするフィルタ回路と、このフィルタ回路の出力と前記ゲート指令信号のオン指令信号とを論理演算する論理演算回路と、その論理演算結果に応じて動作するワンショット回路とを設け、前記論理演算回路により、前記オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より短いと判断したときはゲート抵抗を高抵抗値にしてターンオンさせ、オフ指令の時間幅が前記フィルタ回路で無視されるパルスの時間幅より長いと判断したときはゲート抵抗を低抵抗値にしてターンオンさせることを特徴とする電圧駆動形半導体素子のゲート駆動回路。In the gate drive circuit of the voltage drive type semiconductor element constituting the power conversion device,
A filter circuit that ignores an OFF command signal of a gate command signal whose pulse width is shorter than a certain time width and validates an OFF command signal of a gate command signal whose pulse width is longer than a certain time width, and an output of the filter circuit and the gate A logical operation circuit that performs a logical operation on an ON command signal of the command signal and a one-shot circuit that operates according to the logical operation result are provided, and the time width of the OFF command is ignored by the filter circuit by the logical operation circuit. When it is determined that the time width of the pulse is shorter than the time width of the pulse to be turned on, the gate resistance is turned on with a high resistance value, and when it is determined that the time width of the off command is longer than the time width of the pulse ignored by the filter circuit A gate drive circuit for a voltage-driven semiconductor element, characterized in that the gate is turned on with a low resistance value.
JP2001391701A 2001-10-19 2001-12-25 Gate drive circuit of voltage driven semiconductor device Expired - Fee Related JP3844123B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391701A JP3844123B2 (en) 2001-10-19 2001-12-25 Gate drive circuit of voltage driven semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-321806 2001-10-19
JP2001321806 2001-10-19
JP2001391701A JP3844123B2 (en) 2001-10-19 2001-12-25 Gate drive circuit of voltage driven semiconductor device

Publications (2)

Publication Number Publication Date
JP2003199326A JP2003199326A (en) 2003-07-11
JP3844123B2 true JP3844123B2 (en) 2006-11-08

Family

ID=27615589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391701A Expired - Fee Related JP3844123B2 (en) 2001-10-19 2001-12-25 Gate drive circuit of voltage driven semiconductor device

Country Status (1)

Country Link
JP (1) JP3844123B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636337B2 (en) * 2007-01-17 2011-02-23 株式会社デンソー Power semiconductor switching circuit
JP5533773B2 (en) * 2011-04-22 2014-06-25 株式会社デンソー Load drive device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577807B2 (en) * 1995-05-23 2004-10-20 富士電機デバイステクノロジー株式会社 Driver circuit for self-extinguishing semiconductor device
JP2000083371A (en) * 1998-09-02 2000-03-21 Fuji Electric Co Ltd Gate drive circuit in power converter

Also Published As

Publication number Publication date
JP2003199326A (en) 2003-07-11

Similar Documents

Publication Publication Date Title
JP4432215B2 (en) Semiconductor switching element gate drive circuit
JP2669117B2 (en) Drive circuit for voltage-driven semiconductor devices
JP3339311B2 (en) Driver circuit for self-extinguishing semiconductor device
JP4770304B2 (en) Semiconductor device gate drive circuit
JP5141049B2 (en) Gate voltage control circuit and gate voltage control method
JP3577807B2 (en) Driver circuit for self-extinguishing semiconductor device
JP4120329B2 (en) Voltage-driven semiconductor device gate drive device
JP2001346376A (en) Method of driving gate of power semiconductor device
JP2760590B2 (en) Drive circuit for voltage-driven elements
JP4816198B2 (en) Inverter with through current control device
JP4506276B2 (en) Drive circuit for self-extinguishing semiconductor device
JP3844123B2 (en) Gate drive circuit of voltage driven semiconductor device
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP3532377B2 (en) Gate drive circuit for voltage driven switch element
JPH07226663A (en) Transistor drive circuit
JP3697353B2 (en) Inverter device
CN115088169A (en) Semiconductor switching element drive circuit and semiconductor device
JP3568024B2 (en) Gate drive circuit for voltage driven semiconductor device
JP3833688B2 (en) Inverter device
JP6288220B2 (en) Driving circuit for voltage-driven semiconductor element
JP2008043003A (en) Gate drive unit of voltage-driven type semiconductor element
JP2006187101A (en) Method of driving voltage driver element
JP4449190B2 (en) Voltage-driven semiconductor device gate drive device
JPH1169778A (en) Gate drive circuit in power converter
JPH10209832A (en) Semiconductor switch circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees