JP3831977B2 - 等価可変抵抗回路 - Google Patents
等価可変抵抗回路 Download PDFInfo
- Publication number
- JP3831977B2 JP3831977B2 JP12969596A JP12969596A JP3831977B2 JP 3831977 B2 JP3831977 B2 JP 3831977B2 JP 12969596 A JP12969596 A JP 12969596A JP 12969596 A JP12969596 A JP 12969596A JP 3831977 B2 JP3831977 B2 JP 3831977B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- variable
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
- Attenuators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受信された放送波信号に対する中間周波数選択用フィルタの構成要素等として用いられる等価可変抵抗回路に関する。
【０００２】
【従来の技術】
所謂“ラジオ放送”を行っている放送局から送出された放送波信号等の受信に使用される、スーパーヘテロダイン受信装置の分野においては、バリアブル・コンデンサが用いられるアナログ選局方式の採用に代わり、例えば、フェイズ・ロックド・ループ（ＰＬＬ）が用いられるディジタル選局方式の採用が一般化してきている。ディジタル選局方式が採用されたもとにあっては、ＰＬＬが、例えば、マイクロコンピュータによる制御のもとに作動せしめられて、迅速かつ確実な選局動作が行われ、しかも、選局に際して使用者による微調整等が不要とされて、使い勝手に優れた選局部が形成される。
【０００３】
このようなディジタル選局方式が採用されたスーパーヘテロダイン受信装置においても、例えば、アナログ選局方式が採用されたスーパーヘテロダイン受信装置の場合と同様に、選局動作が行われて選択受信された放送波信号が周波数変換されて中間周波数信号とされ、中間周波数選択用フィルタを通じることによる不用信号の除去がなされて、中間中波増幅部に供給される。それゆえ、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置にも、その中間周波処理部に中間周波数選択用フィルタが備えられることになる。
【０００４】
ディジタル選局方式が採用されたスーパーヘテロダイン受信装置に備えられる中間周波数選択用フィルタは、従来、ディジタル選局方式により得られる迅速かつ確実な選局動作の利点を充分に生かすべく、周波数安定性に優れたセラミックフィルタ素子によって構成されている。セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタは、通常の適正な使用状況のもとでは、周波数変動を生じることがほとんど無く、調整操作が必要とされないという利点をもたらす。
【０００５】
しかしながら、セラミックフィルタ素子は、一般に、小型化，薄型化を図ることが困難とされ、また、比較的高価である。それゆえ、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置においては、ディジタル選局が行われる選局部，周波数変換部及び中間周波処理部等が集積回路化されて小型・軽量化が図られるのであるが、セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタが備えられるもとにあっては、中間周波数選択用フィルタが、集積回路化部分に含められず、集積回路化部分に対して外付けされることになり、それによって選局部，周波数変換部及び中間周波処理部等を含む回路部分の全体の効果的な小型化が妨げられてしまう。さらに、セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタの使用は、コストが嵩むことにつながってしまう。
【０００６】
【発明が解決しようとする課題】
そこで、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置において、中間周波数選択用フィルタを、セラミックフィルタ素子を用いることなく、集積回路化に適した回路構成をもって構成し、しかも、ディジタル選局方式により得られる迅速かつ確実な選局動作の利点を充分に生かすことができるものとなすことが望まれることになるが、従来においては、中間周波数選択用フィルタを集積回路化に適した回路構成をもって構成される場合、その中心周波数のばらつき変動に関する問題が解消されていない。即ち、集積回路化に適した回路構成をもって構成された中間周波数選択用フィルタが伴う中心周波数のばらつき変動は、主として、中間周波数選択用フィルタを構成する各半導体回路素子の特性上の不揃いに起因するが、各半導体回路素子が集積回路化されているがゆえに、それらの特性上の不揃いに応じた特性の補正あるいは補償を的確に行うことができず、その結果、中心周波数のばらつき変動を抑制することが困難とされているのである。
【０００７】
斯かる点に鑑み、本発明は、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として利用されるとき、その中間周波数選択用フィルタが伴う中心周波数のばらつき変動を抑制する調整を容易かつ的確に行うことができることになり、従って、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの形成に用いられるに好適であり、しかも比較的安価に得られる等価可変抵抗回路を提供する。
【０００８】
【課題を解決するための手段】
本発明に係る等価可変抵抗回路の第１の態様は、信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、信号路形成部における第１の抵抗素子と信号出力端との間の信号出力路部分に接続された、例えば、コレクタとされる第１の電極を有する第１のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第１のトランジスタの、例えば、エミッタとされる第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第１のトランジスタとで差動対を形成する第２のトランジスタと、共通接続された第１及び第２のトランジスタの第２の電極に接続された、例えば、コレクタとされる第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有し、第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、第１のトランジスタの、例えば、ベースとされる第３の電極と第２のトランジスタの、例えば、ベースとされる第３の電極との間に印加される直流電圧を変化させ、等価的に信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる電圧制御部と、第３のトランジスタの、例えば、ベースとされる第３の電極が第３の抵抗素子を通じて信号路形成部における信号入力端と第１の抵抗素子との間の信号入力路部分に接続されるとともに、第３のトランジスタの第３の電極に接続された、例えば、コレクタとされる第１の電極、及び、電流源部を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有する第４のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第４のトランジスタの第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第４のトランジスタとで差動対を形成する第５のトランジスタと、第４のトランジスタの、例えば、ベースとされる第３の電極と第５のトランジスタの、例えば、ベースとされる第３の電極との間に印加される直流電圧を、第１のトランジスタの第３の電極と第２のトランジスタの第３の電極との間に印加される直流電圧の変化と連動して変化させる副電圧制御部とが設けられて構成される。
【０００９】
また、本発明に係る等価可変抵抗回路の第２の態様は、信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、信号路形成部における第１の抵抗素子と信号出力端との間の信号出力路部分に接続された、例えば、コレクタとされる第１の電極を有する第１のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第１のトランジスタの、例えば、エミッタとされる第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第１のトランジスタとで差動対を形成する第２のトランジスタと、共通接続された第１及び第２のトランジスタの第２の電極に接続された、例えば、コレクタとされる第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有し、第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、第１のトランジスタの、例えば、ベースとされる第３の電極に定直流電圧を印加する定直流電圧源と第２のトランジスタの、例えば、ベースとされる第３の電極に可変直流電圧を印加する可変直流電圧源とを含み、第１のトランジスタの第３の電極と第２のトランジスタの第３の電極との間に印加される直流電圧を変化させ、等価的に信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる電圧制御部とを具備し、電圧制御部における可変直流電圧源が、可変抵抗素子と演算増幅部とを含んで形成され、可変抵抗素子の抵抗値変化に応じて変化する可変直流電流を発する電圧−電流変換部と、所定の直流電流を発生する電流源部と、電圧−電流変換部により得られる可変直流電流と電流源部により得られる所定の直流電流との差に応じた差電流が流れ、その差電流に応じた可変直流電圧が得られる電流−電圧変換部とを備えて構成される。
【００１０】
このように第１の態様あるいは第２の態様をとるものとして構成される本発明に係る等価可変抵抗回路は、複数個の抵抗素子と複数個のトランジスタと二個のトランジスタの、例えば、ベースとされる第３の電極間に印加される直流電圧を変化させる、例えば、第１のトランジスタの第３の電極に定直流電圧を印加する定直流電圧源と第２のトランジスタの第３の電極に可変直流電圧を印加する可変直流電圧源とを含んだ電圧制御部によって構成される。従って、集積回路化に適した構成を有するとともに、比較的安価に得られることになる。
【００１１】
そして、本発明に係る等価可変抵抗回路は、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられることにより、その直流電圧の変化に応じて、信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる。それゆえ、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられたもとで、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられると、中間周波数選択用フィルタにおいて、部分的に信号路の抵抗値が変化せしめられることになる。
【００１２】
従って、本発明に係る等価可変抵抗回路が、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられて、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられると、その直流電圧の変化に応じて、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分の抵抗値が変化せしめられることになり、その結果、中間周波数選択用フィルタの中心周波数が直流電圧の変化に応じて変化せしめられる。そして、中間周波数選択用フィルタの斯かる中心周波数の変化は、その中心周波数のばらつき変動の抑制のための調整とすることができるものとされる。
【００１３】
即ち、本発明に係る等価可変抵抗回路が、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられるもとにあっては、本発明に係る等価可変抵抗回路の信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させることにより、中間周波数選択用フィルタの中心周波数のばらつき変動の抑制を容易かつ的確に行えることになる。従って、本発明に係る等価可変抵抗回路は、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられるに好適である。
【００１４】
【発明の実施の形態】
図１は、前述の第１の態様あるいは第２の態様をとるものとして構成される本発明に係る等価可変抵抗回路の一例を示す。この例においては、入力信号Ｓｉが供給される信号入力端１１から抵抗素子１２を経て信号出力端１３に至る信号路形成部１４が設けられている。この信号路形成部１４にあっては、信号入力端１１と抵抗素子１２との間が信号入力部分１４ｉとされ、また、抵抗素子１２と信号出力端１３との間が信号出力部分１４ｔとされている。
【００１５】
信号路形成部１４における信号出力部分１４ｔには、ＮＰＮ型のトランジスタ１５のコレクタが接続されている。トランジスタ１５のベースは、定直流電圧を供給する定直流電圧源１６に接続されており、また、トランジスタ１５のエミッタは、ＮＰＮ型のトランジスタ１７のエミッタに接続されている。トランジスタ１７のコレクタは、直流電圧源１８に接続されており、また、トランジスタ１７のベースは、可変直流電圧を供給する可変直流電圧源１９に接続されている。そして、トランジスタ１５及びトランジスタ１７は、各々のエミッタが共通接続された差動対を形成している。
【００１６】
トランジスタ１５及びトランジスタ１７の共通接続されたエミッタには、ＮＰＮ型のトランジスタ２０のコレクタが接続されている。トランジスタ２０のエミッタは、抵抗素子２１を介して基準電位点（接地電位点）に接続されており、また、トランジスタ２０のベースは、抵抗素子２２を介して信号路形成部１４における信号入力部分１４ｉに接続されている。トランジスタ２０及び抵抗素子２１は、電圧−電流変換部を形成している。
【００１７】
トランジスタ２０のベースには、ＮＰＮ型のトランジスタ２３のコレクタが接続されている。トランジスタ２３のベースは、定直流電圧を供給する定直流電圧源２４に接続されており、また、トランジスタ２３のエミッタは、ＮＰＮ型のトランジスタ２５のエミッタに接続されている。トランジスタ２５のコレクタは、直流電圧源１８に接続されており、また、トランジスタ２５のベースは、可変直流電圧を供給する可変直流電圧源２６に接続されている。そして、トランジスタ２３及びトランジスタ２５は、各々のエミッタが共通接続された差動対を形成しており、トランジスタ２３及びトランジスタ２５の共通接続されたエミッタには、電流源２７が接続されている。
【００１８】
斯かる構成のもとで、トランジスタ１５のベースに接続されてそれに定直流電圧を印加する定直流電圧源１６、及び、トランジスタ１７のベースに接続されてそれに可変直流電圧を印加する可変直流電圧源１９は、トランジスタ１５のベースとトランジスタ１７のベースとの間に印加される直流電圧を、必要に応じて変化させる電圧制御部を形成している。同様に、トランジスタ２３のベースに接続されてそれに定直流電圧を印加する定直流電圧源２４、及び、トランジスタ２５のベースに接続されてそれに可変直流電圧を印加する可変直流電圧源２６は、トランジスタ２３のベースとトランジスタ２５のベースとの間に印加される直流電圧を、必要に応じて変化させる電圧制御部を形成している。
【００１９】
また、可変直流電圧源１９と可変直流電圧源２６とは、各々が供給する可変直流電圧の値を連動して変化させるものとされていて、制御電圧供給部２８を形成している。
【００２０】
このような図１に示される本発明に係る等価可変抵抗回路の一例に関し、その動作についての説明が、信号出力端１３に演算増幅部３１と容量素子３２とが並列接続された状況が想定されたもとで、以下の如くになされる。斯かる説明においては、抵抗素子１２，２１及び２２の抵抗値が夫々Ｒ１，Ｒ２及びＲ３とされ、直流電圧源１８が供給する直流電圧がＶ０（例えば、２Ｖ）とされ、定直流電圧源１６及び２４が供給する定直流電圧が夫々Ｖ１（例えば、１．６５Ｖ）及びＶ２（例えば、１．２５Ｖ）とされ、さらに、可変直流電圧源１９及び２６が供給する可変直流電圧が夫々Ｖ３及びＶ４とされる。
【００２１】
信号入力端１１に供給される入力信号Ｓｉは、信号路形成部１４を抵抗素子１２を通じて流れる、入力信号Ｓｉに応じた電流ｉ１を生じさせるとともに、抵抗素子２２を通じてトランジスタ２０のベースに供給される。それにより、電圧−電流変換部を形成するトランジスタ２０及び抵抗素子２１は、トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる、入力信号Ｓｉに応じた電流ｉ２を生じさせる。
【００２２】
トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる電流ｉ２は、トランジスタ１５のコレクタ−エミッタ通路とトランジスタ１７のコレクタ−エミッタ通路とを分流し、トランジスタ１５のコレクタ−エミッタ通路を電流ｉ３が流れるとともに、トランジスタ１７のコレクタ−エミッタ通路を電流ｉ４が流れる（ｉ２＝ｉ３＋ｉ４）。それにより、信号路形成部１４の信号出力路部分１４ｔにおけるトランジスタ１５のコレクタの接続点と信号出力端１３との間においては、電流ｉ１から電流ｉ３が減じられて得られる電流ｉ５（ｉ５＝ｉ１−ｉ３）が流れ、この電流ｉ５が、信号出力端１３を通じて容量素子３２に流入する。
【００２３】
このようなもとで、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられると、トランジスタ１７のベースと定直流電圧源１６から定直流電圧Ｖ１が印加されているトランジスタ１５のベースとの間に印加される直流電圧が変化せしめられ、従って、トランジスタ１５のベース電位に対するトランジスタ１７のベース電位が変化せしめられて、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比α（α＝ｉ４／ｉ３）が変化せしめられることになる。
【００２４】
このとき、トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる電流ｉ２は一定に維持されるので、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３及びトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の夫々が変化せしめられることになり、従って、信号出力端１３を通じて容量素子３２に流入する電流ｉ５（ｉ５＝ｉ１−ｉ３）が変化せしめられる。このようにして、信号出力端１３を通じて容量素子３２に流入する電流ｉ５が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化に応じて変化せしめられるが、このことは、等価的に、信号路形成部１４における信号入力端１１と信号出力端１３との間の抵抗値が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化に応じて変化せしめられることになり、従って、図１に示される本発明に係る等価可変抵抗回路の一例が、その全体で可変抵抗素子として機能することになる。
【００２５】
斯かる際において、抵抗素子１２を流れる電流ｉ１及び抵抗素子２１を流れる電流ｉ２は、入力信号Ｓｉの電圧をｖi として、
ｉ１＝ｖi ／Ｒ１
ｉ２＝ｖi ／Ｒ２
とあらわされる。
【００２６】
また、抵抗素子２１を流れる電流ｉ２とトランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３及びトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４との間には、
という関係があるので、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３は、
ｉ３＝ｉ２／（１＋α）
とあらわされ、γ＝１／（１＋α）とすると、
ｉ３＝γ・ｉ２
とあらわされる。
【００２７】
従って、信号出力端１３を通じて容量素子３２に流入する電流ｉ５は、
とあらわされる。
【００２８】
それゆえ、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値をＲｘとすると、
とあらわされる。
【００２９】
即ち、図１に示される本発明に係る等価可変抵抗回路の一例が、その全体で可変抵抗素子として機能する際における等価抵抗値は、
Ｒｘ＝（Ｒ１・Ｒ２）／（Ｒ２−γ・Ｒ１）
とあらわされることになり、γ＝１／（１＋α）の変化、従って、電流ｉ３に対する電流ｉ４の比α＝ｉ４／ｉ３の変化に応じて変化せしめられる。
【００３０】
また、図１に示される本発明に係る等価可変抵抗回路の一例においては、電流源２７を流れる電流をｉ６，トランジスタ２３のコレクタ−エミッタ通路を流れる電流をｉ７、及び、トランジスタ２５のコレクタ−エミッタ通路を流れる電流をｉ８とすると、電流ｉ６はトランジスタ２３のコレクタ−エミッタ通路及びトランジスタ２５のコレクタ−エミッタ通路を夫々電流ｉ７及び電流ｉ８として分流するので、
ｉ６＝ｉ７＋ｉ８
という関係が成立する。
【００３１】
そして、可変直流電圧源２６からトランジスタ２５のベースに印加される可変直流電圧Ｖ４が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化と連動して変化せしめられ、可変直流電圧Ｖ３と定直流電圧源１６からトランジスタ１５のベースに印加される定直流電圧Ｖ１との差、及び、可変直流電圧Ｖ４と定直流電圧源２４からトランジスタ２３のベースに印加される定直流電圧Ｖ２との差が、常時互いに等しく、ΔＶとなるようにされている（ΔＶ＝Ｖ３−Ｖ１＝Ｖ４−Ｖ２）。
【００３２】
それゆえ、トランジスタ２３のコレクタ─エミッタ通路を流れる電流ｉ７に対するトランジスタ２５のコレクタ−エミッタ通路を流れる電流ｉ８の比も、トランジスタ１５のコレクタ─エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比と等しいαとされる。従って、電流源２７を流れる電流ｉ６とトランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７との間には、
ｉ７＝ｉ６／（１＋α）＝γ・ｉ６
という関係が成立する。
【００３３】
さらに、図１に示される本発明に係る等価可変抵抗回路の一例においては、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下、即ち、ｉ３・Ｒ１＝γ・ｉ２・Ｒ２と、抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下、即ち、ｉ７・Ｒ３＝γ・ｉ６・Ｒ３とが、互いに等しくなる（γ・ｉ２・Ｒ２＝γ・ｉ６・Ｒ３）ように、回路定数が設定される。
【００３４】
斯かるもとで、上述の如くに、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられるとき、それに伴ってトランジスタ１７のベースと定直流電圧源１６から定直流電圧Ｖ１が印加されているトランジスタ１５のベースとの間に印加される直流電圧（ΔＶ）が変化せしめられ、それにより、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比αが変化して、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３が変化すると、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下が変化して、信号路形成部１４における信号入力路部分１４ｉの電位が変化することになる。
【００３５】
このとき、可変直流電圧源２６からトランジスタ２５のベースに印加される可変直流電圧Ｖ４も、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化と連動して変化せしめられるので、それに伴ってトランジスタ２５のベースと定直流電圧源２４から定直流電圧Ｖ２が印加されているトランジスタ２３のベースとの間に印加される直流電圧（ΔＶ）が変化せしめられ、それにより、トランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７に対するトランジスタ２５のコレクタ−エミッタ通路を流れる電流ｉ８の比αが変化して、トランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７が変化すると、抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下も変化する。
【００３６】
このとき、上述の如くの、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下と抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下とが互いに等しくなるようにする回路定数の設定により、抵抗素子１２における電圧降下の変化と抵抗素子２２における電圧降下の変化とが互いに等しくなる。それゆえ、抵抗素子１２における電圧降下が変化して、信号路形成部１４における信号入力路部分１４ｉの電位が変化しても、その電位変化は、抵抗素子２２における電圧降下の変化によって吸収されることになり、トランジスタ２０のベース電位は変化せしめられない。
【００３７】
即ち、差動対を形成するトランジスタ２３及び２５，電流源２７，トランジスタ２３のベースに定直流電圧Ｖ２を印加する定直流電圧源２４、さらには、トランジスタ２５のベースに可変直流電圧Ｖ４を印加し、その可変直流電圧Ｖ４を、可変直流電圧源１９からトランジスタ１７のベースに印可される可変直流電圧Ｖ３の変化に連動して変化させる可変直流電圧源２６等が設けられ、所定の回路定数設定がなされることにより、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘを変化させるべく、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられるとき、トランジスタ２０のベース電位が実質的に一定に維持されることになり、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが適正に変化せしめられる。
【００３８】
図２は、図１に示される本発明に係る等価可変抵抗回路の一例において、可変直流電圧源１９及び２６を含んで形成される制御電圧供給部２８についての具体構成例を示す。
【００３９】
図２に示される具体構成例にあっては、定直流電圧Ｖ２（例えば、１．２５Ｖ）を供給する定直流電圧源４０を電源とする回路部に、抵抗素子４１及び４２，調整用可変抵抗素子４３，演算増幅部４４、及び、ＮＰＮ型のトランジスタ４５，４６，４７及び４８を含んで形成される電圧−電流変換部４９が設けられるとともに、抵抗素子５０，５１，５２，５３，５４及び５５，ＰＮＰ型のトランジスタ５６、及び、ＮＰＮ型のトランジスタ５７，５８及び５９を含んで形成される、温度変化に伴う電流値変動が小とされた電流源部６０が設けられている。
【００４０】
電圧−電流変換部４９においては、抵抗素子４１と調整用可変抵抗素子４３との間の接続点に得られる電圧Ｖｃが演算増幅部４４に入力され、演算増幅部４４，トランジスタ４５及び抵抗素子４２を含む部分の負帰還動作によって、トランジスタ４６，４７及び４８の夫々のコレクタ−エミッタ通路を流れる、演算増幅部４４に入力される電圧Ｖｃに応じた電流Ｉｃが得られる。電圧Ｖｃは、調整用可変抵抗素子４３の抵抗値変化に応じて変化せしめられる。従って、調整用可変抵抗素子４３の抵抗値が変化せしめられることにより、それに応じて電圧Ｖｃが変化し、それに伴って、トランジスタ４６，４７及び４８の夫々のコレクタ−エミッタ通路を流れる電流Ｉｃが、調整用可変抵抗素子４３の抵抗値変化に応じて変化することになり、電流Ｉｃは可変直流電流である。
【００４１】
抵抗素子４１及び４２の抵抗値を夫々Ｒ１１及びＲ１２とし、調整用可変抵抗素子４３の抵抗値をＲ１３とすると、電流Ｉｃは、
Ｉｃ＝Ｖ２・Ｒ１１／（（Ｒ１１＋Ｒ１２）・Ｒ１３）
とあらわされる。
【００４２】
電流源部６０においては、トランジスタ５８及び５９の夫々は、そのエミッタ領域面積が、トランジスタ５７のエミッタ領域面積の３倍とされており、トランジスタ５７においてそのコレクタ−エミッタ通路を流れる電流Ｉｓが得られるのに対して、トランジスタ５８及び５９の夫々においてはそのコレクタ−エミッタ通路を流れる電流３Ｉｓ（電流Ｉｓの３倍の電流）が得られる。電流Ｉｓは電流Ｉｃより小とされる直流電流であり、電流３Ｉｓは電流Ｉｃより大とされる直流電流である。
【００４３】
トランジスタ４６のコレクタ−エミッタ通路を流れる電流Ｉｃは、カレントミラー部を形成するＰＮＰ型のトランジスタ６１及び６２のうちのトランジスタ６１のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ６１及び６２のうちのトランジスタ６２のエミッタ−コレクタ通路を電流Ｉｃが流れることになり、その電流Ｉｃがトランジスタ５９のコレクタ−エミッタ通路に流入する。それにより、エミッタが定直流電圧Ｖ１（例えば、１．６５Ｖ）を供給する定直流電圧源６３に接続されるとともにコレクタがトランジスタ５９のコレクタに接続された、ＰＮＰ型のトランジスタ６４のエミッタ−コレクタ通路を電流３Ｉｓ−Ｉｃが流れることになる。
【００４４】
また、トランジスタ５７のコレクタ−エミッタ通路を流れる電流Ｉｓは、カレントミラー部を形成するＰＮＰ型のトランジスタ６５及び６６のうちのトランジスタ６５のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ６５及び６６のうちのトランジスタ６６のエミッタ−コレクタ通路を電流Ｉｓが流れることになり、その電流Ｉｓがトランジスタ４８のコレクタ−エミッタ通路に流入する。それにより、エミッタが、ＰＮＰ型のトランジスタ６７のエミッタ−コレクタ通路を介して、直流電圧Ｖ０（例えば、２Ｖ）を供給する直流電圧源６８に接続されるとともに、コレクタがトランジスタ４８のコレクタに接続された、ＰＮＰ型のトランジスタ６９のコレクタ−エミッタ通路を電流Ｉｃ−Ｉｓが流れることになる。
【００４５】
トランジスタ６９のエミッタと接地電位点との間には、容量素子７０が接続されていて、その容量素子７０におけるトランジスタ６９のエミッタに接続された一端から電圧出力端子７１が導出されており、電圧出力端子７１に、電流Ｉｃに応じて変化する可変直流電圧が得られ、この可変直流電圧が、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源１９が供給する可変直流電圧Ｖ３とされる。
【００４６】
このようなもとで、トランジスタ６４及び６９及びトランジスタ６９のエミッタに接続された容量素子７０は、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃと、電流源部６０により得られる直流電流である電流３Ｉｓ及び電流Ｉｓとの差に応じた差電流（３Ｉｓ−Ｉｃ及びＩｃ−Ｉｓ）が流れ、その差電流に応じた可変直流電圧Ｖ３が得られる電流−電圧変換部を形成している。
【００４７】
また、トランジスタ４７のコレクタ−エミッタ通路を流れる電流Ｉｃは、カレントミラー部を形成するＰＮＰ型のトランジスタ７２及び７３のうちのトランジスタ７２のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ７２及び７３のうちのトランジスタ７３のエミッタ−コレクタ通路を電流Ｉｃが流れることになり、その電流Ｉｃがトランジスタ５８のコレクタ−エミッタ通路に流入する。それにより、エミッタが定直流電圧Ｖ２を供給する定直流電圧源４０に接続されるとともにコレクタがトランジスタ５８のコレクタに接続された、ＰＮＰ型のトランジスタ７４のエミッタ−コレクタ通路を電流３Ｉｓ−Ｉｃが流れることになる。
【００４８】
また、このとき、エミッタが、ＰＮＰ型のトランジスタ７６のエミッタ−コレクタ通路を介して、直流電圧Ｖ０を供給する直流電圧源６８に接続されるとともに、コレクタが基準電位点に接続された、ＰＮＰ型のトランジスタ７５のコレクタ−エミッタ通路を電流Ｉｃ−Ｉｓが流れることになる。
【００４９】
トランジスタ７５のエミッタと接地電位点との間には、容量素子７７が接続されていて、その容量素子７７におけるトランジスタ７５のエミッタに接続された一端から電圧出力端子７８が導出されており、電圧出力端子７８に、電流Ｉｃに応じて変化する可変直流電圧が得られ、この可変直流電圧が、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源２６が供給する可変直流電圧Ｖ４とされる。
【００５０】
このようなもとで、トランジスタ７４及び７５及びトランジスタ７５のエミッタに接続された容量素子７７は、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃと、電流源部６０により得られる直流電流である電流３Ｉｓ及び電流Ｉｓとの差に応じた差電流（３Ｉｓ−Ｉｃ及びＩｃ−Ｉｓ）が流れ、その差電流に応じた可変直流電圧Ｖ４が得られる電流−電圧変換部を形成している。
【００５１】
上述の如くに、トランジスタ６９及び７５の夫々のエミッタ−コレクタ通路を流れる電流は、適正な状態のもとでは電流Ｉｃ−Ｉｓとされることになるが、例えば、直流電圧源６８が供給する直流電圧Ｖ０に変動が生じた場合等においては、電流Ｉｃ−Ｉｓからのずれを生じてしまう虞がある。そこで、図２に示される具体構成例においては、このようなトランジスタ６９及び７５の夫々のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓからのずれが生じた場合には、そのずれに対する補正が自動的に行われる。
【００５２】
即ち、図２に示される具体構成例にあっては、トランジスタ４８のコレクタとトランジスタ６９のコレクタとの間の接続点に、ＰＮＰ型のトランジスタ７９のベースが接続されており、このトランジスタ７９により、トランジスタ６９のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓに対するずれの検出が行われる。トランジスタ７９により、トランジスタ６９のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓに対するずれが検出されると、トランジスタ７９から得られる検出出力が、ＮＰＮ型のトランジスタ８０及び８１及び抵抗素子８２により形成される回路部におけるトランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅを変化させる。
【００５３】
トランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅは、エミッタが定直流電圧源６８に接続されるとともに、コレクタがトランジスタ８１のコレクタに接続され、ベースがトランジスタ６７及び７６の夫々のベースと共通接続されたＰＮＰ型のトランジスタ８３のエミッタ−コレクタ通路を流れる。トランジスタ８３は、トランジスタ６７及び７６の夫々とでカレントミラーを形成している。従って、トランジスタ７９から得られる検出出力によってトランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅが変化せしめられるときには、トランジスタ８３のエミッタ−コレクタ通路を流れる電流Ｉｅがトランジスタ７９から得られる検出出力に応じて変化せしめられ、それに伴って、トランジスタ６７及び７６の夫々のエミッタ−コレクタ通路を流れる電流が、トランジスタ７９から得られる検出出力に応じて変化せしめられることになる。
【００５４】
そして、斯かるトランジスタ６７及び７６の夫々のエミッタ−コレクタ通路を流れる電流のトランジスタ７９から得られる検出出力に応じた変化は、トランジスタ７９から得られる検出出力が零となるように、即ち、トランジスタ６７のエミッタ−コレクタ通路及びトランジスタ６９のエミッタ−コレクタ通路を通じて流れる電流の電流Ｉｃ−Ｉｓに対するずれがなくなるように行われる。その結果、トランジスタ６９のエミッタ−コレクタ通路を流れる電流及びトランジスタ７５のエミッタ−コレクタ通路を流れる電流の夫々が電流Ｉｃ−Ｉｓに維持されることになる。
【００５５】
このように、図２に示される具体構成例にあっては、電圧出力端子７１に可変直流電圧Ｖ３が得られるとともに電圧出力端子７８に可変直流電圧Ｖ４が得られる。そして、調整用可変抵抗素子４３の抵抗値（Ｒ１３）が、例えば、調整用可変抵抗素子４３が操作されることにより、変化せしめられると、それに応じて、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃが変化せしめられ、その電流Ｉｃの変化に応じて、電圧出力端子７１に得られる可変直流電圧Ｖ３及び電圧出力端子７８に得られる可変直流電圧Ｖ４が相互に連動して変化せしめられることになる。従って、図２に示される具体構成例により、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源１９及び２６が形成されていることになる。
【００５６】
図３は、図１に示される本発明に係る等価可変抵抗回路の一例が適用されるに好適な、例えば、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置に用いられる、集積回路化に適した回路構成を有した中間周波数選択用フィルタの例を示す。この中間周波数選択用フィルタの例においては、入力端子９０に供給される信号Ｓｒが、抵抗素子９１，９２，９３及び９４，容量素子９５、及び、演算増幅部９６及び９７を含んで形成される周波数選択部を通じて、出力端子９８に信号Ｓｒ’とされて導出される。また、それとともに、信号Ｓｒ’が、抵抗素子９９及び１００，容量素子１０１及び演算増幅部１０２を含んで形成される帰還部を通じて、演算増幅部９６の入力端に帰還される。
【００５７】
斯かる中間周波数選択用フィルタの例にあっては、通過周波数帯域の中心周波数が、抵抗素子１００の抵抗値と容量素子９５の容量値とで定まる時定数、及び、抵抗素子９９の抵抗値と容量素子１０１の容量値とで定まる時定数によって設定される。中心周波数をＦｃ，抵抗素子１００の抵抗値をＲ１５，容量素子９５の容量値をＣ１，抵抗素子９９の抵抗値をＲ１６及び容量素子１０１の容量値をＣ２とすると、
Ｆｃ＝１／（２π・Ｒ１５・Ｃ１）＝１／（２π・Ｒ１６・Ｃ２）
となり、抵抗素子１００の抵抗値Ｒ１５及び抵抗素子９９の抵抗値をＲ１６を変化させることによって、中心周波数Ｆｃを変化させる調整を行えることになる。
【００５８】
図１に示される本発明に係る等価可変抵抗回路の一例は、このような図３に示される中間周波数選択用フィルタの例における抵抗素子１００及び抵抗素子９９の夫々を等価的に形成するものとして、二個用いられる。そして、二個の各々において、例えば、図２に示される具体構成例における調整用可変抵素子４３の抵抗値（Ｒ１３）が変化せしめられることにより、図１に示される制御電圧供給部２８に含まれる可変直流電圧源１９及び２６が夫々供給する可変直流電圧Ｖ３及びＶ４が変化せしめられ、それにより、図１に示される信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが変化せしめられる。斯かるもとでは、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが、図３に示される中間周波数選択用フィルタの例における抵抗素子１００及び抵抗素子９９の夫々として機能する状態にあり、それが変化せしめられることによって、図３に示される中間周波数選択用フィルタの例における通過周波数帯域の中心周波数を変化させる調整が行われる。
【００５９】
【発明の効果】
以上の説明から明らかな如く、本発明に係る等価可変抵抗回路は、複数個の抵抗素子と複数個のトランジスタと二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧を変化させる電圧制御部によって構成され、従って、集積回路化に適した構成を有するとともに、比較的安価に得られることになる。
【００６０】
そして、本発明に係る等価可変抵抗回路にあっては、電圧制御部によって二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧が変化せしめられることにより、その直流電圧の変化に応じて、信号路形成部における信号入力端と信号出力端との間の抵抗値が変化せしめられるので、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられて、電圧制御部によって二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧が変化せしめられると、その直流電圧の変化に応じて、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分の抵抗値が変化せしめられることになり、その結果、中間周波数選択用フィルタの中心周波数が直流電圧の変化に応じて変化せしめられる。そして、斯かる中間周波数選択用フィルタにおける中心周波数の変化は、その中心周波数のばらつき変動の抑制のための調整を行うものとされ得ることになる。
【００６１】
即ち、本発明に係る等価可変抵抗回路が、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられるもとにあっては、本発明に係る等価可変抵抗回路の信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させることにより、中間周波数選択用フィルタの中心周波数のばらつき変動の抑制を容易かつ的確に行えることになる。従って、本発明に係る等価可変抵抗回路は、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられるに好適である。
【図面の簡単な説明】
【図１】本発明に係る等価可変抵抗回路の一例を示す回路接続図である。
【図２】図１に示される例における制御電圧供給部の具体構成例を示す回路接続図である。
【図３】図１に示される例が適用されるに好適な中間周波数選択用フィルタの例を示す回路接続図である。
【符号の説明】
１１ 信号入力端 １２，２１，２２，４１，４２，９９，１００ 抵抗素子 １３ 信号出力端 １４ 信号路形成部 １５，１７，２０，２３，２５，４５，４６，４７，４８，５７，５８，５９，８０，８１ ＮＰＮ型のトランジスタ １６，２４，４０，６３ 定直流電圧源 １８，６８ 直流電圧源 １９，２６ 可変直流電圧源 ２７ 電流源 ２８ 制御電圧供給部 ３１，４４，９６，９７，１０２ 演算増幅部 ３２，７０，７７，９５，１０１ 容量素子 ５６，６１，６２，６４，６５，６６，６７，６９，７２，７３，７４，７５，７６，７９，８３ ＰＮＰ型のトランジスタ ７１，７８ 電圧出力端子
【発明の属する技術分野】
本発明は、受信された放送波信号に対する中間周波数選択用フィルタの構成要素等として用いられる等価可変抵抗回路に関する。
【０００２】
【従来の技術】
所謂“ラジオ放送”を行っている放送局から送出された放送波信号等の受信に使用される、スーパーヘテロダイン受信装置の分野においては、バリアブル・コンデンサが用いられるアナログ選局方式の採用に代わり、例えば、フェイズ・ロックド・ループ（ＰＬＬ）が用いられるディジタル選局方式の採用が一般化してきている。ディジタル選局方式が採用されたもとにあっては、ＰＬＬが、例えば、マイクロコンピュータによる制御のもとに作動せしめられて、迅速かつ確実な選局動作が行われ、しかも、選局に際して使用者による微調整等が不要とされて、使い勝手に優れた選局部が形成される。
【０００３】
このようなディジタル選局方式が採用されたスーパーヘテロダイン受信装置においても、例えば、アナログ選局方式が採用されたスーパーヘテロダイン受信装置の場合と同様に、選局動作が行われて選択受信された放送波信号が周波数変換されて中間周波数信号とされ、中間周波数選択用フィルタを通じることによる不用信号の除去がなされて、中間中波増幅部に供給される。それゆえ、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置にも、その中間周波処理部に中間周波数選択用フィルタが備えられることになる。
【０００４】
ディジタル選局方式が採用されたスーパーヘテロダイン受信装置に備えられる中間周波数選択用フィルタは、従来、ディジタル選局方式により得られる迅速かつ確実な選局動作の利点を充分に生かすべく、周波数安定性に優れたセラミックフィルタ素子によって構成されている。セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタは、通常の適正な使用状況のもとでは、周波数変動を生じることがほとんど無く、調整操作が必要とされないという利点をもたらす。
【０００５】
しかしながら、セラミックフィルタ素子は、一般に、小型化，薄型化を図ることが困難とされ、また、比較的高価である。それゆえ、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置においては、ディジタル選局が行われる選局部，周波数変換部及び中間周波処理部等が集積回路化されて小型・軽量化が図られるのであるが、セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタが備えられるもとにあっては、中間周波数選択用フィルタが、集積回路化部分に含められず、集積回路化部分に対して外付けされることになり、それによって選局部，周波数変換部及び中間周波処理部等を含む回路部分の全体の効果的な小型化が妨げられてしまう。さらに、セラミックフィルタ素子が用いられて構成された中間周波数選択用フィルタの使用は、コストが嵩むことにつながってしまう。
【０００６】
【発明が解決しようとする課題】
そこで、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置において、中間周波数選択用フィルタを、セラミックフィルタ素子を用いることなく、集積回路化に適した回路構成をもって構成し、しかも、ディジタル選局方式により得られる迅速かつ確実な選局動作の利点を充分に生かすことができるものとなすことが望まれることになるが、従来においては、中間周波数選択用フィルタを集積回路化に適した回路構成をもって構成される場合、その中心周波数のばらつき変動に関する問題が解消されていない。即ち、集積回路化に適した回路構成をもって構成された中間周波数選択用フィルタが伴う中心周波数のばらつき変動は、主として、中間周波数選択用フィルタを構成する各半導体回路素子の特性上の不揃いに起因するが、各半導体回路素子が集積回路化されているがゆえに、それらの特性上の不揃いに応じた特性の補正あるいは補償を的確に行うことができず、その結果、中心周波数のばらつき変動を抑制することが困難とされているのである。
【０００７】
斯かる点に鑑み、本発明は、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として利用されるとき、その中間周波数選択用フィルタが伴う中心周波数のばらつき変動を抑制する調整を容易かつ的確に行うことができることになり、従って、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの形成に用いられるに好適であり、しかも比較的安価に得られる等価可変抵抗回路を提供する。
【０００８】
【課題を解決するための手段】
本発明に係る等価可変抵抗回路の第１の態様は、信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、信号路形成部における第１の抵抗素子と信号出力端との間の信号出力路部分に接続された、例えば、コレクタとされる第１の電極を有する第１のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第１のトランジスタの、例えば、エミッタとされる第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第１のトランジスタとで差動対を形成する第２のトランジスタと、共通接続された第１及び第２のトランジスタの第２の電極に接続された、例えば、コレクタとされる第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有し、第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、第１のトランジスタの、例えば、ベースとされる第３の電極と第２のトランジスタの、例えば、ベースとされる第３の電極との間に印加される直流電圧を変化させ、等価的に信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる電圧制御部と、第３のトランジスタの、例えば、ベースとされる第３の電極が第３の抵抗素子を通じて信号路形成部における信号入力端と第１の抵抗素子との間の信号入力路部分に接続されるとともに、第３のトランジスタの第３の電極に接続された、例えば、コレクタとされる第１の電極、及び、電流源部を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有する第４のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第４のトランジスタの第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第４のトランジスタとで差動対を形成する第５のトランジスタと、第４のトランジスタの、例えば、ベースとされる第３の電極と第５のトランジスタの、例えば、ベースとされる第３の電極との間に印加される直流電圧を、第１のトランジスタの第３の電極と第２のトランジスタの第３の電極との間に印加される直流電圧の変化と連動して変化させる副電圧制御部とが設けられて構成される。
【０００９】
また、本発明に係る等価可変抵抗回路の第２の態様は、信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、信号路形成部における第１の抵抗素子と信号出力端との間の信号出力路部分に接続された、例えば、コレクタとされる第１の電極を有する第１のトランジスタと、直流電圧源に接続された、例えば、コレクタとされる第１の電極、及び、第１のトランジスタの、例えば、エミッタとされる第２の電極に共通接続された、例えば、エミッタとされる第２の電極を有し、第１のトランジスタとで差動対を形成する第２のトランジスタと、共通接続された第１及び第２のトランジスタの第２の電極に接続された、例えば、コレクタとされる第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された、例えば、エミッタとされる第２の電極を有し、第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、第１のトランジスタの、例えば、ベースとされる第３の電極に定直流電圧を印加する定直流電圧源と第２のトランジスタの、例えば、ベースとされる第３の電極に可変直流電圧を印加する可変直流電圧源とを含み、第１のトランジスタの第３の電極と第２のトランジスタの第３の電極との間に印加される直流電圧を変化させ、等価的に信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる電圧制御部とを具備し、電圧制御部における可変直流電圧源が、可変抵抗素子と演算増幅部とを含んで形成され、可変抵抗素子の抵抗値変化に応じて変化する可変直流電流を発する電圧−電流変換部と、所定の直流電流を発生する電流源部と、電圧−電流変換部により得られる可変直流電流と電流源部により得られる所定の直流電流との差に応じた差電流が流れ、その差電流に応じた可変直流電圧が得られる電流−電圧変換部とを備えて構成される。
【００１０】
このように第１の態様あるいは第２の態様をとるものとして構成される本発明に係る等価可変抵抗回路は、複数個の抵抗素子と複数個のトランジスタと二個のトランジスタの、例えば、ベースとされる第３の電極間に印加される直流電圧を変化させる、例えば、第１のトランジスタの第３の電極に定直流電圧を印加する定直流電圧源と第２のトランジスタの第３の電極に可変直流電圧を印加する可変直流電圧源とを含んだ電圧制御部によって構成される。従って、集積回路化に適した構成を有するとともに、比較的安価に得られることになる。
【００１１】
そして、本発明に係る等価可変抵抗回路は、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられることにより、その直流電圧の変化に応じて、信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させる。それゆえ、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられたもとで、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられると、中間周波数選択用フィルタにおいて、部分的に信号路の抵抗値が変化せしめられることになる。
【００１２】
従って、本発明に係る等価可変抵抗回路が、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられて、電圧制御部によって二個のトランジスタの第３の電極間に印加される直流電圧が変化せしめられると、その直流電圧の変化に応じて、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分の抵抗値が変化せしめられることになり、その結果、中間周波数選択用フィルタの中心周波数が直流電圧の変化に応じて変化せしめられる。そして、中間周波数選択用フィルタの斯かる中心周波数の変化は、その中心周波数のばらつき変動の抑制のための調整とすることができるものとされる。
【００１３】
即ち、本発明に係る等価可変抵抗回路が、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられるもとにあっては、本発明に係る等価可変抵抗回路の信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させることにより、中間周波数選択用フィルタの中心周波数のばらつき変動の抑制を容易かつ的確に行えることになる。従って、本発明に係る等価可変抵抗回路は、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられるに好適である。
【００１４】
【発明の実施の形態】
図１は、前述の第１の態様あるいは第２の態様をとるものとして構成される本発明に係る等価可変抵抗回路の一例を示す。この例においては、入力信号Ｓｉが供給される信号入力端１１から抵抗素子１２を経て信号出力端１３に至る信号路形成部１４が設けられている。この信号路形成部１４にあっては、信号入力端１１と抵抗素子１２との間が信号入力部分１４ｉとされ、また、抵抗素子１２と信号出力端１３との間が信号出力部分１４ｔとされている。
【００１５】
信号路形成部１４における信号出力部分１４ｔには、ＮＰＮ型のトランジスタ１５のコレクタが接続されている。トランジスタ１５のベースは、定直流電圧を供給する定直流電圧源１６に接続されており、また、トランジスタ１５のエミッタは、ＮＰＮ型のトランジスタ１７のエミッタに接続されている。トランジスタ１７のコレクタは、直流電圧源１８に接続されており、また、トランジスタ１７のベースは、可変直流電圧を供給する可変直流電圧源１９に接続されている。そして、トランジスタ１５及びトランジスタ１７は、各々のエミッタが共通接続された差動対を形成している。
【００１６】
トランジスタ１５及びトランジスタ１７の共通接続されたエミッタには、ＮＰＮ型のトランジスタ２０のコレクタが接続されている。トランジスタ２０のエミッタは、抵抗素子２１を介して基準電位点（接地電位点）に接続されており、また、トランジスタ２０のベースは、抵抗素子２２を介して信号路形成部１４における信号入力部分１４ｉに接続されている。トランジスタ２０及び抵抗素子２１は、電圧−電流変換部を形成している。
【００１７】
トランジスタ２０のベースには、ＮＰＮ型のトランジスタ２３のコレクタが接続されている。トランジスタ２３のベースは、定直流電圧を供給する定直流電圧源２４に接続されており、また、トランジスタ２３のエミッタは、ＮＰＮ型のトランジスタ２５のエミッタに接続されている。トランジスタ２５のコレクタは、直流電圧源１８に接続されており、また、トランジスタ２５のベースは、可変直流電圧を供給する可変直流電圧源２６に接続されている。そして、トランジスタ２３及びトランジスタ２５は、各々のエミッタが共通接続された差動対を形成しており、トランジスタ２３及びトランジスタ２５の共通接続されたエミッタには、電流源２７が接続されている。
【００１８】
斯かる構成のもとで、トランジスタ１５のベースに接続されてそれに定直流電圧を印加する定直流電圧源１６、及び、トランジスタ１７のベースに接続されてそれに可変直流電圧を印加する可変直流電圧源１９は、トランジスタ１５のベースとトランジスタ１７のベースとの間に印加される直流電圧を、必要に応じて変化させる電圧制御部を形成している。同様に、トランジスタ２３のベースに接続されてそれに定直流電圧を印加する定直流電圧源２４、及び、トランジスタ２５のベースに接続されてそれに可変直流電圧を印加する可変直流電圧源２６は、トランジスタ２３のベースとトランジスタ２５のベースとの間に印加される直流電圧を、必要に応じて変化させる電圧制御部を形成している。
【００１９】
また、可変直流電圧源１９と可変直流電圧源２６とは、各々が供給する可変直流電圧の値を連動して変化させるものとされていて、制御電圧供給部２８を形成している。
【００２０】
このような図１に示される本発明に係る等価可変抵抗回路の一例に関し、その動作についての説明が、信号出力端１３に演算増幅部３１と容量素子３２とが並列接続された状況が想定されたもとで、以下の如くになされる。斯かる説明においては、抵抗素子１２，２１及び２２の抵抗値が夫々Ｒ１，Ｒ２及びＲ３とされ、直流電圧源１８が供給する直流電圧がＶ０（例えば、２Ｖ）とされ、定直流電圧源１６及び２４が供給する定直流電圧が夫々Ｖ１（例えば、１．６５Ｖ）及びＶ２（例えば、１．２５Ｖ）とされ、さらに、可変直流電圧源１９及び２６が供給する可変直流電圧が夫々Ｖ３及びＶ４とされる。
【００２１】
信号入力端１１に供給される入力信号Ｓｉは、信号路形成部１４を抵抗素子１２を通じて流れる、入力信号Ｓｉに応じた電流ｉ１を生じさせるとともに、抵抗素子２２を通じてトランジスタ２０のベースに供給される。それにより、電圧−電流変換部を形成するトランジスタ２０及び抵抗素子２１は、トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる、入力信号Ｓｉに応じた電流ｉ２を生じさせる。
【００２２】
トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる電流ｉ２は、トランジスタ１５のコレクタ−エミッタ通路とトランジスタ１７のコレクタ−エミッタ通路とを分流し、トランジスタ１５のコレクタ−エミッタ通路を電流ｉ３が流れるとともに、トランジスタ１７のコレクタ−エミッタ通路を電流ｉ４が流れる（ｉ２＝ｉ３＋ｉ４）。それにより、信号路形成部１４の信号出力路部分１４ｔにおけるトランジスタ１５のコレクタの接続点と信号出力端１３との間においては、電流ｉ１から電流ｉ３が減じられて得られる電流ｉ５（ｉ５＝ｉ１−ｉ３）が流れ、この電流ｉ５が、信号出力端１３を通じて容量素子３２に流入する。
【００２３】
このようなもとで、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられると、トランジスタ１７のベースと定直流電圧源１６から定直流電圧Ｖ１が印加されているトランジスタ１５のベースとの間に印加される直流電圧が変化せしめられ、従って、トランジスタ１５のベース電位に対するトランジスタ１７のベース電位が変化せしめられて、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比α（α＝ｉ４／ｉ３）が変化せしめられることになる。
【００２４】
このとき、トランジスタ２０のコレクタ−エミッタ通路及び抵抗素子２１を通じて流れる電流ｉ２は一定に維持されるので、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３及びトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の夫々が変化せしめられることになり、従って、信号出力端１３を通じて容量素子３２に流入する電流ｉ５（ｉ５＝ｉ１−ｉ３）が変化せしめられる。このようにして、信号出力端１３を通じて容量素子３２に流入する電流ｉ５が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化に応じて変化せしめられるが、このことは、等価的に、信号路形成部１４における信号入力端１１と信号出力端１３との間の抵抗値が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化に応じて変化せしめられることになり、従って、図１に示される本発明に係る等価可変抵抗回路の一例が、その全体で可変抵抗素子として機能することになる。
【００２５】
斯かる際において、抵抗素子１２を流れる電流ｉ１及び抵抗素子２１を流れる電流ｉ２は、入力信号Ｓｉの電圧をｖi として、
ｉ１＝ｖi ／Ｒ１
ｉ２＝ｖi ／Ｒ２
とあらわされる。
【００２６】
また、抵抗素子２１を流れる電流ｉ２とトランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３及びトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４との間には、
ｉ３＝ｉ２／（１＋α）
とあらわされ、γ＝１／（１＋α）とすると、
ｉ３＝γ・ｉ２
とあらわされる。
【００２７】
従って、信号出力端１３を通じて容量素子３２に流入する電流ｉ５は、
【００２８】
それゆえ、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値をＲｘとすると、
【００２９】
即ち、図１に示される本発明に係る等価可変抵抗回路の一例が、その全体で可変抵抗素子として機能する際における等価抵抗値は、
Ｒｘ＝（Ｒ１・Ｒ２）／（Ｒ２−γ・Ｒ１）
とあらわされることになり、γ＝１／（１＋α）の変化、従って、電流ｉ３に対する電流ｉ４の比α＝ｉ４／ｉ３の変化に応じて変化せしめられる。
【００３０】
また、図１に示される本発明に係る等価可変抵抗回路の一例においては、電流源２７を流れる電流をｉ６，トランジスタ２３のコレクタ−エミッタ通路を流れる電流をｉ７、及び、トランジスタ２５のコレクタ−エミッタ通路を流れる電流をｉ８とすると、電流ｉ６はトランジスタ２３のコレクタ−エミッタ通路及びトランジスタ２５のコレクタ−エミッタ通路を夫々電流ｉ７及び電流ｉ８として分流するので、
ｉ６＝ｉ７＋ｉ８
という関係が成立する。
【００３１】
そして、可変直流電圧源２６からトランジスタ２５のベースに印加される可変直流電圧Ｖ４が、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化と連動して変化せしめられ、可変直流電圧Ｖ３と定直流電圧源１６からトランジスタ１５のベースに印加される定直流電圧Ｖ１との差、及び、可変直流電圧Ｖ４と定直流電圧源２４からトランジスタ２３のベースに印加される定直流電圧Ｖ２との差が、常時互いに等しく、ΔＶとなるようにされている（ΔＶ＝Ｖ３−Ｖ１＝Ｖ４−Ｖ２）。
【００３２】
それゆえ、トランジスタ２３のコレクタ─エミッタ通路を流れる電流ｉ７に対するトランジスタ２５のコレクタ−エミッタ通路を流れる電流ｉ８の比も、トランジスタ１５のコレクタ─エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比と等しいαとされる。従って、電流源２７を流れる電流ｉ６とトランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７との間には、
ｉ７＝ｉ６／（１＋α）＝γ・ｉ６
という関係が成立する。
【００３３】
さらに、図１に示される本発明に係る等価可変抵抗回路の一例においては、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下、即ち、ｉ３・Ｒ１＝γ・ｉ２・Ｒ２と、抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下、即ち、ｉ７・Ｒ３＝γ・ｉ６・Ｒ３とが、互いに等しくなる（γ・ｉ２・Ｒ２＝γ・ｉ６・Ｒ３）ように、回路定数が設定される。
【００３４】
斯かるもとで、上述の如くに、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられるとき、それに伴ってトランジスタ１７のベースと定直流電圧源１６から定直流電圧Ｖ１が印加されているトランジスタ１５のベースとの間に印加される直流電圧（ΔＶ）が変化せしめられ、それにより、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３に対するトランジスタ１７のコレクタ−エミッタ通路を流れる電流ｉ４の比αが変化して、トランジスタ１５のコレクタ−エミッタ通路を流れる電流ｉ３が変化すると、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下が変化して、信号路形成部１４における信号入力路部分１４ｉの電位が変化することになる。
【００３５】
このとき、可変直流電圧源２６からトランジスタ２５のベースに印加される可変直流電圧Ｖ４も、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３の変化と連動して変化せしめられるので、それに伴ってトランジスタ２５のベースと定直流電圧源２４から定直流電圧Ｖ２が印加されているトランジスタ２３のベースとの間に印加される直流電圧（ΔＶ）が変化せしめられ、それにより、トランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７に対するトランジスタ２５のコレクタ−エミッタ通路を流れる電流ｉ８の比αが変化して、トランジスタ２３のコレクタ−エミッタ通路を流れる電流ｉ７が変化すると、抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下も変化する。
【００３６】
このとき、上述の如くの、抵抗素子１２を電流ｉ３が流れることにより生じる抵抗素子１２における電圧降下と抵抗素子２２を電流ｉ７が流れることにより生じる抵抗素子２２における電圧降下とが互いに等しくなるようにする回路定数の設定により、抵抗素子１２における電圧降下の変化と抵抗素子２２における電圧降下の変化とが互いに等しくなる。それゆえ、抵抗素子１２における電圧降下が変化して、信号路形成部１４における信号入力路部分１４ｉの電位が変化しても、その電位変化は、抵抗素子２２における電圧降下の変化によって吸収されることになり、トランジスタ２０のベース電位は変化せしめられない。
【００３７】
即ち、差動対を形成するトランジスタ２３及び２５，電流源２７，トランジスタ２３のベースに定直流電圧Ｖ２を印加する定直流電圧源２４、さらには、トランジスタ２５のベースに可変直流電圧Ｖ４を印加し、その可変直流電圧Ｖ４を、可変直流電圧源１９からトランジスタ１７のベースに印可される可変直流電圧Ｖ３の変化に連動して変化させる可変直流電圧源２６等が設けられ、所定の回路定数設定がなされることにより、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘを変化させるべく、可変直流電圧源１９からトランジスタ１７のベースに印加される可変直流電圧Ｖ３が変化せしめられるとき、トランジスタ２０のベース電位が実質的に一定に維持されることになり、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが適正に変化せしめられる。
【００３８】
図２は、図１に示される本発明に係る等価可変抵抗回路の一例において、可変直流電圧源１９及び２６を含んで形成される制御電圧供給部２８についての具体構成例を示す。
【００３９】
図２に示される具体構成例にあっては、定直流電圧Ｖ２（例えば、１．２５Ｖ）を供給する定直流電圧源４０を電源とする回路部に、抵抗素子４１及び４２，調整用可変抵抗素子４３，演算増幅部４４、及び、ＮＰＮ型のトランジスタ４５，４６，４７及び４８を含んで形成される電圧−電流変換部４９が設けられるとともに、抵抗素子５０，５１，５２，５３，５４及び５５，ＰＮＰ型のトランジスタ５６、及び、ＮＰＮ型のトランジスタ５７，５８及び５９を含んで形成される、温度変化に伴う電流値変動が小とされた電流源部６０が設けられている。
【００４０】
電圧−電流変換部４９においては、抵抗素子４１と調整用可変抵抗素子４３との間の接続点に得られる電圧Ｖｃが演算増幅部４４に入力され、演算増幅部４４，トランジスタ４５及び抵抗素子４２を含む部分の負帰還動作によって、トランジスタ４６，４７及び４８の夫々のコレクタ−エミッタ通路を流れる、演算増幅部４４に入力される電圧Ｖｃに応じた電流Ｉｃが得られる。電圧Ｖｃは、調整用可変抵抗素子４３の抵抗値変化に応じて変化せしめられる。従って、調整用可変抵抗素子４３の抵抗値が変化せしめられることにより、それに応じて電圧Ｖｃが変化し、それに伴って、トランジスタ４６，４７及び４８の夫々のコレクタ−エミッタ通路を流れる電流Ｉｃが、調整用可変抵抗素子４３の抵抗値変化に応じて変化することになり、電流Ｉｃは可変直流電流である。
【００４１】
抵抗素子４１及び４２の抵抗値を夫々Ｒ１１及びＲ１２とし、調整用可変抵抗素子４３の抵抗値をＲ１３とすると、電流Ｉｃは、
Ｉｃ＝Ｖ２・Ｒ１１／（（Ｒ１１＋Ｒ１２）・Ｒ１３）
とあらわされる。
【００４２】
電流源部６０においては、トランジスタ５８及び５９の夫々は、そのエミッタ領域面積が、トランジスタ５７のエミッタ領域面積の３倍とされており、トランジスタ５７においてそのコレクタ−エミッタ通路を流れる電流Ｉｓが得られるのに対して、トランジスタ５８及び５９の夫々においてはそのコレクタ−エミッタ通路を流れる電流３Ｉｓ（電流Ｉｓの３倍の電流）が得られる。電流Ｉｓは電流Ｉｃより小とされる直流電流であり、電流３Ｉｓは電流Ｉｃより大とされる直流電流である。
【００４３】
トランジスタ４６のコレクタ−エミッタ通路を流れる電流Ｉｃは、カレントミラー部を形成するＰＮＰ型のトランジスタ６１及び６２のうちのトランジスタ６１のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ６１及び６２のうちのトランジスタ６２のエミッタ−コレクタ通路を電流Ｉｃが流れることになり、その電流Ｉｃがトランジスタ５９のコレクタ−エミッタ通路に流入する。それにより、エミッタが定直流電圧Ｖ１（例えば、１．６５Ｖ）を供給する定直流電圧源６３に接続されるとともにコレクタがトランジスタ５９のコレクタに接続された、ＰＮＰ型のトランジスタ６４のエミッタ−コレクタ通路を電流３Ｉｓ−Ｉｃが流れることになる。
【００４４】
また、トランジスタ５７のコレクタ−エミッタ通路を流れる電流Ｉｓは、カレントミラー部を形成するＰＮＰ型のトランジスタ６５及び６６のうちのトランジスタ６５のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ６５及び６６のうちのトランジスタ６６のエミッタ−コレクタ通路を電流Ｉｓが流れることになり、その電流Ｉｓがトランジスタ４８のコレクタ−エミッタ通路に流入する。それにより、エミッタが、ＰＮＰ型のトランジスタ６７のエミッタ−コレクタ通路を介して、直流電圧Ｖ０（例えば、２Ｖ）を供給する直流電圧源６８に接続されるとともに、コレクタがトランジスタ４８のコレクタに接続された、ＰＮＰ型のトランジスタ６９のコレクタ−エミッタ通路を電流Ｉｃ−Ｉｓが流れることになる。
【００４５】
トランジスタ６９のエミッタと接地電位点との間には、容量素子７０が接続されていて、その容量素子７０におけるトランジスタ６９のエミッタに接続された一端から電圧出力端子７１が導出されており、電圧出力端子７１に、電流Ｉｃに応じて変化する可変直流電圧が得られ、この可変直流電圧が、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源１９が供給する可変直流電圧Ｖ３とされる。
【００４６】
このようなもとで、トランジスタ６４及び６９及びトランジスタ６９のエミッタに接続された容量素子７０は、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃと、電流源部６０により得られる直流電流である電流３Ｉｓ及び電流Ｉｓとの差に応じた差電流（３Ｉｓ−Ｉｃ及びＩｃ−Ｉｓ）が流れ、その差電流に応じた可変直流電圧Ｖ３が得られる電流−電圧変換部を形成している。
【００４７】
また、トランジスタ４７のコレクタ−エミッタ通路を流れる電流Ｉｃは、カレントミラー部を形成するＰＮＰ型のトランジスタ７２及び７３のうちのトランジスタ７２のエミッタ−コレクタ通路を流れ、それによりカレントミラー部を形成するトランジスタ７２及び７３のうちのトランジスタ７３のエミッタ−コレクタ通路を電流Ｉｃが流れることになり、その電流Ｉｃがトランジスタ５８のコレクタ−エミッタ通路に流入する。それにより、エミッタが定直流電圧Ｖ２を供給する定直流電圧源４０に接続されるとともにコレクタがトランジスタ５８のコレクタに接続された、ＰＮＰ型のトランジスタ７４のエミッタ−コレクタ通路を電流３Ｉｓ−Ｉｃが流れることになる。
【００４８】
また、このとき、エミッタが、ＰＮＰ型のトランジスタ７６のエミッタ−コレクタ通路を介して、直流電圧Ｖ０を供給する直流電圧源６８に接続されるとともに、コレクタが基準電位点に接続された、ＰＮＰ型のトランジスタ７５のコレクタ−エミッタ通路を電流Ｉｃ−Ｉｓが流れることになる。
【００４９】
トランジスタ７５のエミッタと接地電位点との間には、容量素子７７が接続されていて、その容量素子７７におけるトランジスタ７５のエミッタに接続された一端から電圧出力端子７８が導出されており、電圧出力端子７８に、電流Ｉｃに応じて変化する可変直流電圧が得られ、この可変直流電圧が、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源２６が供給する可変直流電圧Ｖ４とされる。
【００５０】
このようなもとで、トランジスタ７４及び７５及びトランジスタ７５のエミッタに接続された容量素子７７は、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃと、電流源部６０により得られる直流電流である電流３Ｉｓ及び電流Ｉｓとの差に応じた差電流（３Ｉｓ−Ｉｃ及びＩｃ−Ｉｓ）が流れ、その差電流に応じた可変直流電圧Ｖ４が得られる電流−電圧変換部を形成している。
【００５１】
上述の如くに、トランジスタ６９及び７５の夫々のエミッタ−コレクタ通路を流れる電流は、適正な状態のもとでは電流Ｉｃ−Ｉｓとされることになるが、例えば、直流電圧源６８が供給する直流電圧Ｖ０に変動が生じた場合等においては、電流Ｉｃ−Ｉｓからのずれを生じてしまう虞がある。そこで、図２に示される具体構成例においては、このようなトランジスタ６９及び７５の夫々のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓからのずれが生じた場合には、そのずれに対する補正が自動的に行われる。
【００５２】
即ち、図２に示される具体構成例にあっては、トランジスタ４８のコレクタとトランジスタ６９のコレクタとの間の接続点に、ＰＮＰ型のトランジスタ７９のベースが接続されており、このトランジスタ７９により、トランジスタ６９のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓに対するずれの検出が行われる。トランジスタ７９により、トランジスタ６９のエミッタ−コレクタ通路を流れる電流の電流Ｉｃ−Ｉｓに対するずれが検出されると、トランジスタ７９から得られる検出出力が、ＮＰＮ型のトランジスタ８０及び８１及び抵抗素子８２により形成される回路部におけるトランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅを変化させる。
【００５３】
トランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅは、エミッタが定直流電圧源６８に接続されるとともに、コレクタがトランジスタ８１のコレクタに接続され、ベースがトランジスタ６７及び７６の夫々のベースと共通接続されたＰＮＰ型のトランジスタ８３のエミッタ−コレクタ通路を流れる。トランジスタ８３は、トランジスタ６７及び７６の夫々とでカレントミラーを形成している。従って、トランジスタ７９から得られる検出出力によってトランジスタ８１のコレクタ−エミッタ通路を流れる電流Ｉｅが変化せしめられるときには、トランジスタ８３のエミッタ−コレクタ通路を流れる電流Ｉｅがトランジスタ７９から得られる検出出力に応じて変化せしめられ、それに伴って、トランジスタ６７及び７６の夫々のエミッタ−コレクタ通路を流れる電流が、トランジスタ７９から得られる検出出力に応じて変化せしめられることになる。
【００５４】
そして、斯かるトランジスタ６７及び７６の夫々のエミッタ−コレクタ通路を流れる電流のトランジスタ７９から得られる検出出力に応じた変化は、トランジスタ７９から得られる検出出力が零となるように、即ち、トランジスタ６７のエミッタ−コレクタ通路及びトランジスタ６９のエミッタ−コレクタ通路を通じて流れる電流の電流Ｉｃ−Ｉｓに対するずれがなくなるように行われる。その結果、トランジスタ６９のエミッタ−コレクタ通路を流れる電流及びトランジスタ７５のエミッタ−コレクタ通路を流れる電流の夫々が電流Ｉｃ−Ｉｓに維持されることになる。
【００５５】
このように、図２に示される具体構成例にあっては、電圧出力端子７１に可変直流電圧Ｖ３が得られるとともに電圧出力端子７８に可変直流電圧Ｖ４が得られる。そして、調整用可変抵抗素子４３の抵抗値（Ｒ１３）が、例えば、調整用可変抵抗素子４３が操作されることにより、変化せしめられると、それに応じて、電圧−電流変換部４９により得られる可変直流電流である電流Ｉｃが変化せしめられ、その電流Ｉｃの変化に応じて、電圧出力端子７１に得られる可変直流電圧Ｖ３及び電圧出力端子７８に得られる可変直流電圧Ｖ４が相互に連動して変化せしめられることになる。従って、図２に示される具体構成例により、図１に示される本発明に係る等価可変抵抗回路の一例における可変直流電圧源１９及び２６が形成されていることになる。
【００５６】
図３は、図１に示される本発明に係る等価可変抵抗回路の一例が適用されるに好適な、例えば、ディジタル選局方式が採用されたスーパーヘテロダイン受信装置に用いられる、集積回路化に適した回路構成を有した中間周波数選択用フィルタの例を示す。この中間周波数選択用フィルタの例においては、入力端子９０に供給される信号Ｓｒが、抵抗素子９１，９２，９３及び９４，容量素子９５、及び、演算増幅部９６及び９７を含んで形成される周波数選択部を通じて、出力端子９８に信号Ｓｒ’とされて導出される。また、それとともに、信号Ｓｒ’が、抵抗素子９９及び１００，容量素子１０１及び演算増幅部１０２を含んで形成される帰還部を通じて、演算増幅部９６の入力端に帰還される。
【００５７】
斯かる中間周波数選択用フィルタの例にあっては、通過周波数帯域の中心周波数が、抵抗素子１００の抵抗値と容量素子９５の容量値とで定まる時定数、及び、抵抗素子９９の抵抗値と容量素子１０１の容量値とで定まる時定数によって設定される。中心周波数をＦｃ，抵抗素子１００の抵抗値をＲ１５，容量素子９５の容量値をＣ１，抵抗素子９９の抵抗値をＲ１６及び容量素子１０１の容量値をＣ２とすると、
Ｆｃ＝１／（２π・Ｒ１５・Ｃ１）＝１／（２π・Ｒ１６・Ｃ２）
となり、抵抗素子１００の抵抗値Ｒ１５及び抵抗素子９９の抵抗値をＲ１６を変化させることによって、中心周波数Ｆｃを変化させる調整を行えることになる。
【００５８】
図１に示される本発明に係る等価可変抵抗回路の一例は、このような図３に示される中間周波数選択用フィルタの例における抵抗素子１００及び抵抗素子９９の夫々を等価的に形成するものとして、二個用いられる。そして、二個の各々において、例えば、図２に示される具体構成例における調整用可変抵素子４３の抵抗値（Ｒ１３）が変化せしめられることにより、図１に示される制御電圧供給部２８に含まれる可変直流電圧源１９及び２６が夫々供給する可変直流電圧Ｖ３及びＶ４が変化せしめられ、それにより、図１に示される信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが変化せしめられる。斯かるもとでは、信号路形成部１４における信号入力端１１と信号出力端１３との間の等価抵抗値Ｒｘが、図３に示される中間周波数選択用フィルタの例における抵抗素子１００及び抵抗素子９９の夫々として機能する状態にあり、それが変化せしめられることによって、図３に示される中間周波数選択用フィルタの例における通過周波数帯域の中心周波数を変化させる調整が行われる。
【００５９】
【発明の効果】
以上の説明から明らかな如く、本発明に係る等価可変抵抗回路は、複数個の抵抗素子と複数個のトランジスタと二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧を変化させる電圧制御部によって構成され、従って、集積回路化に適した構成を有するとともに、比較的安価に得られることになる。
【００６０】
そして、本発明に係る等価可変抵抗回路にあっては、電圧制御部によって二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧が変化せしめられることにより、その直流電圧の変化に応じて、信号路形成部における信号入力端と信号出力端との間の抵抗値が変化せしめられるので、例えば、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられて、電圧制御部によって二個のトランジスタにおける、例えば、各々のベースとされる電極間に印加される直流電圧が変化せしめられると、その直流電圧の変化に応じて、中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分の抵抗値が変化せしめられることになり、その結果、中間周波数選択用フィルタの中心周波数が直流電圧の変化に応じて変化せしめられる。そして、斯かる中間周波数選択用フィルタにおける中心周波数の変化は、その中心周波数のばらつき変動の抑制のための調整を行うものとされ得ることになる。
【００６１】
即ち、本発明に係る等価可変抵抗回路が、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの中心周波数の設定に関与する抵抗部分を形成するものとして用いられるもとにあっては、本発明に係る等価可変抵抗回路の信号路形成部における信号入力端と信号出力端との間の抵抗値を変化させることにより、中間周波数選択用フィルタの中心周波数のばらつき変動の抑制を容易かつ的確に行えることになる。従って、本発明に係る等価可変抵抗回路は、集積回路化に適した回路構成をもって構成される中間周波数選択用フィルタの構成要素として用いられるに好適である。
【図面の簡単な説明】
【図１】本発明に係る等価可変抵抗回路の一例を示す回路接続図である。
【図２】図１に示される例における制御電圧供給部の具体構成例を示す回路接続図である。
【図３】図１に示される例が適用されるに好適な中間周波数選択用フィルタの例を示す回路接続図である。
【符号の説明】
１１ 信号入力端 １２，２１，２２，４１，４２，９９，１００ 抵抗素子 １３ 信号出力端 １４ 信号路形成部 １５，１７，２０，２３，２５，４５，４６，４７，４８，５７，５８，５９，８０，８１ ＮＰＮ型のトランジスタ １６，２４，４０，６３ 定直流電圧源 １８，６８ 直流電圧源 １９，２６ 可変直流電圧源 ２７ 電流源 ２８ 制御電圧供給部 ３１，４４，９６，９７，１０２ 演算増幅部 ３２，７０，７７，９５，１０１ 容量素子 ５６，６１，６２，６４，６５，６６，６７，６９，７２，７３，７４，７５，７６，７９，８３ ＰＮＰ型のトランジスタ ７１，７８ 電圧出力端子
Claims (8)
- 信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、
該信号路形成部における上記第１の抵抗素子と上記信号出力端との間の信号出力路部分に接続された第１の電極を有する第１のトランジスタと、
直流電圧源に接続された第１の電極、及び、上記第１のトランジスタの第２の電極に共通接続された第２の電極を有し、上記第１のトランジスタとで差動対を形成する第２のトランジスタと、
共通接続された上記第１及び第２のトランジスタの第２の電極に接続された第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された第２の電極を有し、上記第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、
上記第１のトランジスタの第３の電極と上記第２のトランジスタの第３の電極との間に印加される直流電圧を変化させ、等価的に上記信号路形成部における上記信号入力端と上記信号出力端との間の抵抗値を変化させる電圧制御部と、
上記第３のトランジスタの第３の電極が第３の抵抗素子を通じて上記信号路形成部における上記信号入力端と上記第１の抵抗素子との間の信号入力路部分に接続されるとともに、上記第３のトランジスタの第３の電極に接続された第１の電極、及び、電流源部を通じて基準電位点に接続された第２の電極を有する第４のトランジスタと、
直流電圧源に接続された第１の電極、及び、上記第４のトランジスタの第２の電極に共通接続された第２の電極を有し、上記第４のトランジスタとで差動対を形成する第５のトランジスタと、
上記第４のトランジスタの第３の電極と上記第５のトランジスタの第３の電極との間に印加される直流電圧を、上記第１のトランジスタの第３の電極と上記第２のトランジスタの第３の電極との間に印加される直流電圧の変化と連動して変化させる副電圧制御部と、
を備えて構成される等価可変抵抗回路。 - 上記第１のトランジスタの第３の電極と上記第２のトランジスタの第３の電極との間に印加される直流電圧を変化させる上記電圧制御部が、上記第１のトランジスタの第３の電極に第１の定直流電圧を印加する第１の定直流電圧源と上記第２のトランジスタの第３の電極に第１の可変直流電圧を印加する第１の可変直流電圧源とを含んで成るとともに、上記第４のトランジスタの第３の電極と上記第５のトランジスタの第３の電極との間に印加される直流電圧を変化させる上記副電圧制御部が、上記第４のトランジスタの第３の電極に第２の定直流電圧を印加する第２の定直流電圧源と上記第５のトランジスタの第３の電極に第２の可変直流電圧を印加する第２の可変直流電圧源とを含んで成り、上記第１及び第２の可変直流電圧源が相互に連動することを特徴とする請求項１記載の等価可変抵抗回路。
- 上記第１の可変直流電圧源及び第２の可変直流電圧源が、可変抵抗素子と演算増幅部とを含んで形成され、上記可変抵抗素子の抵抗値変化に応じて変化する第１及び第２の可変直流電流を発する電圧−電流変換部と、第１及び第２の直流電流を発生する電流源部と、上記電圧−電流変換部により得られる第１の可変直流電流と上記電流源部により得られる第１の直流電流との差に応じた第１の差電流が流れ、該第１の差電流に応じた第１の可変直流電圧が得られる第１の電流−電圧変換部と、上記電圧−電流変換部により得られる第２の可変直流電流と上記電流源部により得られる第２の直流電流との差に応じた第２の差電流が流れ、該第２の差電流に応じた第２の可変直流電圧が得られる第２の電流−電圧変換部と、を備えて構成されることを特徴とする請求項２記載の等価可変抵抗回路。
- 上記電圧−電流変換部が、上記第１及び第２の可変直流電流に加えて、可変抵抗素子の抵抗値変化に応じて変化する第３の可変直流電流を発生するとともに、上記電流源部が、上記第１及び第２の直流電流に加えて、該第１及び第２の直流電流とは電流値を異にする第３の直流電流を発生し、上記第１の電流−電圧変換部が、上記第１の差電流及び上記電圧−電流変換部により得られる第３の可変直流電流と上記第３の直流電流 との差に応じた第３の差電流が夫々流れる第４のトランジスタ及び第５のトランジスタを含んで形成され、上記第２の電流−電圧変換部が、上記第２の差電流が夫々流れる第６のトランジスタ及び第７のトランジスタを含んで形成されることを特徴とする請求項３記載の等価可変抵抗回路。
- 上記第１の電流−電圧変換部を形成する上記第５のトランジスタを流れる第３の差電流の変化に応じて第３の直流電流を制御し、上記第１の差電流に対する上記第３の差電流の比を一定に維持すべく動作する負帰還ループが設けられることを特徴とする請求項４記載の等価可変抵抗回路。
- 信号入力端から第１の抵抗素子を通じて信号出力端に至る信号路形成部と、
該信号路形成部における上記第１の抵抗素子と上記信号出力端との間の信号出力路部分に接続された第１の電極を有する第１のトランジスタと、
直流電圧源に接続された第１の電極、及び、上記第１のトランジスタの第２の電極に共通接続された第２の電極を有し、上記第１のトランジスタとで差動対を形成する第２のトランジスタと、
共通接続された上記第１及び第２のトランジスタの第２の電極に接続された第１の電極、及び、第２の抵抗素子を通じて基準電位点に接続された第２の電極を有し、上記第２の抵抗素子と共に電圧−電流変換部を形成する第３のトランジスタと、
上記第１のトランジスタの第３の電極に定直流電圧を印加する定直流電圧源と上記第２のトランジスタの第３の電極に可変直流電圧を印加する可変直流電圧源とを含み、上記第１のトランジスタの第３の電極と上記第２のトランジスタの第３の電極との間に印加される直流電圧を変化させ、等価的に上記信号路形成部における上記信号入力端と上記信号出力端との間の抵抗値を変化させる電圧制御部と、
を具備し、
上記電圧制御部における上記可変直流電圧源が、可変抵抗素子と演算増幅部とを含んで形成され、上記可変抵抗素子の抵抗値変化に応じて変化する可変直流電流を発する電圧−電流変換部と、所定の直流電流を発生する電流源部と、上記電圧−電流変換部により得られる可変直流電流と上記電流源部により得られる所定の直流電流との差に応じた差電流が流れ、該差電流に応じた可変直流電圧が得られる電流−電圧変換部とを備えて構成されることを特徴とする等価可変抵抗回路。 - 上記電流源部が相互に電流値を異にする第１の直流電流と第２の直流電流とを発生し、上記電流−電圧変換部が、上記電圧−電流変換部により得られる可変直流電流と上記第１の直流電流との差に応じた第１の差電流、及び、上記電圧−電流変換部により得られる可変直流電流と上記第２の直流電流との差に応じた第２の差電流が夫々流れる第４のトランジスタ及び第５のトランジスタを含んで形成され、上記第４及び第５のトランジスタのうちの一方を流れる上記第１の差電流もしくは第２の差電流に応じて可変直流電圧を得ることを特徴とする請求項６記載の等価可変抵抗回路。
- 上記電流−電圧変換部を形成する上記第４及び第５のトランジスタのうちの一方を流れる上記第１の差電流もしくは第２の差電流の変化に応じて、上記電流源部が発生する上記第１の直流電流及び第２の直流電流を制御し、上記第１の差電流に対する上記第２の差電流の比を一定に維持すべく動作する負帰還ループが設けられることを特徴とする請求項７記載の等価可変抵抗回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12969596A JP3831977B2 (ja) | 1996-05-24 | 1996-05-24 | 等価可変抵抗回路 |
| GB9710456A GB2313502B (en) | 1996-05-24 | 1997-05-21 | Equivalent variable resistor circuits |
| US08/861,198 US5838184A (en) | 1996-05-24 | 1997-05-21 | Equivalent variable resistor circuits |
| KR1019970020072A KR100520135B1 (ko) | 1996-05-24 | 1997-05-22 | 등가가변저항기회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12969596A JP3831977B2 (ja) | 1996-05-24 | 1996-05-24 | 等価可変抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312542A JPH09312542A (ja) | 1997-12-02 |
| JP3831977B2 true JP3831977B2 (ja) | 2006-10-11 |
Family
ID=15015918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12969596A Expired - Fee Related JP3831977B2 (ja) | 1996-05-24 | 1996-05-24 | 等価可変抵抗回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5838184A (ja) |
| JP (1) | JP3831977B2 (ja) |
| KR (1) | KR100520135B1 (ja) |
| GB (1) | GB2313502B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9613178B2 (en) | 2015-01-13 | 2017-04-04 | The United States Of America, As Represented By The Secretary Of The Army | Integrated circuit topologies for discrete circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163909A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ten Ltd | Tone control circuit |
| JPS6214530A (ja) * | 1985-07-12 | 1987-01-23 | Fujitsu Ten Ltd | 帯域幅可変型の中間周波帯域通過フイルタ |
| DE3724604A1 (de) * | 1987-04-15 | 1988-12-01 | H U C Elektronik Gmbh | Anordnung zum filtern eines fm-ukw-empfangssignals |
| FR2657736A1 (fr) * | 1990-01-31 | 1991-08-02 | Sgs Thomson Microelectronics | Circuit a resistance variable commandee en tension. |
| KR960015837B1 (ko) * | 1993-06-25 | 1996-11-21 | 대우전자 주식회사 | Tv 방송방식적응형 중간주파수변환회로 |
-
1996
- 1996-05-24 JP JP12969596A patent/JP3831977B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-21 GB GB9710456A patent/GB2313502B/en not_active Expired - Fee Related
- 1997-05-21 US US08/861,198 patent/US5838184A/en not_active Expired - Fee Related
- 1997-05-22 KR KR1019970020072A patent/KR100520135B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5838184A (en) | 1998-11-17 |
| KR970078128A (ko) | 1997-12-12 |
| JPH09312542A (ja) | 1997-12-02 |
| GB2313502B (en) | 2000-06-14 |
| KR100520135B1 (ko) | 2005-12-20 |
| GB2313502A (en) | 1997-11-26 |
| GB9710456D0 (en) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0718180Y2 (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| US6163207A (en) | Integrator-filter circuit | |
| JP2004153434A (ja) | 受信機、デジタル−アナログ変換器および同調回路 | |
| US4855626A (en) | Controllable integrator | |
| US20100093303A1 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| US5436595A (en) | Low voltage bipolar amplifier | |
| US7236756B2 (en) | Tuning signal generator and method thereof | |
| NZ196875A (en) | Gain controlled amplifier:gain control current varies load impedance at collector of amplifying transistor | |
| GB2308518A (en) | A double superheterodyne receiver in which the first IF is chosen so that fluctuations in filter centre frequency are smaller than half a tuning step | |
| JPH0577206B2 (ja) | ||
| JP3831977B2 (ja) | 等価可変抵抗回路 | |
| JP2000323963A (ja) | 同調チューニング振動回路の同調チューニング電圧調整のための装置及び方法 | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US4791325A (en) | Class B clamp circuit | |
| JP2000200111A (ja) | 加速されたスイッチングのための制御電流源 | |
| JP2002524958A (ja) | 電子回路 | |
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| JPS624038B2 (ja) | ||
| JP3430415B2 (ja) | 差動増幅器 | |
| US6903591B2 (en) | Phase shifter circuit | |
| US6133782A (en) | Integrator-filter circuit | |
| US4531097A (en) | High frequency amplifier | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPH09181571A (ja) | Ａ／ｄ変換回路および可変容量回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |