JP3826766B2

JP3826766B2 - マイクロ構造体の製造方法

Info

Publication number: JP3826766B2
Application number: JP2001339460A
Authority: JP
Inventors: 和彦杉浦; 毅深田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-11-05
Filing date: 2001-11-05
Publication date: 2006-09-27
Anticipated expiration: 2021-11-05
Also published as: JP2003139791A

Description

【０００１】
【発明の属する技術分野】
本発明は、可動電極と固定電極とを有する容量式センサ等のように、基板に固定部と可動部とを形成してなるマイクロ構造体の製造方法に関する。
【０００２】
【従来の技術】
この種のマイクロ構造体としては、基板に対して、その一面側から一対の電極部を画定するための溝を形成することにより、該基板において互いに解放されている可動電極（可動部）と固定電極（固定部）とからなる一対の電極部を形成し、力学量の印加によって可動電極が変位するようにした容量式センサが知られている。
【０００３】
この場合、基板において可動電極を解放する際に、可動電極が、その周囲部にスティッキング（付着）するのを防止することが必要である。もし、スティッキングが発生すれば、センサ特性が発揮されないためである。
【０００４】
このようなスティッキング防止の方法としては、特開平１１−３４０４７７号公報に記載されているように、接触の可能性のある電極部分の面荒さをコントロールしてスティッキングを防止する方法がある。しかし、この方法では、構造体の接触自体を防止しておらず、スティッキングの発生頻度は低減できるものの発生防止にまでは至らない。
【０００５】
その他、この種のマイクロ構造体におけるスティッキング防止方法としては、特表平７−５０５７４３号公報に記載されているように、可動電極部とその下部に位置する基板との間にホトレジストを設けてブリッジを形成し、このホトレジストにより可動電極部を支持することでスティッキングを防止する方法がある。
【０００６】
それによれば、例えば、製造工程にてウェットエッチングを行った場合に行われる洗浄工程において、洗浄液等による可動電極のスティッキングを防止することができる。
【０００７】
しかしながら、この方法では、最終的に除去する必要のあるホトレジストが電極下部のような除去しにくい部位に形成されているため、Ｏ₂アッシング等によるホトレジストの除去を行っても、電極の下部にホトレジストや異物等が残りやすい。また、完全に除去しようとすると、Ｏ₂アッシング等に要する時間が長くなる。
【０００８】
なお、上記したスティッキングの問題は、基板に対して固定部と可動部とを形成したマイクロ構造体、すなわち、基板の固定部に部分的に支持され、この支持部以外では周囲部と切り離されて解放され可動となっている可動部を持つ構造体において、共通して発生しやすい。
【０００９】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされたもので、基板に固定部と可動部とを形成してなるマイクロ構造体において可動部のスティッキングを適切に防止することのできる製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、第１のシリコン基板（１１）と第２のシリコン基板（１２）とが埋め込み酸化膜（１３）を介して積層された基板（１０）に固定部（１７）と可動部（１６）とを形成してなるマイクロ構造体の製造方法において、基板に対して、その一面側である第２シリコン基板の上面側から可動部を画定するための溝（１５）を形成する工程と、溝に充填され可動部を支持する機能を有する支持部（２１）と基板の一面を被覆して保護する機能を有する保護部（２２）とよりなる被覆部材（２０）を、支持部（２１）および保護部（２２）の一方にポジ型レジストを用い、他方にネガ型レジストを用いて、基板の一面上に形成する工程と、この後、基板の第１のシリコン基板の下面側から第１のシリコン基板を除去してキャビティ（１４）を形成し、さらにキャビティ内の固定部と可動部の下部にある埋め込み酸化膜を除去する工程と、この後、被覆部材のうち支持部を残して、保護部をウェットプロセスにより除去した後、基板を洗浄液にて洗浄を行う工程と、しかる後、支持部（２１）をドライプロセスにより除去して、可動部を可動状態とする工程とを備えることを特徴とする。
【００１１】
それによれば、溝の形成工程、支持部と保護部とからなる被覆部材の形成工程、保護部の除去工程を行った後、最終的に、溝の内部すなわち可動部とその周囲部との対向側面の間に残った支持部を除去することで、可動部が解放状態となり、マイクロ構造体が製造される。
【００１２】
そして、支持部によって可動部が支持された状態で保護部を除去することができるため、保護部を除去した後支持部を除去する前に基板をウェット洗浄しても、洗浄液等による可動部のスティッキングは発生しない。それにより、保護部すなわち被覆部材の大半もしくは一部をウェットプロセス等により除去できるため、プロセス時間の短縮化が図れる。
【００１３】
また、被覆部材の支持部は可動部とその周囲部との対向側面に充填された形で可動部を保持しており、基板の表裏両面から見て、遮られた部分が無く支持部の全体が露出した形となる。そのため、支持部の除去も簡単に行うことができ、除去後に支持部の残りが生じるはほとんどなくなる。
【００１４】
このように、本発明によれば、マイクロ構造体において可動部のスティッキングを適切に防止することのできる製造方法を提供することができる。
【００１９】
また、請求項２に記載の発明のように、マイクロ構造体は、固定部としての固定電極（１７）と可動部としての可動電極（１６）とを有し、これら固定および可動の両電極間の容量変化により力学量を検出する容量式センサであるものにできる。
【００２０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２１】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１、図２は、本発明の実施形態に係るマイクロ構造体としての容量式加速度センサＳ１の製造方法を示す概略断面図である。本製造方法は最終的に図２（ｃ）に示すセンサＳ１を製造するものであり、まず、図２（ｃ）を参照してセンサ構成の概略を述べておく。
【００２２】
センサＳ１は、本発明でいう基板としてのＳＯＩ（シリコン−オン−インシュレータ）基板１０を備えている。このＳＯＩ基板１０は、第１のシリコン基板１１と第２のシリコン基板１２とが埋め込み酸化膜１３を介して積層されたものである。
【００２３】
ＳＯＩ基板１０の下面には、第１のシリコン基板１１および埋め込み酸化膜１３の一部が除去されてなるキャビティ１４が形成されている。このキャビティ１４に対応した第２のシリコン基板１２には、上面からキャビティ１４へと厚み方向に貫通する溝１５が形成されている。
【００２４】
この溝１５により、第２のシリコン基板１２は、可動電極（可動部）１６と固定電極（固定部）１７とに区画されている。図示例では、可動電極１６と固定電極１７とは交互に配置され、溝１５を介して互いに隣り合っている。図示しないが、固定電極１７は、埋め込み酸化膜１３を介して第１のシリコン基板１１に支持固定されており、可動電極１６は、第１のシリコン基板１１に対して弾性的に支持される等により可動となっている。
【００２５】
これら、可動および固定電極１６、１７は例えば、良く知られている櫛歯状の梁構造体にすることができる。この場合、加速度印加に伴い可動電極１６が変位し、それによって可動電極１６と固定電極１７との間の距離が変化する。そして、例えば、この距離変化に基づく両電極１６、１７間の容量変化を検出することで、印加加速度を求めることができる。
【００２６】
次に、上記センサＳ１の製造方法について、図１、図２を参照して説明する。なお、本例は、基板１０の表裏両面からの加工による工程で示すが、これに限定されるものではない。
【００２７】
まず、図１（ａ）、（ｂ）に示すように、上記ＳＯＩ基板１０を用意し、この基板１０に対して、その上面（表面、第２シリコン基板１２の上面）側から可動電極（可動部）１６を画定するための上記トレンチ溝１５を形成する（トレンチ溝形成工程）。
【００２８】
このトレンチ溝形成工程は、通常のホト、エッチング工程で行うことができる。具体的には、電極部１６、１７を形成するために、ホトレジストにより形成したパターンを用いたドライエッチング等を行い、残した部分を電極部１６、１７とする。
【００２９】
ＳＯＩ基板１０を用いた本例では、埋め込み酸化膜１３でエッチングをストップさせることにより、制御性に優れたものになる。なお、通常のシリコン基板を基板１０として用いた場合、エッチングの深さをエッチング時間等により制御することで溝１５を形成することができる。
【００３０】
次に、図１（ｃ）に示すように、溝１５に充填され可動電極１６を支持する機能を有する支持部２１とＳＯＩ基板１０の上面を被覆して保護する機能を有する保護部２２とよりなる被覆部材２０を、ＳＯＩ基板１０の上面の上に形成する（被覆部材形成工程）。
【００３１】
ここで、支持部２１は、対向する可動および固定電極１６、１７の側面間に充填された形となっており、両電極１６、１７を支持することで、両電極の接触を防止する。一方、保護部２２は、後述のキャビティ形成のためのエッチングにおける表面保護や、製造工程中における基板１０の表面汚染防止のための表面保護といった役割を果たすものである。
【００３２】
具体的には、被覆部材として通常用いられるレジスト部材２０を用いる。レジスト部材２０の支持部２１と保護部２２とは、両部２１、２２共にポジ型レジストするか、もしくは両部２１、２２共にネガ型レジストとし、同一型のレジスト材料からなる支持部２１と保護部２２とで露光条件を変えて形成することができる（同一レジスト構成）。
【００３３】
また、支持部２１と保護部２２とで異種型のレジスト材料とする、すなわち、支持部２１および保護部２２の一方にポジ型レジストを用い、他方にネガ型レジストを用いても良い（異種レジスト構成）。これら同一レジスト構成および異種レジスト構成を用いた工程の詳細については、後述する。
【００３４】
次に、図２（ａ）に示すように、ＳＯＩ基板１０の下面（裏面、第１のシリコン基板１１の下面）側から、所定の領域をＫＯＨ溶液等を用いたウェットエッチングによりシリコンエッチングを行って除去し、キャビティ１４を形成する（キャビティ形成工程）。この場合も、ＳＯＩ基板１０を用いた本例では、埋め込み酸化膜１３でエッチングをストップさせることによって制御性に優れる。
【００３５】
このＳＯＩ基板１０の場合、キャビティ１４内の電極部１６、１７の下部にある埋め込み酸化膜１３をフッ酸溶液によるエッチングやドライエッチングによって別途除去する。それにより、図１、図２に示される電極部１６、１７の部分がＳＯＩ基板１０から切り離され解放される。
【００３６】
このとき、電極部１６、１７は、基板１０とは切り離されているが、電極１６と１７同士は、対向する電極１６、１７の側面間に充填されている支持部２１によって保持されており、電極同士が接触することはない。また、電極形成部よりもキャビティ１４の形成領域の方が大きいため、電極１６、１７とその他の基板部分とが接触する可能性もない。
【００３７】
次に、図２（ｂ）に示すように、レジスト部材２０のうち支持部２１を残して保護部２２を除去する（保護部除去工程）。ここで、保護部２２の除去方法は、被覆部材２０の構成が上述した同一レジスト構成か異種レジスト構成かによって具体的な方法が異なる。
【００３８】
これは、一般に、ポジ型レジストは露光されるとポジ型現像液に溶けることや、ネガ型レジストは露光されるとポジ型現像液にもネガ型現像液にも溶けないことなど、レジスト材料の性質を利用することから、支持部２１および保護部２２の形成方法や保護部２２の除去方法が変わるためである。
【００３９】
まず、同一レジスト構成では、例えば、保護部２２および支持部２１を共にネガ型レジストのみで形成する場合、上記被覆部材形成工程において、後のキャビティ形成工程でのエッチングに耐えるようにベーキング（熱硬化処理）等の処理を施す。その後、キャビティ形成工程において上記シリコンエッチングを行いキャビティ１４を形成して電極１６、１７の切り離しを行う。
【００４０】
その後、ＳＯＩ基板１０の裏面（キャビティ１４の形成面）側から、ホトレジストの露光に用いる光源（紫外線光等）で露光することにより、支持部２１の部分のネガ型レジストを固める。その後、ＳＯＩ基板１０の表裏両面から現像液によって現像処理を行うことにより、レジスト部材２０のうち支持部２１を残して保護部２２を除去することができる。この支持部２１の形状（厚さ）は露光や現像条件により制御できる。
【００４１】
また、同一レジスト構成において、例えば保護部２２および支持部２１を共にポジ型レジストのみで形成する場合も、上記同様に、被覆部材形成工程においてベーキング等の処理を行い、キャビティ形成を行った後、今度は、ＳＯＩ基板１０の表面（レジスト部材２０の形成面）側から露光する。
【００４２】
このとき、露光条件を制御して支持部２１となるべき部分のレジスト部材２０まで露光処理されないようにする。露光後、現像処理を行うことにより、支持部２１を残して保護部２２を除去することができる。
【００４３】
次に、異種レジスト構成では、例えば、保護部２２をポジ型レジスト、支持部２１をネガ型レジストで形成する場合、各レジストを分けて塗布することで基板１０の表面に配設した後、上記同様に、被覆部材形成工程においてベーキング等の処理を行い、その後、キャビティ形成を行う。この場合、露光無しで、その後ポジ型レジスト用の剥離液を用いることにより、選択的に保護部２２を除去し、支持部２１を残すことができる。
【００４４】
また、この場合、上記同一型レジスト構成と同様に、ＳＯＩ基板１０の裏面側から露光することによりネガ型レジストを固め、その後、ＳＯＩ基板１０の表裏両面から現像液によって現像処理を行うことによっても、支持部２１を残して保護部２２を除去することができる。また、保護部２２をネガ型レジスト、支持部２１をポジ型レジストで形成する場合も、同様に露光、現像処理を行って支持部２１を残して保護部２２を除去することができる。
【００４５】
このようにして、本例の製造方法では、支持部２１と保護部２２とからなるレジスト部材２０を形成することができる。そして、このようなレジスト部材２０を形成した後、支持部２１を残しつつ、上記した現像液や剥離液を用いたウェットプロセスにて保護部２２を除去するが、このウェットプロセス後では、水等の洗浄液にて洗浄を行うことになる。
【００４６】
ここにおいて、支持部２１を残した状態、すなわち、従来スティッキングしやすい可動および固定電極１６、１７の間の対向側面が支持部２１にて支持された状態で、洗浄を行うため、洗浄液による電極１６、１７同士間のスティッキングを防止することができる。
【００４７】
このウェット洗浄の後、図２（ｃ）に示すように、アッシング等のドライプロセスによって、レジスト部材２０の支持部２１を除去し、可動電極１６を可動状態とする（支持部除去工程）。こうして、本実施形態に係るセンサＳ１ができあがる。
【００４８】
以上のように、本実施形態によれば、トレンチ溝形成工程、被覆部材形成工程、保護部除去工程を行った後、最終的に、溝１５の内部すなわち可動電極１６とその周囲部（固定電極１７）との対向側面の間に残った支持部２１を除去する。それによって、可動電極１６が解放状態となり、マイクロ構造体としてのセンサＳ１が製造される。
【００４９】
そして、支持部２１によって可動電極１６が支持された状態で保護部２２を除去することができるため、保護部２２を除去した後、支持部２１を除去する前に基板１０をウェット洗浄しても、洗浄液等による可動電極１６のスティッキングは発生しない。それにより、保護部２２すなわちレジスト部材２０の大半もしくは一部をウェットプロセスにより除去できるため、プロセス時間の短縮化が図れる。
【００５０】
支持部２１は、可動電極１６と固定電極１７との対向側面に充填された形で、両電極１６、１７を保持しており、ＳＯＩ基板１０の表面側から見ても裏面側から見ても、遮られた部分が無く支持部２１の全体が露出した形となる。そのため、支持部２１の除去は上記のドライプロセス等にて、容易且つ確実に行うことができる。
【００５１】
このように、本実施形態によれば、マイクロ構造体としてのセンサＳ１において可動部１６のスティッキングを適切に防止することのできる製造方法を提供することができる。
【００５２】
（他の実施形態）
なお、上記したポジ型レジストの代わりに、感光性ポリイミド樹脂を用いても良い。また、本発明の被覆部材２０としては、レジスト部材以外（例えば、接着剤等）でも良い。
【００５３】
また、被覆部材２０の保護部２２の除去およびその後の支持部２１の除去は、上記したウェットプロセスやドライプロセスに限定されるものではない。要するに、本発明では、被覆部材の大半もしくは一部を除去した後、支持部２１を除去する前に、基板に付着したパーティクル等の除去が可能なウェットの洗浄を行うことができ、その後の、支持部の除去も簡単に行うことができるという独自の効果を持つものである。
【００５４】
また、本発明は上記容量式センサに限定されるものではなく、基板に対して固定部と可動部とを形成し可動部がその周囲部とスティッキングする可能性のあるマイクロ構造体に対して適用可能なものである。
【図面の簡単な説明】
【図１】本発明の実施形態に係る容量式加速度センサの製造方法を示す概略断面図である。
【図２】図１に続く製造方法を示す概略断面図である。
【符号の説明】
１０…ＳＯＩ基板（基板）、１５…溝（トレンチ溝）、
１６…可動電極（可動部）、
１７…固定電極（固定部）、２０…レジスト部材（被覆部材）、
２１…支持部、２２…保護部。

Claims

第１のシリコン基板（１１）と第２のシリコン基板（１２）とが埋め込み酸化膜（１３）を介して積層された基板（１０）に固定部（１７）と可動部（１６）とを形成してなるマイクロ構造体の製造方法において、
前記基板に対して、その一面側である前記第２シリコン基板の上面側から前記可動部を画定するための溝（１５）を形成する工程と、
前記溝に充填され前記可動部を支持する機能を有する支持部（２１）と前記基板の一面を被覆して保護する機能を有する保護部（２２）とよりなる被覆部材（２０）を、前記支持部（２１）および前記保護部（２２）の一方にポジ型レジストを用い、他方にネガ型レジストを用いて、前記基板の一面上に形成する工程と、
この後、前記基板の前記第１のシリコン基板の下面側から前記第１のシリコン基板を除去してキャビティ（１４）を形成し、さらに前記キャビティ内の前記固定部と前記可動部の下部にある前記埋め込み酸化膜を除去する工程と、
この後、前記被覆部材のうち前記支持部を残して、前記保護部をウェットプロセスにより除去した後、前記基板を洗浄液にて洗浄を行う工程と、
しかる後、前記支持部（２１）をドライプロセスにより除去して、前記可動部を可動状態とする工程とを備えることを特徴とするマイクロ構造体の製造方法。
前記マイクロ構造体は、前記固定部としての固定電極（１７）と前記可動部としての可動電極（１６）とを有し、これら固定および可動の両電極間の容量変化により力学量を検出する容量式センサであることを特徴とする請求項１に記載のマイクロ構造体の製造方法。