JP3819793B2 - Method for producing a film forming method and a semiconductor device - Google Patents

Method for producing a film forming method and a semiconductor device Download PDF

Info

Publication number
JP3819793B2
JP3819793B2 JP2002072906A JP2002072906A JP3819793B2 JP 3819793 B2 JP3819793 B2 JP 3819793B2 JP 2002072906 A JP2002072906 A JP 2002072906A JP 2002072906 A JP2002072906 A JP 2002072906A JP 3819793 B2 JP3819793 B2 JP 3819793B2
Authority
JP
Japan
Prior art keywords
zinc oxide
gas
film
oxide film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002072906A
Other languages
Japanese (ja)
Other versions
JP2003273134A (en
Inventor
勝利 武田
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP2002072906A priority Critical patent/JP3819793B2/en
Priority claimed from US10/390,563 external-priority patent/US7049190B2/en
Publication of JP2003273134A publication Critical patent/JP2003273134A/en
Application granted granted Critical
Publication of JP3819793B2 publication Critical patent/JP3819793B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、スパッタ法による酸化亜鉛膜の成膜方法、及び基板上に酸化亜鉛膜をスパッタ法によって積層してなる半導体装置の製造方法に関する。 The present invention is method of forming a zinc oxide film by a sputtering method, and a method of manufacturing a semiconductor device formed by laminating by sputtering a zinc oxide film on the substrate.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
薄膜トランジスタ、発光素子、又は圧電体等の電子デバイスは、絶縁膜、半導体膜、又は導電膜等の導電率が異なる薄膜を積層して構成される。 TFT, an electronic device of the light-emitting element, or a piezoelectric, etc., an insulating film, a semiconductor film, or a conductive film such as conductivity of formed by stacking different thin films.
酸化亜鉛は、絶縁膜、透明電極膜、又は半導体膜等を形成するために用いられる。 Zinc oxide is used to form an insulating film, a transparent electrode film, or a semiconductor film. 酸化亜鉛を用いて電子デバイスを構成する場合、該電子デバイスは、酸化亜鉛膜と、酸化亜鉛とは導電率が異なる物質を用いてなる膜とを積層したり、夫々導電率が異なる複数の酸化亜鉛膜を積層したりして構成される。 When configuring the electronic device using zinc oxide, the electronic device, a zinc oxide film, or by laminating a film formed by using the conductivity material different from zinc oxide, a plurality of oxidation respective conductivities are different configured or stacked zinc film. 導電率が異なる複数の酸化亜鉛膜をスパッタ法によって形成するときは、各酸化亜鉛膜に対して膜中のキャリア密度を調整すべく、ドーピングされている不純物(Al又はGa等)の量が異なる酸化亜鉛ターゲットを用いて各酸化亜鉛膜を成膜する。 When conductivity is formed by sputtering a plurality of different zinc oxide film, to adjust the carrier density of the film for each zinc oxide film, the amount of impurities (Al, or Ga, or the like) which are doped differently forming each zinc oxide film by using a zinc oxide target.
【0003】 [0003]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、従来の成膜方法で導電率が異なる薄膜を形成する場合、複数の物質(酸化亜鉛と、酸化亜鉛とは導電率が異なる物質と)を準備したり、不純物含有量が異なる複数の酸化亜鉛ターゲットを準備したりする必要があるため、材料コストの増大、又は製造工程数の増大等が生じ、電子デバイスが高コスト化するという問題があった。 However, when forming a conventional thin film conductivity different film formation method, a plurality of materials or prepared (zinc oxide, conductivity material different from the zinc oxide), oxide of a plurality of impurity content is different it is necessary or preparing zinc target, increase of the material cost, or the number of manufacturing steps of the increase or the like occurs, the electronic device has a problem of high cost.
【0004】 [0004]
図5は、RFスパッタリング装置を用いてガラス基板に酸化亜鉛膜を200nm形成する場合、ノンドープの酸化亜鉛(99.99%)をターゲットとして用い、また、放電ガスとしてArガスと酸素ガスとを用いたときの放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。 5, use case of 200nm forming a zinc oxide film on a glass substrate using a RF sputtering device, using a non-doped zinc oxide (99.99%) as a target, also the Ar gas and oxygen gas as a discharge gas it is a graph showing the relationship between oxygen flow ratio and the conductivity of the zinc oxide film in the discharge gas when had. 成膜条件は、基板温度300℃、圧力0.5Pa、RFパワー密度10W/cm 2であり、酸素流量比を0%〜100%の間で変化させた。 Film forming conditions were a substrate temperature of 300 ° C., pressure 0.5 Pa, an RF power density 10 W / cm 2, and the oxygen flow rate ratio varied between 0% and 100%. 図中横軸は、放電ガス中の酸素ガスの流量比(%)であり、縦軸は酸化亜鉛膜の導電率(S/cm)である。 The abscissa is the flow rate of the oxygen gas in the discharge gas (%), the vertical axis represents the conductivity of the zinc oxide film (S / cm).
【0005】 [0005]
酸素流量比が0%の場合(Arガスのみを放電ガスとして用いる場合)、酸化亜鉛膜の導電率は最も高く(1×10 -2 S/cm超)、酸素流量比を0%から10%まで増大させた場合、前記導電率は1×10 -2 S/cm超から約1×10 -8 S/cmへ急激に低下する。 If the oxygen flow ratio is 0% (when used as Ar gas only discharge gas), the conductivity of the zinc oxide film is the highest (1 × 10 -2 S / cm greater), 10% oxygen flow rate of 0% If increased to, the conductivity decreases abruptly from 1 × 10 -2 S / cm greater to about 1 × 10 -8 S / cm. また、25%まで増大させた場合は約1×10 -9 S/cmに低下し、50%まで増大させた場合は約1×10 -10 S/cmに低下する。 And when it is increased up to 25% reduced to about 1 × 10 -9 S / cm, if it is increased to 50% reduced to about 1 × 10 -10 S / cm. 50%から100%まで増大させた場合、前記導電率は緩やかに低下し、100%(酸素ガスのみを放電ガスとして用いる場合)で最も低くなる。 If increased from 50% to 100%, the conductivity is gradually lowered, it becomes the lowest at 100% (when using only oxygen gas as a discharge gas).
グラフから、放電ガス中の酸素ガスの流量比の増大(0%〜100%)に伴い、導電率が低下(1×10 -2 S/cm超〜1×10 -10 S/cm未満)することがわかる。 From the graph, with an increase in the flow ratio of the oxygen gas in the discharge gas (0% to 100%), the conductivity decreases (less than 1 × 10 -2 S / cm ultra ~1 × 10 -10 S / cm) it can be seen. これは、酸化亜鉛膜中に酸素が多く含まれた場合、酸素欠陥に起因するドナーが減少して導電率が低下するためと考えられる。 This is because when the oxygen is contained much in the zinc oxide film, the conductivity donor due to oxygen defects is reduced is considered to decrease.
【0006】 [0006]
また、不純物がドーピングされた酸化亜鉛をターゲットとして用いる場合は、酸素ガスの流量比を変更しても導電率がほとんど変化しない。 In the case of using zinc oxide doped with impurities as the target, the conductivity is not substantially changed even by changing the flow ratio of the oxygen gas.
以上のような結果から、発明者らは、ノンドープの酸化亜鉛ターゲットを用い、放電ガス中の酸素ガスの分圧(ここでは流量比)を変更することによって、酸化亜鉛膜の導電率を容易に、また広範囲かつ高精度に変更できるという知見を得た。 From above results, the inventors used a non-doped zinc oxide target, by changing the (flow rate ratio in this case) the partial pressure of oxygen gas in the discharge gas, facilitates the conductivity of the zinc oxide film and also obtained a finding that can be changed in a wide range and with high accuracy.
【0007】 [0007]
本発明は、斯かる知見に基づいてなされたものであり、ノンドープの酸化亜鉛ターゲットを用い、スパッタ法によって酸化亜鉛膜を形成する場合に、放電ガス中の酸素ガスの分圧を変更することにより、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜できる成膜方法を提供することを目的とする。 The present invention has been made based on such finding, using a non-doped zinc oxide target, when forming a zinc oxide film by sputtering, by changing the partial pressure of the oxygen gas in the discharge gas , by reducing the material cost, conductivity and to provide a film forming method that can be readily deposited different zinc oxide film.
本発明の他の目的は、放電ガス中の酸素ガスの分圧を連続的に増減させることにより、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成できる成膜方法を提供することにある。 Another object of the present invention, the partial pressure of the oxygen gas in the discharge gas can be continuously increased or decreased, the deposition method can easily form a zinc oxide film conductivity varies continuously in the thickness direction It is to provide.
本発明の他の目的は、放電ガス中の酸素ガスの分圧の増加と減少とを反復させることにより、容易に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層できる成膜方法を提供することにある。 Another object of the present invention, the discharge decreases and by repeating the increase in the partial pressure of oxygen in the gas, easily formed which can be laminated conductivity and low zinc oxide film and the high zinc oxide film alternately It is to provide a membrane process.
本発明の更に他の目的は、放電ガス中の酸素ガスの分圧を連続的に減少させて酸化亜鉛膜を成膜することにより、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成できる半導体装置の製造方法を提供することにある。 Still another object of the present invention, by forming the zinc oxide film the partial pressure of the oxygen gas in the discharge gas continuously reduced, by reducing the material cost, electrical conductivity, the film from the substrate side It is to provide a method of manufacturing a semiconductor device capable of easily forming a semiconductor device comprising a zinc oxide film sequentially increasing the pressure direction.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
第1発明に係る成膜方法は、スパッタ法によって酸化亜鉛膜を形成する成膜方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、 成膜中に酸素ガスの分圧を少なくとも1回以上増加させる工程、及び成膜中に前記酸素ガスの分圧を少なくとも1回以上減少させる工程とを含むことを特徴とする。 Film forming method according to the first invention is a film forming method for forming a zinc oxide film by sputtering, using a zinc oxide doped as a target, the inert gas as a discharge gas, oxygen gas, or an inert gas and oxygen gas characterized in that it comprises a step of reducing at least once mixed with a gas, the step of increasing at least once a partial pressure of oxygen gas during film formation, and the partial pressure of the oxygen gas during deposition and to.
【0009】 [0009]
第1発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧に応じて、成膜された酸化亜鉛膜の導電率が変化するため、ノンドープの酸化亜鉛のみをターゲットの材料として用い、放電ガス中の酸素ガスの分圧を変更することによって酸化亜鉛膜内の導電率を調整することができる。 In the first invention, according to the partial pressure of the oxygen gas in the discharge gas for the formation of the zinc oxide film, the conductivity of the formed zinc oxide film is changed, a non-doped oxide of using zinc alone as the material of the target, it is possible to adjust the conductivity of the zinc oxide film by changing the partial pressure of the oxygen gas in the discharge gas. 即ち、酸化亜鉛のみを用いるため材料コストを低減することができ、ターゲットを交換する必要がないため製造工程数を減少させることができ、酸素ガスの分圧を変更することによって導電率を調整できるため導電率が異なる酸化亜鉛膜を容易に形成することができる。 That is, it is possible to reduce the material cost for using only zinc oxide, it is not necessary to replace the target can reduce the number of manufacturing steps can be adjusted the conductivity by varying the partial pressure of the oxygen gas the conductivity is different zinc oxide film can be easily formed for. 以上のようにして、酸化亜鉛膜を用いてなる電子デバイスが高コスト化を防止することができ、また、前記電子デバイスを設計する場合の自由度を向上させることができる。 As described above, can be an electronic device obtained by using the zinc oxide film to prevent high cost, also can improve the degree of freedom in designing the electronic device.
なお、放電ガス中の酸素ガスの分圧を100%にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を0%にした場合、放電ガスは不活性ガスのみで構成される。 Note that when the partial pressure of oxygen gas in the discharge gas to 100%, the discharge gas is composed of only an oxygen gas, when the partial pressure of the oxygen gas to 0%, the discharge gas is composed only of the inert gas that.
【0010】 [0010]
第2発明に係る成膜方法は、前記分圧を連続的に増減させることを特徴とする。 Film forming method according to the second invention is characterized in that to continuously increase or decrease the partial pressure.
第2発明にあっては、酸化亜鉛膜を成膜している時の放電ガス中の酸素ガスの分圧を連続的に増加させた場合、成膜された酸化亜鉛膜の導電率が連続的に減少し、前記分圧を連続的に減少させた場合、前記導電率が連続的に増大するため、導電率が膜厚方向に連続して変化する酸化亜鉛膜を容易に形成することができる。 In the second aspect, when the partial pressure of oxygen gas in the discharge gas continuously increased for the formation of the zinc oxide film, the conductivity continuously of the formed zinc oxide film decreased, if the partial pressure was continuously reduced, since the conductivity increases continuously, the zinc oxide film conductivity varies continuously in the thickness direction can be easily formed . このため、例えばLDD(Lightly Doped Drain)/半導体膜(活性層)構造の積層膜を、低コストで容易に形成することができる。 Thus, for example, LDD (Lightly Doped Drain) / semiconductor layer (active layer) structure laminated film can be easily formed at low cost.
【0011】 [0011]
第3発明に係る成膜方法は、前記分圧を交互に増加/減少させることを特徴とする。 Film forming method according to the third invention is characterized by increasing / decreasing the partial pressure alternately.
第3発明にあっては、例えば、放電ガス中の酸素ガスの分圧を高くして第1酸化亜鉛膜を成膜し、次いで、前記分圧を低くして、第1酸化亜鉛膜上に第2酸化亜鉛膜を成膜する。 In the third aspect, for example, a first zinc oxide film is formed by increasing the partial pressure of oxygen gas in the discharge gas, then lower the partial pressure, on the first zinc oxide film depositing a second zinc oxide film. この場合、第1酸化亜鉛膜は第2酸化亜鉛膜より導電率が低い。 In this case, the first zinc oxide film is lower conductivity than the second zinc oxide layer. このようにして、導電率が高い酸化亜鉛膜と低い酸化亜鉛膜とを交互に、容易に積層することができるため、導電率が異なる酸化亜鉛膜の積層構造を、低コストで容易に形成することができる。 In this manner, the conductivity and the high zinc oxide film and a low zinc oxide film alternately, it is possible to easily laminated, the laminated structure of conductivity different zinc oxide film is easily formed at a low cost be able to.
【0012】 [0012]
第4発明に係る半導体装置の製造方法は、基板上に酸化亜鉛膜をスパッタ法によって積層し、ソース電極、ドレイン電極、及びゲート電極を設ける半導体装置の製造方法において、ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、まず、酸素ガス又は前記混合ガスを放電ガスとして用いてスパッタ法によって第1酸化亜鉛膜の成膜を開始し、次いで、前記放電ガス中の酸素分圧を連続的に減少させながらスパッタ法によって第2酸化亜鉛膜の成膜を行ない、次に、該第2酸化亜鉛膜を分割する溝部を形成し、次いで、該溝部の上に絶縁層を介してゲート電極を設け、前記溝部を挟むようにして前記第2酸化亜鉛膜上にソース電極及びドレイン電極を設け The method of manufacturing a semiconductor device according to the fourth invention, the zinc oxide layer is deposited by sputtering on a substrate, a source electrode, a drain electrode, and a method of manufacturing a semiconductor device provided with a gate electrode, a non-doped zinc oxide as the target using an inert gas as a discharge gas, a mixed gas of oxygen gas, or an inert gas and oxygen gas, first, formation of the first zinc oxide film by a sputtering method using oxygen gas or the mixed gas as discharge gas the membrane was started, then the while the oxygen partial pressure in the discharge gas to reduce continuously subjected to deposition of the second zinc oxide film by sputtering, then a groove for dividing the second zinc oxide film formed, then, a gate electrode is provided via an insulating layer on the groove portion, it provided a source electrode and a drain electrode on the second zinc oxide layer so as to sandwich said groove ことを特徴とする。 It is characterized in.
【0013】 [0013]
第4発明にあっては、第1酸化亜鉛膜の形成後、第2発明の成膜方法を用いて放電ガス中の酸素分圧を連続的に減少させながら第2酸化亜鉛膜を成膜するため、半導体装置を形成する場合に、第2発明の効果を得ることができる。 In the fourth aspect, after forming the first zinc oxide film, forming a second zinc oxide film while continuously reducing the oxygen partial pressure in the discharge gas by using a film forming method of the second invention Therefore, it is possible in the case of forming a semiconductor device, obtain the effect of the second invention. 即ち、材料コストを低減して、導電率が、基板側から膜圧方向へ連続して増加する酸化亜鉛膜を備える半導体装置を容易に形成することができる。 That is, it is possible to reduce material costs, conductivity, readily form a semiconductor device having a zinc oxide film sequentially increasing the film thickness direction from the substrate side.
また、放電ガス中の酸素分圧を連続的に減少させることによって、第2酸化亜鉛膜の導電率は、基板側から膜圧方向へ連続的に増大する。 Moreover, by continuously decreasing the oxygen partial pressure in the discharge gas, the conductivity of the second zinc oxide film is continuously increased from the substrate side to the film thickness direction. このため、導電率が高い第2酸化亜鉛膜のソース電極側及びドレイン電極側の領域を、ソース領域及びドレイン領域として作用させることができ、前記領域よりも導電率が低い第2酸化亜鉛膜の第1酸化亜鉛膜側の領域を、LDD領域として作用させることができる。 Therefore, the area of ​​the source electrode side and the drain electrode side of the high conductivity second zinc oxide film, can act as a source region and a drain region, conductivity than the region of the lower second zinc oxide film the region of the first zinc oxide film side can act as LDD regions.
なお、放電ガス中の酸素ガスの分圧を100%にした場合、放電ガスは酸素ガスのみで構成され、酸素ガスの分圧を0%にした場合、放電ガスは不活性ガスのみで構成される。 Note that when the partial pressure of oxygen gas in the discharge gas to 100%, the discharge gas is composed of only an oxygen gas, when the partial pressure of the oxygen gas to 0%, the discharge gas is composed only of the inert gas that.
【0014】 [0014]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明をその実施の形態を示す図面に基づいて詳述する。 Hereinafter will be described the present invention based on the drawings illustrating an embodiment thereof.
本実施の形態にあっては、公知のRFスパッタリング装置を用いてガラス基板に酸化亜鉛膜を成膜する。 In the present embodiment, forming the zinc oxide film on a glass substrate by using a known RF sputtering apparatus. ターゲットとしてはノンドープの酸化亜鉛(99.99%)を用い、放電ガスとしては酸素ガスとArガスとを用いる。 As a target used undoped zinc oxide (99.99%), using oxygen gas and Ar gas as a discharge gas. 成膜条件は、基板温度300℃、圧力0.5Pa、RFパワー密度10W/cm 2である。 Deposition conditions, the substrate temperature of 300 ° C., pressure 0.5 Pa, an RF power density 10 W / cm 2. また、酸素ガスの分圧は、Arガスと酸素ガスとの流量比を変更することによって調整する。 Also, the partial pressure of oxygen gas is adjusted by changing the flow ratio of Ar gas and oxygen gas.
【0015】 [0015]
実施の形態 1. The first embodiment.
図1及び図2は、本発明の実施の形態1に係る成膜方法を用いてLDD/半導体膜構造の積層膜を有するFETを形成する場合の説明図である。 Figures 1 and 2 are explanatory views of a case of forming a FET having a laminated film of LDD / semiconductor film structures using the film forming method according to the first embodiment of the present invention.
放電ガス中の酸素ガスの流量比を3%にし、ガラス基板10の一面に、膜厚200nmの酸化亜鉛半導体膜11を形成する(図1(a))。 The flow ratio of oxygen gas in the discharge gas to 3%, on a surface of the glass substrate 10 to form a zinc oxide semiconductor film 11 having a thickness of 200 nm (Figure 1 (a)). 続いて、放電をオフにすることなく酸素ガスの流量比を3%から0%(即ち、放電ガスはArガスのみ)まで連続的に減少させて、酸化亜鉛半導体膜11上に膜厚10nmのLDD/ソース・ドレイン膜12を形成する(図1(b))。 Subsequently, 0% flow ratio of 3% oxygen gas without turning off the discharge (i.e., the discharge gas is Ar gas only) continuously decreased until the thickness of 10nm on the zinc oxide semiconductor film 11 forming an LDD / drain film 12 (Figure 1 (b)).
次いで、希塩酸を用いてエッチングを行ない、LDD/ソース・ドレイン膜12の一部を除去することにより、溝部12aを形成する(図1(c))。 Then, etching was carried out with dilute hydrochloric acid, by removing a portion of the LDD / drain film 12, forming the groove 12a (FIG. 1 (c)).
【0016】 [0016]
LDD/ソース・ドレイン膜12上及び溝部12a内に、プラズマCVD法によってSiNを堆積し、膜厚500nmの絶縁膜130を形成し(図2(a))、LDD/ソース・ドレイン膜12上の絶縁膜130のみをエッチングによって除去して溝部12aを底部とする絶縁層13を形成する(図2(b))。 LDD / source drain film 12 and the groove portion 12a, the SiN is deposited by plasma CVD method, an insulating film 130 having a thickness of 500 nm (FIG. 2 (a)), LDD / drain film 12 on the only the insulating film 130 to form the insulating layer 13 to the bottom was in the groove 12a is removed by etching (Figure 2 (b)).
最後に、LDD/ソース・ドレイン膜12上及び絶縁層13上にAl膜を形成することによって、LDD/ソース・ドレイン膜12上にソース電極141及びドレイン電極143を形成し、絶縁層13上にゲート電極142を形成する(図2(c))。 Finally, by forming an Al film on the LDD / drain film 12 and the insulating layer 13, to form a LDD / drain film 12 source electrode 141 and drain electrode 143 on, on the insulating layer 13 the gate electrode 142 is formed (FIG. 2 (c)).
【0017】 [0017]
以上のような成膜方法によれば、n -型の酸化亜鉛半導体膜11上に、酸素ガスの流量比を3%から0%まで連続的に減少させて酸化亜鉛半導体膜を成膜することによって、n -型からn +型へ連続的に変化するLDD/ソース・ドレイン膜12を容易に積層することができる。 According to the film forming method described above, n - on the type of zinc oxide semiconductor film 11, the flow ratio of the oxygen gas from 3% to 0% reduces continuously deposited zinc oxide semiconductor film by, n - a LDD / drain film 12 continuously changes from the mold to the n + -type can be easily laminated.
また、酸素ガスの流量比を連続的に減少させて成膜するため、LDD/ソース・ドレイン膜12は、導電率が、基板側から膜圧方向へ連続的に増大する。 Further, for forming continuously decreasing the flow rate of the oxygen gas, LDD / drain film 12 is conductivity, continuously increases from the substrate side to the film thickness direction. このため、LDD/ソース・ドレイン膜12のソース電極141側及びドレイン電極143側の領域は導電率が高く、ソース領域及びドレイン領域として作用し、LDD/ソース・ドレイン膜12の酸化亜鉛半導体膜11側の領域は、ソース領域及びドレイン領域よりも導電率が低く、LDD領域として作用する。 Thus, LDD / source region of the source electrode 141 side and the drain electrode 143 side of the drain layer 12 is a high conductivity, acts as a source region and a drain region, a zinc oxide semiconductor layer 11 of LDD / drain film 12 regions of the side is, conductivity than the source region and the drain region is low, acts as an LDD region. 即ち、LDD/半導体膜構造の積層膜を有するFETを低コストで、また容易に形成することができる。 That is, the FET having a laminated film of a LDD / semiconductor film structure at a low cost and can be easily formed.
【0018】 [0018]
以上のようにして形成されたFETは、LDD/半導体膜構造によってドレイン電極近傍の電界を緩和することができ、ホットエレクトロンによるFETの性能劣化(高速に加速されたキャリアが絶縁層13中に注入され、固定電荷となること)を防止できる。 The FET formed as described above, LDD / semiconductor film structure can be relaxed electric field near the drain electrode by injection performance deterioration of the FET due to hot electrons (carriers accelerated at high speed into the insulating layer 13 It is, that the fixed charges) can be prevented.
【0019】 [0019]
実施の形態 2. The second embodiment.
図3は、本発明の実施の形態2に係る成膜方法を用いて導電率が異なる酸化亜鉛膜の多層膜を形成する場合の説明図である。 Figure 3 is an explanatory diagram of the case where the conductivity to form a multilayer film of different zinc oxide film by using a film forming method according to a second embodiment of the present invention.
酸素ガスの流量比を100%にして(即ち、酸素ガスのみを放電ガスとして用いて)、ガラス基板20の一面に、膜厚100Åの第1酸化亜鉛膜21を形成する(図3(a))。 Flow ratio of the oxygen gas was 100% (i.e., only oxygen gas used as a discharge gas), on one surface of the glass substrate 20, forming the first zinc oxide film 21 having a thickness of 100 Å (FIGS. 3 (a) ). 続いて、放電をオフにし、酸素ガスの流量比を0%に減少させて(即ち、Arガスのみを放電ガスとして用いて)、放電を再開し、第1酸化亜鉛膜21上に膜厚100Åの第2酸化亜鉛膜22を積層する(図3(b))。 Subsequently, discharging was off and the flow rate of oxygen gas is reduced to 0% (i.e., by using only Ar gas as the discharge gas), the discharge resumed, the film thickness 100Å on the first zinc oxide film 21 laminating a second zinc oxide film 22 (Figure 3 (b)). 同様にして、第1酸化亜鉛膜21と第2酸化亜鉛膜22とを交互に積層する(図3(c))。 Similarly, laminated with the first zinc oxide film 21 and a second zinc oxide film 22 are alternately (Figure 3 (c)).
【0020】 [0020]
以上のような成膜方法によって形成された多層膜は、高抵抗の第1酸化亜鉛膜21と低抵抗の第2酸化亜鉛膜22とが積層してなる。 Multilayer film formed by a film forming method such as described above, the first zinc oxide film 21 having a high resistance and a second zinc oxide film 22 having a low resistance is formed by laminating. このため、第2酸化亜鉛膜22,22,…は、第1酸化亜鉛膜21,21,…によって夫々絶縁されている。 Therefore, the second zinc oxide films 22 and 22, ..., the first zinc oxide film 21 and 21, are respectively insulated by ....
【0021】 [0021]
図4は、前記成膜方法で形成された多層膜の模式図である。 Figure 4 is a schematic view of a multilayer film formed by the film forming method.
図中2は、電気伝導に寄与する電子である。 Figure 2 is an electron contributes to electric conduction. 該電子2は、該電子2が位置する第2酸化亜鉛膜22の内部を移動し、第1酸化亜鉛膜21を通過して他の第2酸化亜鉛膜22へ移動することがない。 Electronic 2 moves inside the second zinc oxide film 22 electronic 2 is located, does not move to the other of the second zinc oxide film 22 through the first zinc oxide film 21. 即ち、電子2,2,…を各第2酸化亜鉛膜22内に閉じこめることができ、不純物散乱による移動度の低下を防止できる。 That is, the electronic 2,2, ... to be able to confine each in the second zinc oxide film 22, it is possible to prevent deterioration of mobility due to impurity scattering. このため、前記多層膜は高電子移動度を有する。 Therefore, the multilayer film has a high electron mobility.
即ち、本実施の形態の成膜方法は、導電率が異なる多層膜を備えるため高電子移動度を有する電子デバイス(例えばTFT)を、低コストで、また容易に形成することができる。 That is, the film forming method of this embodiment, since the conductivity comprise different multi-layer electronic device having a high electron mobility (e.g. TFT), at low cost and can be easily formed.
【0022】 [0022]
なお、実施の形態1及び2では、RFスパッタリング装置を用い、放電ガスとして酸素ガスとArガスとを用いたが、DCスパッタリング装置、ECRスパッタリング装置、又はヘリコンプラズマ波スパッタリング装置等を用い、放電ガスとして、酸素ガスとHeガス、Neガス、又はKrガス等の希ガスとを用いても良い。 Incidentally, in the first and second embodiments, an RF sputtering device, was used with oxygen gas and Ar gas, DC sputtering apparatus, ECR sputtering device, or a helicon plasma wave sputtering apparatus or the like used as a discharge gas, discharge gas as oxygen gas and He gas, Ne gas, or may be used with rare gas such as Kr gas.
また、本発明の成膜方法を、透光性を有する薄膜トランジスタ、光センサ、又は圧電体等の電子デバイスを形成する場合に用いても良い。 Further, the deposition method of the present invention, a thin film transistor having a light transmitting property, light sensors, or may be used in the case of forming an electronic device of the piezoelectric body or the like.
【0023】 [0023]
【発明の効果】 【Effect of the invention】
本発明の成膜方法によれば、材料コストを低減して、導電率が異なる酸化亜鉛膜を容易に成膜することができる。 According to the film formation method of the present invention, it is possible to reduce material costs, conductivity is easily formed of different zinc oxide film. また、導電率が膜厚方向に連続して変化する酸化亜鉛膜を形成することができる。 Further, it is possible to conductivity to form a zinc oxide film changes continuously in the thickness direction. 更に、導電率が低い酸化亜鉛膜と高い酸化亜鉛膜とを交互に積層することができる。 Furthermore, conductivity and low zinc oxide film and the high zinc oxide film may be laminated alternately.
また、本発明の半導体装置の製造方法によれば、材料コストを低減して、導電率が膜厚方向に連続して変化する酸化亜鉛膜を備える半導体装置を容易に形成できる等、本発明は優れた効果を奏する。 According to the manufacturing method of the semiconductor device of the present invention, by reducing the material cost, etc. conductivity can be easily formed a semiconductor device comprising a zinc oxide film changes continuously in the thickness direction, the present invention is It exhibits an excellent effect.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施の形態1に係る成膜方法の説明図である。 FIG. 1 is an explanatory view of a film deposition method according to the first embodiment of the present invention.
【図2】本発明の実施の形態1に係る成膜方法の説明図である。 FIG. 2 is an explanatory view of a film deposition method according to the first embodiment of the present invention.
【図3】本発明の実施の形態2に係る成膜方法の説明図である。 3 is an explanatory view of a film deposition method according to the second embodiment of the present invention.
【図4】本発明の実施の形態2に係る成膜方法で形成された多層膜の模式図である。 4 is a schematic view of a multilayer film formed by the film forming method according to the second embodiment of the present invention.
【図5】放電ガス中の酸素流量比と酸化亜鉛膜の導電率との関係を示すグラフである。 5 is a graph showing the relationship between the conductivity of the flow rate ratio of oxygen in the discharge gas and the zinc oxide film.
【符号の説明】 DESCRIPTION OF SYMBOLS
11 酸化亜鉛半導体膜12 LDD/ソース・ドレイン膜21 第1酸化亜鉛膜22 第2酸化亜鉛膜 11 zinc oxide semiconductor film 12 LDD / drain film 21 first zinc oxide film 22 and the second zinc oxide film

Claims (4)

  1. スパッタ法によって酸化亜鉛膜を形成する成膜方法において、 A film forming method for forming a zinc oxide film by sputtering,
    ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、 成膜中に酸素ガスの分圧を少なくとも1回以上増加させる工程、及び成膜中に前記酸素ガスの分圧を少なくとも1回以上減少させる工程とを含むことを特徴とする成膜方法。 Using zinc oxide doped as a target, the inert gas as a discharge gas, oxygen gas, or a mixed gas of inert gas and oxygen gas, the step of the partial pressure of the oxygen gas during deposition is increased at least once , and a film forming method which comprises a step of the partial pressure of the oxygen gas during deposition is reduced at least once.
  2. 前記分圧を連続的に増減させることを特徴とする請求項1に記載の成膜方法。 The film forming method according to claim 1, characterized in that to continuously increase or decrease the partial pressure.
  3. 前記分圧を交互に増加/減少させることを特徴とする請求項1に記載の成膜方法。 The film forming method according to claim 1, characterized in that increasing / decreasing the partial pressure alternately.
  4. 基板上に酸化亜鉛膜をスパッタ法によって積層し、ソース電極、ドレイン電極、及びゲート電極を設ける半導体装置の製造方法において、 Zinc oxide layer is deposited by sputtering on a substrate, a source electrode, a drain electrode, and a method of manufacturing a semiconductor device provided with a gate electrode,
    ターゲットとしてノンドープの酸化亜鉛を用い、放電ガスとして不活性ガス、酸素ガス、又は不活性ガスと酸素ガスとの混合ガスを用い、まず、酸素ガス又は前記混合ガスを放電ガスとして用いてスパッタ法によって第1酸化亜鉛膜の成膜を開始し、次いで、前記放電ガス中の酸素分圧を連続的に減少させながらスパッタ法によって第2酸化亜鉛膜の成膜を行ない、次に、該第2酸化亜鉛膜を分割する溝部を形成し、次いで、該溝部の上に絶縁層を介してゲート電極を設け、前記溝部を挟むようにして前記第2酸化亜鉛膜上にソース電極及びドレイン電極を設けることを特徴とする半導体装置の製造方法。 Using zinc oxide doped as a target, the inert gas as a discharge gas, a mixed gas of oxygen gas, or an inert gas and oxygen gas, first, by a sputtering method using oxygen gas or the mixed gas as discharge gas start the formation of the first zinc oxide film, and then, subjected to deposition of the second zinc oxide film by sputtering while continuously reducing the oxygen partial pressure of the discharge gas, then, the second oxide forming a groove to divide the zinc layer, then characterized by on of the groove portion through the insulating layer of the gate electrode is provided, providing a source electrode and a drain electrode on the second zinc oxide layer so as to sandwich said groove the method of manufacturing a semiconductor device according to.
JP2002072906A 2002-03-15 2002-03-15 Method for producing a film forming method and a semiconductor device Expired - Fee Related JP3819793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002072906A JP3819793B2 (en) 2002-03-15 2002-03-15 Method for producing a film forming method and a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002072906A JP3819793B2 (en) 2002-03-15 2002-03-15 Method for producing a film forming method and a semiconductor device
US10/390,563 US7049190B2 (en) 2002-03-15 2003-03-17 Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
CN 03120453 CN1445821A (en) 2002-03-15 2003-03-17 Forming method of ZnO film and ZnO semiconductor layer, semiconductor element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003273134A JP2003273134A (en) 2003-09-26
JP3819793B2 true JP3819793B2 (en) 2006-09-13

Family

ID=29202773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002072906A Expired - Fee Related JP3819793B2 (en) 2002-03-15 2002-03-15 Method for producing a film forming method and a semiconductor device

Country Status (1)

Country Link
JP (1) JP3819793B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005226131A (en) * 2004-02-13 2005-08-25 Sumitomo Heavy Ind Ltd Method for manufacturing zinc oxide film
JP2007258599A (en) * 2006-03-24 2007-10-04 Sanyo Electric Co Ltd Semiconductor device and method for manufacturing semiconductor device
CN101803028B (en) * 2007-08-02 2013-03-13 应用材料公司 Thin film transistors using thin film semiconductor materials
JP5352878B2 (en) * 2008-03-31 2013-11-27 公立大学法人高知工科大学 Display substrate and a method for manufacturing the same, and a display device
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5434000B2 (en) * 2008-07-17 2014-03-05 株式会社リコー Field effect transistor and manufacturing method thereof
KR101370301B1 (en) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20130029058A (en) * 2010-03-08 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
JP5352599B2 (en) * 2011-01-17 2013-11-27 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JP2003273134A (en) 2003-09-26

Similar Documents

Publication Publication Date Title
US8105928B2 (en) Graphene based switching device having a tunable bandgap
CN101819991B (en) Semiconductor device
JP5116225B2 (en) Method of manufacturing an oxide semiconductor device
KR101126129B1 (en) Display apparatus using oxide semiconductor and production method thereof
KR100953784B1 (en) Thin film transistor and manufacturing method thereof
CN100470843C (en) Semiconductor device and manufacture thereof
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
US5600153A (en) Conductive polysilicon lines and thin film transistors
JP5789653B2 (en) Semiconductor device
EP0110952B1 (en) Semiconductor integrated circuit capacitor
JP5677712B2 (en) Metal oxynitride tft for capping layer
JP4554180B2 (en) Method of manufacturing a thin film semiconductor devices
JP3180776B2 (en) Field-effect transistor
US20040038446A1 (en) Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
US5273920A (en) Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface
CN101356652B (en) Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5015471B2 (en) Thin film transistor and its manufacturing method
US20020086556A1 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
US8344358B2 (en) Graphene transistor with a self-aligned gate
CN100527421C (en) CMOS structures and methods using self-aligned dual stressed layers
US6927435B2 (en) Semiconductor device and its production process
JP2762968B2 (en) Method of manufacturing a field effect thin film transistor
KR100355585B1 (en) Thin film capacitor
JP2585118B2 (en) A method for manufacturing a thin film transistor
JP4958253B2 (en) Thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees