FR2752338A1 - SILICIDE THIN FILM TRANSISTOR - Google Patents
SILICIDE THIN FILM TRANSISTOR Download PDFInfo
- Publication number
- FR2752338A1 FR2752338A1 FR9708021A FR9708021A FR2752338A1 FR 2752338 A1 FR2752338 A1 FR 2752338A1 FR 9708021 A FR9708021 A FR 9708021A FR 9708021 A FR9708021 A FR 9708021A FR 2752338 A1 FR2752338 A1 FR 2752338A1
- Authority
- FR
- France
- Prior art keywords
- polycrystalline silicon
- layer
- silicide
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052791 calcium Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 17
- 239000007924 injection Substances 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 20
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical group [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 18
- 238000000137 annealing Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention propose un transistor en couche mince en silicium polycristallin présentant du siliciure et un procédé de fabrication de ce transistor. On forme une électrode de grille (14) sur un film isolant de grille (13) sur une couche semi-conductrice (11), et des électrodes de source et de drain (15) sur les deux côtés du film isolant de grille, l'électrode de grille et les électrodes de source et de drain étalit formées en un siliciure. Ceci permet de simplifier le procédé de fabrication et d'augmenter le rendement de la production ainsi que la fiabilité de fonctionnement du dispositif, du fait que le film isolant de grille (13) et la couche semi-conductrice au-dessus de la région de canal sont utilisée comme masque d'injection des ions sans qu'il soit nécessaire d'utiliser des moyens d'arrêt d'ions formés par un film de nitrure ou d'oxyde.The invention provides a thin-film polycrystalline silicon transistor having silicide and a method of manufacturing this transistor. A gate electrode (14) is formed on a gate insulating film (13) on a semiconductor layer (11), and source and drain electrodes (15) on both sides of the gate insulating film, l the gate electrode and the source and drain electrodes formed of a silicide. This simplifies the manufacturing process and increases the production yield as well as the operating reliability of the device, because the gate insulating film (13) and the semiconductor layer above the region of channel are used as an ion injection mask without the need to use ion stop means formed by a nitride or oxide film.
Description
TRANSISTOR EN COUCHE MINCE A SILICIURESILICIDE THIN FILM TRANSISTOR
La présente invention concerne un transistor en couche mince. et un procédé de fabrication de ce transistor, et plus particulièrement un transistor en couche mince en silicium polycristallin (ou au silicium polycristallin) présentant du siliciure, ainsi The present invention relates to a thin film transistor. and a method of manufacturing this transistor, and more particularly a thin film transistor made of polycrystalline silicon (or of polycrystalline silicon) having silicide, as well
qu'un procédé de fabrication de ce transistor. than a manufacturing process for this transistor.
Parmi les différents métaux qui peuvent former des siliciures, les métaux réfractaires tels que Mn, Ta, Ti, W et Cr, et des métaux quasi- nobles tels que Co, Ni et Pd sont très populaires. Un siliciure de haute qualité est facile à former et à attaquer, et présente des liaisons chimiques fortes. Parmi ces métaux formant des siliciures, les métaux quasi-nobles forment un siliciure à une température plus basse (de l'ordre de 200 C) sous la forme de M2Si (M étant le métal) avec plus de métal que de silicium. Tout particulièrement, le nickel est approprié comme matériau d'électrode du transistor en couche mince, du fait que le siliciure de nickel forme une couche longue et fine de siliciure, avec de faibles variations d'épaisseur sur la surface de la couche, ce qui assure une résistance uniforme du siliciure de nickel. En outre, le nickel forme un siliciure de basse résistance lorsqu'il réagit avec le silicium polycristallin. De façon générale, on a utilisé très largement des transistors en couche mince comme dispositif de pilotage des électrodes de pixel dans les afficheurs à cristal liquide, ou dans les dispositifs de commutation d'une SRAM. La structure d'un tel transistor en couche mince peut être classée selon la configuration d'une structure couche active-couche semi-conductrice. Entre autres, le type à empilement présente une couche semi-conductrice entre une électrode de grille et des électrodes de source et de drain, et le type coplanaire présente une électrode de grille et des électrodes de Among the various metals which can form silicides, refractory metals such as Mn, Ta, Ti, W and Cr, and near-soluble metals such as Co, Ni and Pd are very popular. High quality silicide is easy to form and attack, and has strong chemical bonds. Among these metals forming silicides, the quasi-noble metals form a silicide at a lower temperature (of the order of 200 C) in the form of M2Si (M being the metal) with more metal than silicon. In particular, nickel is suitable as the electrode material of the thin-film transistor, because the nickel silicide forms a long and thin layer of silicide, with small variations in thickness on the surface of the layer, which ensures uniform resistance of nickel silicide. In addition, nickel forms a low-strength silicide when it reacts with polycrystalline silicon. In general, thin film transistors have been widely used as a device for driving pixel electrodes in liquid crystal displays, or in the switching devices of an SRAM. The structure of such a thin film transistor can be classified according to the configuration of an active layer-semiconductor layer structure. Among others, the stack type has a semiconductor layer between a gate electrode and source and drain electrodes, and the coplanar type has a gate electrode and electrode
source et de drain disposées de part et d'autre de la couche semiconductrice. source and drain arranged on either side of the semiconductor layer.
La figure 3 montre une vue en coupe transversale d'un transistor en couche mince à empilement classique. Le transistor en couche mince à empilement classique comprend des électrodes de source et des électrodes de drain 15 séparées d'une distance prédéterminée sur un substrat isolant 10, des couches semi-conductrices fortement dopées 16 sur chacune des électrodes de source et de drain 15, une couche semi- conductrice 11, qui sert de canal, formée sur les couches semi- conductrices fortement dopées 16 et sur le substrat isolant 10 entre les couches semi-conductrices Figure 3 shows a cross-sectional view of a thin film transistor with a conventional stack. The conventional stacked thin film transistor comprises source electrodes and drain electrodes 15 separated by a predetermined distance on an insulating substrate 10, highly doped semiconductor layers 16 on each of the source and drain electrodes 15, a semiconductor layer 11, which acts as a channel, formed on the highly doped semiconductor layers 16 and on the insulating substrate 10 between the semiconductor layers
fortement dopées 16. Un film isolant de grille 13 est formé sur la couche semi- heavily doped 16. A gate insulating film 13 is formed on the semi-layer
3 5 conductrice 11, une électrode de grille 14 en un matériau conducteur est formée sur une partie du film isolant de grille 13 correspondant à la portion de canal de la couche semi-conductrice 11. Toutefois, du fait que la couche semi-conductrice fortement dopée 16 est exposée à l'air, le rendement d'un tel transistor en couche Conductive 11, a gate electrode 14 of a conductive material is formed on a portion of the gate insulating film 13 corresponding to the channel portion of the semiconductor layer 11. However, because the semiconductor layer strongly doped 16 is exposed to air, the efficiency of such a layered transistor
mince empilé classique est faible.thin classic stacked is weak.
La figure 4 illustre une vue en coupe transversale d'un transistor en couche Figure 4 illustrates a cross-sectional view of a layered transistor
mince du type à empilement inverse, qui a été proposé pour résoudre ce problème. thin of the reverse stack type, which has been proposed to solve this problem.
Le transistor en couche mince du type à empilement inverse comprend une électrode de grille 14 qui est formée sur un substrat isolant 10, un film isolant de grille 13, formé sur toute la surface de cette structure, une couche semi-conductrice 11 formée sur le film isolant de grille 13 au dessus de l'électrode de grille 14. En outre, les électrodes de source et de drain 15 sont formées en contact avec les deux côtés de la couche semi-conductrice 11, et des couches semi-conductrices fortement dopées 16 sont formées à l'interface entre la couche semi-conductrice 11 et les électrodes de The reverse-stack type thin film transistor comprises a gate electrode 14 which is formed on an insulating substrate 10, a gate insulating film 13, formed over the entire surface of this structure, a semiconductor layer 11 formed on the gate insulating film 13 above the gate electrode 14. In addition, the source and drain electrodes 15 are formed in contact with both sides of the semiconductor layer 11, and heavily doped semiconductor layers 16 are formed at the interface between the semiconductor layer 11 and the electrodes of
source et de drain 15. De telles structures de transistor en couche mince sont appli- source and drain 15. Such thin film transistor structures are applied
cables pour un transistor en couche mince en silicium amorphe. cables for a thin film transistor in amorphous silicon.
La figure 5 illustre une vue en coupe d'un transistor en couche mince copla- FIG. 5 illustrates a sectional view of a copla- thin film transistor
naire classique. Le transistor en couche mince du type coplanaire classique classic nary. The thin film transistor of the conventional coplanar type
comprend une couche semi-conductrice 11, qui sert de canal, qui est formée de sili- comprises a semiconductor layer 11, which serves as a channel, which is formed of silicon
cium polycristallin sur un substrat isolant 10, une couche d'arrêt des ions 17 formée d'un film de nitrure de silicium ou d'oxyde de silicium sur une portion centrale de la couche semi-conductrice 11, et des couches semi-conductrices fortement dopées 16 formées sur la couche semi-conductrice 11, des deux cotés des moyens d'arrêt des ions 17. En outre, un film isolant de grille 13 en oxyde de silicium ou en nitrure de silicium est formé sur toute la surface de la structure résultante, des portions de ce film étant enlevées pour découvrir une partie des couches semi-conductrices fortement dopées 16. Une électrode de grille 14 est formée sur le film isolant de grille 13 au dessus des moyens d'arrêt d'ions 17, et les électrodes de source et de drain 15 sont formées des deux côtés de l'électrode de grille 14, en contact avec la partie exposée des couches semi-conductrices fortement dopées 16. Ce transistor en couche mince du type coplanaire classique présente un problème de faible rendement du fait que les moyens d'arrêt des ions 17 (nitrure ou oxyde) est utilisé comme masque dans l'étape séparée d'injection des ions, ce qui complique le processus de fabrication. En conséquence, la présente invention concerne un transistor en couche mince en silicium polycristallin, présentant un siliciure, et un procédé de fabrication de ce transistor qui pallie sensiblement un ou plusieurs des problèmes dus aux limitations polycrystalline cium on an insulating substrate 10, an ion barrier layer 17 formed of a film of silicon nitride or silicon oxide on a central portion of the semiconductor layer 11, and strongly semiconductor layers doped 16 formed on the semiconductor layer 11, on both sides of the ion stop means 17. In addition, a gate insulating film 13 made of silicon oxide or silicon nitride is formed over the entire surface of the structure resulting, portions of this film being removed to reveal a portion of the heavily doped semiconductor layers 16. A gate electrode 14 is formed on the gate insulating film 13 above the ion stop means 17, and the source and drain electrodes 15 are formed on both sides of the gate electrode 14, in contact with the exposed part of the heavily doped semiconductor layers 16. This thin film transistor of the conventional coplanar type presents a problem nd of low yield due to the fact that the means for stopping the ions 17 (nitride or oxide) is used as a mask in the separate step of injecting the ions, which complicates the manufacturing process. Consequently, the present invention relates to a thin film transistor of polycrystalline silicon, having a silicide, and to a method of manufacturing this transistor which substantially overcomes one or more of the problems due to the limitations.
et aux inconvénients de l'art antérieur. and the drawbacks of the prior art.
Un objet de la présente invention est de fournir un transistor en couche mince An object of the present invention is to provide a thin film transistor
en silicium polycristallin qui présente une capacité parasitaire faible. polycrystalline silicon which has a low parasitic capacity.
R\14600\14641 DOC -26 juin 1997 - 2/14 Un autre objet de la présente invention est de fournir un procédé de fabrication d'un transistor en couche mince qui soit un procédé de fabrication simple et qui R \ 14600 \ 14641 DOC -June 26, 1997 - 2/14 Another object of the present invention is to provide a method of manufacturing a thin film transistor which is a simple manufacturing method and which
permette d'améliorer le rendement de production. improves production efficiency.
D'autres caractéristiques et avantages de l'invention apparaîtront de la descrip- Other characteristics and advantages of the invention will appear from the description.
tion qui suit, soit à la lecture de la description, soit à la mise en oeuvre de l'invention. tion which follows, either on reading the description, or when implementing the invention.
Les objectifs et autres avantages de l'invention peuvent être réalisés et obtenus grâce The objectives and other advantages of the invention can be achieved and obtained thanks to
aux moyens qui sont particulièrement décrits dans la description décrite, et dans ses to the means which are particularly described in the description described, and in its
revendications, ou encore dans les dessins joints. claims, or in the accompanying drawings.
Pour atteindre ces objectifs et d'autres avantages de l'invention, le transistor en couche mince en silicium polycristallin, présentant du siliciure, comprend des couches de siliciure de faible capacité parasitaire et de faible résistivité en couche, qui sont prévues à la place des couches semi-conductrices dopées aux impuretés qui servent de couche de contact et qui sont habituellement formées par dopage par des ions de type n (par exemple des ions P) dans une couche semi-conductrice disposée sur un film isolant de grille sur une portion de la couche semi-conductrice qui doit être utilisée comme canal, et qui est formée sur un substrat isolant et par dopage par des ions de type n (par exemple des ions P) dans la couche semi-conductrice des deux côtés du film d'isolation de grille et par le dépôt de couches métalliques sur les couches semi-conductrices dopées pour former une électrode de grille, et des To achieve these objectives and other advantages of the invention, the thin film transistor in polycrystalline silicon, having silicide, comprises silicide layers of low parasitic capacity and low layer resistivity, which are provided in place of the semiconductor layers doped with impurities which serve as a contact layer and which are usually formed by doping with n-type ions (for example P ions) in a semiconductor layer disposed on a gate insulating film on a portion of the semiconductor layer which is to be used as a channel, and which is formed on an insulating substrate and by doping with n-type ions (for example P ions) in the semiconductor layer on both sides of the insulation film and by depositing metallic layers on the doped semiconductor layers to form a gate electrode, and
électrodes de grille et de drain.gate and drain electrodes.
L'invention propose en conséquence un transistor en couche mince en silicium polycristallin comprenant: - un substrat; - une couche de silicium polycristallin sur le substrat; - un film isolant de grille sur la couche de silicium polycristallin; - une électrode de grille sur le film isolant de grille; et - des électrodes de source et de drain sur la couche semi-conductrice, disposées respectivement sur les côtés de l'électrode de grille, les électrodes de source et The invention therefore proposes a thin-film polycrystalline silicon transistor comprising: - a substrate; - a layer of polycrystalline silicon on the substrate; - a gate insulating film on the polycrystalline silicon layer; - a gate electrode on the gate insulating film; and - source and drain electrodes on the semiconductor layer, disposed respectively on the sides of the gate electrode, the source electrodes and
de drain étant constituées de couches de contact ohmique en siliciure. drain consisting of ohmic contact layers in silicide.
3 0 Dans un mode de réalisation, l'électrode de grille est formée d'un siliciure. In one embodiment, the gate electrode is formed of a silicide.
Dans un autre mode de réalisation, l'électrode de grille est formée d'un siliciure In another embodiment, the gate electrode is formed of a silicide
sur du silicium amorphe formé sur le film isolant de grille. on amorphous silicon formed on the gate insulating film.
Dans encore un autre mode de réalisation, l'électrode de grille est formée d'un In yet another embodiment, the gate electrode is formed of a
siliciure sur du silicium amorphe dopé formé sur le film isolant de grille. silicide on doped amorphous silicon formed on the gate insulating film.
L'invention propose aussi un transistor en couche mince en silicium polycristallin comprenant: - un substrat; - une couche de silicium polycristallin sur le substrat; R 1 -m.1 1,}14{41 Di ()( -26jtlin 1997-3/14 - un film isolant de grille sur la couche de silicium polycristallin; - un premier siliciure servant d'électrode de grille sur le film isolant de grille; et - des second et troisième siliciures servant d'électrodes de source et de drain sur la couche de silicium polycristallin, disposés respectivement sur les côtés du premier siliciure. De préférence, le siliciure comprend un ou plusieurs des siliciures de nickel, de The invention also provides a thin film transistor in polycrystalline silicon comprising: - a substrate; - a layer of polycrystalline silicon on the substrate; R 1 -m.1 1,} 14 {41 Di () (-26jtlin 1997-3 / 14 - a gate insulating film on the polycrystalline silicon layer; - a first silicide serving as a gate electrode on the insulating film and - second and third silicides serving as source and drain electrodes on the layer of polycrystalline silicon, disposed respectively on the sides of the first silicide. Preferably, the silicide comprises one or more of the nickel silicides,
Mn, de Ta, de Ti, de W, de Cr, de Co ou de Pd. Mn, Ta, Ti, W, Cr, Co or Pd.
Le canal entre les électrodes de drain et de source présente avantageusement The channel between the drain and source electrodes advantageously has
une largeur de 39 à 79 micromètres et une longueur de 13 à 33 micromètres. a width of 39 to 79 micrometers and a length of 13 to 33 micrometers.
Dans un mode de réalisation, le transistor présente un courant de fuite d'environ 10-10 A et un rapport de courant entre l'état passant et l'état bloqué In one embodiment, the transistor has a leakage current of approximately 10-10 A and a current ratio between the on state and the off state.
supérieur à 106.greater than 106.
L'invention propose encore un procédé de fabrication d'un transistor en couche mince en silicium polycristallin coplanaire du type auto-aligné, comprenant les étapes de: - formation d'une couche de silicium polycristallin. sur un substrat isolant; - formation d'un film isolant de grille sur la couche de silicium polycristallin; - formation d'une couche de silicium amorphe sur le film isolant de grille; - enlèvement sélectif de la couche de silicium amorphe et du film isolant de grille, de sorte à les laisser subsister sur une région de canal; - conversion de la couche de silicium amorphe en un siliciure de sorte à former une électrode de grille; et - conversion de la couche de silicium polycristallin sur les côtés du film The invention also proposes a method for manufacturing a thin film transistor made of coplanar polycrystalline silicon of the self-aligned type, comprising the steps of: - forming a polycrystalline silicon layer. on an insulating substrate; - Formation of an insulating gate film on the polycrystalline silicon layer; - Formation of an amorphous silicon layer on the gate insulating film; - selective removal of the amorphous silicon layer and of the gate insulating film, so as to let them remain on a channel region; - Conversion of the layer of amorphous silicon into a silicide so as to form a gate electrode; and - conversion of the polycrystalline silicon layer on the sides of the film
isolant de grille en siliciure de sorte à former des électrodes de source et de drain. silicide gate insulator so as to form source and drain electrodes.
La couche de silicium polycristallin peut être recuite au laser. The polycrystalline silicon layer can be annealed by laser.
La couche de silicium polycristallin peut aussi être cristallisée à l'état solide. The polycrystalline silicon layer can also be crystallized in the solid state.
Avantageusement, le siliciure inclut un ou plusieurs des siliciures de nickel, de Advantageously, the silicide includes one or more of the nickel silicides, of
Mn, de Ta, de Ti, de W, de Ca, de Co ou de Pd. Mn, Ta, Ti, W, Ca, Co or Pd.
Dans un mode de réalisation, la couche de silicium amorphe est dopée avant In one embodiment, the amorphous silicon layer is doped before
l'étape de formation du siliciure.the silicide formation step.
Dans un autre mode de réalisation, la couche de silicium amorphe sur les côtés In another embodiment, the layer of amorphous silicon on the sides
du film isolant de grille est dopée avant l'étape de formation du siliciure. the gate insulating film is doped before the silicide formation step.
De préférence, le film isolant de grille est formé d'un film de nitrure. Preferably, the gate insulating film is formed of a nitride film.
On peut aussi prévoir la formation d'un canal d'une largeur d'environ 59 We can also foresee the formation of a channel with a width of about 59
micromètres et d'une longueur d'environ 23 micromètres. micrometers and a length of about 23 micrometers.
R \14600\14641 DO('-26 jui 1997-4/14 Dans un mode de réalisation, le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieur à 10-10 A et un R \ 14600 \ 14641 DO ('- 26 Jul 1997-4 / 14 In one embodiment, the thin film transistor of polycrystalline silicon is formed so as to have a leakage current of less than 10-10 A and a
rapport entre le courant à l'état passant et à l'état bloqué supérieur à 106. ratio between the current in the on state and the blocked state greater than 106.
L'invention propose enfin un procédé de fabrication de transistor en couche mince en silicium polycristallin planaire du type autoaligné, comprenant les étapes de: - formation d'une première couche semiconductrice sur un substrat isolant; - formation d'un film isolant de grille sur la couche semi-conductrice; - formation d'une seconde couche semi-conductrice sur le film isolant de grille; - structuration du film isolant de grille et de la seconde couche semi-conductrice pour exposer des première et seconde portions latérales de la première couche semi-conductrice; - dopage ionique de la seconde couche semi-conductrice et des première et seconde portions latérales de la première couche semiconductrice; et - formation d'une couche de siliciure sur le film et les première et seconde portions The invention finally proposes a method for manufacturing a thin layer transistor of planar polycrystalline silicon of the self-aligned type, comprising the steps of: - forming a first semiconductor layer on an insulating substrate; - formation of a gate insulating film on the semiconductor layer; - formation of a second semiconductor layer on the gate insulating film; - structuring of the gate insulating film and of the second semiconductor layer to expose first and second lateral portions of the first semiconductor layer; - ion doping of the second semiconductor layer and of the first and second lateral portions of the first semiconductor layer; and - formation of a silicide layer on the film and the first and second portions
latérales de la couche semi-conductrice. side of the semiconductor layer.
Dans un mode de réalisation, la couche de silicium polycristallin est recuite par laser. Dans un autre mode de réalisation, la couche de silicium polycristallin est In one embodiment, the polycrystalline silicon layer is annealed by laser. In another embodiment, the polycrystalline silicon layer is
cristallisée à l'état solide.crystallized in the solid state.
De préférence, le siliciure inclut un ou plusieurs des siliciures de nickel, de Preferably, the silicide includes one or more of the nickel silicides,
Mn, Ta, Ti, W, Cr, Co, Pd.Mn, Ta, Ti, W, Cr, Co, Pd.
Le film isolant de grille est avantageusement formé d'un film de nitrure. The gate insulating film is advantageously formed of a nitride film.
On peut prévoir la formation d'un canal d'une largeur comprise entre 39 et We can foresee the formation of a channel with a width between 39 and
79 jtm et d'une longueur comprise entre 13 et 33 rtm. 79 jtm and a length between 13 and 33 rtm.
De préférence, le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieure à 10-10 A et un rapport entre le Preferably, the thin-film polycrystalline silicon transistor is formed so as to have a leakage current of less than 10-10 A and a ratio between the
courant à l'état passant et à l'état bloqué supérieur à 106. current in the on state and in the blocked state greater than 106.
La description générale qui précède et la description détaillée qui suit ne sont The foregoing general description and the following detailed description are not
données qu'à titre d'exemple d'explication et ne sont supposées que donner une given as an example of explanation and are only supposed to give an
explication de l'invention telle que revendiquée. explanation of the invention as claimed.
Les dessins joints, qui font partie de la présente description, illustrent les The accompanying drawings, which are part of this description, illustrate the
modes de réalisation de l'invention et, en liaison avec la description, permettent embodiments of the invention and, in conjunction with the description, allow
d'expliquer les principes de l'invention. to explain the principles of the invention.
Sur ces dessins: - la figure 1 montre une photographie au microscope électronique de la surface de siliciure de nickel fabriqué selon un mode de réalisation préféré de l'invention R,I 11 -h 1 1I)()C - 2 il 1)997 5/14 In these drawings: FIG. 1 shows a photograph with an electron microscope of the surface of nickel silicide produced according to a preferred embodiment of the invention R, I 11 -h 1 1I) () C - 2 il 1) 997 5/14
- la figure 2 montre la courbe de la résistivité en couche en fonction de la tempé- FIG. 2 shows the curve of the resistivity in layers as a function of the temperature.
rature de recuit du siliciure de nickel, qui est formé à partir de nickel déposé sur du silicium amorphe dopé aux ions, selon un mode de réalisation préféré de la présente invention; - la figure 3 est une vue en coupe transversale d'un transistor en couche mince du type à empilement classique; - la figure 4 est une vue en coupe d'un transistor en couche mince du type à empilement inverse; - la figure 5 est une vue en coupe d'un transistor en couche mince coplanaire classique; - la figure 6 est une vue en coupe transversale d'un transistor en couche mince en silicium polycristallin présentant du siliciure selon un mode de réalisation préféré de la présente invention; - les figures 7A et 7B illustrent les étapes de fabrication du transistor en couche mince en silicium polycristallin avec du siliciure selon un mode de réalisation préféré de la présente invention; - les figures 8A et 8B illustrent les caractéristiques et les propriétés de transition et de sortie d'un transistor en couche mince en silicium polycristallin recuit au laser, présentant un siliciure selon un mode de réalisation préféré de la présente invention; et - les figures 9A et 9B illustrent respectivement les propriétés de transition et de sortie d'un transistor en couche mince en silicium polycristallin cristallisé à l'état solide présentant du siliciure selon un mode de réalisation préféré de la annealing strip of nickel silicide, which is formed from nickel deposited on amorphous silicon doped with ions, according to a preferred embodiment of the present invention; - Figure 3 is a cross-sectional view of a thin film transistor of the conventional stack type; - Figure 4 is a sectional view of a thin film transistor of the reverse stack type; - Figure 5 is a sectional view of a conventional coplanar thin film transistor; - Figure 6 is a cross-sectional view of a thin film transistor of polycrystalline silicon having silicide according to a preferred embodiment of the present invention; - Figures 7A and 7B illustrate the steps for manufacturing the thin film transistor in polycrystalline silicon with silicide according to a preferred embodiment of the present invention; FIGS. 8A and 8B illustrate the characteristics and the transition and output properties of a thin layer transistor made of laser annealed polycrystalline silicon, having a silicide according to a preferred embodiment of the present invention; and FIGS. 9A and 9B respectively illustrate the transition and output properties of a thin film transistor of polycrystalline silicon crystallized in the solid state having silicide according to a preferred embodiment of the
présente invention.present invention.
Il est maintenant fait référence en détail aux modes de réalisation préférés de la Reference is now made in detail to the preferred embodiments of the
présente invention dont des exemples sont illustrés dans les dessins joints. present invention, examples of which are illustrated in the accompanying drawings.
La figure 1 est une photographie au microscope électronique de la surface de siliciure de nickel fabriqué selon un mode de réalisation préféré de la présente invention. Le silicium de nickel est formé par dépôt chimique en phase vapeur au plasma de silicium amorphe, en une épaisseur d'environ 300 Angstroems, sur un substrat à une température de 250 C avec une puissance HF de 15 watts, par implantation d'ions avec une dose d'ions phosphore de 1017 à 10l8/cm2, par dépôt cathodique à hautes fréquences de nickel en une épaisseur de 100 Angstroems pendant 15 secondes à une température de 200 C et par recuit à une température de 260 C pendant une heure. Comme on peut le voir sur la photographie, des cristaux Figure 1 is an electron microscope photograph of the nickel silicide surface made in accordance with a preferred embodiment of the present invention. Nickel silicon is formed by chemical vapor deposition in plasma of amorphous silicon, in a thickness of about 300 Angstroems, on a substrate at a temperature of 250 C with an HF power of 15 watts, by implantation of ions with a dose of phosphorus ions from 1017 to 1018 / cm 2, by cathodic deposition at high frequencies of nickel in a thickness of 100 Angstroems for 15 seconds at a temperature of 200 C and by annealing at a temperature of 260 C for one hour. As can be seen in the photograph, crystals
de siliciure uniformes croissent.uniform silicides grow.
La figure 2 montre une représentation graphique de la résistivité en couche en fonction de la température de recuit du siliciure de nickel qui est formé à partir du \4(,1} P[O414 1)O(' - 26juin 1997 - 6/14 nickel déposé sur le silicium amorphe dopé aux ions. La durée de recuit est de une heure dans chaque cas. Le graphique montre que bien que la résistivité en couche ou résistivité surfacique soit d'environ 50 ohms/cm2 lorsque la température de recuit est d'environ 200 C, la résistivité en couche décroît brutalement en dessous de 5 ohms/cm2 lorsque la température de recuit est au dessus de 230 C. La résistivité en couche est dans une plage d'environ 1 ohm/cm2 lorsque les températures de recuit sont au dessus de 260 C. L'extrapolation de cette courbe indique que la résistivité en couche serait substantiellement constante, même si on augmentait encore la température de recuit. Ainsi, le siliciure de nickel peut être applicable à un transistor en couche mince en silicium polycristallin du type auto-aligné, du fait que le siliciure de nickel présente une résistance d'électrode faible, ce qui est nécessaire pour un Figure 2 shows a graphical representation of the layer resistivity as a function of the annealing temperature of the nickel silicide which is formed from \ 4 (, 1} P [O414 1) O ('- 26June 1997 - 6/14 nickel deposited on amorphous silicon doped with ions. The annealing time is one hour in each case. The graph shows that although the layer resistivity or surface resistivity is approximately 50 ohms / cm2 when the annealing temperature is d '' around 200 C, the layer resistivity suddenly decreases below 5 ohms / cm2 when the annealing temperature is above 230 C. The layer resistivity is in a range of about 1 ohm / cm2 when the annealing temperatures are above 260 C. Extrapolation of this curve indicates that the layer resistivity would be substantially constant, even if the annealing temperature were further increased, so nickel silicide can be applicable to a thin film transistor made of polycrystalline silicon of the self-aligned type, because the nickel silicide has a low electrode resistance, which is necessary for a
transistor en couche mince en silicium polycristallin. thin film transistor in polycrystalline silicon.
La figure 6 illustre une vue en coupe transversale d'un transistor en silicium polycristallin, présentant du siliciure selon un mode de réalisation préféré de la FIG. 6 illustrates a cross-sectional view of a polycrystalline silicon transistor, having silicide according to a preferred embodiment of the
présente invention. En référence à la figure 6, le transistor en couche mince en sili- present invention. Referring to Figure 6, the thin film transistor in silicon
cium polycristallin comprend une couche semi-conductrice 11, qui est formée sur un substrat isolant 10 réalisé en quartz ou en verre, ou sur un film d'oxyde déposé sur ce substrat; un film isolant de grille 13 formé d'un film d'oxyde ou de nitrure, est déposé sur toute la surface de cette structure, et des portions en sont enlevées pour polycrystalline cium comprises a semiconductor layer 11, which is formed on an insulating substrate 10 made of quartz or glass, or on an oxide film deposited on this substrate; a gate insulating film 13 formed of an oxide or nitride film, is deposited over the entire surface of this structure, and portions are removed therefrom to
exposer des portions de la couche semi-conductrice 11. Les couches semiconduc- exposing portions of the semiconductor layer 11. The semiconductor layers
trices fortement dopées 16 sont formées sur le film isolant de grille 13 et sur les portions exposées de la couche semi-conductrice 11, et des couches de siliciure de nickel dopé 12 sont formées au-dessus des couches semi-conductrices fortement highly doped trices 16 are formed on the gate insulating film 13 and on the exposed portions of the semiconductor layer 11, and doped nickel silicide layers 12 are formed above the strongly semiconductor layers
dopées 16. Les couches de siliciure de nickel dopés 12 et les couches semi- doped 16. The doped nickel silicide layers 12 and the semi-layers
conductrices fortement dopées 16 constituent ensemble l'électrode de grille 14 au dessus du film isolant de grille 13, et les électrodes de source et de drain 15 au highly doped conductors 16 together constitute the gate electrode 14 above the gate insulating film 13, and the source and drain electrodes 15 at
dessus de la couche semi-conductrice 11. above the semiconductor layer 11.
Dans ce mode de réalisation, le film isolant de grille 13 et la couche semi- In this embodiment, the gate insulating film 13 and the semi-layer
conductrice 16 disposée au dessus de celui-ci bloquent ou empêchent l'injection d'ions dans la région de canal de la couche semi- conductrice 11. Il devient ainsi possible d'injecter des ions dans la couche semi-conductrice 11 des deux côtés du film isolant de grille 13, et au dessus du film isolant de grille 13, de sorte à former des couches semi-conductrices fortement dopées 16; ce traitement est effectué avant de former les couches de siliciure de nickel 12. Ceci élimine le besoin de moyens d'arrêt des ions. En conséquence, le transistor en couche mince en silicium polycristallin selon la présente invention n'implique pas d'étapes de formation de moyens d'arrêt des ions, du fait qu'une couche semi-conductrice est formée sur le film isolant de grille et est convertie en siliciure. En outre, ce transistor en couche R I' h,11 1'll.1 1)(U -2( il1997-7/14 mince présente un procédé de fabrication simple et un rendement de production plus élevé, du fait que l'électrode de grille de la couche de siliciure de nickel, sur le film isolant de grille, forme une structure autoalignée avec les régions de source et de drain. Les figures 7A et 7B illustrent un procédé de fabrication d'un transistor en conductive 16 disposed above it block or prevent the injection of ions into the channel region of the semiconductor layer 11. It thus becomes possible to inject ions into the semiconductor layer 11 on both sides of the gate insulating film 13, and above the gate insulating film 13, so as to form highly doped semiconductor layers 16; this treatment is carried out before forming the layers of nickel silicide 12. This eliminates the need for means for stopping the ions. Consequently, the thin-film polycrystalline silicon transistor according to the present invention does not involve steps for forming ion-stopping means, since a semiconductor layer is formed on the gate insulating film and is converted to silicide. In addition, this layer transistor RI 'h, 11 1'll.1 1) (U -2 (il1997-7 / 14 thin has a simple manufacturing process and a higher production efficiency, because the electrode of the gate of the nickel silicide layer, on the gate insulating film, forms a structure self-aligned with the source and drain regions. FIGS. 7A and 7B illustrate a method of manufacturing a transistor in
couche mince en silicium polycristallin avec du siliciure, selon un mode de réalisa- thin layer of polycrystalline silicon with silicide, according to one embodiment
tion préféré de la présente invention. preferred tion of the present invention.
En référence à la figure 7A, une couche semi-conductrice 11 et un film isolant de grille 13 sont successivement formés sur le substrat isolant 10. Une autre couche Referring to Figure 7A, a semiconductor layer 11 and a gate insulating film 13 are successively formed on the insulating substrate 10. Another layer
semi-conductrice est formée sur le film isolant de grille 13. La couche semi- semiconductor is formed on the gate insulating film 13. The semi- layer
conductrice sur le film isolant de grille 13 et le film isolant de grille 13 sont structurés en même temps, puis ensuite on procède à un traitement aux ions de sorte conductive on the grid insulating film 13 and the grid insulating film 13 are structured at the same time, then an ion treatment is carried out so
à former des couches semi-conductrices fortement dopées 16, dans la couche semi- to form highly doped semiconductor layers 16, in the semi-conductive layer
conductrice au dessus du film isolant de grille, et dans la couche semiconductrice conductive above the gate insulating film, and in the semiconductor layer
exposée 11 des deux côtés du film isolant de grille 13. exposed 11 on both sides of the gate insulating film 13.
En référence à la figure 7B, on dépose du nickel par pulvérisation cathodique à With reference to FIG. 7B, nickel is deposited by sputtering at
hautes fréquences, en une épaisseur de 30 Angstroems, sur les couches semi- high frequencies, in a thickness of 30 Angstroems, on the semi-layers
conductrices fortement dopées 16, de sorte à former des couches de siliciure de nickel 12, au dessus du film isolant de grille 13 et sur les deux côtés du film isolant de grille 13. Pour la pulvérisation cathodique, une cible de nickel de pureté 6N est préchauffée pendant 10 minutes à une température de 200 C, sous un vide initial de 3 x 10-6 Torr (1 Torr = 133,322 Pa). La pulvérisation est effectuée avec une puissance de haute fréquence de 75 watts pendant 5 secondes. Ensuite, le substrat est recuit sous atmosphère d'argon pendant 1 heure, à une température de substrat de 260 C, de façon à former des couches de siliciure de nickel 12. Le nickel résiduel, qui n'a pas réagi avec le silicium, est enlevé à l'aide d'un mélange de HNO3 et de highly doped conductors 16, so as to form layers of nickel silicide 12, above the grid insulating film 13 and on both sides of the grid insulating film 13. For sputtering, a nickel target of purity 6N is preheated for 10 minutes at a temperature of 200 C, under an initial vacuum of 3 x 10-6 Torr (1 Torr = 133.322 Pa). Spraying is carried out with a high frequency power of 75 watts for 5 seconds. Then, the substrate is annealed under an argon atmosphere for 1 hour, at a substrate temperature of 260 ° C., so as to form layers of nickel silicide 12. The residual nickel, which has not reacted with the silicon, is removed using a mixture of HNO3 and
HCI dans un rapport 1:5.HCI in a 1: 5 ratio.
La figure 8A illustre les propriétés de transition d'un transistor en couche mince en silicium polycristallin, recuit au laser, avec du siliciure de nickel dopé selon un mode de réalisation préféré de la présente invention. Le transistor en couche mince en silicium polycristallin présente une largeur et une longueur de canal de 37 à 79 micromètres par 13 à 33 micromètres, par exemple. La mobilité d'effet de champ et la tension de seuil obtenues pour une tension de drain de 1 volt sont de, respectivement, 30,6 cm2/V.s et de 0,5 V. La figure montre que le courant de fuite est de l'ordre de 10-10 A, et que le rapport de courant dans l'état passant et dans l'état FIG. 8A illustrates the transition properties of a laser layer annealed polycrystalline silicon thin film transistor with doped nickel silicide according to a preferred embodiment of the present invention. The thin-film polycrystalline silicon transistor has a width and a length of channel from 37 to 79 micrometers by 13 to 33 micrometers, for example. The field effect mobility and the threshold voltage obtained for a drain voltage of 1 volt are 30.6 cm2 / Vs and 0.5 V, respectively. The figure shows that the leakage current is l 10-10 A, and that the current ratio in the on state and in the state
bloqué est supérieur à 106.blocked is greater than 106.
La figure 8B illustre les propriétés de sortie du transistor en couche mince avec du silicium polycristallin recuit au laser, avec du siliciure de nickel dopé selon un R.\1460 1464 I DO(' - 26 juin 1997 - 8/14 mode de réalisation préféré de la présente invention. La figure 8B ne montre pas d'effet de conduction localisée, ni d'effet de non linéarité, même lorsque la tension de FIG. 8B illustrates the output properties of the thin film transistor with laser annealed polycrystalline silicon, with nickel silicide doped according to R. \ 1460 1464 I DO ('- 26 June 1997 - 8/14 preferred embodiment FIG. 8B does not show a localized conduction effect, nor a non-linearity effect, even when the voltage of
drain est faible.drain is low.
La figure 9A est un graphique montrant les caractéristiques de transition d'un transistor en couche mince en silicium polycristallin cristallisé à l'état solide, avec du FIG. 9A is a graph showing the transition characteristics of a thin-film transistor made of polycrystalline silicon crystallized in the solid state, with
siliciure de nickel dopé selon un mode de réalisation préféré de la présente invention. nickel silicide doped according to a preferred embodiment of the present invention.
Le transistor en couche mince en silicium polycristallin présente une largeur et une longueur de canal de 39 à 79 micromètres par 13 à 33 micromètres, par exemple. La figure montre que le courant de fuite est inférieur à 10-10 A, et que le rapport des The thin-film polycrystalline silicon transistor has a width and a channel length of 39 to 79 micrometers by 13 to 33 micrometers, for example. The figure shows that the leakage current is less than 10-10 A, and that the ratio of
courants dans l'état passant et dans l'état bloqué est supérieur à 106. currents in the on state and in the blocked state is greater than 106.
La figure 9B est un graphique montrant les caractéristiques de sortie du transistor en couche mince en silicium polycristallin cristallisé à l'état solide, avec du siliciure de nickel selon un mode de réalisation préféré de la présente invention. La figure 9B montre l'absence d'effet de conduction localisée et d'effet de non linéarité, même lorsque la tension de drain est faible. Le transistor en couche mince en silicium polycristallin cristallisé de la présente invention présente respectivement une mobilité d'effet de champ et une tension de seuil de 9,6 cm2/V.s et de 5,9 Volts qui sont calculées pour une transductance de canal gd, en fonction de la tension de grille FIG. 9B is a graph showing the output characteristics of the solid-state transistor in polycrystalline silicon in solid state, with nickel silicide according to a preferred embodiment of the present invention. FIG. 9B shows the absence of localized conduction effect and non-linearity effect, even when the drain voltage is low. The thin-film transistor in crystallized polycrystalline silicon of the present invention has respectively a field effect mobility and a threshold voltage of 9.6 cm2 / Vs and 5.9 Volts which are calculated for a gd channel transductance, depending on the gate voltage
obtenue dans la région linéaire de la courbe de propriétés de sortie. obtained in the linear region of the output properties curve.
Il apparaîtra clairement à l'homme de l'art que diverses modifications et varia- It will be clear to those skilled in the art that various modifications and variations
tions du transistor en couche mince en silicium polycristallin avec du siliciure et un procédé de fabrication de ce transistor peuvent être réalisés sans s'écarter de l'esprit tions of the thin layer transistor in polycrystalline silicon with silicide and a method of manufacturing this transistor can be carried out without departing from the spirit
de l'invention.of the invention.
"I,. ."I ,..
4 I1)()( 2()ll 197 - 9/144 I1) () (2 () ll 197 - 9/14
Claims (21)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024818A KR100252926B1 (en) | 1996-06-28 | 1996-06-28 | Polysilicon thin-film transistor using silicide and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2752338A1 true FR2752338A1 (en) | 1998-02-13 |
| FR2752338B1 FR2752338B1 (en) | 2001-05-18 |
Family
ID=19464086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9708021A Expired - Lifetime FR2752338B1 (en) | 1996-06-28 | 1997-06-26 | SILICIDE THIN FILM TRANSISTOR |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH1098199A (en) |
| KR (1) | KR100252926B1 (en) |
| DE (1) | DE19727396B4 (en) |
| FR (1) | FR2752338B1 (en) |
| GB (1) | GB2314677B (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020076791A (en) * | 2001-03-30 | 2002-10-11 | 주승기 | Method for crystallizing a silicone layer and method for fabricating a thin film transistor using the same |
| CN100411153C (en) * | 2003-01-10 | 2008-08-13 | 统宝光电股份有限公司 | Method for producing film tranistor array and its driving circuit |
| TWI382455B (en) | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| US7550382B2 (en) | 2005-05-31 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
| US7696024B2 (en) | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103943509B (en) * | 2014-04-11 | 2017-02-15 | 深圳市华星光电技术有限公司 | Manufacture procedure method of thin film transistor |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2909320A1 (en) * | 1978-03-17 | 1979-09-20 | Rca Corp | MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance |
| JPS57134970A (en) * | 1981-02-13 | 1982-08-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
| DE3431155A1 (en) * | 1983-08-26 | 1985-03-14 | Sharp K.K., Osaka | THIN FILM TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF |
| EP0197531A2 (en) * | 1985-04-08 | 1986-10-15 | Hitachi, Ltd. | Thin film transistor formed on insulating substrate |
| JPS6257252A (en) * | 1985-09-06 | 1987-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Thin film transistor |
| EP0451968A1 (en) * | 1990-04-11 | 1991-10-16 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Process for manufacturing thin film transistor |
| US5191453A (en) * | 1989-08-23 | 1993-03-02 | Nec Corporation | Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate |
| JPH06244205A (en) * | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacture thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2215126B (en) * | 1988-02-19 | 1990-11-14 | Gen Electric Co Plc | Process for manufacturing a thin film transistor |
| JP2624797B2 (en) * | 1988-09-20 | 1997-06-25 | 株式会社日立製作所 | Active matrix substrate manufacturing method |
| KR100275717B1 (en) * | 1993-12-28 | 2000-12-15 | 윤종용 | Method for fabricating polysilicon thin film transistor |
-
1996
- 1996-06-28 KR KR1019960024818A patent/KR100252926B1/en not_active IP Right Cessation
-
1997
- 1997-06-18 GB GB9712868A patent/GB2314677B/en not_active Expired - Lifetime
- 1997-06-26 FR FR9708021A patent/FR2752338B1/en not_active Expired - Lifetime
- 1997-06-27 JP JP9185997A patent/JPH1098199A/en active Pending
- 1997-06-27 DE DE19727396A patent/DE19727396B4/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2909320A1 (en) * | 1978-03-17 | 1979-09-20 | Rca Corp | MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance |
| JPS57134970A (en) * | 1981-02-13 | 1982-08-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
| DE3431155A1 (en) * | 1983-08-26 | 1985-03-14 | Sharp K.K., Osaka | THIN FILM TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF |
| EP0197531A2 (en) * | 1985-04-08 | 1986-10-15 | Hitachi, Ltd. | Thin film transistor formed on insulating substrate |
| JPS6257252A (en) * | 1985-09-06 | 1987-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Thin film transistor |
| US5191453A (en) * | 1989-08-23 | 1993-03-02 | Nec Corporation | Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate |
| EP0451968A1 (en) * | 1990-04-11 | 1991-10-16 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Process for manufacturing thin film transistor |
| JPH06244205A (en) * | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacture thereof |
Non-Patent Citations (5)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 006, no. 234 (E - 143) 20 November 1982 (1982-11-20) * |
| PATENT ABSTRACTS OF JAPAN vol. 011, no. 244 (E - 530) 8 August 1987 (1987-08-08) * |
| PATENT ABSTRACTS OF JAPAN vol. 018, no. 626 (E - 1636) 29 November 1994 (1994-11-29) * |
| SARCONA G T ET AL: "Polysilicon thin film transistors with cobalt and nickel silicide source and draw contacts", FLAT PANEL DISPLAY MATERIALS II. SYMPOSIUM, FLAT PANEL DISPLAY MATERIALS II. SYMPOSIUM, SAN FRANCISCO, CA, USA, 8-12 APRIL 1996, 1997, PITTSBURGH, PA, USA, MATER. RES. SOC, USA, PAGE(S) 159 - 164, XP002062687 * |
| XU D -X ET AL: "Process windows of nickel and platinum silicides in deep sub-micron regime", SILICIDE THIN FILMS - FABRICATION, PROPERTIES, AND APPLICATIONS. SYMPOSIUM, SILICIDE THIN FILMS - FABRICATION, PROPERTIES, AND APPLICATIONS. SYMPOSIUM, BOSTON, MA, USA, 27-30 NOV. 1995, 1996, PITTSBURGH, PA, USA, MATER. RES. SOC, USA, PAGE(S) 59 - 64, XP002062688 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9712868D0 (en) | 1997-08-20 |
| FR2752338B1 (en) | 2001-05-18 |
| GB2314677A (en) | 1998-01-07 |
| DE19727396A1 (en) | 1998-01-02 |
| JPH1098199A (en) | 1998-04-14 |
| DE19727396B4 (en) | 2004-07-22 |
| KR980006438A (en) | 1998-03-30 |
| KR100252926B1 (en) | 2000-04-15 |
| GB2314677B (en) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| JPH0992841A (en) | Manufacture of field-effect thin film transistor | |
| FR2932609A1 (en) | SOI TRANSISTOR WITH SELF-ALIGNED MASS PLAN AND GRID AND VARIABLE THICKNESS OXIDE | |
| FR2799305A1 (en) | METHOD FOR MANUFACTURING AN ENVELOPING GRID SEMICONDUCTOR DEVICE AND DEVICE OBTAINED | |
| KR100235361B1 (en) | Manufacturing method of semiconductor device | |
| FR2682534A1 (en) | SEMICONDUCTOR DEVICE HAVING A STACK OF GRID ELECTRODE SECTIONS, AND METHOD FOR MANUFACTURING THE DEVICE. | |
| EP0166647B1 (en) | Method of producing at least one thin-film field-effect transistor , and transistor obtained | |
| EP0449539A2 (en) | Ohmic contact for thin film transistor | |
| EP0635880B1 (en) | Method of manufacturing a transistor using silicon on insulator technology | |
| EP0082783B1 (en) | Process for manufacturing silicon thin-film transistors on an insulating substrate | |
| JP3819793B2 (en) | Film-forming method and semiconductor device manufacturing method | |
| FR2752338A1 (en) | SILICIDE THIN FILM TRANSISTOR | |
| EP1218942A1 (en) | Semiconductor device combining the advantages of massive and soi architecture, and method for making same | |
| JPH06196703A (en) | Thin film transistor and manufacture thereof | |
| FR2728390A1 (en) | METHOD FOR FORMING A THIN FILM TRANSISTOR | |
| CA2399115C (en) | Mos transistor for high density integration circuits | |
| JPH0296374A (en) | Semiconductor device and manufacture thereof | |
| EP0949667A1 (en) | Electrically programmable memory cell | |
| EP1166362A1 (en) | Novel semiconductor device combining the advantages of solid and soi architectures, and method for making same | |
| EP0570257A1 (en) | Field effect semiconductor device with secondary gate, process of realisation and application in a matrix driving device | |
| GB2339966A (en) | Polysilicon thin film transistor with silicide | |
| FR2648622A1 (en) | METHOD FOR MANUFACTURING AN INTEGRATED CIRCUIT COMPRISING A DUAL IMPLANT FIELD EFFECT TRANSISTOR | |
| JPH0794449A (en) | Manufacture of semiconductor device | |
| JP2556850B2 (en) | Method for manufacturing thin film transistor | |
| EP4379801A1 (en) | Microelectronic device with improved vertical voltage withstand |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 20 |