JPH07321106A - Modifying method for silicon oxide thin film and manufacture of thin film transistor - Google Patents

Modifying method for silicon oxide thin film and manufacture of thin film transistor

Info

Publication number
JPH07321106A
JPH07321106A JP10923494A JP10923494A JPH07321106A JP H07321106 A JPH07321106 A JP H07321106A JP 10923494 A JP10923494 A JP 10923494A JP 10923494 A JP10923494 A JP 10923494A JP H07321106 A JPH07321106 A JP H07321106A
Authority
JP
Japan
Prior art keywords
thin film
silicon oxide
oxide thin
plasma
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10923494A
Other languages
Japanese (ja)
Inventor
Hiroshi Sano
浩 佐野
Tatsuo Yoshioka
達男 吉岡
Hiroshi Tsutsu
博司 筒
Tetsuya Kawamura
哲也 川村
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10923494A priority Critical patent/JPH07321106A/en
Publication of JPH07321106A publication Critical patent/JPH07321106A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a silicon oxide thin film of excellent quality by a low temperature process by a method wherein gas plasma below a specific temperature, mainly composed of oxygen, irradiates the silicon oxide thin film formed at the temperature lower than a specific value. CONSTITUTION:The plasma of gas below 600 deg.C, mainly composed of oxygen, is applied to the silicon thin film 5 which is formed at 600 deg.C or lower. For example, a polycrystalline silicon thin film is formed on a light-transmitting glass substrate 1 as an active semiconductor layer 2, and it is processed into an insularly form. A silicon oxide thin film is formed thereon as a gate insulating layer 5 at the substrate temperature of 420 deg.C by an atmospheric pressure CVD method. Then, substrate temperature is set at 400 deg.C, and the plasma, formed by decomposing oxygen gas by high frequency discharge of discharge power of the density of 1W/cm<2>, is projected. Then, tantalum film is formed as a gate electrode 6 using a sputtering method, and after processing. impurities are introduced using the gate electrode 6 as a mask, and a source region 3 and a drain region 4 are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置等に応用
される酸化シリコン薄膜の改質方法、およびこの改質方
法を用いて、液晶表示装置やイメージセンサ等に応用さ
れる薄膜トランジスタの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for modifying a silicon oxide thin film applied to a semiconductor device or the like, and a method for manufacturing a thin film transistor applied to a liquid crystal display device, an image sensor or the like using this modification method. It is about.

【0002】[0002]

【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも特に高
画質表示が可能なアクティブマトリックス型液晶表示装
置が注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ(Thin Film Transi
stor)がよく用いられている。
2. Description of the Related Art In recent years, liquid crystal display devices have been installed in viewfinders of home video cameras and notebook personal computers. Among these liquid crystal display devices, active matrix type liquid crystal displays capable of displaying particularly high image quality. Devices are receiving attention. In this active matrix type liquid crystal display device, as a switching element of the pixel electrode,
Thin film transistor (Thin Film Transi)
Stor) is often used.

【0003】このような薄膜トランジスタの例が、電子
情報通信学会技術研究報告1992年6月26日発行の
信学技報Vol.92,No.119の第35頁から第
40頁に記載されている。この薄膜トランジスタの製造
方法を説明する。まず、石英基板上に半導体層として多
結晶シリコン薄膜を形成した後、熱酸化法によりゲート
絶縁層として酸化シリコン薄膜を形成する。この酸化シ
リコン薄膜上に、ゲート電極を形成し、このゲート電極
をマスクとしてイオン注入法により多結晶シリコン薄膜
にソース,ドレイン領域を形成する。その後、層間絶縁
膜,ソース電極,ドレイン電極を形成して薄膜トランジ
スタが完成する。
An example of such a thin film transistor is disclosed in IEICE Technical Report Vol. 92, No. 119, pp. 35-40. A method of manufacturing this thin film transistor will be described. First, a polycrystalline silicon thin film is formed as a semiconductor layer on a quartz substrate, and then a silicon oxide thin film is formed as a gate insulating layer by a thermal oxidation method. A gate electrode is formed on the silicon oxide thin film, and a source / drain region is formed in the polycrystalline silicon thin film by an ion implantation method using the gate electrode as a mask. After that, an interlayer insulating film, a source electrode and a drain electrode are formed to complete the thin film transistor.

【0004】[0004]

【発明が解決しようとする課題】上記従来の製造方法で
は耐熱温度の高い石英基板を使用しており、LSIの分
野で培われてきた技術を応用している。したがって、ゲ
ート絶縁層の形成に約1000℃の高温プロセスである
熱酸化法を用いることにより、良質なゲート絶縁層およ
びゲート絶縁層と半導体層との界面を得ることができ
る。しかしながら、石英基板は高価であることから、耐
熱温度は600℃程度だが安価であるガラス基板上で、
良質な酸化シリコン薄膜からなるゲート絶縁層およびゲ
ート絶縁層と半導体層との良質な界面を形成する方法が
求められていた。
In the above-mentioned conventional manufacturing method, a quartz substrate having a high heat resistant temperature is used, and the technology cultivated in the field of LSI is applied. Therefore, a high-quality gate insulating layer and an interface between the gate insulating layer and the semiconductor layer can be obtained by using a thermal oxidation method which is a high temperature process of about 1000 ° C. for forming the gate insulating layer. However, since the quartz substrate is expensive, the heat-resistant temperature is about 600 ° C, but on a cheap glass substrate,
There has been a demand for a method of forming a gate insulating layer made of a good quality silicon oxide thin film and a good quality interface between the gate insulating layer and the semiconductor layer.

【0005】この発明の目的は、低温プロセスにおい
て、良質な酸化シリコン薄膜の得られる酸化シリコン薄
膜の改質方法を提供することと、低温プロセスにおい
て、良質なゲート絶縁層およびゲート絶縁層と半導体層
との良質な界面の得られる薄膜トランジスタの製造方法
を提供することである。
An object of the present invention is to provide a method for modifying a silicon oxide thin film, which can obtain a good quality silicon oxide thin film in a low temperature process, and a high quality gate insulating layer and a gate insulating layer and a semiconductor layer in a low temperature process. Another object of the present invention is to provide a method of manufacturing a thin film transistor that can obtain a high-quality interface with.

【0006】[0006]

【課題を解決するための手段】請求項1記載の酸化シリ
コン薄膜の改質方法は、600℃以下の温度で形成した
酸化シリコン薄膜に、酸素を主成分とするガスのプラズ
マを600℃以下の温度で照射することを特徴とする。
請求項2記載の酸化シリコン薄膜の改質方法は、請求項
1記載の酸化シリコン薄膜の改質方法において、酸化シ
リコン薄膜を、常圧CVD法,減圧CVD法,プラズマ
CVD法,スパッタ法,ECR−CVD法,または液相
堆積法により形成している。
A method for modifying a silicon oxide thin film according to a first aspect of the invention is characterized in that a silicon oxide thin film formed at a temperature of 600 ° C. or lower is treated with plasma of a gas containing oxygen as a main component at 600 ° C. or lower. It is characterized by irradiation at a temperature.
The method for modifying a silicon oxide thin film according to claim 2 is the method for modifying a silicon oxide thin film according to claim 1, wherein the silicon oxide thin film is formed by an atmospheric pressure CVD method, a low pressure CVD method, a plasma CVD method, a sputtering method, or ECR. -It is formed by the CVD method or the liquid phase deposition method.

【0007】請求項3記載の酸化シリコン薄膜の改質方
法は、請求項1または2記載の酸化シリコン薄膜の改質
方法において、酸素を主成分とするガスのプラズマの放
電電力密度を、0.5W/cm2 以上、2W/cm2
下にしている。請求項4記載の薄膜トランジスタの製造
方法は、絶縁性基板上に半導体層を形成する工程と、半
導体層上にゲート絶縁層を形成する工程と、ゲート絶縁
層上にゲート電極を形成する工程と、半導体層の一部の
領域にドナーまたはアクセプタとなる不純物を添加して
ソース領域およびドレイン領域を形成する工程と、ソー
ス領域およびドレイン領域と電気的に接続するソース電
極およびドレイン電極を形成する工程とを含む薄膜トラ
ンジスタの製造方法であって、ゲート絶縁層は、600
℃以下の温度で形成した酸化シリコン薄膜に、酸素を主
成分とするガスのプラズマを600℃以下の温度で照射
して形成することを特徴とする。
The method for modifying a silicon oxide thin film according to claim 3 is the method for modifying a silicon oxide thin film according to claim 1 or 2, wherein the discharge power density of plasma of a gas containing oxygen as a main component is 0. It is set to 5 W / cm 2 or more and 2 W / cm 2 or less. A method of manufacturing a thin film transistor according to claim 4, wherein a step of forming a semiconductor layer on the insulating substrate, a step of forming a gate insulating layer on the semiconductor layer, and a step of forming a gate electrode on the gate insulating layer, A step of forming a source region and a drain region by adding an impurity which serves as a donor or an acceptor to a partial region of the semiconductor layer; and a step of forming a source electrode and a drain electrode electrically connected to the source region and the drain region. A method of manufacturing a thin film transistor, comprising:
It is characterized in that a silicon oxide thin film formed at a temperature of ° C or lower is irradiated with plasma of a gas containing oxygen as a main component at a temperature of 600 ° C or lower.

【0008】請求項5記載の薄膜トランジスタの製造方
法は、絶縁性基板上にゲート電極を形成する工程と、ゲ
ート電極上にゲート絶縁層を形成する工程と、ゲート絶
縁層上に半導体層を形成する工程と、半導体層の一部の
領域にドナーまたはアクセプタとなる不純物を添加して
ソース領域およびドレイン領域を形成する工程と、ソー
ス領域およびドレイン領域と電気的に接続するソース電
極およびドレイン電極を形成する工程とを含む薄膜トラ
ンジスタの製造方法であって、ゲート絶縁層は、600
℃以下の温度で形成した酸化シリコン薄膜に、酸素を主
成分とするガスのプラズマを600℃以下の温度で照射
して形成することを特徴とする。
According to a fifth aspect of the present invention, in a method of manufacturing a thin film transistor, a step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating layer on the gate electrode, and forming a semiconductor layer on the gate insulating layer. A step of forming a source region and a drain region by adding an impurity serving as a donor or an acceptor to a partial region of the semiconductor layer, and forming a source electrode and a drain electrode electrically connected to the source region and the drain region A method of manufacturing a thin film transistor, the method including:
It is characterized in that a silicon oxide thin film formed at a temperature of ° C or lower is irradiated with plasma of a gas containing oxygen as a main component at a temperature of 600 ° C or lower.

【0009】請求項6記載の薄膜トランジスタの製造方
法は、請求項4または5記載の薄膜トランジスタの製造
方法において、酸素を主成分とするガスのプラズマの放
電電力密度を、0.5W/cm2 以上、2W/cm2
下にしている。請求項7記載の薄膜トランジスタの製造
方法は、請求項4,5または6記載の薄膜トランジスタ
の製造方法において、半導体層を、多結晶シリコン薄
膜,微結晶シリコン薄膜,非晶質シリコン薄膜,または
単結晶シリコン薄膜で形成している。
The method of manufacturing a thin film transistor according to claim 6 is the method of manufacturing a thin film transistor according to claim 4 or 5, wherein the discharge power density of plasma of a gas containing oxygen as a main component is 0.5 W / cm 2 or more, It is set to 2 W / cm 2 or less. A method of manufacturing a thin film transistor according to claim 7, wherein in the method of manufacturing a thin film transistor according to claim 4, 5 or 6, the semiconductor layer is a polycrystalline silicon thin film, a microcrystalline silicon thin film, an amorphous silicon thin film, or a single crystal silicon. It is made of a thin film.

【0010】請求項8記載の薄膜トランジスタの製造方
法は、請求項4,5,6または7記載の薄膜トランジス
タの製造方法において、絶縁性基板として、ガラス基板
を用いている。
The method of manufacturing a thin film transistor according to claim 8 is the method of manufacturing a thin film transistor according to claim 4, 5, 6 or 7, wherein a glass substrate is used as the insulating substrate.

【0011】[0011]

【作用】この発明の酸化シリコン薄膜の改質方法によれ
ば、酸化シリコン薄膜に酸素を主成分とするガスのプラ
ズマを照射することにより、酸化シリコン薄膜が良質化
する。また、酸化シリコン薄膜の形成およびプラズマの
照射を600℃以下の低温プロセスで行うため、耐熱温
度の低い基板上に良質な酸化シリコン薄膜を形成するこ
とができる。
According to the method for modifying a silicon oxide thin film of the present invention, the quality of the silicon oxide thin film is improved by irradiating the silicon oxide thin film with plasma of a gas containing oxygen as a main component. Further, since the formation of the silicon oxide thin film and the plasma irradiation are performed in a low temperature process of 600 ° C. or lower, a good quality silicon oxide thin film can be formed on the substrate having a low heat resistant temperature.

【0012】この発明の薄膜トランジスタの製造方法に
よれば、ゲート絶縁層を、600℃以下の温度で形成し
た酸化シリコン薄膜に、酸素を主成分とするガスのプラ
ズマを600℃以下の温度で照射して形成することによ
り、600℃以下の低温プロセスにより良質な酸化シリ
コン薄膜からなるゲート絶縁層を形成できるとともに、
ゲート絶縁層と半導体層との界面を良質なものにでき、
高性能な薄膜トランジスタを作製することができる。
According to the method of manufacturing a thin film transistor of the present invention, a silicon oxide thin film having a gate insulating layer formed at a temperature of 600 ° C. or lower is irradiated with plasma of a gas containing oxygen as a main component at a temperature of 600 ° C. or lower. By this formation, a gate insulating layer made of a good quality silicon oxide thin film can be formed by a low temperature process of 600 ° C. or lower, and
It is possible to improve the quality of the interface between the gate insulating layer and the semiconductor layer,
A high-performance thin film transistor can be manufactured.

【0013】[0013]

【実施例】以下、この発明の実施例について述べる。 〔第1の実施例〕図1はこの発明の第1の実施例の薄膜
トランジスタの製造方法を示す工程断面図である。この
実施例ではトップゲート型薄膜トランジスタの製造方法
について説明する。
Embodiments of the present invention will be described below. [First Embodiment] FIGS. 1A to 1F are process sectional views showing a method of manufacturing a thin film transistor according to a first embodiment of the present invention. In this embodiment, a method for manufacturing a top gate type thin film transistor will be described.

【0014】まず、透光性ガラス基板(絶縁性基板)1
上に、活性半導体層2として例えば減圧CVD法により
膜厚100nmの多結晶シリコン薄膜を成膜し、フォト
リソグラフィーおよびエッチングを用いて島状に加工す
る。その上に、ゲート絶縁層5として例えば常圧CVD
法により基板温度420℃にて膜厚200nmの酸化シ
リコン薄膜を形成する。その後、基板温度を400℃に
して酸素ガスを1W/cm2 の放電電力密度で高周波放
電により分解したプラズマを照射する(図1(a))。
ここで、放電電力密度が0.5W/cm2 以下では、ゲ
ート絶縁層5(酸化シリコン薄膜)の充分な改質効果が
得られなかった。また、2W/cm2 以上では、プラズ
マダメージにより薄膜トランジスタの閾値電圧や移動度
に悪影響を及ぼすことがわかった。したがって、放電電
力密度を0.5W/cm2 以上、2W/cm2 以下にし
なければならない。
First, a transparent glass substrate (insulating substrate) 1
A polycrystalline silicon thin film having a film thickness of 100 nm is formed as the active semiconductor layer 2 by, for example, a low pressure CVD method, and is processed into an island shape by using photolithography and etching. On top of that, as the gate insulating layer 5, for example, atmospheric pressure CVD
By the method, a silicon oxide thin film having a film thickness of 200 nm is formed at a substrate temperature of 420 ° C. After that, the substrate temperature is set to 400 ° C., and the oxygen gas is irradiated with plasma decomposed by high frequency discharge at a discharge power density of 1 W / cm 2 (FIG. 1A).
Here, when the discharge power density was 0.5 W / cm 2 or less, a sufficient effect of modifying the gate insulating layer 5 (silicon oxide thin film) could not be obtained. It was also found that at 2 W / cm 2 or more, plasma damage adversely affects the threshold voltage and mobility of the thin film transistor. Therefore, the discharge power density must be 0.5 W / cm 2 or more and 2 W / cm 2 or less.

【0015】つぎに、ゲート電極6として膜厚200n
mのタンタルをスパッタ法により成膜し、フォトリソグ
ラフィーおよびエッチングを用いて加工する。つぎに、
ゲート電極6をマスクとして、例えば水素希釈したフォ
スフィンガスを高周波放電により分解して生成した燐を
含むイオンを、質量分離せずに加速しドナーとなる不純
物として導入して、ソース領域3およびドレイン領域4
を形成する(図1(b))。
Next, the gate electrode 6 has a film thickness of 200 n.
A film of tantalum of m is formed by a sputtering method and processed by photolithography and etching. Next,
Using the gate electrode 6 as a mask, for example, ions containing phosphorus generated by decomposing phosphine gas diluted with hydrogen by high frequency discharge are accelerated without mass separation and introduced as impurities to serve as a donor, and the source region 3 and the drain are drained. Area 4
Are formed (FIG. 1B).

【0016】つぎに、層間絶縁層7として例えば常圧C
VD法により酸化シリコン薄膜を形成した後、フォトリ
ソグラフィーおよびエッチングによってコンタクトホー
ルを形成する。さらに、ソース電極8およびドレイン電
極9として例えばチタン,アルミニウムの順で各々10
0nm,500nmの膜厚で成膜,加工して、薄膜トラ
ンジスタが完成する(図1(c))。
Next, as the interlayer insulating layer 7, for example, normal pressure C
After forming a silicon oxide thin film by the VD method, a contact hole is formed by photolithography and etching. Further, as the source electrode 8 and the drain electrode 9, for example, titanium and aluminum are formed in the order of 10 and 10 respectively.
A thin film transistor is completed by forming and processing a film having a thickness of 0 nm and 500 nm (FIG. 1C).

【0017】以上のようにこの第1の実施例によれば、
ゲート絶縁層5として形成した酸化シリコン薄膜に、酸
素ガスを高周波放電分解したプラズマを照射することに
よって、酸化シリコン薄膜が良質化されると同時に、活
性半導体層2とゲート絶縁層5(酸化シリコン薄膜)と
の界面が良質化される。そのため、高性能な薄膜トラン
ジスタを製造することができる。
As described above, according to the first embodiment,
By irradiating the silicon oxide thin film formed as the gate insulating layer 5 with plasma generated by high-frequency discharge decomposition of oxygen gas, the quality of the silicon oxide thin film is improved, and at the same time, the active semiconductor layer 2 and the gate insulating layer 5 (silicon oxide thin film) ) And the interface is improved. Therefore, a high performance thin film transistor can be manufactured.

【0018】以下に、1つの例により酸素ガスのプラズ
マ照射による効果を説明する。ここで比較評価した試料
は、抵抗率10ΩcmのP型の結晶シリコンウエハ上に
常圧CVD法により基板温度420℃にて膜厚200n
mの酸化シリコン薄膜を形成した後、基板温度を400
℃にして酸素ガスを1W/cm2 の電力密度で高周波放
電により分解したプラズマを30分間照射し、上部電極
としてアルミニウムを300nm形成した後、ポストメ
タライゼーションアニールとして400℃で熱処理した
MOSキャパシタと、プラズマを照射しなかったMOS
キャパシタである。これを評価した結果を、表1に示
す。表1は酸素ガスのプラズマ照射の有無による酸化シ
リコン薄膜の特性比較である。
The effect of plasma irradiation of oxygen gas will be described below with reference to one example. The sample comparatively evaluated here is a P-type crystalline silicon wafer having a resistivity of 10 Ωcm and a film thickness of 200 n at a substrate temperature of 420 ° C. by an atmospheric pressure CVD method.
After forming a silicon oxide thin film of m
A MOS capacitor which was heated to 400 ° C. for post metallization annealing after irradiating plasma decomposed by high frequency discharge with oxygen gas at a power density of 1 W / cm 2 for 30 minutes to form 300 nm of aluminum as an upper electrode; MOS without plasma irradiation
It is a capacitor. The results of evaluating this are shown in Table 1. Table 1 is a comparison of characteristics of silicon oxide thin films with and without oxygen gas plasma irradiation.

【0019】[0019]

【表1】 [Table 1]

【0020】この表1より、プラズマ照射により、絶縁
耐圧,酸化膜中固定電荷密度,および界面準位密度が良
化していることがわかる。 〔第2の実施例〕図2はこの発明の第2の実施例の薄膜
トランジスタの製造方法を示す工程断面図である。この
実施例ではボトムゲート型薄膜トランジスタの製造方法
について説明する。
From Table 1, it is understood that the dielectric strength, the fixed charge density in the oxide film, and the interface state density are improved by the plasma irradiation. [Second Embodiment] FIGS. 2A to 2D are process sectional views showing a method of manufacturing a thin film transistor according to a second embodiment of the present invention. In this embodiment, a method of manufacturing a bottom gate type thin film transistor will be described.

【0021】まず、透光性ガラス基板(絶縁性基板)1
1上にゲート電極16として膜厚100nmのタンタル
をスパッタ法により成膜し、フォトリソグラフィーおよ
びエッチングを用いて加工する。その上に、ゲート絶縁
層15として例えば常圧CVD法により基板温度420
℃にて膜厚200nmの酸化シリコン薄膜を形成する。
その後、基板温度を400℃にして酸素ガスを1.5W
/cm2 の放電電力密度で高周波放電により分解したプ
ラズマを照射する(図2(a))。このとき、プラズマ
照射によりダメージを入れることなく且つ充分な効果を
得るためには、第1の実施例でも述べたように、放電電
力密度を0.5W/cm2 以上、2W/cm2 以下にし
なければならない。
First, a transparent glass substrate (insulating substrate) 1
A 100 nm-thick tantalum film is formed as a gate electrode 16 on the substrate 1 by a sputtering method, and is processed by using photolithography and etching. On top of that, a substrate temperature of 420 is formed as the gate insulating layer 15 by, for example, an atmospheric pressure CVD method.
A silicon oxide thin film having a film thickness of 200 nm is formed at a temperature of ℃.
After that, the substrate temperature is set to 400 ° C. and oxygen gas is set to 1.5 W
The plasma decomposed by the high frequency discharge is irradiated at a discharge power density of / cm 2 (FIG. 2A). At this time, in order to obtain sufficient effect without damaging the plasma irradiation, as described in the first embodiment, the discharge power density is set to 0.5 W / cm 2 or more and 2 W / cm 2 or less. There must be.

【0022】つぎに、活性半導体層12として例えば減
圧CVD法により膜厚100nmの多結晶シリコン薄膜
を成膜し、フォトリソグラフィーおよびエッチングを用
いて島状に加工する。つぎに、活性半導体層12上にフ
ォトレジスト21で不純物導入用のマスクを形成して、
例えば水素希釈したフォスフィンガスを高周波放電によ
り分解して生成した燐を含むイオンを、質量分離せずに
加速しドナーとなる不純物として導入して、ソース領域
13およびドレイン領域14を形成する(図2
(b))。
Next, a 100-nm-thick polycrystalline silicon thin film is formed as the active semiconductor layer 12 by, for example, a low pressure CVD method, and is processed into an island shape by using photolithography and etching. Next, a mask for introducing impurities is formed with a photoresist 21 on the active semiconductor layer 12.
For example, ions containing phosphorus generated by decomposing phosphine gas diluted with hydrogen by high-frequency discharge are accelerated without mass separation and introduced as impurities serving as donors to form source region 13 and drain region 14 (FIG. Two
(B)).

【0023】つぎに、ソース電極18およびドレイン電
極19として例えばチタンを300nmの膜厚で成膜,
加工した後、保護膜20として例えば常圧CVD法によ
り酸化シリコン薄膜を形成した後、フォトリソグラフィ
ーおよびエッチングによって電極取り出し用の穴22を
形成して、薄膜トランジスタが完成する(図2
(c))。
Next, as the source electrode 18 and the drain electrode 19, for example, titanium is formed to a film thickness of 300 nm,
After processing, a silicon oxide thin film is formed as the protective film 20 by, for example, an atmospheric pressure CVD method, and then a hole 22 for taking out an electrode is formed by photolithography and etching to complete a thin film transistor (FIG. 2).
(C)).

【0024】以上のようにこの第2の実施例によれば、
第1の実施例同様、ゲート絶縁層15として形成した酸
化シリコン薄膜に、酸素ガスを高周波放電分解したプラ
ズマを照射することによって、酸化シリコン薄膜が良質
化される。また、その酸化シリコン薄膜の表面も良質化
するために、活性半導体層12とゲート絶縁層15(酸
化シリコン薄膜)との界面も良質化される。そのため、
高性能な薄膜トランジスタを製造することができる。
As described above, according to the second embodiment,
Similar to the first embodiment, the quality of the silicon oxide thin film is improved by irradiating the silicon oxide thin film formed as the gate insulating layer 15 with plasma obtained by high-frequency discharge decomposition of oxygen gas. Further, since the surface of the silicon oxide thin film is also improved in quality, the interface between the active semiconductor layer 12 and the gate insulating layer 15 (silicon oxide thin film) is also improved in quality. for that reason,
A high-performance thin film transistor can be manufactured.

【0025】なお、第1および第2の実施例では、ゲー
ト絶縁層5,15として常圧CVD法により420℃で
形成した酸化シリコン薄膜を用いたが、これは600℃
以下で形成した酸化シリコン薄膜なら何でもよく、例え
ば減圧CVD法,プラズマCVD法,スパッタ法,EC
R−CVD法または液相堆積法などにより形成したもの
でもよい。また、基板温度を400℃にして酸素ガスを
高周波放電により分解したプラズマを照射したが、基板
温度は600℃以下でプラズマ照射をすればよい。した
がって、良質な酸化シリコン薄膜(ゲート絶縁層5,1
5)を600℃以下の低温プロセスで形成することがで
き、耐熱温度が600℃程度の安価なガラス基板などを
用いることにより、薄膜トランジスタの低コスト化を図
ることができる。
In the first and second embodiments, the silicon oxide thin film formed at 420 ° C. by the atmospheric pressure CVD method is used as the gate insulating layers 5 and 15, but this is 600 ° C.
Any silicon oxide thin film formed below may be used, for example, low pressure CVD method, plasma CVD method, sputtering method, EC
It may be formed by the R-CVD method or the liquid phase deposition method. Further, the substrate temperature was 400 ° C. and the plasma decomposed by the high frequency discharge of oxygen gas was irradiated, but the plasma irradiation may be performed at a substrate temperature of 600 ° C. or lower. Therefore, a high-quality silicon oxide thin film (gate insulating layers 5, 1
5) can be formed by a low temperature process of 600 ° C. or lower, and the cost of the thin film transistor can be reduced by using an inexpensive glass substrate having a heat resistant temperature of about 600 ° C.

【0026】なお、第1および第2の実施例では、活性
半導体層2,12として減圧CVD法により形成した多
結晶シリコン薄膜を用いたが、これは活性半導体として
働くものならば何でもよく、例えば非晶質シリコン薄
膜,微結晶シリコン薄膜,単結晶シリコン薄膜,化合物
半導体や、非晶質シリコン薄膜にレーザー光を照射して
形成した多結晶シリコン薄膜などでもよい。
In the first and second embodiments, a polycrystalline silicon thin film formed by the low pressure CVD method is used as the active semiconductor layers 2 and 12, but any thin film that works as an active semiconductor may be used. It may be an amorphous silicon thin film, a microcrystalline silicon thin film, a single crystal silicon thin film, a compound semiconductor, or a polycrystalline silicon thin film formed by irradiating an amorphous silicon thin film with laser light.

【0027】なお、第1および第2の実施例では、活性
半導体層2,12として多結晶シリコン薄膜を用いた
が、多結晶シリコン薄膜の粒界のエネルギー障壁を低く
するために水素のプラズマの照射や水素イオンの注入す
ると一層良い。なお、第1および第2の実施例では、ゲ
ート電極6,16としてタンタルを用いたが、これは電
極として働くものなら何でもよく、たとえばチタン,ク
ロム,モリブデン,アルミニウムなどの金属や、不純物
を大量にドープした多結晶シリコン薄膜やITO(イン
ジウムスズオキシド)等の透明導電層等でもよい。
In the first and second embodiments, polycrystalline silicon thin films are used as the active semiconductor layers 2 and 12. However, in order to lower the energy barrier of grain boundaries of the polycrystalline silicon thin films, hydrogen plasma is used. Irradiation and implantation of hydrogen ions are even better. Although tantalum is used as the gate electrodes 6 and 16 in the first and second embodiments, any material that works as an electrode may be used. For example, a metal such as titanium, chromium, molybdenum, or aluminum, or a large amount of impurities may be used. It may be a polycrystalline silicon thin film doped with a transparent conductive layer such as ITO (indium tin oxide).

【0028】なお、第1および第2の実施例ではソース
領域3,13およびドレイン領域4,14を形成するた
めの不純物として燐を用いたが、これはnチャネルの薄
膜トランジスタを作製する場合には砒素などドナーとし
て働くものなら何でもよく、pチャネルの薄膜トランジ
スタを作製する場合にはアルミニウムやほう素などアク
セプタとして働くものならば何でもよい。
Although phosphorus is used as an impurity for forming the source regions 3 and 13 and the drain regions 4 and 14 in the first and second embodiments, this is used when an n-channel thin film transistor is manufactured. Any material such as arsenic that acts as a donor may be used, and in the case of manufacturing a p-channel thin film transistor, any material such as aluminum or boron that acts as an acceptor may be used.

【0029】なお、第1および第2の実施例では、不純
物を添加する方法として、高周波放電により分解して生
成した燐を含むイオンを質量分離せずに加速して不純物
として導入したが、これは不純物を添加できる方法なら
ば何でもよく、イオン注入法やプラズマドーピング法な
どでもよい。なお、第1の実施例では、層間絶縁層7と
して常圧CVD法により形成した酸化シリコン薄膜を用
いたが、これは例えば減圧CVD法,プラズマCVD
法,スパッタ法,ECR−CVD法,または液相堆積法
などで形成した酸化シリコン薄膜や、プラズマCVD法
により形成した窒化シリコン薄膜など絶縁層として働く
ものならば何でもよい。
In the first and second embodiments, as a method of adding impurities, ions containing phosphorus generated by decomposition by high frequency discharge are accelerated without mass separation and introduced as impurities. Can be any method that can add impurities, such as an ion implantation method and a plasma doping method. Although the silicon oxide thin film formed by the atmospheric pressure CVD method was used as the interlayer insulating layer 7 in the first embodiment, this is, for example, a low pressure CVD method or a plasma CVD method.
Any method that works as an insulating layer, such as a silicon oxide thin film formed by a sputtering method, a sputtering method, an ECR-CVD method, a liquid phase deposition method, or a silicon nitride thin film formed by a plasma CVD method, may be used.

【0030】[0030]

【発明の効果】この発明の酸化シリコン薄膜の改質方法
は、酸化シリコン薄膜に酸素を主成分とするガスのプラ
ズマを照射することにより、酸化シリコン薄膜が良質化
する。また、酸化シリコン薄膜の形成およびプラズマの
照射を600℃以下の低温プロセスで行うため、耐熱温
度の低いガラス基板等の上に良質な酸化シリコン薄膜を
形成することができる。
According to the method for modifying a silicon oxide thin film of the present invention, the quality of the silicon oxide thin film is improved by irradiating the silicon oxide thin film with plasma of a gas containing oxygen as a main component. Further, since the formation of the silicon oxide thin film and the plasma irradiation are performed in a low temperature process of 600 ° C. or lower, a good quality silicon oxide thin film can be formed on a glass substrate or the like having a low heat resistant temperature.

【0031】この発明の薄膜トランジスタの製造方法
は、ゲート絶縁層を、600℃以下の温度で形成した酸
化シリコン薄膜に、酸素を主成分とするガスのプラズマ
を600℃以下の温度で照射して形成することにより、
600℃以下の低温プロセスにより良質な酸化シリコン
薄膜からなるゲート絶縁層を形成できるとともに、ゲー
ト絶縁層と半導体層との界面を良質なものにできる。そ
のため、耐熱温度の低いガラス基板等を用いて低コスト
で高性能な薄膜トランジスタを作製することができる。
In the method of manufacturing a thin film transistor according to the present invention, a gate insulating layer is formed by irradiating a silicon oxide thin film formed at a temperature of 600 ° C. or lower with plasma of a gas containing oxygen as a main component at a temperature of 600 ° C. or lower. By doing
By the low temperature process of 600 ° C. or lower, the gate insulating layer made of a good quality silicon oxide thin film can be formed and the interface between the gate insulating layer and the semiconductor layer can be made good quality. Therefore, a high-performance thin film transistor can be manufactured at low cost by using a glass substrate or the like having a low heat resistant temperature.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例の薄膜トランジスタの
製造方法を示す工程断面図。
FIG. 1 is a process sectional view showing a method of manufacturing a thin film transistor according to a first embodiment of the present invention.

【図2】この発明の第2の実施例の薄膜トランジスタの
製造方法を示す工程断面図。
FIG. 2 is a process sectional view showing a method of manufacturing a thin film transistor according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11 透光性ガラス基板 2,12 活性半導体層 3,13 ソース領域 4,14 ドレイン領域 5,15 ゲート絶縁層(酸化シリコン薄膜) 6,16 ゲート電極 8,18 ソース電極 9,19 ドレイン電極 1,11 Translucent glass substrate 2,12 Active semiconductor layer 3,13 Source region 4,14 Drain region 5,15 Gate insulating layer (silicon oxide thin film) 6,16 Gate electrode 8,18 Source electrode 9,19 Drain electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuya Kawamura 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Yutaka Miyata, 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 600℃以下の温度で形成した酸化シリ
コン薄膜に、酸素を主成分とするガスのプラズマを60
0℃以下の温度で照射することを特徴とする酸化シリコ
ン薄膜の改質方法。
1. A plasma of a gas containing oxygen as a main component is applied to a silicon oxide thin film formed at a temperature of 600 ° C. or lower.
Irradiating at a temperature of 0 ° C. or lower, a method for modifying a silicon oxide thin film.
【請求項2】 酸化シリコン薄膜を、常圧CVD法,減
圧CVD法,プラズマCVD法,スパッタ法,ECR−
CVD法,または液相堆積法により形成する請求項1記
載の酸化シリコン薄膜の改質方法。
2. A silicon oxide thin film is formed using a normal pressure CVD method, a low pressure CVD method, a plasma CVD method, a sputtering method, an ECR-
The method for modifying a silicon oxide thin film according to claim 1, wherein the method is a CVD method or a liquid phase deposition method.
【請求項3】 酸素を主成分とするガスのプラズマの放
電電力密度が、0.5W/cm2 以上、2W/cm2
下である請求項1または2記載の酸化シリコン薄膜の改
質方法。
3. The method for modifying a silicon oxide thin film according to claim 1, wherein the discharge power density of plasma of a gas containing oxygen as a main component is 0.5 W / cm 2 or more and 2 W / cm 2 or less.
【請求項4】 絶縁性基板上に半導体層を形成する工程
と、前記半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と、前
記半導体層の一部の領域にドナーまたはアクセプタとな
る不純物を添加してソース領域およびドレイン領域を形
成する工程と、前記ソース領域および前記ドレイン領域
と電気的に接続するソース電極およびドレイン電極を形
成する工程とを含む薄膜トランジスタの製造方法であっ
て、 前記ゲート絶縁層は、600℃以下の温度で形成した酸
化シリコン薄膜に、酸素を主成分とするガスのプラズマ
を600℃以下の温度で照射して形成することを特徴と
する薄膜トランジスタの製造方法。
4. A step of forming a semiconductor layer on an insulating substrate, a step of forming a gate insulating layer on the semiconductor layer,
Forming a gate electrode on the gate insulating layer; forming a source region and a drain region by adding an impurity serving as a donor or an acceptor to a partial region of the semiconductor layer; the source region and the drain; A method of manufacturing a thin film transistor, comprising: forming a source electrode and a drain electrode electrically connected to a region, wherein the gate insulating layer contains oxygen as a main component in a silicon oxide thin film formed at a temperature of 600 ° C. or lower. A method of manufacturing a thin film transistor, which comprises irradiating a plasma of a gas having a temperature of 600 ° C. or lower to form the thin film transistor.
【請求項5】 絶縁性基板上にゲート電極を形成する工
程と、前記ゲート電極上にゲート絶縁層を形成する工程
と、前記ゲート絶縁層上に半導体層を形成する工程と、
前記半導体層の一部の領域にドナーまたはアクセプタと
なる不純物を添加してソース領域およびドレイン領域を
形成する工程と、前記ソース領域および前記ドレイン領
域と電気的に接続するソース電極およびドレイン電極を
形成する工程とを含む薄膜トランジスタの製造方法であ
って、 前記ゲート絶縁層は、600℃以下の温度で形成した酸
化シリコン薄膜に、酸素を主成分とするガスのプラズマ
を600℃以下の温度で照射して形成することを特徴と
する薄膜トランジスタの製造方法。
5. A step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating layer on the gate electrode, and a step of forming a semiconductor layer on the gate insulating layer,
Forming a source region and a drain region by adding an impurity serving as a donor or an acceptor to a partial region of the semiconductor layer; and forming a source electrode and a drain electrode electrically connected to the source region and the drain region The method of manufacturing a thin film transistor, comprising: irradiating a silicon oxide thin film formed at a temperature of 600 ° C. or lower with plasma of a gas containing oxygen as a main component at a temperature of 600 ° C. or lower. A method of manufacturing a thin film transistor, which comprises:
【請求項6】 酸素を主成分とするガスのプラズマの放
電電力密度が、0.5W/cm2 以上、2W/cm2
下である請求項4または5記載の薄膜トランジスタの製
造方法。
6. The method of manufacturing a thin film transistor according to claim 4, wherein the discharge power density of plasma of a gas containing oxygen as a main component is 0.5 W / cm 2 or more and 2 W / cm 2 or less.
【請求項7】 半導体層を、多結晶シリコン薄膜,微結
晶シリコン薄膜,非晶質シリコン薄膜,または単結晶シ
リコン薄膜で形成する請求項4,5または6記載の薄膜
トランジスタの製造方法。
7. The method of manufacturing a thin film transistor according to claim 4, wherein the semiconductor layer is formed of a polycrystalline silicon thin film, a microcrystalline silicon thin film, an amorphous silicon thin film, or a single crystal silicon thin film.
【請求項8】 絶縁性基板として、ガラス基板を用いる
請求項4,5,6または7記載の薄膜トランジスタの製
造方法。
8. The method for manufacturing a thin film transistor according to claim 4, 5, 6 or 7, wherein a glass substrate is used as the insulating substrate.
JP10923494A 1994-05-24 1994-05-24 Modifying method for silicon oxide thin film and manufacture of thin film transistor Pending JPH07321106A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10923494A JPH07321106A (en) 1994-05-24 1994-05-24 Modifying method for silicon oxide thin film and manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10923494A JPH07321106A (en) 1994-05-24 1994-05-24 Modifying method for silicon oxide thin film and manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JPH07321106A true JPH07321106A (en) 1995-12-08

Family

ID=14505021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10923494A Pending JPH07321106A (en) 1994-05-24 1994-05-24 Modifying method for silicon oxide thin film and manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPH07321106A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004929A (en) * 2006-05-26 2008-01-10 Semiconductor Energy Lab Co Ltd Non-volatile semiconductor storage device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and method for manufacturing insulating film
JP2009158883A (en) * 2007-12-28 2009-07-16 Dainippon Printing Co Ltd Thin-film transistor substrate, and manufacturing method thereof
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004929A (en) * 2006-05-26 2008-01-10 Semiconductor Energy Lab Co Ltd Non-volatile semiconductor storage device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and method for manufacturing insulating film
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
JP2009158883A (en) * 2007-12-28 2009-07-16 Dainippon Printing Co Ltd Thin-film transistor substrate, and manufacturing method thereof
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US8956934B2 (en) 2009-06-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI227565B (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
JPH0936380A (en) Polycrystal silicon thin film transistor and its manufacture
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US6773467B2 (en) Storage capacitor of planar display and process for fabricating same
JPH07321106A (en) Modifying method for silicon oxide thin film and manufacture of thin film transistor
JP2572379B2 (en) Method for manufacturing thin film transistor
US6887745B2 (en) Polysilicon thin film transistor and method of forming the same
JPH0637314A (en) Thin-film transistor and manufacture thereof
JP4387090B2 (en) Method for manufacturing semiconductor device
KR20000033991A (en) Method for fabricating polysilicon thin flim transistor having trench gate structure
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
JP2864658B2 (en) Method for manufacturing thin film transistor
JP2917925B2 (en) Method of manufacturing thin film transistor and active matrix array for liquid crystal display device
JPH07263704A (en) Thin film transistor and manufacture thereof
JPH10177968A (en) Thin film device, forming method thereof, and manufacturing method of this film transistor and liquid crystal display device
JP3331642B2 (en) Method for manufacturing thin film transistor
JP2777101B2 (en) Transistor and manufacturing method thereof
JP2003218359A (en) Thin film transistor and its manufacturing method
JP2001028449A (en) Semiconductor device
JP2919583B2 (en) Method for manufacturing thin film transistor
JPH10133231A (en) Multilayered wiring structure and its production, thin-film transistor array and its production as well as liquid crystal display device
JP3310654B2 (en) Semiconductor device
JPH08181320A (en) Thin-film transistor and its manufacture