JP3819353B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3819353B2 JP3819353B2 JP2002307517A JP2002307517A JP3819353B2 JP 3819353 B2 JP3819353 B2 JP 3819353B2 JP 2002307517 A JP2002307517 A JP 2002307517A JP 2002307517 A JP2002307517 A JP 2002307517A JP 3819353 B2 JP3819353 B2 JP 3819353B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- semiconductor device
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、注入する電流量の制御により発振波長を制御しうる半導体レーザ等のダイオード構造を有する半導体装置に関する。
【０００２】
【従来の技術】
これまで、発振波長を制御することが可能なレーザの一つとして、ＴＴＧ（Tunable Twin Guide）−ＤＦＢ（Distributed FeedBack）レーザダイオードが知られている（例えば、特許文献１を参照）。ＴＴＧ−ＤＦＢレーザダイオードは、単一のモードで連続的に発振波長を制御することが可能であり、かつ、高速な波長制御が可能であるという利点を有している。さらには、その波長制御機構が簡易であるという利点も有している。このため、ＴＴＧ−ＤＦＢレーザダイオードは、波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）方式による光通信用の光源等への適用可能性を有するものとして期待されている。
【０００３】
特許文献１に開示されたＴＴＧ−ＤＦＢレーザダイオードについて図１２を用いて説明する。図１２は特許文献１に開示されたＴＴＧ−ＤＦＢレーザダイオードの構造を示す断面図である。
【０００４】
ｐ型ＩｎＰ基板１００上に、ｐ型ＩｎＰバッファ層１０２が形成されている。ｐ型ＩｎＰ基板１００の下面には、波長制御用のｐ電極１０４が形成されている。
【０００５】
ｐ型ＩｎＰバッファ層１０２上には、波長制御層１０６と、ｎ型中間層１０８と、活性層１１０と、ｐ型保護層１１２とが順次積層され、これらがエッチングされてなるメサが形成されている。
【０００６】
メサが形成されたｐ型ＩｎＰバッファ層１０２上には、ｎ型ＩｎＰ埋め込み層１１４が形成されており、ｎ型ＩｎＰ埋め込み層１１４にメサが埋め込まれている。
【０００７】
ｎ型ＩｎＰ埋め込み層１１４及びメサのｐ型保護層１１２上には、ｐ型ＩｎＰ層１１６が形成されている。ｐ型ＩｎＰ層１１６には、ｎ型ＩｎＰ埋め込み層１１４に達する開口部１１８が設けられている。
【０００８】
開口部１１８が設けられたｐ型ＩｎＰ層１１６上には、絶縁膜１２０が形成されている。絶縁膜１２０の活性層１１０上の領域上には、ｐ型ＩｎＰ層１１６に達する開口部１２２が設けられており、開口部１２２を介してｐ型ＩｎＰ層１１６に接続するｐ電極１２４が形成されている。
【０００９】
また、ｐ型ＩｎＰ層の開口部１１８底部に設けられた絶縁膜１２０には、ｎ型ＩｎＰ埋め込み層１１４に達する開口部１２６が設けられており、開口部１２６を介してｎ型ＩｎＰ埋め込み層１１４に接続するｎ電極１２８が形成されている。
【００１０】
上記の構造を有するＴＴＧ−ＤＦＢレーザダイオードでは、ｎ型中間層１０８の下側に形成されたｐ型波長制御層１０６に、ｐ型ＩｎＰ基板１００の下面に形成されたｐ電極１０４により、ｐ型ＩｎＰ基板１００及びｐ型ＩｎＰバッファ層１０２を介して電流が注入される。一方、ｎ型中間層１０８の上側に形成された活性層１１０には、ｐ型ＩｎＰ層１１６上に形成されたｐ電極１２４により、ｐ型ＩｎＰ層１１６及びｐ型保護層１１２を介して電流が注入される。
【００１１】
ｎ型中間層１０８は、上記の波長制御層１０６と活性層１１０との間に挟まれて形成されており、さらにｎ電極１２８により外部の接地電位に接続される。すなわち、ｎ型中間層１０８が素子の共通接地電位としての役割を果たすこととなる。このように、外部の接地電位に接続されたｎ型中間層１０８により、二つの機能層、活性層１１０と波長制御層１０６とが互いに電気的に独立したものとなる。したがって、かかる構造を有するＴＴＧ−ＤＦＢレーザダイオードでは、各機能層に注入する電流量を制御することにより、レーザ発振の制御と、発振波長の制御とを独立して行うことが可能となる。
【００１２】
一般的な半導体レーザでは、素子の支持体と導電性半導体基板とが電気的に接続されており、これらの電位が素子の接地電位とされている。しかしながら、上記従来のＴＴＧ−ＤＦＢレーザダイオードでは、導電性半導体基板部から一方の機能層である波長制御層に電流の注入が行われるため、導電性半導体基板を素子全体の接地電位として用いることができなかった。このため、一般的な半導体レーザに用いられる実装技術を、従来のＴＴＧ−ＤＦＢレーザダイオードに適用することは困難であった。
【００１３】
また、従来のＴＴＧ−ＤＦＢレーザダイオードとともに他の電気光学機能素子を同一基板上に集積しようとした場合、次のような不都合が生じてしまう。すなわち、従来のＴＴＧ−ＤＦＢレーザダイオードでは、上述のように導電性半導体基板部から一方の機能層へ電流注入が行われるため、集積化された複数の素子の各々を独立して制御することが困難となる。また、導電性半導体基板の電位を、集積化された素子の共通接地電位とすることも困難である。
【００１４】
Wolfgang Thulke、Stefan Illekらは、かかる不都合を解決すべく、導電性半導体基板を接地電位とすることが可能なＴＴＧ−ＤＦＢレーザダイオードを提案している（例えば、特許文献２、３を参照）。
【００１５】
図１３は、Wolfgang Thulkeらが提案する、導電性半導体基板を接地電位とすることが可能なＴＴＧ−ＤＦＢレーザダイオードの構造を示す断面図である。
【００１６】
ｎ型半導体基板１３０上に、半絶縁性半導体層１３２が形成されている。半絶縁性半導体層１３２上には、ｐ型ＩｎＰ下側カバー層１３４が形成されている。ｎ型半導体基板１３０の下面には、接地電位となるｎ電極１３６が形成されている。
【００１７】
ｐ型ＩｎＰ下側カバー層１３４上には、ＩｎＧａＡｓＰ波長制御層１３８と、ｎ型ＩｎＰ中間層１４０と、ＩｎＧａＡｓＰ活性層１４２と、ｐ型ＩｎＰ保護層１４４とが順次積層され、これらがエッチングされてなるメサが形成されている。
【００１８】
メサが形成されたｐ型ＩｎＰ下側カバー層１３４上には、ｎ型ＩｎＰカバー層１４６が形成されており、ｎ型ＩｎＰカバー層１４６にメサが埋め込まれている。ここで、メサに対して一方の側のｐ型ＩｎＰ下側カバー層１３４と半絶縁性半導体層１３２には、ｎ型半導体基板１３０まで達する溝状の中断部１４８が設けられており、この中断部１４８にもｎ型ＩｎＰカバー層１４６が充填されている。
【００１９】
メサに対して他方の側のｐ型ＩｎＰ下側カバー層１３４上には、メサを埋め込むｎ型ＩｎＰカバー層１４６の側方に、ｐ型ＩｎＰ側方層１５０が形成されている。
【００２０】
メサ及びメサを埋め込むｎ型ＩｎＰ下側カバー層１４６上には、ｐ型ＩｎＰ上方層１５２が形成されている。
【００２１】
上記構造の全面には、絶縁膜１５４が形成されている。絶縁膜１５４のｐ型ＩｎＰ側方層１５０上の領域には、ｐ型ＩｎＰ側方層１５０に達する開口部が設けられており、ｐ型ＩｎＰ側方層１５０に電気的に接続するｐ電極１５６が形成されている。絶縁膜１５４のｐ型ＩｎＰ上方層１５２上の領域には、ｐ型ＩｎＰ上方層１５２に達する開口部が設けられており、ｐ型ＩｎＰ上方層１５２に電気的に接続するｐ電極１５８が形成されている。
【００２２】
ｎ型ＩｎＰ中間層１４０は、上記のｐ型ＩｎＧａＡｓＰ波長制御層１３８及びｐ型ＩｎＧａＡｓＰ活性層１４２に電気的に接続されており、さらに中断部１４８に埋め込まれたｎ型ＩｎＰカバー層１４６を介して接地電位とされるｎ型半導体基板１３０に接続される。
【００２３】
上述の図１３に示すＴＴＧ−ＤＦＢレーザダイオードでは、ｎ型半導体基板１３０部から機能層に電流注入を行わずに、ｎ型半導体基板１３０に電気的に接続するｎ型ＩｎＰ中間層１４０が素子の共通接地電位として用いられる。そして、素子上のｐ電極１５６、１５８を用いてｐ型ＩｎＧａＡｓＰ波長制御層１３８、ｐ型ＩｎＧａＡｓＰ活性層１４２のそれぞれに電流注入が行われ、各機能層に注入する電流量を制御することにより、レーザ発振の制御と、発振波長の制御とが独立して行われる。このように、導電性半導体基板の電位を接地電位とすることができるので、一般的な半導体レーザに用いられる実装技術を流用することが可能となる。これにより、ＴＴＧ−ＤＦＢレーザダイオードを他の電気光学機能素子とともに同一基板上に集積した場合に、基板を集積化された素子の共通接地電位として用いることができ、集積化された素子の各々を独立して制御することが可能となる。
【００２４】
【特許文献１】
米国特許第５０４８０４９号明細書
【特許文献２】
米国特許第５２２２０８７号明細書
【特許文献３】
特開平５−１９０９８９号公報
【００２５】
【発明が解決しようとする課題】
しかしながら、図１３に示すＴＴＧ−ＤＦＢレーザダイオードでは、二つの機能層の間に形成された中間層と、接地電位とされる半導体基板とが半導体層により電気的に接続される。このため、中間層と半導体基板との間に抵抗が発生し、この抵抗に起因する発熱が、レーザ特性に悪影響を及ぼすことが想定される。
【００２６】
また、図１３に示す構造を製造する場合、中間層と半導体基板とを電気的に接続する半導体層を形成する工程において、機能層の近傍にエッチング等の処理を施すことが必要となる。このため、素子がダメージを受けたり、欠陥が増加したりする等の弊害が懸念される。
【００２７】
本発明の目的は、レーザ特性等の素子特性が影響を受けることなく基板を接地電位として用いることができ、他の素子との同一基板上への集積化に対応しうる半導体装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的は、第１導電型の半導体基板と、前記半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、前記第１の機能層に電流を注入するための第１の電極と、前記第２の機能層に電流を注入するための第２の電極と、前記半導体基板に電気的に接続され、前記第１の機能層及び前記第２の機能層から電流を引き出すための第３の電極とを有することを特徴とする半導体装置により達成される。
【００２９】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図６を用いて説明する。図１は本実施形態による半導体装置の構造を示す概略図、図２乃至図６は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３０】
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１（ａ）は本実施形態による半導体装置の構造を示す断面図、図１（ｂ）は本実施形態による半導体装置における電極構造を示す俯瞰図である。
【００３１】
本実施形態による半導体装置は、機能層である活性層、波長制御層への電流注入量をそれぞれ独立して制御することにより発振波長を制御することが可能なＴＴＧ−ＤＦＢレーザダイオードである。
【００３２】
図１（ａ）に示すように、ｎ型ＩｎＰ基板１０上に、ｐ型ＩｎＰ層１２と、ｎ型ＩｎＰ層１４とが順次積層されてなる整流層１６が形成されている。ｎ型ＩｎＰ基板１０の下面には、ＡｕＺｎ膜とＡｕ膜との積層膜からなる基板部電極１８が形成されている。
【００３３】
整流層１６上には、ｐ型ＩｎＰバッファ層２０が形成されている。ここで、ｐ型ＩｎＰバッファ層２０とｎ型ＩｎＰ基板１０との間は、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合による整流性を利用した整流層１６により絶縁されている。
【００３４】
ｐ型ＩｎＰバッファ層２０の所定の領域上には、ｐ型ＩｎＧａＡｓＰ層に形成された回折格子（図示せず）が形成されている。
【００３５】
ｐ型ＩｎＰバッファ層２０の回折格子が形成された領域上には、ｐ型ＩｎＰ下部クラッド層２２と、ノンドープのＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、多重量子井戸構造を有するノンドープの活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層され、これらの積層膜がエッチングされてなるメサ３１が形成されている。
【００３６】
メサ３１周辺のｐ型ＩｎＰバッファ層２０上には、ｎ型ＩｎＰ埋め込み層３２が形成されており、ｎ型ＩｎＰ埋め見込み層３２にメサ３１が埋め込まれている。メサ３１に対して一方の側のｐ型ＩｎＰバッファ層２０端部近傍では、ｎ型ＩｎＰ埋め込み層３２は形成されておらず、ｐ型ＩｎＰバッファ層２０が露出している。
【００３７】
メサ３１のｐ型ＩｎＰ上部クラッド層３０及びメサ３１を埋め込むｎ型ＩｎＰ埋め込み層３２上には、ｐ型ＩｎＰキャップ層３４が形成されている。メサ３１に対して他方の側のｎ型ＩｎＰ埋め込み層３２端部近傍では、ｐ型ＩｎＰキャップ層３４が形成されておらず、ｎ型ＩｎＰ埋め込み層３２が露出している。
【００３８】
上記素子構造の全面には、シリコン酸化膜からなる絶縁膜３６が形成されている。
【００３９】
絶縁膜３６のｐ型ＩｎＰバッファ層２０上の領域には開口部３８が形成されており、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜とＡｕ膜との積層膜からなる波長制御用電極４０が絶縁膜３６上に形成されている。波長制御用電極４０は、図１（ｂ）に示すように、ｎ型ＩｎＰ基板１０側方の絶縁膜３６上に形成された電極パッド４２に配線４４を介して接続されている。
【００４０】
絶縁膜３６のｎ型ＩｎＰ基板１０上の領域及びｎ型ＩｎＰ埋め込み層３２上の領域にはそれぞれ開口部４６、４８が形成されており、開口部４６を介してｎ型ＩｎＰ基板１０に接続し、開口部４８を介してｎ型ＩｎＰ埋め込み層３２に接続するＡｕＧｅ膜とＡｕ膜との積層膜からなる中間層基板間電極５０が形成されている。中間層基板間電極５０上には、シリコン酸化膜からなる絶縁膜５２が形成されている。
【００４１】
絶縁膜３６のｐ型ＩｎＰキャップ層３４上には開口部５４が設けられており、開口部５４を介してｐ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜とＡｕ膜との積層膜からなるレーザ発振用電極５６が絶縁膜３６上に形成されている。レーザ発振用電極５６は、図１（ｂ）に示すように、ｎ型ＩｎＰ基板１０側方の絶縁膜３６上に形成された電極パッド５８に配線６０を介して接続されている。配線６０は、絶縁膜５２により中間層基板間電極５０と絶縁されている。
ｐ型ＩｎＰ下部クラッド層２２と、ＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層されてなる光導波路層の両端面には、ＡＲ（Anti-Reflection）コート膜（図示せず）が形成されている。
【００４２】
本実施形態による半導体装置は、ｎ型ＩｎＰ中間層２６を、ｎ型ＩｎＰ埋め込み層３２を介してｎ型ＩｎＰ基板１０に電気的に接続する配線として機能する中間層基板間電極５０と、素子上に形成され、ｐ型ＩｎＰキャップ層３４及びｐ型ＩｎＰ上部クラッド層３０を介して活性層２８に独立して電流を注入するレーザ発振用電極５６と、素子上に形成され、ｐ型ＩｎＰバッファ層２０及びｐ型ＩｎＰ下部クラッド層２２を介してＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入する波長制御用電極４０とを有することに主たる特徴がある。中間層基板間電極５０により、活性層２８及びＩｎＧａＡｓＰ波長制御層２４の共通接地電位として用いるｎ型ＩｎＰ中間層２６をｎ型ＩｎＰ基板１０に電気的に接続するので、ｎ型ＩｎＰ基板１０を接地電位として用いることができる。このように、基板部から一方の機能層に電流を注入する従来のＴＴＧ−ＤＦＢレーザダイオードと異なり、ｎ型ＩｎＰ基板１０を素子全体の接地電位として用いることができるので、一般的な半導体レーザに用いられる実装技術を適用することができる。したがって、本実施形態による半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、各々の素子を独立して制御することができる。
【００４３】
また、金属からなる中間層基板間電極５０によりｎ型ＩｎＰ中間層２２とｎ型ＩｎＰ基板１０とが電気的に接続するので、半導体層により電気的に接続する場合と異なり、抵抗による発熱のレーザ特性への影響を抑制することができる。
【００４４】
次に、本実施形態の半導体装置の動作について図１を用いて説明する。
【００４５】
まず、活性層２８及びＩｎＧａＡｓＰ波長制御層２４から電流を引き出すための基板部電極１８を接地電位とすることにより、ｎ型ＩｎＰ基板１０を接地電位とする。これにより、ｎ型ＩｎＰ埋め込み層３２を介して中間層基板間電極５０によりｎ型ＩｎＰ基板１０に電気的に接続されたｎ型ＩｎＰ中間層２６が接地電位となる。ここで、ｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間は、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用した整流層１６により絶縁されている。このため、機能層である活性層２８、ＩｎＧａＡｓＰ波長制御層２４に電流を注入する際に、機能層が形成された素子の上部領域からｎ型ＩｎＰ基板１０への電流の注入がブロックされるようになっている。
【００４６】
次いで、レーザ発振用電極５６により、発光機能を有する活性層２８に所定の値の電流を注入する。これにより、ｐ型ＩｎＰバッファ層２０上に形成された回折格子により定まるおよその発振波長でのレーザ発振を得る。
【００４７】
さらに、レーザ発振用電極５６による電流注入とは独立に、波長制御用電極４０によりＩｎＧａＡｓＰ波長制御層２４に電流を注入する。ＩｎＧａＡｓＰ波長制御層２４に注入する電流量を調整することにより、最終的に、所望の波長でのレーザ発振を得る。
【００４８】
このように、本実施形態による半導体装置は、ｎ型ＩｎＰ中間層２６を、ｎ型ＩｎＰ埋め込み層３２を介して中間層基板間電極５０によりｎ型ＩｎＰ基板１０に電気的に接続し、レーザ発振用電極５６により活性層２８に独立して電流を注入し、波長制御用電極４０によりＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入するので、ｎ型ＩｎＰ基板１０を素子の機能層の接地電位として用いることができる。これにより、本実施形態による半導体装置に対して一般的な半導体レーザの実装技術を適用することができ、実施形態による半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、各々の素子を独立して制御することができる。
【００４９】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図２乃至図６を用いて説明する。
【００５０】
まず、例えばキャリア濃度２×１０18ｃｍ-3のｎ型ＩｎＰ基板１０上に、例えばＭＢＥ（Molecular Beam Epitaxial growth）法により、例えば厚さ１．０μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰ層１２と、例えば厚さ１．０μｍ、キャリア濃度２×１０18ｃｍ-3のｎ型ＩｎＰ層１４とを順次積層する。これにより、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用してｎ型ＩｎＰ基板１０と素子の上部領域とを絶縁する整流層１６が形成される。
【００５１】
次いで、整流層１６のｎ型ＩｎＰ層１４上に、例えばＭＢＥ法により、例えば厚さ２．０μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰバッファ層２０を形成する。
【００５２】
次いで、ｐ型ＩｎＰバッファ層上に、例えばＭＢＥ法により、例えば厚さ７０ｎｍ、キャリア濃度７×１０17ｃｍ-3、λPL＝１．２μｍのｐ型ＩｎＧａＡｓＰ層（図示せず）を形成する。次いで、形成したｐ型ＩｎＧａＡｓＰ層をパターニングし、ＩｎＧａＡｓＰ波長制御層２４及び活性層２８の形成予定領域に、ｐ型ＩｎＧａＡｓＰ層からなる回折格子（図示せず）を形成する。
【００５３】
次いで、回折格子が形成されたｐ型ＩｎＰバッファ層２０上に、例えばＭＢＥ法により、例えば厚さ１３０ｎｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰ下部クラッド層２２を形成する。
【００５４】
次いで、ｐ型ＩｎＰ下部クラッド層２２上に、例えばＭＢＥ法により、例えば厚さ３００ｎｍ、λPL（ＰＬ（PhotoLuminescence）ピーク波長）＝１．３μｍ、ノンドープのＩｎＧａＡｓＰ波長制御層２４を形成する。
【００５５】
次いで、ＩｎＧａＡｓＰ波長制御層２４上に、例えばＭＢＥ法により、例えば厚さ１５０ｎｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＩｎＰ中間層２６を形成する。
【００５６】
次いで、ｎ型ＩｎＰ中間層２６上に、例えばＭＢＥ法により、多重量子井戸構造を有する活性層２８を形成する。活性層２８は、例えば厚さ１００ｎｍ、λPL＝１．１５μｍ、ノンドープのＩｎＧａＡｓＰ ＳＣＨ（Separate Confinement Heterostructure）層と、例えば厚さ４０ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層と、例えば厚さ９ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層及び例えば厚さ７ｎｍ、λPL＝１．５５μｍ、ノンドープのＩｎＧａＡｓＰ井戸層を交互に例えば７回積層した多重量子井戸層と、例えば厚さ４０ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層とを順次積層することにより形成することができる。
【００５７】
次いで、活性層２８上に、例えばＭＢＥ法により、例えば厚さ２００ｎｍ、キャリア濃度５×１０17ｃｍ-3のｐ型ＩｎＰ上部クラッド層３０を形成する（図２（ａ）を参照）。
【００５８】
次いで、例えばＲＩＥ（Reactive Ion Etching）法により、ｐ型ＩｎＰ上部クラッド層３０と、活性層２８と、ｎ型ＩｎＰ中間層２６と、ＩｎＧａＡｓＰ波長制御層２４と、ｐ型ＩｎＰ下部クラッド層２２とを順次エッチングし、これらの積層膜をメサ形状にパターニングする。こうして、ｐ型ＩｎＰ上部クラッド層３０と、活性層２８と、ｎ型ＩｎＰ中間層２６と、ＩｎＧａＡｓＰ波長制御層２４と、ｐ型ＩｎＰ下部クラッド層２２とを有するメサ３１が形成される（図２（ｂ）を参照）。
【００５９】
次いで、メサ３１が形成されたｐ型ＩｎＰバッファ層２０上に、例えばＭＢＥ法により、例えば厚さ１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＩｎＰ埋め込み層を選択成長し、ｎ型ＩｎＰ埋め込み層３２でメサ３１を埋め込む。
【００６０】
次いで、メサ３１のｐ型ＩｎＰ上部クラッド層３０及びｎ型ＩｎＰ埋め込み層３２上に、例えばＭＢＥ法により、例えば厚さ４μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰキャップ層３４を形成する（図２（ｃ）を参照）。
【００６１】
次いで、例えばＲＩＥ法により、メサ３１の位置を中心としてｐ型ＩｎＰキャップ層３４を所定の幅にエッチングし、ｎ型ＩｎＰ埋め込み層３２を露出する（図２（ｄ）を参照）。
【００６２】
次いで、例えばＲＩＥ法により、メサ３１に対して一方の側の露出したｎ型ＩｎＰ埋め込み層３２を、メサ３１の位置を中心として所定の幅にエッチングし、ｐ型ＩｎＰバッファ層２０を露出する（図３（ａ）を参照）。
【００６３】
次いで、例えばＲＩＥ法により、ｎ型ＩｎＰ埋め込み層３２と、ｐ型ＩｎＰバッファ層２０と、整流層１６と、ｎ型ＩｎＰ基板１０の上部とを順次エッチングし、これらの積層膜を所定の幅のメサ形状に形成し、ｎ型ＩｎＰ基板１０を露出する（図３（ｂ）を参照）。
【００６４】
次いで、上述のようにして形成された素子構造の全面に、例えばＣＶＤ法により、例えば厚さ０．５μｍのシリコン酸化膜からなる絶縁膜３６を形成する（図３（ｃ）を参照）。
【００６５】
次いで、エッチングにより、絶縁膜３６のｎ型ＩｎＰ埋め込み層３２上の領域に、ｎ型ＩｎＰ埋め込み層３２に達する開口部４８を形成する。また、同様に、絶縁膜３６のｎ型ＩｎＰ基板１０上の領域に、ｎ型ＩｎＰ基板１０に達する開口部４６を形成する（図４（ａ）を参照）。
【００６６】
次いで、全面に、例えば蒸着法により、例えば厚さ５００ｎｍのＡｕＧｅ膜６４を形成する（図４（ｂ）を参照）。
【００６７】
次いで、中間層基板間電極５０の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＧｅ膜６４をシード金属として、電解めっき法により厚さ３μｍのＡｕ膜６６を形成する。Ａｕ膜６６を形成した後、レジスト膜を除去する（図４（ｃ）を参照）。
【００６８】
次いで、Ａｕ膜６６が形成された領域以外の領域に露出したＡｕＧｅ膜６４をドライエッチングにより除去する（図５（ａ）を参照）。こうして、開口部４６を介してｎ型ＩｎＰ基板１０に電気的に接続し、開口部４８を介してｎ型ＩｎＰ中間層２６に電気的に接続するＡｕＧｅ膜６４とＡｕ膜６６との積層膜からなる中間層基板間電極５０が形成される。
【００６９】
次いで、全面に、例えばＣＶＤ法により、例えば厚さ０．５μｍのシリコン酸化膜からなる絶縁膜５２を形成する（図５（ｂ）を参照）。
【００７０】
次いで、エッチングにより、絶縁膜５２、３６のｐ型ＩｎＰキャップ層３４上に形成された領域に、ｐ型ＩｎＰキャップ層３４に達する開口部５４を形成する。また、同様に、絶縁膜５２、３６のｐ型ＩｎＰバッファ層２０上に形成された領域上に、ｐ形ＩｎＰバッファ層２０上に達する開口部３８を形成する（図５（ｃ）を参照）。なお、図１においては、絶縁膜５２について一部を省略して示している。
【００７１】
次いで、全面に、例えば蒸着法により、例えば厚さ５００ｎｍのＡｕＺｎ膜６８を形成する（図６（ａ）を参照）。
【００７２】
次いで、レーザ発振用電極５６、波長制御用電極４０の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＺｎ膜６８をシード金属として、電解めっき法により厚さ３μｍのＡｕ膜７０を形成する。Ａｕ膜７０を形成した後、レジスト膜を除去する（図６（ｂ）を参照）。
【００７３】
次いで、Ａｕ膜７０が形成された領域以外の領域に露出したＡｕＺｎ膜６８をドライエッチングにより除去する（図６（ｃ）を参照）。こうして、開口部５４を介してｎ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜６８とＡｕ膜７０との積層膜からなるレーザ発振用電極５６が形成される。また、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜６８とＡｕ膜７０との積層膜からなる波長制御用電極４０が形成される。なお、このとき、レーザ発振用電極５６に接続する配線６０及び電極パッド５８と、波長制御用電極４０に接続する配線４４及び電極パット４２についても、Ａｕ膜７０をパターニングすることにより両電極とともに形成する。
【００７４】
次いで、他の電極の場合と同様に、蒸着法、電解めっき法等を用いて、ｎ型ＩｎＰ基板１０の下面に、ＡｕＺｎ膜とＡｕ膜との積層膜からなる基板部電極１８を形成する。また、ｐ型ＩｎＰ下部クラッド層２２と、ＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層されてなる光導波路層の両端面には、ＡＲコート膜を形成する。
【００７５】
こうして、図１に示す本実施形態による半導体装置が製造される。
【００７６】
このように、本実施形態によれば、ｎ型ＩｎＰ中間層２６をｎ型ＩｎＰ埋め込み層３２を介してｎ型ＩｎＰ基板１０に電気的に接続する中間層基板間電極５０と、素子上に形成され、ｐ型ＩｎＰキャップ層３４及びｐ型ＩｎＰ上部クラッド層３０を介して活性層２８に独立して電流を注入するレーザ発振用電極５６と、素子上に形成され、ｐ型ＩｎＰバッファ層２０及びｐ型ＩｎＰ下部クラッド層２２を介してＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入する波長制御用電極４０とを有するので、ｎ型ＩｎＰ基板１０を接地電位として用いることができる。基板部から一方の機能層に電流を注入する従来のＴＴＧ−ＤＦＢレーザダイオードと異なり、ｎ型ＩｎＰ基板１０を素子全体の接地電位として用いることができるので、一般的な半導体レーザに用いられる実装技術を適用することができ、電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、集積された各々の素子を独立して制御することができる。
【００７７】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図７を用いて説明する。図７は本実施形態による半導体装置の構造を示す概略図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００７８】
本実施形態による半導体装置について図７を用いて説明する。図７（ａ）は本実施形態による半導体装置の構造を示す断面図、図７（ｂ）は本実施形態による半導体装置における電極構造を示す俯瞰図である。
【００７９】
本実施形態による半導体装置は、第一実施形態による半導体装置における整流層の代わりに、図７に示すように、Ｆｅドープされた半絶縁性ＩｎＰ層７２が形成されている。このように、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用してｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間を絶縁する整流層１６の代わりに、半絶縁性ＩｎＰ層７２を形成してｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間を絶縁することによっても第１実施形態による場合と同様の効果を得ることができる。
【００８０】
本実施形態による半導体装置を製造する場合には、第１実施形態による半導体装置の製造方法において、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とを積層して整流層１６を形成する工程の代わりに、Ｆｅがドープされた例えば厚さ０．５μｍの半絶縁性ＩｎＰ層７２を形成する工程を設ければよい。第１実施形態による場合と比較して、成膜工程が一工程少なくて済み、より簡便に製造することができる。
【００８１】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８を用いて説明する。図８は本実施形態による半導体装置を示す概略図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００８２】
第１実施形態及び第２実施形態による半導体装置では、レーザ発振用電極５６と中間層基板間電極５０とが、中間層基板間電極５０上に形成した絶縁膜５２により絶縁されていた。これらに対し、本実施形態による半導体装置は、同一の絶縁膜上に、電気的に互いに接触しないように各電極が形成されているものである。
【００８３】
すなわち、図８に示すように、同一の絶縁膜３６上に、レーザ発振用電極５６と中間層基板間電極５０とが形成されており、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とが接触しないようにこれらの形状がパターニングされている。こうして、第１実施形態及び第２実施形態による場合のように絶縁膜を用いることなく、各電極の形状により、各電極間が電気的に接触しないようにしてもよい。
【００８４】
次に、本実施形態による半導体装置の製造方法について説明する。
【００８５】
まず、第１実施形態による場合と同様にして、絶縁膜３６までを形成する。
【００８６】
次いで、絶縁膜３６に、ｎ型ＩｎＰ基板１０に達する開口部４６及びｎ型ＩｎＰ埋め込み層３２に達する開口部４８とともに、ｐ型ＩｎＰキャップ層３４に達する開口部５４を形成する。
【００８７】
次いで、全面に、蒸着法により、所定の領域に、ＡｕＺｎ膜、ＡｕＧｅ膜を形成した後、電解めっき法によりＡｕ膜を形成する。次いで、Ａｕ膜をパターニングし、レーザ発振用電極５６と電極パッド５８とを接続する配線６０と、中間層基板間電極５０とが接触しないように、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とを同時に形成する。
【００８８】
以後、第１実施形態による場合と同様にして、本実施形態による半導体装置が製造される。
【００８９】
本実施形態による半導体装置の製造方法では、中間層基板間電極５０上に絶縁膜を形成する必要がなく、レーザ発振用電極５６と中間層基板間電極５０とを同時に形成することができるので、第１実施形態による場合と比較して、少ない工程数で製造することができる。
【００９０】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図９乃至図１１を用いて説明する。図９は本実施形態による半導体装置の構造を示す断面図、図１０及び図１１は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９１】
本実施形態による半導体装置は、エアーブリッジにより、レーザ発振用電極５６と中間層基板間電極５０とが絶縁されているものである。
【００９２】
すなわち、図９に示すように、レーザ発振用電極５６と電極パッド５８とを接続する配線６０と、中間層基板間電極５０との間には空隙７４が設けられており、この空隙７４により両電極が絶縁されている。
【００９３】
エアーブリッジを用いてレーザ発振用電極５６と中間層基板間電極５０とを絶縁する本実施形態による半導体装置の製造方法について図１０及び図１１を用いて説明する。
【００９４】
まず、第１実施形態による場合と同様にして、中間層基板間電極５０までを形成した後、絶縁膜３６のｐ型ＩｎＰキャップ層３４上の領域に開口部５４を形成する。また、絶縁膜のｐ型ＩｎＰバッファ層２０上に、開口部３８を形成する（図１０（ａ）を参照）。
【００９５】
次いで、全面に、レジストを塗布してレジスト膜７６を形成する。次いで、形成したレジスト膜７６をパターニングし、中間層基板間電極５０上と、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成された絶縁膜３６上に、レジスト膜７６を残存させる（図１０（ｂ）を参照）。
【００９６】
次いで、例えば蒸着法により、全面に、ＡｕＺｎ膜７８を形成する（図１０（ｃ）を参照）。
【００９７】
次いで、全面に、レジストを塗布してレジスト膜８０を形成する。次いで、形成したレジスト膜８０をパターニングし、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成されたＡｕＺｎ膜７８上に、レジスト膜８０を残存させる（図１１（ａ）を参照）。
【００９８】
次いで、レーザ発振用電極５６、配線６０、波長制御用電極４０、配線４４の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＺｎ膜７８をシード金属として、電解めっき法によりＡｕ膜８２を形成する。（図１１（ｂ）を参照）。このとき同時に、電極パット５８、４２の形状にパターニングされた開口部もレジスト膜に形成しておき、電解めっき法によりＡｕ膜８２を形成する。
【００９９】
次いで、中間層基板間電極５０とＡｕＺｎ膜７８との間に形成されたレジスト膜７６、及びｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成された絶縁膜３６上のレジスト膜７６、８０を、レジスト剥離剤等を用いて除去する。このレジスト剥離の際に、レジスト膜７６、８０上に形成され、パターニングされたＡｕ膜８２が形成された領域以外の領域に露出したＡｕＺｎ膜７８が、レジスト膜７６とともに除去される。また、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成されたレジスト膜７６上のＡｕＺｎ膜７８も同様に、レジスト膜７６、８０とともに除去される（図１１（ｃ）を参照）。
【０１００】
こうして、開口部５４を介してｎ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜７８とＡｕ膜８２との積層膜からなるレーザ発振用電極５６、配線６０が形成される。また、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜７８とＡｕ膜８２との積層膜からなる波長制御用電極４０が形成される。このとき、中間層基板間電極５０と配線６０との間には、レジスト膜７６の除去により空隙７４が形成され、この空隙７４により、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とが絶縁されることとなる。
【０１０１】
以後、第１実施形態による実施形態による場合と同様にして、基板部電極１８の形成等を行うことにより、エアーブリッジを用いて電極間を絶縁した図９に示す本実施形態による半導体装置が製造される。
【０１０２】
上述のようにしてエアーブリッジにより電極間を絶縁することにより、配線の容量の低減を図ることができる。
【０１０３】
また、エアーブリッジにより電極間を絶縁する場合の製造工程では、開口部３８、４６、４８、５４の形成を一度に行うことができ、さらに、絶縁膜の形成も１回でよい。したがって、絶縁膜を用いて電極間を絶縁する場合と比較して、簡便に製造することができる。
【０１０４】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【０１０５】
例えば、上記実施形態では、図１（ａ）に示すように、活性層２８をｎ型ＩｎＰ中間層２６の上方に、ＩｎＧａＡｓＰ波長制御層２４をｎ型ＩｎＰ中間層２６の下方にそれぞれ形成したが、活性層２８及びＩｎＧａＡｓＰ波長制御層２４のｎ型ＩｎＰ中間層２６に対する位置関係は、これに限定されるものではない。すなわち、図１（ａ）に示す場合とは逆に、活性層２８をｎ型ＩｎＰ中間層２６の下方に、ＩｎＧａＡｓＰ波長制御層２４をｎ型ＩｎＰ中間層２６の上方にそれぞれ形成してもよい。
【０１０６】
また、上記実施形態では、レーザ発振用電極５６、波長制御用電極４０、中間層基板間電極５０、配線４４、６０、電極パッド４２、５８のパターン及び配置を図１（ｂ）等に示すものとしたが、これらのパターン等は図２（ｂ）等に示すものに限定されるものではなく、適宜絶縁膜等により、各電極間の絶縁が確保できるものであればよい。
【０１０７】
また、上記実施形態では、レーザ発振用電極５６、波長制御用電極４０、中間層基板間電極５０、配線４４、６０、電極パッド４２、５８、基板部電極１８を、金属膜からなるものとしたが、これに限定されるものではなく、これらを高ドープされた半導体等の導電性が高く低抵抗の膜からなるものとしてもよい。
【０１０８】
また、上記実施形態に示した材料系に限らず、他の材料系を用いて半導体装置を構成してもよい。また、各層の膜厚等のサイズや、キャリア濃度等についても必要に応じて適宜設計変更することができる。
【０１０９】
また、上記実施形態では、ＴＴＧ−ＤＦＢレーザダイオードについて説明したが、本発明の適用範囲はこれに限定されるものではなく、ダイオード構造を有する他の半導体装置に適用することもできる。例えばＤＦＢチューナブルフィルタ等に、本発明を適用することができる。
【０１１０】
（付記１） 第１導電型の半導体基板と、前記半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、前記第１の機能層に電流を注入するための第１の電極と、前記第２の機能層に電流を注入するための第２の電極と、前記半導体基板に電気的に接続され、前記第１の機能層及び前記第２の機能層から電流を引き出すための第３の電極とを有することを特徴とする半導体装置。
【０１１１】
（付記２） 付記１記載の半導体装置において、前記半導体基板と前記積層膜との間に形成され、前記第１の機能層に電気的に接続された第２導電型のバッファ層を更に有し、前記第１の電極は、前記バッファ層に電気的に接続されていることを特徴とする半導体装置。
【０１１２】
（付記３） 付記２記載の半導体装置において、前記積層膜は、メサ形状を有し、前記第１の電極は、前記積層膜が形成されていない領域の前記バッファ層上に形成されていることを特徴とする半導体装置。
【０１１３】
（付記４） 付記２又は３記載の半導体装置において、前記バッファ層は、メサ形状を有し、前記配線は、前記バッファ層が形成されていない領域の前記半導体基板上に接続されていることを特徴とする半導体装置。
【０１１４】
（付記５） 付記１乃至４のいずれかに記載の半導体装置において、前記積層膜の側部に形成され、前記中間層に電気的に接続された前記第１導電型の埋め込み層を更に有し、前記配線は、前記埋め込み層を介して前記中間層に電気的に接続されていることを特徴とする半導体装置。
【０１１５】
（付記６） 付記１乃至５のいずれかに記載の半導体装置において、前記積層膜上に形成され、前記第２の機能層に電気的に接続された前記第２導電型のキャップ層を更に有し、前記第２の電極は、前記キャップ層に電気的に接続されていることを特徴とする半導体装置。
【０１１６】
（付記７） 付記１乃至６のいずれかに記載の半導体装置において、前記第１の機能層及び前記第２の機能層のうちの少なくとも一方が、発光機能を有する活性層であることを特徴とする半導体装置。
【０１１７】
（付記８） 付記１乃至７のいずれかに記載の半導体装置において、前記半導体基板と前記積層膜との間に、導電型が互いに異なる２層の半導体層を更に有することを特徴とする半導体装置。
【０１１８】
（付記９） 付記１乃至７のいずれかに記載の半導体装置において、前記半導体基板と前記積層膜との間に、半絶縁性半導体層を有することを特徴とする半導体装置。
【０１１９】
（付記１０） 付記１乃至９のいずれかに記載の半導体装置において、前記第１の電極と、前記第２の電極と、前記配線とが、前記積層膜上を覆う同一の絶縁膜上に形成されていることを特徴とする半導体装置。
【０１２０】
（付記１１） 付記１乃至１０のいずれかに記載の半導体装置において、前記第２の電極は、絶縁膜により前記配線と絶縁されていることを特徴とする半導体装置。
【０１２１】
（付記１２） 付記１乃至１０のいずれかに記載の半導体装置において、前記第２の電極と前記配線との間に空隙が設けられており、前記第２の電極は、前記空隙により前記配線と絶縁されていることを特徴とする半導体装置。
【０１２２】
（付記１３） 付記１乃至１２のいずれかに記載の半導体装置において、前記積層膜は、メサ形状を有することを特徴とする半導体装置。
【０１２３】
（付記１４） 付記１乃至１３のいずれかに記載の半導体装置において、前記第３の電極は、前記半導体基板の前記積層膜が形成された面と反対の面に形成されていることを特徴とする半導体装置。
【０１２４】
【発明の効果】
以上の通り、本発明によれば、第１導電型の半導体基板と、半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、中間層と半導体基板とを電気的に接続する金属からなる配線と、第１の機能層に電流を注入するための第１の電極と、第２の機能層に電流を注入するための第２の電極と、半導体基板に電気的に接続され、第１の機能層及び第２の機能層から電流を引き出すための第３の電極とを有するので、半導体基板を素子全体の接地電位として用いることができる。これにより、本発明による半導体装置に対しては、一般的な半導体レーザ等に用いられる実装技術を適用することができ、電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、集積された各々の素子を独立して制御することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図７】本発明の第２実施形態による半導体装置の構造を示す概略図である。
【図８】本発明の第３実施形態による半導体装置の電極配置を示す俯瞰図である。
【図９】本発明の第４実施形態による半導体装置の構造を示す断面図である。
【図１０】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】従来のＴＴＧ−ＤＦＢレーザダイオード（その１）の構造を示す断面図である。
【図１３】従来のＴＴＧ−ＤＦＢレーザダイオード（その２）の構造を示す断面図である。
【符号の説明】
１０…ｎ型ＩｎＰ基板
１２…ｐ型ＩｎＰ層
１４…ｎ型ＩｎＰ層
１６…整流層
１８…基板部電極
２０…ｐ型ＩｎＰバッファ層
２２…ｐ型ＩｎＰ下部クラッド層
２４…ＩｎＧａＡｓＰ波長制御層
２６…ｎ型ＩｎＰ中間層
２８…活性層
３０…ｐ型ＩｎＰ上部クラッド層
３１…メサ
３２…ｎ型ＩｎＰ埋め込み層
３４…ｐ型ＩｎＰキャップ層
３６…絶縁膜
３８…開口部
４０…波長制御用電極
４２…電極パッド
４４…配線
４６、４８…開口部
５０…中間層基板間電極
５２…絶縁膜
５４…開口部
５６…レーザ発振用電極
５８…電極パッド
６０…配線
６４…ＡｕＧｅ膜
６６…Ａｕ膜
６８…ＡｕＺｎ膜
７０…Ａｕ膜
７２…半絶縁性ＩｎＰ層
７４…空隙
７６…レジスト膜
７８…ＡｕＺｎ膜
８０…レジスト膜
８２…Ａｕ膜
１００…ｐ型ＩｎＰ基板
１０２…ｐ型ＩｎＰバッファ層
１０４…ｐ電極
１０６…波長制御層
１０８…ｎ型中間層
１１０…活性層
１１２…ｐ型保護層
１１４…ｎ型ＩｎＰ埋め込み層
１１６…ｐ型ＩｎＰ層
１１８…開口部
１２０…絶縁膜
１２２…開口部
１２４…ｐ電極
１２６…開口部
１２８…ｎ電極
１３０…ｎ型半導体基板
１３２…半絶縁性半導体層
１３４…ｐ型ＩｎＰ下側カバー層
１３６…ｎ電極
１３８…ＩｎＧａＡｓＰ波長制御層
１４０…ｎ型ＩｎＰ中間層
１４２…ＩｎＧａＡｓＰ活性層
１４４…ｐ型ＩｎＰ保護層
１４６…ｎ型ＩｎＰカバー層
１４８…中断部
１５０…ｐ型ＩｎＰ側方層
１５２…ｐ型ＩｎＰ上方層
１５４…絶縁膜
１５６…ｐ電極
１５８…ｐ電極
【発明の属する技術分野】
本発明は、注入する電流量の制御により発振波長を制御しうる半導体レーザ等のダイオード構造を有する半導体装置に関する。
【０００２】
【従来の技術】
これまで、発振波長を制御することが可能なレーザの一つとして、ＴＴＧ（Tunable Twin Guide）−ＤＦＢ（Distributed FeedBack）レーザダイオードが知られている（例えば、特許文献１を参照）。ＴＴＧ−ＤＦＢレーザダイオードは、単一のモードで連続的に発振波長を制御することが可能であり、かつ、高速な波長制御が可能であるという利点を有している。さらには、その波長制御機構が簡易であるという利点も有している。このため、ＴＴＧ−ＤＦＢレーザダイオードは、波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）方式による光通信用の光源等への適用可能性を有するものとして期待されている。
【０００３】
特許文献１に開示されたＴＴＧ−ＤＦＢレーザダイオードについて図１２を用いて説明する。図１２は特許文献１に開示されたＴＴＧ−ＤＦＢレーザダイオードの構造を示す断面図である。
【０００４】
ｐ型ＩｎＰ基板１００上に、ｐ型ＩｎＰバッファ層１０２が形成されている。ｐ型ＩｎＰ基板１００の下面には、波長制御用のｐ電極１０４が形成されている。
【０００５】
ｐ型ＩｎＰバッファ層１０２上には、波長制御層１０６と、ｎ型中間層１０８と、活性層１１０と、ｐ型保護層１１２とが順次積層され、これらがエッチングされてなるメサが形成されている。
【０００６】
メサが形成されたｐ型ＩｎＰバッファ層１０２上には、ｎ型ＩｎＰ埋め込み層１１４が形成されており、ｎ型ＩｎＰ埋め込み層１１４にメサが埋め込まれている。
【０００７】
ｎ型ＩｎＰ埋め込み層１１４及びメサのｐ型保護層１１２上には、ｐ型ＩｎＰ層１１６が形成されている。ｐ型ＩｎＰ層１１６には、ｎ型ＩｎＰ埋め込み層１１４に達する開口部１１８が設けられている。
【０００８】
開口部１１８が設けられたｐ型ＩｎＰ層１１６上には、絶縁膜１２０が形成されている。絶縁膜１２０の活性層１１０上の領域上には、ｐ型ＩｎＰ層１１６に達する開口部１２２が設けられており、開口部１２２を介してｐ型ＩｎＰ層１１６に接続するｐ電極１２４が形成されている。
【０００９】
また、ｐ型ＩｎＰ層の開口部１１８底部に設けられた絶縁膜１２０には、ｎ型ＩｎＰ埋め込み層１１４に達する開口部１２６が設けられており、開口部１２６を介してｎ型ＩｎＰ埋め込み層１１４に接続するｎ電極１２８が形成されている。
【００１０】
上記の構造を有するＴＴＧ−ＤＦＢレーザダイオードでは、ｎ型中間層１０８の下側に形成されたｐ型波長制御層１０６に、ｐ型ＩｎＰ基板１００の下面に形成されたｐ電極１０４により、ｐ型ＩｎＰ基板１００及びｐ型ＩｎＰバッファ層１０２を介して電流が注入される。一方、ｎ型中間層１０８の上側に形成された活性層１１０には、ｐ型ＩｎＰ層１１６上に形成されたｐ電極１２４により、ｐ型ＩｎＰ層１１６及びｐ型保護層１１２を介して電流が注入される。
【００１１】
ｎ型中間層１０８は、上記の波長制御層１０６と活性層１１０との間に挟まれて形成されており、さらにｎ電極１２８により外部の接地電位に接続される。すなわち、ｎ型中間層１０８が素子の共通接地電位としての役割を果たすこととなる。このように、外部の接地電位に接続されたｎ型中間層１０８により、二つの機能層、活性層１１０と波長制御層１０６とが互いに電気的に独立したものとなる。したがって、かかる構造を有するＴＴＧ−ＤＦＢレーザダイオードでは、各機能層に注入する電流量を制御することにより、レーザ発振の制御と、発振波長の制御とを独立して行うことが可能となる。
【００１２】
一般的な半導体レーザでは、素子の支持体と導電性半導体基板とが電気的に接続されており、これらの電位が素子の接地電位とされている。しかしながら、上記従来のＴＴＧ−ＤＦＢレーザダイオードでは、導電性半導体基板部から一方の機能層である波長制御層に電流の注入が行われるため、導電性半導体基板を素子全体の接地電位として用いることができなかった。このため、一般的な半導体レーザに用いられる実装技術を、従来のＴＴＧ−ＤＦＢレーザダイオードに適用することは困難であった。
【００１３】
また、従来のＴＴＧ−ＤＦＢレーザダイオードとともに他の電気光学機能素子を同一基板上に集積しようとした場合、次のような不都合が生じてしまう。すなわち、従来のＴＴＧ−ＤＦＢレーザダイオードでは、上述のように導電性半導体基板部から一方の機能層へ電流注入が行われるため、集積化された複数の素子の各々を独立して制御することが困難となる。また、導電性半導体基板の電位を、集積化された素子の共通接地電位とすることも困難である。
【００１４】
Wolfgang Thulke、Stefan Illekらは、かかる不都合を解決すべく、導電性半導体基板を接地電位とすることが可能なＴＴＧ−ＤＦＢレーザダイオードを提案している（例えば、特許文献２、３を参照）。
【００１５】
図１３は、Wolfgang Thulkeらが提案する、導電性半導体基板を接地電位とすることが可能なＴＴＧ−ＤＦＢレーザダイオードの構造を示す断面図である。
【００１６】
ｎ型半導体基板１３０上に、半絶縁性半導体層１３２が形成されている。半絶縁性半導体層１３２上には、ｐ型ＩｎＰ下側カバー層１３４が形成されている。ｎ型半導体基板１３０の下面には、接地電位となるｎ電極１３６が形成されている。
【００１７】
ｐ型ＩｎＰ下側カバー層１３４上には、ＩｎＧａＡｓＰ波長制御層１３８と、ｎ型ＩｎＰ中間層１４０と、ＩｎＧａＡｓＰ活性層１４２と、ｐ型ＩｎＰ保護層１４４とが順次積層され、これらがエッチングされてなるメサが形成されている。
【００１８】
メサが形成されたｐ型ＩｎＰ下側カバー層１３４上には、ｎ型ＩｎＰカバー層１４６が形成されており、ｎ型ＩｎＰカバー層１４６にメサが埋め込まれている。ここで、メサに対して一方の側のｐ型ＩｎＰ下側カバー層１３４と半絶縁性半導体層１３２には、ｎ型半導体基板１３０まで達する溝状の中断部１４８が設けられており、この中断部１４８にもｎ型ＩｎＰカバー層１４６が充填されている。
【００１９】
メサに対して他方の側のｐ型ＩｎＰ下側カバー層１３４上には、メサを埋め込むｎ型ＩｎＰカバー層１４６の側方に、ｐ型ＩｎＰ側方層１５０が形成されている。
【００２０】
メサ及びメサを埋め込むｎ型ＩｎＰ下側カバー層１４６上には、ｐ型ＩｎＰ上方層１５２が形成されている。
【００２１】
上記構造の全面には、絶縁膜１５４が形成されている。絶縁膜１５４のｐ型ＩｎＰ側方層１５０上の領域には、ｐ型ＩｎＰ側方層１５０に達する開口部が設けられており、ｐ型ＩｎＰ側方層１５０に電気的に接続するｐ電極１５６が形成されている。絶縁膜１５４のｐ型ＩｎＰ上方層１５２上の領域には、ｐ型ＩｎＰ上方層１５２に達する開口部が設けられており、ｐ型ＩｎＰ上方層１５２に電気的に接続するｐ電極１５８が形成されている。
【００２２】
ｎ型ＩｎＰ中間層１４０は、上記のｐ型ＩｎＧａＡｓＰ波長制御層１３８及びｐ型ＩｎＧａＡｓＰ活性層１４２に電気的に接続されており、さらに中断部１４８に埋め込まれたｎ型ＩｎＰカバー層１４６を介して接地電位とされるｎ型半導体基板１３０に接続される。
【００２３】
上述の図１３に示すＴＴＧ−ＤＦＢレーザダイオードでは、ｎ型半導体基板１３０部から機能層に電流注入を行わずに、ｎ型半導体基板１３０に電気的に接続するｎ型ＩｎＰ中間層１４０が素子の共通接地電位として用いられる。そして、素子上のｐ電極１５６、１５８を用いてｐ型ＩｎＧａＡｓＰ波長制御層１３８、ｐ型ＩｎＧａＡｓＰ活性層１４２のそれぞれに電流注入が行われ、各機能層に注入する電流量を制御することにより、レーザ発振の制御と、発振波長の制御とが独立して行われる。このように、導電性半導体基板の電位を接地電位とすることができるので、一般的な半導体レーザに用いられる実装技術を流用することが可能となる。これにより、ＴＴＧ−ＤＦＢレーザダイオードを他の電気光学機能素子とともに同一基板上に集積した場合に、基板を集積化された素子の共通接地電位として用いることができ、集積化された素子の各々を独立して制御することが可能となる。
【００２４】
【特許文献１】
米国特許第５０４８０４９号明細書
【特許文献２】
米国特許第５２２２０８７号明細書
【特許文献３】
特開平５−１９０９８９号公報
【００２５】
【発明が解決しようとする課題】
しかしながら、図１３に示すＴＴＧ−ＤＦＢレーザダイオードでは、二つの機能層の間に形成された中間層と、接地電位とされる半導体基板とが半導体層により電気的に接続される。このため、中間層と半導体基板との間に抵抗が発生し、この抵抗に起因する発熱が、レーザ特性に悪影響を及ぼすことが想定される。
【００２６】
また、図１３に示す構造を製造する場合、中間層と半導体基板とを電気的に接続する半導体層を形成する工程において、機能層の近傍にエッチング等の処理を施すことが必要となる。このため、素子がダメージを受けたり、欠陥が増加したりする等の弊害が懸念される。
【００２７】
本発明の目的は、レーザ特性等の素子特性が影響を受けることなく基板を接地電位として用いることができ、他の素子との同一基板上への集積化に対応しうる半導体装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的は、第１導電型の半導体基板と、前記半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、前記第１の機能層に電流を注入するための第１の電極と、前記第２の機能層に電流を注入するための第２の電極と、前記半導体基板に電気的に接続され、前記第１の機能層及び前記第２の機能層から電流を引き出すための第３の電極とを有することを特徴とする半導体装置により達成される。
【００２９】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図６を用いて説明する。図１は本実施形態による半導体装置の構造を示す概略図、図２乃至図６は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３０】
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１（ａ）は本実施形態による半導体装置の構造を示す断面図、図１（ｂ）は本実施形態による半導体装置における電極構造を示す俯瞰図である。
【００３１】
本実施形態による半導体装置は、機能層である活性層、波長制御層への電流注入量をそれぞれ独立して制御することにより発振波長を制御することが可能なＴＴＧ−ＤＦＢレーザダイオードである。
【００３２】
図１（ａ）に示すように、ｎ型ＩｎＰ基板１０上に、ｐ型ＩｎＰ層１２と、ｎ型ＩｎＰ層１４とが順次積層されてなる整流層１６が形成されている。ｎ型ＩｎＰ基板１０の下面には、ＡｕＺｎ膜とＡｕ膜との積層膜からなる基板部電極１８が形成されている。
【００３３】
整流層１６上には、ｐ型ＩｎＰバッファ層２０が形成されている。ここで、ｐ型ＩｎＰバッファ層２０とｎ型ＩｎＰ基板１０との間は、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合による整流性を利用した整流層１６により絶縁されている。
【００３４】
ｐ型ＩｎＰバッファ層２０の所定の領域上には、ｐ型ＩｎＧａＡｓＰ層に形成された回折格子（図示せず）が形成されている。
【００３５】
ｐ型ＩｎＰバッファ層２０の回折格子が形成された領域上には、ｐ型ＩｎＰ下部クラッド層２２と、ノンドープのＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、多重量子井戸構造を有するノンドープの活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層され、これらの積層膜がエッチングされてなるメサ３１が形成されている。
【００３６】
メサ３１周辺のｐ型ＩｎＰバッファ層２０上には、ｎ型ＩｎＰ埋め込み層３２が形成されており、ｎ型ＩｎＰ埋め見込み層３２にメサ３１が埋め込まれている。メサ３１に対して一方の側のｐ型ＩｎＰバッファ層２０端部近傍では、ｎ型ＩｎＰ埋め込み層３２は形成されておらず、ｐ型ＩｎＰバッファ層２０が露出している。
【００３７】
メサ３１のｐ型ＩｎＰ上部クラッド層３０及びメサ３１を埋め込むｎ型ＩｎＰ埋め込み層３２上には、ｐ型ＩｎＰキャップ層３４が形成されている。メサ３１に対して他方の側のｎ型ＩｎＰ埋め込み層３２端部近傍では、ｐ型ＩｎＰキャップ層３４が形成されておらず、ｎ型ＩｎＰ埋め込み層３２が露出している。
【００３８】
上記素子構造の全面には、シリコン酸化膜からなる絶縁膜３６が形成されている。
【００３９】
絶縁膜３６のｐ型ＩｎＰバッファ層２０上の領域には開口部３８が形成されており、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜とＡｕ膜との積層膜からなる波長制御用電極４０が絶縁膜３６上に形成されている。波長制御用電極４０は、図１（ｂ）に示すように、ｎ型ＩｎＰ基板１０側方の絶縁膜３６上に形成された電極パッド４２に配線４４を介して接続されている。
【００４０】
絶縁膜３６のｎ型ＩｎＰ基板１０上の領域及びｎ型ＩｎＰ埋め込み層３２上の領域にはそれぞれ開口部４６、４８が形成されており、開口部４６を介してｎ型ＩｎＰ基板１０に接続し、開口部４８を介してｎ型ＩｎＰ埋め込み層３２に接続するＡｕＧｅ膜とＡｕ膜との積層膜からなる中間層基板間電極５０が形成されている。中間層基板間電極５０上には、シリコン酸化膜からなる絶縁膜５２が形成されている。
【００４１】
絶縁膜３６のｐ型ＩｎＰキャップ層３４上には開口部５４が設けられており、開口部５４を介してｐ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜とＡｕ膜との積層膜からなるレーザ発振用電極５６が絶縁膜３６上に形成されている。レーザ発振用電極５６は、図１（ｂ）に示すように、ｎ型ＩｎＰ基板１０側方の絶縁膜３６上に形成された電極パッド５８に配線６０を介して接続されている。配線６０は、絶縁膜５２により中間層基板間電極５０と絶縁されている。
ｐ型ＩｎＰ下部クラッド層２２と、ＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層されてなる光導波路層の両端面には、ＡＲ（Anti-Reflection）コート膜（図示せず）が形成されている。
【００４２】
本実施形態による半導体装置は、ｎ型ＩｎＰ中間層２６を、ｎ型ＩｎＰ埋め込み層３２を介してｎ型ＩｎＰ基板１０に電気的に接続する配線として機能する中間層基板間電極５０と、素子上に形成され、ｐ型ＩｎＰキャップ層３４及びｐ型ＩｎＰ上部クラッド層３０を介して活性層２８に独立して電流を注入するレーザ発振用電極５６と、素子上に形成され、ｐ型ＩｎＰバッファ層２０及びｐ型ＩｎＰ下部クラッド層２２を介してＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入する波長制御用電極４０とを有することに主たる特徴がある。中間層基板間電極５０により、活性層２８及びＩｎＧａＡｓＰ波長制御層２４の共通接地電位として用いるｎ型ＩｎＰ中間層２６をｎ型ＩｎＰ基板１０に電気的に接続するので、ｎ型ＩｎＰ基板１０を接地電位として用いることができる。このように、基板部から一方の機能層に電流を注入する従来のＴＴＧ−ＤＦＢレーザダイオードと異なり、ｎ型ＩｎＰ基板１０を素子全体の接地電位として用いることができるので、一般的な半導体レーザに用いられる実装技術を適用することができる。したがって、本実施形態による半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、各々の素子を独立して制御することができる。
【００４３】
また、金属からなる中間層基板間電極５０によりｎ型ＩｎＰ中間層２２とｎ型ＩｎＰ基板１０とが電気的に接続するので、半導体層により電気的に接続する場合と異なり、抵抗による発熱のレーザ特性への影響を抑制することができる。
【００４４】
次に、本実施形態の半導体装置の動作について図１を用いて説明する。
【００４５】
まず、活性層２８及びＩｎＧａＡｓＰ波長制御層２４から電流を引き出すための基板部電極１８を接地電位とすることにより、ｎ型ＩｎＰ基板１０を接地電位とする。これにより、ｎ型ＩｎＰ埋め込み層３２を介して中間層基板間電極５０によりｎ型ＩｎＰ基板１０に電気的に接続されたｎ型ＩｎＰ中間層２６が接地電位となる。ここで、ｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間は、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用した整流層１６により絶縁されている。このため、機能層である活性層２８、ＩｎＧａＡｓＰ波長制御層２４に電流を注入する際に、機能層が形成された素子の上部領域からｎ型ＩｎＰ基板１０への電流の注入がブロックされるようになっている。
【００４６】
次いで、レーザ発振用電極５６により、発光機能を有する活性層２８に所定の値の電流を注入する。これにより、ｐ型ＩｎＰバッファ層２０上に形成された回折格子により定まるおよその発振波長でのレーザ発振を得る。
【００４７】
さらに、レーザ発振用電極５６による電流注入とは独立に、波長制御用電極４０によりＩｎＧａＡｓＰ波長制御層２４に電流を注入する。ＩｎＧａＡｓＰ波長制御層２４に注入する電流量を調整することにより、最終的に、所望の波長でのレーザ発振を得る。
【００４８】
このように、本実施形態による半導体装置は、ｎ型ＩｎＰ中間層２６を、ｎ型ＩｎＰ埋め込み層３２を介して中間層基板間電極５０によりｎ型ＩｎＰ基板１０に電気的に接続し、レーザ発振用電極５６により活性層２８に独立して電流を注入し、波長制御用電極４０によりＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入するので、ｎ型ＩｎＰ基板１０を素子の機能層の接地電位として用いることができる。これにより、本実施形態による半導体装置に対して一般的な半導体レーザの実装技術を適用することができ、実施形態による半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、各々の素子を独立して制御することができる。
【００４９】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図２乃至図６を用いて説明する。
【００５０】
まず、例えばキャリア濃度２×１０18ｃｍ-3のｎ型ＩｎＰ基板１０上に、例えばＭＢＥ（Molecular Beam Epitaxial growth）法により、例えば厚さ１．０μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰ層１２と、例えば厚さ１．０μｍ、キャリア濃度２×１０18ｃｍ-3のｎ型ＩｎＰ層１４とを順次積層する。これにより、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用してｎ型ＩｎＰ基板１０と素子の上部領域とを絶縁する整流層１６が形成される。
【００５１】
次いで、整流層１６のｎ型ＩｎＰ層１４上に、例えばＭＢＥ法により、例えば厚さ２．０μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰバッファ層２０を形成する。
【００５２】
次いで、ｐ型ＩｎＰバッファ層上に、例えばＭＢＥ法により、例えば厚さ７０ｎｍ、キャリア濃度７×１０17ｃｍ-3、λPL＝１．２μｍのｐ型ＩｎＧａＡｓＰ層（図示せず）を形成する。次いで、形成したｐ型ＩｎＧａＡｓＰ層をパターニングし、ＩｎＧａＡｓＰ波長制御層２４及び活性層２８の形成予定領域に、ｐ型ＩｎＧａＡｓＰ層からなる回折格子（図示せず）を形成する。
【００５３】
次いで、回折格子が形成されたｐ型ＩｎＰバッファ層２０上に、例えばＭＢＥ法により、例えば厚さ１３０ｎｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰ下部クラッド層２２を形成する。
【００５４】
次いで、ｐ型ＩｎＰ下部クラッド層２２上に、例えばＭＢＥ法により、例えば厚さ３００ｎｍ、λPL（ＰＬ（PhotoLuminescence）ピーク波長）＝１．３μｍ、ノンドープのＩｎＧａＡｓＰ波長制御層２４を形成する。
【００５５】
次いで、ＩｎＧａＡｓＰ波長制御層２４上に、例えばＭＢＥ法により、例えば厚さ１５０ｎｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＩｎＰ中間層２６を形成する。
【００５６】
次いで、ｎ型ＩｎＰ中間層２６上に、例えばＭＢＥ法により、多重量子井戸構造を有する活性層２８を形成する。活性層２８は、例えば厚さ１００ｎｍ、λPL＝１．１５μｍ、ノンドープのＩｎＧａＡｓＰ ＳＣＨ（Separate Confinement Heterostructure）層と、例えば厚さ４０ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層と、例えば厚さ９ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層及び例えば厚さ７ｎｍ、λPL＝１．５５μｍ、ノンドープのＩｎＧａＡｓＰ井戸層を交互に例えば７回積層した多重量子井戸層と、例えば厚さ４０ｎｍ、λPL＝１．３μｍ、ノンドープのＩｎＧａＡｓＰバリア層とを順次積層することにより形成することができる。
【００５７】
次いで、活性層２８上に、例えばＭＢＥ法により、例えば厚さ２００ｎｍ、キャリア濃度５×１０17ｃｍ-3のｐ型ＩｎＰ上部クラッド層３０を形成する（図２（ａ）を参照）。
【００５８】
次いで、例えばＲＩＥ（Reactive Ion Etching）法により、ｐ型ＩｎＰ上部クラッド層３０と、活性層２８と、ｎ型ＩｎＰ中間層２６と、ＩｎＧａＡｓＰ波長制御層２４と、ｐ型ＩｎＰ下部クラッド層２２とを順次エッチングし、これらの積層膜をメサ形状にパターニングする。こうして、ｐ型ＩｎＰ上部クラッド層３０と、活性層２８と、ｎ型ＩｎＰ中間層２６と、ＩｎＧａＡｓＰ波長制御層２４と、ｐ型ＩｎＰ下部クラッド層２２とを有するメサ３１が形成される（図２（ｂ）を参照）。
【００５９】
次いで、メサ３１が形成されたｐ型ＩｎＰバッファ層２０上に、例えばＭＢＥ法により、例えば厚さ１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＩｎＰ埋め込み層を選択成長し、ｎ型ＩｎＰ埋め込み層３２でメサ３１を埋め込む。
【００６０】
次いで、メサ３１のｐ型ＩｎＰ上部クラッド層３０及びｎ型ＩｎＰ埋め込み層３２上に、例えばＭＢＥ法により、例えば厚さ４μｍ、キャリア濃度７×１０17ｃｍ-3のｐ型ＩｎＰキャップ層３４を形成する（図２（ｃ）を参照）。
【００６１】
次いで、例えばＲＩＥ法により、メサ３１の位置を中心としてｐ型ＩｎＰキャップ層３４を所定の幅にエッチングし、ｎ型ＩｎＰ埋め込み層３２を露出する（図２（ｄ）を参照）。
【００６２】
次いで、例えばＲＩＥ法により、メサ３１に対して一方の側の露出したｎ型ＩｎＰ埋め込み層３２を、メサ３１の位置を中心として所定の幅にエッチングし、ｐ型ＩｎＰバッファ層２０を露出する（図３（ａ）を参照）。
【００６３】
次いで、例えばＲＩＥ法により、ｎ型ＩｎＰ埋め込み層３２と、ｐ型ＩｎＰバッファ層２０と、整流層１６と、ｎ型ＩｎＰ基板１０の上部とを順次エッチングし、これらの積層膜を所定の幅のメサ形状に形成し、ｎ型ＩｎＰ基板１０を露出する（図３（ｂ）を参照）。
【００６４】
次いで、上述のようにして形成された素子構造の全面に、例えばＣＶＤ法により、例えば厚さ０．５μｍのシリコン酸化膜からなる絶縁膜３６を形成する（図３（ｃ）を参照）。
【００６５】
次いで、エッチングにより、絶縁膜３６のｎ型ＩｎＰ埋め込み層３２上の領域に、ｎ型ＩｎＰ埋め込み層３２に達する開口部４８を形成する。また、同様に、絶縁膜３６のｎ型ＩｎＰ基板１０上の領域に、ｎ型ＩｎＰ基板１０に達する開口部４６を形成する（図４（ａ）を参照）。
【００６６】
次いで、全面に、例えば蒸着法により、例えば厚さ５００ｎｍのＡｕＧｅ膜６４を形成する（図４（ｂ）を参照）。
【００６７】
次いで、中間層基板間電極５０の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＧｅ膜６４をシード金属として、電解めっき法により厚さ３μｍのＡｕ膜６６を形成する。Ａｕ膜６６を形成した後、レジスト膜を除去する（図４（ｃ）を参照）。
【００６８】
次いで、Ａｕ膜６６が形成された領域以外の領域に露出したＡｕＧｅ膜６４をドライエッチングにより除去する（図５（ａ）を参照）。こうして、開口部４６を介してｎ型ＩｎＰ基板１０に電気的に接続し、開口部４８を介してｎ型ＩｎＰ中間層２６に電気的に接続するＡｕＧｅ膜６４とＡｕ膜６６との積層膜からなる中間層基板間電極５０が形成される。
【００６９】
次いで、全面に、例えばＣＶＤ法により、例えば厚さ０．５μｍのシリコン酸化膜からなる絶縁膜５２を形成する（図５（ｂ）を参照）。
【００７０】
次いで、エッチングにより、絶縁膜５２、３６のｐ型ＩｎＰキャップ層３４上に形成された領域に、ｐ型ＩｎＰキャップ層３４に達する開口部５４を形成する。また、同様に、絶縁膜５２、３６のｐ型ＩｎＰバッファ層２０上に形成された領域上に、ｐ形ＩｎＰバッファ層２０上に達する開口部３８を形成する（図５（ｃ）を参照）。なお、図１においては、絶縁膜５２について一部を省略して示している。
【００７１】
次いで、全面に、例えば蒸着法により、例えば厚さ５００ｎｍのＡｕＺｎ膜６８を形成する（図６（ａ）を参照）。
【００７２】
次いで、レーザ発振用電極５６、波長制御用電極４０の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＺｎ膜６８をシード金属として、電解めっき法により厚さ３μｍのＡｕ膜７０を形成する。Ａｕ膜７０を形成した後、レジスト膜を除去する（図６（ｂ）を参照）。
【００７３】
次いで、Ａｕ膜７０が形成された領域以外の領域に露出したＡｕＺｎ膜６８をドライエッチングにより除去する（図６（ｃ）を参照）。こうして、開口部５４を介してｎ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜６８とＡｕ膜７０との積層膜からなるレーザ発振用電極５６が形成される。また、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜６８とＡｕ膜７０との積層膜からなる波長制御用電極４０が形成される。なお、このとき、レーザ発振用電極５６に接続する配線６０及び電極パッド５８と、波長制御用電極４０に接続する配線４４及び電極パット４２についても、Ａｕ膜７０をパターニングすることにより両電極とともに形成する。
【００７４】
次いで、他の電極の場合と同様に、蒸着法、電解めっき法等を用いて、ｎ型ＩｎＰ基板１０の下面に、ＡｕＺｎ膜とＡｕ膜との積層膜からなる基板部電極１８を形成する。また、ｐ型ＩｎＰ下部クラッド層２２と、ＩｎＧａＡｓＰ波長制御層２４と、ｎ型ＩｎＰ中間層２６と、活性層２８と、ｐ型ＩｎＰ上部クラッド層３０とが順次積層されてなる光導波路層の両端面には、ＡＲコート膜を形成する。
【００７５】
こうして、図１に示す本実施形態による半導体装置が製造される。
【００７６】
このように、本実施形態によれば、ｎ型ＩｎＰ中間層２６をｎ型ＩｎＰ埋め込み層３２を介してｎ型ＩｎＰ基板１０に電気的に接続する中間層基板間電極５０と、素子上に形成され、ｐ型ＩｎＰキャップ層３４及びｐ型ＩｎＰ上部クラッド層３０を介して活性層２８に独立して電流を注入するレーザ発振用電極５６と、素子上に形成され、ｐ型ＩｎＰバッファ層２０及びｐ型ＩｎＰ下部クラッド層２２を介してＩｎＧａＡｓＰ波長制御層２４に独立して電流を注入する波長制御用電極４０とを有するので、ｎ型ＩｎＰ基板１０を接地電位として用いることができる。基板部から一方の機能層に電流を注入する従来のＴＴＧ−ＤＦＢレーザダイオードと異なり、ｎ型ＩｎＰ基板１０を素子全体の接地電位として用いることができるので、一般的な半導体レーザに用いられる実装技術を適用することができ、電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、集積された各々の素子を独立して制御することができる。
【００７７】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図７を用いて説明する。図７は本実施形態による半導体装置の構造を示す概略図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００７８】
本実施形態による半導体装置について図７を用いて説明する。図７（ａ）は本実施形態による半導体装置の構造を示す断面図、図７（ｂ）は本実施形態による半導体装置における電極構造を示す俯瞰図である。
【００７９】
本実施形態による半導体装置は、第一実施形態による半導体装置における整流層の代わりに、図７に示すように、Ｆｅドープされた半絶縁性ＩｎＰ層７２が形成されている。このように、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とのｐ−ｎ接合を利用してｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間を絶縁する整流層１６の代わりに、半絶縁性ＩｎＰ層７２を形成してｎ型ＩｎＰ基板１０とｐ型ＩｎＰバッファ層２０との間を絶縁することによっても第１実施形態による場合と同様の効果を得ることができる。
【００８０】
本実施形態による半導体装置を製造する場合には、第１実施形態による半導体装置の製造方法において、ｐ型ＩｎＰ層１２とｎ型ＩｎＰ層１４とを積層して整流層１６を形成する工程の代わりに、Ｆｅがドープされた例えば厚さ０．５μｍの半絶縁性ＩｎＰ層７２を形成する工程を設ければよい。第１実施形態による場合と比較して、成膜工程が一工程少なくて済み、より簡便に製造することができる。
【００８１】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８を用いて説明する。図８は本実施形態による半導体装置を示す概略図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００８２】
第１実施形態及び第２実施形態による半導体装置では、レーザ発振用電極５６と中間層基板間電極５０とが、中間層基板間電極５０上に形成した絶縁膜５２により絶縁されていた。これらに対し、本実施形態による半導体装置は、同一の絶縁膜上に、電気的に互いに接触しないように各電極が形成されているものである。
【００８３】
すなわち、図８に示すように、同一の絶縁膜３６上に、レーザ発振用電極５６と中間層基板間電極５０とが形成されており、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とが接触しないようにこれらの形状がパターニングされている。こうして、第１実施形態及び第２実施形態による場合のように絶縁膜を用いることなく、各電極の形状により、各電極間が電気的に接触しないようにしてもよい。
【００８４】
次に、本実施形態による半導体装置の製造方法について説明する。
【００８５】
まず、第１実施形態による場合と同様にして、絶縁膜３６までを形成する。
【００８６】
次いで、絶縁膜３６に、ｎ型ＩｎＰ基板１０に達する開口部４６及びｎ型ＩｎＰ埋め込み層３２に達する開口部４８とともに、ｐ型ＩｎＰキャップ層３４に達する開口部５４を形成する。
【００８７】
次いで、全面に、蒸着法により、所定の領域に、ＡｕＺｎ膜、ＡｕＧｅ膜を形成した後、電解めっき法によりＡｕ膜を形成する。次いで、Ａｕ膜をパターニングし、レーザ発振用電極５６と電極パッド５８とを接続する配線６０と、中間層基板間電極５０とが接触しないように、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とを同時に形成する。
【００８８】
以後、第１実施形態による場合と同様にして、本実施形態による半導体装置が製造される。
【００８９】
本実施形態による半導体装置の製造方法では、中間層基板間電極５０上に絶縁膜を形成する必要がなく、レーザ発振用電極５６と中間層基板間電極５０とを同時に形成することができるので、第１実施形態による場合と比較して、少ない工程数で製造することができる。
【００９０】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図９乃至図１１を用いて説明する。図９は本実施形態による半導体装置の構造を示す断面図、図１０及び図１１は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９１】
本実施形態による半導体装置は、エアーブリッジにより、レーザ発振用電極５６と中間層基板間電極５０とが絶縁されているものである。
【００９２】
すなわち、図９に示すように、レーザ発振用電極５６と電極パッド５８とを接続する配線６０と、中間層基板間電極５０との間には空隙７４が設けられており、この空隙７４により両電極が絶縁されている。
【００９３】
エアーブリッジを用いてレーザ発振用電極５６と中間層基板間電極５０とを絶縁する本実施形態による半導体装置の製造方法について図１０及び図１１を用いて説明する。
【００９４】
まず、第１実施形態による場合と同様にして、中間層基板間電極５０までを形成した後、絶縁膜３６のｐ型ＩｎＰキャップ層３４上の領域に開口部５４を形成する。また、絶縁膜のｐ型ＩｎＰバッファ層２０上に、開口部３８を形成する（図１０（ａ）を参照）。
【００９５】
次いで、全面に、レジストを塗布してレジスト膜７６を形成する。次いで、形成したレジスト膜７６をパターニングし、中間層基板間電極５０上と、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成された絶縁膜３６上に、レジスト膜７６を残存させる（図１０（ｂ）を参照）。
【００９６】
次いで、例えば蒸着法により、全面に、ＡｕＺｎ膜７８を形成する（図１０（ｃ）を参照）。
【００９７】
次いで、全面に、レジストを塗布してレジスト膜８０を形成する。次いで、形成したレジスト膜８０をパターニングし、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成されたＡｕＺｎ膜７８上に、レジスト膜８０を残存させる（図１１（ａ）を参照）。
【００９８】
次いで、レーザ発振用電極５６、配線６０、波長制御用電極４０、配線４４の形状にパターニングされた開口部を有するレジスト膜を形成した後、ＡｕＺｎ膜７８をシード金属として、電解めっき法によりＡｕ膜８２を形成する。（図１１（ｂ）を参照）。このとき同時に、電極パット５８、４２の形状にパターニングされた開口部もレジスト膜に形成しておき、電解めっき法によりＡｕ膜８２を形成する。
【００９９】
次いで、中間層基板間電極５０とＡｕＺｎ膜７８との間に形成されたレジスト膜７６、及びｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成された絶縁膜３６上のレジスト膜７６、８０を、レジスト剥離剤等を用いて除去する。このレジスト剥離の際に、レジスト膜７６、８０上に形成され、パターニングされたＡｕ膜８２が形成された領域以外の領域に露出したＡｕＺｎ膜７８が、レジスト膜７６とともに除去される。また、ｐ型ＩｎＰキャップ層３４の側壁及びその周辺に形成されたレジスト膜７６上のＡｕＺｎ膜７８も同様に、レジスト膜７６、８０とともに除去される（図１１（ｃ）を参照）。
【０１００】
こうして、開口部５４を介してｎ型ＩｎＰキャップ層３４に接続するＡｕＺｎ膜７８とＡｕ膜８２との積層膜からなるレーザ発振用電極５６、配線６０が形成される。また、開口部３８を介してｐ型ＩｎＰバッファ層２０に接続するＡｕＺｎ膜７８とＡｕ膜８２との積層膜からなる波長制御用電極４０が形成される。このとき、中間層基板間電極５０と配線６０との間には、レジスト膜７６の除去により空隙７４が形成され、この空隙７４により、レーザ発振用電極５６及び配線６０と、中間層基板間電極５０とが絶縁されることとなる。
【０１０１】
以後、第１実施形態による実施形態による場合と同様にして、基板部電極１８の形成等を行うことにより、エアーブリッジを用いて電極間を絶縁した図９に示す本実施形態による半導体装置が製造される。
【０１０２】
上述のようにしてエアーブリッジにより電極間を絶縁することにより、配線の容量の低減を図ることができる。
【０１０３】
また、エアーブリッジにより電極間を絶縁する場合の製造工程では、開口部３８、４６、４８、５４の形成を一度に行うことができ、さらに、絶縁膜の形成も１回でよい。したがって、絶縁膜を用いて電極間を絶縁する場合と比較して、簡便に製造することができる。
【０１０４】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【０１０５】
例えば、上記実施形態では、図１（ａ）に示すように、活性層２８をｎ型ＩｎＰ中間層２６の上方に、ＩｎＧａＡｓＰ波長制御層２４をｎ型ＩｎＰ中間層２６の下方にそれぞれ形成したが、活性層２８及びＩｎＧａＡｓＰ波長制御層２４のｎ型ＩｎＰ中間層２６に対する位置関係は、これに限定されるものではない。すなわち、図１（ａ）に示す場合とは逆に、活性層２８をｎ型ＩｎＰ中間層２６の下方に、ＩｎＧａＡｓＰ波長制御層２４をｎ型ＩｎＰ中間層２６の上方にそれぞれ形成してもよい。
【０１０６】
また、上記実施形態では、レーザ発振用電極５６、波長制御用電極４０、中間層基板間電極５０、配線４４、６０、電極パッド４２、５８のパターン及び配置を図１（ｂ）等に示すものとしたが、これらのパターン等は図２（ｂ）等に示すものに限定されるものではなく、適宜絶縁膜等により、各電極間の絶縁が確保できるものであればよい。
【０１０７】
また、上記実施形態では、レーザ発振用電極５６、波長制御用電極４０、中間層基板間電極５０、配線４４、６０、電極パッド４２、５８、基板部電極１８を、金属膜からなるものとしたが、これに限定されるものではなく、これらを高ドープされた半導体等の導電性が高く低抵抗の膜からなるものとしてもよい。
【０１０８】
また、上記実施形態に示した材料系に限らず、他の材料系を用いて半導体装置を構成してもよい。また、各層の膜厚等のサイズや、キャリア濃度等についても必要に応じて適宜設計変更することができる。
【０１０９】
また、上記実施形態では、ＴＴＧ−ＤＦＢレーザダイオードについて説明したが、本発明の適用範囲はこれに限定されるものではなく、ダイオード構造を有する他の半導体装置に適用することもできる。例えばＤＦＢチューナブルフィルタ等に、本発明を適用することができる。
【０１１０】
（付記１） 第１導電型の半導体基板と、前記半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、前記第１の機能層に電流を注入するための第１の電極と、前記第２の機能層に電流を注入するための第２の電極と、前記半導体基板に電気的に接続され、前記第１の機能層及び前記第２の機能層から電流を引き出すための第３の電極とを有することを特徴とする半導体装置。
【０１１１】
（付記２） 付記１記載の半導体装置において、前記半導体基板と前記積層膜との間に形成され、前記第１の機能層に電気的に接続された第２導電型のバッファ層を更に有し、前記第１の電極は、前記バッファ層に電気的に接続されていることを特徴とする半導体装置。
【０１１２】
（付記３） 付記２記載の半導体装置において、前記積層膜は、メサ形状を有し、前記第１の電極は、前記積層膜が形成されていない領域の前記バッファ層上に形成されていることを特徴とする半導体装置。
【０１１３】
（付記４） 付記２又は３記載の半導体装置において、前記バッファ層は、メサ形状を有し、前記配線は、前記バッファ層が形成されていない領域の前記半導体基板上に接続されていることを特徴とする半導体装置。
【０１１４】
（付記５） 付記１乃至４のいずれかに記載の半導体装置において、前記積層膜の側部に形成され、前記中間層に電気的に接続された前記第１導電型の埋め込み層を更に有し、前記配線は、前記埋め込み層を介して前記中間層に電気的に接続されていることを特徴とする半導体装置。
【０１１５】
（付記６） 付記１乃至５のいずれかに記載の半導体装置において、前記積層膜上に形成され、前記第２の機能層に電気的に接続された前記第２導電型のキャップ層を更に有し、前記第２の電極は、前記キャップ層に電気的に接続されていることを特徴とする半導体装置。
【０１１６】
（付記７） 付記１乃至６のいずれかに記載の半導体装置において、前記第１の機能層及び前記第２の機能層のうちの少なくとも一方が、発光機能を有する活性層であることを特徴とする半導体装置。
【０１１７】
（付記８） 付記１乃至７のいずれかに記載の半導体装置において、前記半導体基板と前記積層膜との間に、導電型が互いに異なる２層の半導体層を更に有することを特徴とする半導体装置。
【０１１８】
（付記９） 付記１乃至７のいずれかに記載の半導体装置において、前記半導体基板と前記積層膜との間に、半絶縁性半導体層を有することを特徴とする半導体装置。
【０１１９】
（付記１０） 付記１乃至９のいずれかに記載の半導体装置において、前記第１の電極と、前記第２の電極と、前記配線とが、前記積層膜上を覆う同一の絶縁膜上に形成されていることを特徴とする半導体装置。
【０１２０】
（付記１１） 付記１乃至１０のいずれかに記載の半導体装置において、前記第２の電極は、絶縁膜により前記配線と絶縁されていることを特徴とする半導体装置。
【０１２１】
（付記１２） 付記１乃至１０のいずれかに記載の半導体装置において、前記第２の電極と前記配線との間に空隙が設けられており、前記第２の電極は、前記空隙により前記配線と絶縁されていることを特徴とする半導体装置。
【０１２２】
（付記１３） 付記１乃至１２のいずれかに記載の半導体装置において、前記積層膜は、メサ形状を有することを特徴とする半導体装置。
【０１２３】
（付記１４） 付記１乃至１３のいずれかに記載の半導体装置において、前記第３の電極は、前記半導体基板の前記積層膜が形成された面と反対の面に形成されていることを特徴とする半導体装置。
【０１２４】
【発明の効果】
以上の通り、本発明によれば、第１導電型の半導体基板と、半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、中間層と半導体基板とを電気的に接続する金属からなる配線と、第１の機能層に電流を注入するための第１の電極と、第２の機能層に電流を注入するための第２の電極と、半導体基板に電気的に接続され、第１の機能層及び第２の機能層から電流を引き出すための第３の電極とを有するので、半導体基板を素子全体の接地電位として用いることができる。これにより、本発明による半導体装置に対しては、一般的な半導体レーザ等に用いられる実装技術を適用することができ、電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用い、集積された各々の素子を独立して制御することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図７】本発明の第２実施形態による半導体装置の構造を示す概略図である。
【図８】本発明の第３実施形態による半導体装置の電極配置を示す俯瞰図である。
【図９】本発明の第４実施形態による半導体装置の構造を示す断面図である。
【図１０】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】従来のＴＴＧ−ＤＦＢレーザダイオード（その１）の構造を示す断面図である。
【図１３】従来のＴＴＧ−ＤＦＢレーザダイオード（その２）の構造を示す断面図である。
【符号の説明】
１０…ｎ型ＩｎＰ基板
１２…ｐ型ＩｎＰ層
１４…ｎ型ＩｎＰ層
１６…整流層
１８…基板部電極
２０…ｐ型ＩｎＰバッファ層
２２…ｐ型ＩｎＰ下部クラッド層
２４…ＩｎＧａＡｓＰ波長制御層
２６…ｎ型ＩｎＰ中間層
２８…活性層
３０…ｐ型ＩｎＰ上部クラッド層
３１…メサ
３２…ｎ型ＩｎＰ埋め込み層
３４…ｐ型ＩｎＰキャップ層
３６…絶縁膜
３８…開口部
４０…波長制御用電極
４２…電極パッド
４４…配線
４６、４８…開口部
５０…中間層基板間電極
５２…絶縁膜
５４…開口部
５６…レーザ発振用電極
５８…電極パッド
６０…配線
６４…ＡｕＧｅ膜
６６…Ａｕ膜
６８…ＡｕＺｎ膜
７０…Ａｕ膜
７２…半絶縁性ＩｎＰ層
７４…空隙
７６…レジスト膜
７８…ＡｕＺｎ膜
８０…レジスト膜
８２…Ａｕ膜
１００…ｐ型ＩｎＰ基板
１０２…ｐ型ＩｎＰバッファ層
１０４…ｐ電極
１０６…波長制御層
１０８…ｎ型中間層
１１０…活性層
１１２…ｐ型保護層
１１４…ｎ型ＩｎＰ埋め込み層
１１６…ｐ型ＩｎＰ層
１１８…開口部
１２０…絶縁膜
１２２…開口部
１２４…ｐ電極
１２６…開口部
１２８…ｎ電極
１３０…ｎ型半導体基板
１３２…半絶縁性半導体層
１３４…ｐ型ＩｎＰ下側カバー層
１３６…ｎ電極
１３８…ＩｎＧａＡｓＰ波長制御層
１４０…ｎ型ＩｎＰ中間層
１４２…ＩｎＧａＡｓＰ活性層
１４４…ｐ型ＩｎＰ保護層
１４６…ｎ型ＩｎＰカバー層
１４８…中断部
１５０…ｐ型ＩｎＰ側方層
１５２…ｐ型ＩｎＰ上方層
１５４…絶縁膜
１５６…ｐ電極
１５８…ｐ電極
Claims (10)
- 第１導電型の半導体基板と、
前記半導体基板上に形成され、第１の機能層と、第１の機能層上に形成された第１導電型の中間層と、前記中間層上に形成された第２の機能層とを有する積層膜と、
前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、
前記第１の機能層に電流を注入するための第１の電極と、
前記第２の機能層に電流を注入するための第２の電極と、
前記半導体基板に電気的に接続され、前記第１の機能層及び前記第２の機能層から電流を引き出すための第３の電極と
を有することを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記半導体基板と前記積層膜との間に形成され、前記第１の機能層に電気的に接続された第２導電型のバッファ層を更に有し、
前記第１の電極は、前記バッファ層に電気的に接続されている
ことを特徴とする半導体装置。 - 請求項２記載の半導体装置において、
前記積層膜は、メサ形状を有し、
前記第１の電極は、前記積層膜が形成されていない領域の前記バッファ層上に形成されている
ことを特徴とする半導体装置。 - 請求項２又は３記載の半導体装置において、
前記バッファ層は、メサ形状を有し、
前記配線は、前記バッファ層が形成されていない領域の前記半導体基板上に接続されている
ことを特徴とする半導体装置。 - 請求項１乃至４のいずれか１項に記載の半導体装置において、
前記積層膜の側部に形成され、前記中間層に電気的に接続された前記第１導電型の埋め込み層を更に有し、
前記配線は、前記埋め込み層を介して前記中間層に電気的に接続されている
ことを特徴とする半導体装置。 - 請求項１乃至５のいずれか１項に記載の半導体装置において、
前記積層膜上に形成され、前記第２の機能層に電気的に接続された前記第２導電型のキャップ層を更に有し、
前記第２の電極は、前記キャップ層に電気的に接続されている
ことを特徴とする半導体装置。 - 請求項１乃至６のいずれか１項に記載の半導体装置において、
前記第１の機能層及び前記第２の機能層のうちの少なくとも一方が、発光機能を有する活性層である
ことを特徴とする半導体装置。 - 請求項１乃至７のいずれか１項に記載の半導体装置において、
前記半導体基板と前記積層膜との間に、導電型が互いに異なる２層の半導体層を更に有する
ことを特徴とする半導体装置。 - 請求項１乃至７のいずれか１項に記載の半導体装置において、
前記半導体基板と前記積層膜との間に、半絶縁性半導体層を有する
ことを特徴とする半導体装置。 - 請求項１乃至９のいずれか１項に記載の半導体装置において、
前記第１の電極と、前記第２の電極と、前記配線とが、前記積層膜上を覆う同一の絶縁膜上に形成されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307517A JP3819353B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307517A JP3819353B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146463A JP2004146463A (ja) | 2004-05-20 |
| JP3819353B2 true JP3819353B2 (ja) | 2006-09-06 |
Family
ID=32453948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002307517A Expired - Fee Related JP3819353B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819353B2 (ja) |
-
2002
- 2002-10-22 JP JP2002307517A patent/JP3819353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146463A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4330376B2 (ja) | 光半導体装置及びその駆動方法 | |
| US5208878A (en) | Monolithically integrated laser-diode-waveguide combination | |
| JP5451332B2 (ja) | 光半導体装置 | |
| US20130243020A1 (en) | Epitaxial-Side-Down Mounted High-Power Semiconductor Lasers | |
| JP4861112B2 (ja) | 光半導体装置及びその製造方法 | |
| JP5625459B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JP5691741B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2008166371A (ja) | 光半導体素子及びその製造方法 | |
| JP2006261340A (ja) | 半導体デバイス及びその製造方法 | |
| KR100768535B1 (ko) | 광소자 | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
| JP2009054721A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP4967565B2 (ja) | 光半導体素子及びその製造方法 | |
| JP3819353B2 (ja) | 半導体装置 | |
| JP2011187529A (ja) | 光半導体装置、光半導体装置の製造方法及び光半導体素子 | |
| JP7410276B2 (ja) | 半導体光デバイス | |
| US6316280B1 (en) | Method of manufacturing semiconductor devices separated from a wafer | |
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JP2018098264A (ja) | 量子カスケード半導体レーザ | |
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| KR100584333B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| KR100576776B1 (ko) | 반도체 광소자의 제작 방법 | |
| JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |