JP3818441B2 - 基板実装構造及び半導体装置 - Google Patents
基板実装構造及び半導体装置 Download PDFInfo
- Publication number
- JP3818441B2 JP3818441B2 JP2002044052A JP2002044052A JP3818441B2 JP 3818441 B2 JP3818441 B2 JP 3818441B2 JP 2002044052 A JP2002044052 A JP 2002044052A JP 2002044052 A JP2002044052 A JP 2002044052A JP 3818441 B2 JP3818441 B2 JP 3818441B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- underfill material
- groove structure
- mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】
本願発明は、基板実装構造及び半導体装置に係る。特に、フリップチップボンディング実装に関するものであり、フリップチップボンディング時に通常利用されるアンダーフィル材の侵入を部分的に阻止することにより、フリップチップされる半導体チップの一部をアンダーフィル材の侵入から保護するものである。
【０００２】
【従来の技術】
インターネット需要等の急速な増加に対し、通信容量の拡大が急務になっている。光通信における通信容量を拡大する方法としては、個々の通信の処理速度を上げて複数の信号を多重する時間分割多重（ＴＤＭ）方式と、異なる複数の波長を利用して信号を多重する波長多重（ＷＤＭ）方式が提案されている。ＴＤＭ方式を採用した場合、必然的にファイバー内を流れる信号の速度を速くする必要がある。しかしながら、電気信号の速度が６０Ｇｂｉｔ／ｓ程度以上になると、電気信号特有の表皮効果や寄生容量などの影響が顕著になり損失が大きくなるため、高速電気信号をパッケージに入出力することが困難となる。
【０００３】
このような問題に対する１つの対策として、高速信号に光インターフェースを採用した光・電気融合集積回路（ＯＥＩＣ）の研究開発が行われている。光・電気融合インターフェースを採用した１つの例として、高飽和電流特性を有する高速フォトダイオードと４０Ｇｂｉｔ／ｓ以上の高速動作可能なＩｎＰ系デジタルＩＣをモノリシック集積したレシーバ機能を有するデジタルＯＥＩＣが実現されている。ここで、フォトダイオードとしては、面型構造の受光部を有する素子を採用しているが、この場合、電子回路の電極端子面に対し垂直方向に光信号を入出力する必要があり、パッケージに入れる場合には、側面に配置されている電気端子と垂直にファイバー接続端子を設ける必要がある。実際に該ＯＥＩＣをパッケージに実装する場合には、光学系の位置合わせが極めて困難であり、また、該パッケージをボードに実装することを考慮すると、電気入出力端子と光入出力端子が垂直に存在することは好ましい構造とはいえない。なお、光通信用に通常用いられる波長１．５５μｍ帯の光はＩｎＰ基板を透過することができるため、基板の裏面から信号光を入射しても基板表面に形成したフォトダイオードに給光することができる。
【０００４】
また、導波路型の受光部を有するフォトダイオードを、アナログ増幅回路と集積したＯＥＩＣも報告されている。導波路型の素子を用いる場合、光導波路との整合性が良く、外部光ファイバーとの接続という点においては優れているが、そのサイズが横長となり素子の微細化の点で問題があると共に、光閉じ込めのためのクラッド層を必要とするため、素子構造が面型の場合に比べて厚くなる。このため、アナログ増幅回路程度であればモノリシック集積することも可能であるが、回路規模の大きなデジタル信号処理用ＩＣをモノリシック集積することは極めて困難であるため、実現されるに至っていない。
【０００５】
光・電気インターフェースを有するＯＥＩＣを実現するに当たり、実装という観点から光および電気入出力端子は全てパッケージの側面に配置したいという要望がある。また、実装時のコストを低減するため、ＯＥＩＣチップと外部光ファイバーとの光学位置合わせを、特性を見ながら固定する「アクティブアラインメント」から、特性を見ながら位置合わせを行わずとも、単に決められた位置に両者を設置固定するだけの「パッシッブアラインメント」で光学位置合わせが可能なで実装方法が望まれている。
【０００６】
このような要求に対する１つの構造として、光半導体チップ上に光配線構造と光路変更構造を作製し、かつ、フリップチップボンディング技術を用いて実装するものが提案されている（図１０）。ここでフリップチップ接続を用いるのは、半田バンプの表面張力による自己位置合わせ機能により実装基板に対してフリップチップが極めて精度よく位置合わせができるからである。
【０００７】
しかしながら、フリップチップボンディング技術を用いた実装では、基板とフリップチップとの機械的接続強度が弱いため、基板とチップの間にアンダーフィル材と呼ばれる接着剤を充填し、機械的接続強度を補強することが一般的である。このアンダーフィル材の充填は、図１１に示す様に行う。チップと実装基板を半田バンプ等を用いて電気的に接続した後、チップと実装基板の隙間に毛細管現象を利用して液体であるアンダーフィル材を挿入する。その後、加熱処理などでアンダーフィル材を乾燥させて固化する。これにより機械的接続強度増加させる。ここで十分な接続強度を得るため、アンダーフィル材はフリップチップ接続されるチップの全面に広がるような量を充填するのが普通である。
【０００８】
光半導体チップをフリップチップ実装する場合、光半導体チップの表面あるいは側面に光信号のインターフェースが存在するため、毛細管現象を用いて実装基板とフリップチップ間にアンダーフィル材を充填すると、アンダーフィル材がチップ全体およびチップ側面にまで広がるため光入出力部を遮ってしまうという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、アンダーフィル材を充填したくない部分に確実にアンダーフィル材非充填領域が形成されている基板実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の基板実装構造は、実装基板にチップがフリップチップで実装され、両者の間にアンダーフィル材が充填された基板実装構造において、該実装基板あるいは該チップ又は両者の一部に、アンダーフィル材の侵入を防ぐ為の溝構造が形成されアンダーフィル材非充填領域を有することを特徴とする。
【００１１】
アンダーフィル材としては、実装基板とチップの間に充填し、流動性を有するものならばすべてを含む。特に、接着剤が好適に用いられる。
【００１２】
前記溝構造が前記チップ側に作製される場合、該溝構造が前記チップのエッジにまで達していることが好ましい。この場合、アンダーフィル材が溝構造の外側から回り込むことを防止することができる。そのため、アンダーフィル材の侵入をより一層完全に防止することができる。
【００１３】
前記溝構造が前記アンダーフィル材非充填領域を取り囲む様に配置されているのが好ましい。この場合もアンダーフィル材の侵入をより完全に防止することができる。
【００１４】
前記溝構造が前記実装基板側に作製される場合には、前記チップの搭載領域の外部にまで溝構造が広がっていることが好ましい。チップの搭載領域の外側にまで溝構造が広がっているとアンダーフィル材は、光インターフェース等の対向部分に回り込みにくくなりアンダーフィル材非充填領域をより確実に形成することができる。
【００１５】
前記溝構造が前記基板及び前記チップの両方に作製される場合、両溝構造が対向していることが好ましい。両溝構造が対向していると溝の深さは両溝構造を足した深さとなり、アンダーフィル材非充填領域へのアンダーフィル材の流入をよりよく防止することができる。
【００１６】
前記チップは、半導体チップであることが好ましい。特に光半導体チップであることが好ましい。
【００１７】
さらに、前記アンダーフィル材非充填領域は、光インターフェイス部分であることが好ましい。かかる場合、光インターフェイス部分における光の入出力は遮られることなく行われる。その結果光の入出力が確実に行われる。
【００１８】
【作用】
本願発明は、実装基板に半導体チップなどのチップをフリップチップ接続する構造において、実装基板あるいはチップの少なくともどちらか一方に溝構造を作製することにより、部分的にチップと実装基板の間隔を広げた箇所を作製する。このように間隔が広がった部分では毛細管現象で侵入するアンダーフィル材などの液体にとって実効的な表面張力が変化するため、アンダーフィル材などの液体の一様な拡散浸入が阻害される。なお、アンダーフィル材が毛細管現象で拡散する際、溝構造の直前に作製された凸部によって基板間隔が狭められた後、溝構造となる場合には、アンダーフィル材等の液体にとって実効的な表面張力の変化分を更に大きくすることができる。従って、毛細管現象で注入されるアンダーフィル材などの液体は溝構造で止まることになり、アンダーフィル材非充填領域が形成される。例えば、光インターフェース部分などのアンダーフィル材から保護したい部分がアンダーフィル材非充填領域となるようにすることにより光インターフェイス部分を保護することが可能となる。フリップチップ接続する半導体チップとしては光インターフェースを有するＯＥＩＣを例にその構成例を示すが、フリップチップ接続するチップと実装基板間の一部にアンダーフィル材の浸入を防ぐ必要のあるものであれば、チップは特にＯＥＩＣに限定するものではない。
【００１９】
なお、図７に本構造に対してアンダーフィル材を充填した後のイメージ図を示す。ＯＥＩＣチップ１側面に配置された光インターフェイス部分２にアンダーフィル材が広がり光インターフェイス部分を遮ることが避けられる。アンダーフィル材が部分的に排除されている様子が図７（ｂ）に示されている。
【００２０】
【実施例】
（実施例１）
本願発明の第１の実施例として、特にフリップチップ接続する半導体チップとして光インターフェースを有するＯＥＩＣを例にその構成例を示す。ただ、フリップチップ接続するチップと実装基板との間の一部にアンダーフィル材の浸入を防ぐ必要のあるものであれば、特にＯＥＩＣに限定するものではない。
【００２１】
図１に示すように、ＯＥＩＣのチップ１の表面に光インターフェース部分２がある場合、この光インターフェース部分２を取り囲む様に溝構造３を作製する。このチップをフリップチップボンディングした後、アンダーフィル材を溝構造３により囲まれた光インターフェース部分２の反対側から充填すれば、アンダーフィル材は溝構造で拡散浸入が阻害されるため光インターフェース部分２がアンダーフィル材非充填領域となる。そのため、光インターフェイス部分２がアンダーフィル材で遮られてしまうことはない。
【００２２】
図２に溝構造の平面形状の例を数種類示すが、光インターフェース部分２をアンダーフィル材の浸入から防止する形状であればどんな形状でも良い。また、溝構造３の深さや溝構造の断面形状は液体の毛細管現象による拡散を阻害するものであればよく、特に深さや断面形状を制限するものではない。
【００２３】
溝構造の平面形状としては、凹形状（図２（ａ）、（ｄ））、Ｖ形状（図２（ｂ）、（ｅ））、線形状（図２（ｃ））四角形状（図２（ｆ））などが例示される。もちろんＵ形状などの他の形状でもよい。なお、図２（ａ）、（ｂ）、（ｃ）の溝構造３はＯＥＩＣチップ１のエッジに達している。この場合、アンダーフィル材が溝構造３の外側から回り込むことを防止することができる。そのため、アンダーフィル材の侵入をより一層完全に防止することができる。
【００２４】
また、図２（ｆ）は光インターフェイス部分２を取り囲む様に溝構造３が配置されており、この場合もアンダーフィル材の侵入をより完全に防止することができる。
【００２５】
（実施例２）
本願発明の第２の実施例を図３に示す。フリップチップ実装するＯＥＩＣチップ１の光インターフェース部分２に対向する実装基板５側に溝構造３を形成する。ここで、溝構造３はフリップチップ実装されるＯＥＩＣチップ１の対向面だけではなく、ＯＥＩＣチップ１の対向面（フリップチップ搭載領域８）より外側に広く形成しても良い。本例の溝構造３の平面形状は四角形である。ただ、溝構造３の平面形状や断面形状などに関しても第１の実施例と同様、光インターフェース部分２をアンダーフィル材の浸入から防止する形状であればどんな形状でも良いことはいうまでも無い。
【００２６】
（実施例３）
本願発明の第３の実施例を図４に示す。フリップチップ実装するＯＥＩＣチップ１側と、それに対向する実装基板５側との両側に溝構造３を形成する場合を示す。この場合、両者の溝構造３は対向させた時に同位置に来ることが望ましいが、特に一致していなくても良い。本例ではＯＥＩＣチップ１側の溝構造はＯＥＩＣチップ１のエッジまで達したＶ形状であり、また、実装基板５側の光インターフェイス対向部６にもＶ形状の溝構造３が設けられている。なお、溝構造３の平面形状や断面形状などに関しても第１の実施例と同様、光インターフェース部分をアンダーフィル材の浸入から防止する形状であればどんな形状でも良いことはいうまでも無い。
【００２７】
（実施例４）
本願発明の第４の実施例を図５に示す。特に、その側面に光インターフェース２を有するＯＥＩＣチップ１を実装する場合を示す。
【００２８】
ＯＥＩＣチップ１には光デバイス１２が形成されている。光デバイス１２に続き光導波路１１が光デバイス１２に対して光信号を入出力するように設けられ、ＯＥＩＣチップ１の側面に光インターフェイス部分２を有している。
【００２９】
一方、実装基板５にはファイバ保存用Ｖ字型溝１０が形成され、ファイバ保存用Ｖ字型溝１０内に光ファイバ９が保存される。ここでは光ファイバ９の光軸を直接あわせるため、実装基板５上におけるフリップチップ搭載領域８の外側に光ファイバ９を搭載した例を示している。もちろん、フリップチップ搭載領域８の外側の構造については限定するものではない。また図５ではアンダーフィル材の侵込みを阻止する溝構造３が実装基板５に作製されている構造を記載するが、実施例１乃至３と同様、溝構造３はチップ１側か実装基板５側の少なくてもどちらか一方に存在すれば良い。更に、溝形状や溝断面形状も特に限定するものではない。フリップチップ搭載するＯＥＩＣに関しても、図６に例示する様にチップ１の側面に光インターフェイス部分２が存在する構造であれば、どんな構造でも良い。
【００３０】
（実施例５）
図８（ａ）は本願発明の他の実施例を示すものである。
【００３１】
本例では、実装基板５側にＶ形状の溝構造３が形成されている。また、チップ１側の溝構造対向部分のアンダーフィル材の混入を阻止したい側とは逆側の溝構造対向部外側にＶ形状の凸部３０が作製されている。図８（ｂ）には基板とチップ１とを重ねた場合の各構造の位置を示すイメージ図を、また同図ａ−ａ‘の断面図を図８（ｃ）に示す。なお、ここでは、溝構造３及び凸部３０の形状としてＶ形状をもちいて説明しているが、第１の実施例同様、アンダーフィル材の侵入を阻止できる形状であればどんなものでもよいことは言うまでもない。また、本例では凸部は溝構造の作製されていない側に作製されているが、図９に示すように溝構造と同じ側に作製してもよい。
【００３２】
【発明の効果】
以上、説明したように本願発明によれば、フリップチップボンディング技術を用いた実装方法において、接続の機械的強度を上げるためにアンダーフィル材などの接着剤を充填する場合、アンダーフィル材が浸入しては困る領域のみアンダーフィル材の浸入を阻止する構造を実現することができる。これは、主にフリップチップ実装するチップがＯＥＩＣなどの様に光インターフェースを持つ場合には、極めて効果的である。
【図面の簡単な説明】
【図１】半導体チップ上に溝構造を作製した場合の実施例を示す図。
【図２】各種溝構造の形状を例示する図。
【図３】実装基板側に溝構造を作製する場合の実施例を示すフリップチップボンディングのイメージ図。
【図４】半導体チップと実装基板の両者に溝構造を作製する場合の実施例を示すフリップチップボンディングのイメージ図。
【図５】半導体チップの側面に光インターフェース部分が存在する場合の実施例を示すフリップチップボンディングのイメージ図。
【図６】半導体チップの側面に光インターフェース部分が存在する溝構造を示す図。
【図７】半導体チップの側面に光インターフェース部分が存在する場合の実施例に対してアンダーフィル材を充填した後の図。
【図８】実施例５に係る実装構造を示す図である。
【図９】実施例５の変形例に係る実装構造を示す斜視図である。
【図１０】半導体チップ上に作製した光配線構造の例。
【図１１】フリップチップボンディング構造においてアンダーフィル材を充填する様子と充填後の様子を示す図。
【符号の説明】
１ ＯＥＩＣチップ、
２ 光インターフェイス部分（保護部分）、
３ 溝構造、
４ バンプ、
５ 実装基板、
６ 光インターフェイス部分、
７ バンプ接続用パッド、
８ フリップチップ搭載領域、
１０ ファイバ保存用Ｖ字型溝、
１１ 光導波路、
１２ 光デバイス、
２０ アンダーフィル材、
２１ アンダーフィル材堤み山し部分、
２２ アンダーフィル材非充填領域、
２３ アンダーフィル材充填領域、
３０ 凸部
【産業上の利用分野】
本願発明は、基板実装構造及び半導体装置に係る。特に、フリップチップボンディング実装に関するものであり、フリップチップボンディング時に通常利用されるアンダーフィル材の侵入を部分的に阻止することにより、フリップチップされる半導体チップの一部をアンダーフィル材の侵入から保護するものである。
【０００２】
【従来の技術】
インターネット需要等の急速な増加に対し、通信容量の拡大が急務になっている。光通信における通信容量を拡大する方法としては、個々の通信の処理速度を上げて複数の信号を多重する時間分割多重（ＴＤＭ）方式と、異なる複数の波長を利用して信号を多重する波長多重（ＷＤＭ）方式が提案されている。ＴＤＭ方式を採用した場合、必然的にファイバー内を流れる信号の速度を速くする必要がある。しかしながら、電気信号の速度が６０Ｇｂｉｔ／ｓ程度以上になると、電気信号特有の表皮効果や寄生容量などの影響が顕著になり損失が大きくなるため、高速電気信号をパッケージに入出力することが困難となる。
【０００３】
このような問題に対する１つの対策として、高速信号に光インターフェースを採用した光・電気融合集積回路（ＯＥＩＣ）の研究開発が行われている。光・電気融合インターフェースを採用した１つの例として、高飽和電流特性を有する高速フォトダイオードと４０Ｇｂｉｔ／ｓ以上の高速動作可能なＩｎＰ系デジタルＩＣをモノリシック集積したレシーバ機能を有するデジタルＯＥＩＣが実現されている。ここで、フォトダイオードとしては、面型構造の受光部を有する素子を採用しているが、この場合、電子回路の電極端子面に対し垂直方向に光信号を入出力する必要があり、パッケージに入れる場合には、側面に配置されている電気端子と垂直にファイバー接続端子を設ける必要がある。実際に該ＯＥＩＣをパッケージに実装する場合には、光学系の位置合わせが極めて困難であり、また、該パッケージをボードに実装することを考慮すると、電気入出力端子と光入出力端子が垂直に存在することは好ましい構造とはいえない。なお、光通信用に通常用いられる波長１．５５μｍ帯の光はＩｎＰ基板を透過することができるため、基板の裏面から信号光を入射しても基板表面に形成したフォトダイオードに給光することができる。
【０００４】
また、導波路型の受光部を有するフォトダイオードを、アナログ増幅回路と集積したＯＥＩＣも報告されている。導波路型の素子を用いる場合、光導波路との整合性が良く、外部光ファイバーとの接続という点においては優れているが、そのサイズが横長となり素子の微細化の点で問題があると共に、光閉じ込めのためのクラッド層を必要とするため、素子構造が面型の場合に比べて厚くなる。このため、アナログ増幅回路程度であればモノリシック集積することも可能であるが、回路規模の大きなデジタル信号処理用ＩＣをモノリシック集積することは極めて困難であるため、実現されるに至っていない。
【０００５】
光・電気インターフェースを有するＯＥＩＣを実現するに当たり、実装という観点から光および電気入出力端子は全てパッケージの側面に配置したいという要望がある。また、実装時のコストを低減するため、ＯＥＩＣチップと外部光ファイバーとの光学位置合わせを、特性を見ながら固定する「アクティブアラインメント」から、特性を見ながら位置合わせを行わずとも、単に決められた位置に両者を設置固定するだけの「パッシッブアラインメント」で光学位置合わせが可能なで実装方法が望まれている。
【０００６】
このような要求に対する１つの構造として、光半導体チップ上に光配線構造と光路変更構造を作製し、かつ、フリップチップボンディング技術を用いて実装するものが提案されている（図１０）。ここでフリップチップ接続を用いるのは、半田バンプの表面張力による自己位置合わせ機能により実装基板に対してフリップチップが極めて精度よく位置合わせができるからである。
【０００７】
しかしながら、フリップチップボンディング技術を用いた実装では、基板とフリップチップとの機械的接続強度が弱いため、基板とチップの間にアンダーフィル材と呼ばれる接着剤を充填し、機械的接続強度を補強することが一般的である。このアンダーフィル材の充填は、図１１に示す様に行う。チップと実装基板を半田バンプ等を用いて電気的に接続した後、チップと実装基板の隙間に毛細管現象を利用して液体であるアンダーフィル材を挿入する。その後、加熱処理などでアンダーフィル材を乾燥させて固化する。これにより機械的接続強度増加させる。ここで十分な接続強度を得るため、アンダーフィル材はフリップチップ接続されるチップの全面に広がるような量を充填するのが普通である。
【０００８】
光半導体チップをフリップチップ実装する場合、光半導体チップの表面あるいは側面に光信号のインターフェースが存在するため、毛細管現象を用いて実装基板とフリップチップ間にアンダーフィル材を充填すると、アンダーフィル材がチップ全体およびチップ側面にまで広がるため光入出力部を遮ってしまうという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、アンダーフィル材を充填したくない部分に確実にアンダーフィル材非充填領域が形成されている基板実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の基板実装構造は、実装基板にチップがフリップチップで実装され、両者の間にアンダーフィル材が充填された基板実装構造において、該実装基板あるいは該チップ又は両者の一部に、アンダーフィル材の侵入を防ぐ為の溝構造が形成されアンダーフィル材非充填領域を有することを特徴とする。
【００１１】
アンダーフィル材としては、実装基板とチップの間に充填し、流動性を有するものならばすべてを含む。特に、接着剤が好適に用いられる。
【００１２】
前記溝構造が前記チップ側に作製される場合、該溝構造が前記チップのエッジにまで達していることが好ましい。この場合、アンダーフィル材が溝構造の外側から回り込むことを防止することができる。そのため、アンダーフィル材の侵入をより一層完全に防止することができる。
【００１３】
前記溝構造が前記アンダーフィル材非充填領域を取り囲む様に配置されているのが好ましい。この場合もアンダーフィル材の侵入をより完全に防止することができる。
【００１４】
前記溝構造が前記実装基板側に作製される場合には、前記チップの搭載領域の外部にまで溝構造が広がっていることが好ましい。チップの搭載領域の外側にまで溝構造が広がっているとアンダーフィル材は、光インターフェース等の対向部分に回り込みにくくなりアンダーフィル材非充填領域をより確実に形成することができる。
【００１５】
前記溝構造が前記基板及び前記チップの両方に作製される場合、両溝構造が対向していることが好ましい。両溝構造が対向していると溝の深さは両溝構造を足した深さとなり、アンダーフィル材非充填領域へのアンダーフィル材の流入をよりよく防止することができる。
【００１６】
前記チップは、半導体チップであることが好ましい。特に光半導体チップであることが好ましい。
【００１７】
さらに、前記アンダーフィル材非充填領域は、光インターフェイス部分であることが好ましい。かかる場合、光インターフェイス部分における光の入出力は遮られることなく行われる。その結果光の入出力が確実に行われる。
【００１８】
【作用】
本願発明は、実装基板に半導体チップなどのチップをフリップチップ接続する構造において、実装基板あるいはチップの少なくともどちらか一方に溝構造を作製することにより、部分的にチップと実装基板の間隔を広げた箇所を作製する。このように間隔が広がった部分では毛細管現象で侵入するアンダーフィル材などの液体にとって実効的な表面張力が変化するため、アンダーフィル材などの液体の一様な拡散浸入が阻害される。なお、アンダーフィル材が毛細管現象で拡散する際、溝構造の直前に作製された凸部によって基板間隔が狭められた後、溝構造となる場合には、アンダーフィル材等の液体にとって実効的な表面張力の変化分を更に大きくすることができる。従って、毛細管現象で注入されるアンダーフィル材などの液体は溝構造で止まることになり、アンダーフィル材非充填領域が形成される。例えば、光インターフェース部分などのアンダーフィル材から保護したい部分がアンダーフィル材非充填領域となるようにすることにより光インターフェイス部分を保護することが可能となる。フリップチップ接続する半導体チップとしては光インターフェースを有するＯＥＩＣを例にその構成例を示すが、フリップチップ接続するチップと実装基板間の一部にアンダーフィル材の浸入を防ぐ必要のあるものであれば、チップは特にＯＥＩＣに限定するものではない。
【００１９】
なお、図７に本構造に対してアンダーフィル材を充填した後のイメージ図を示す。ＯＥＩＣチップ１側面に配置された光インターフェイス部分２にアンダーフィル材が広がり光インターフェイス部分を遮ることが避けられる。アンダーフィル材が部分的に排除されている様子が図７（ｂ）に示されている。
【００２０】
【実施例】
（実施例１）
本願発明の第１の実施例として、特にフリップチップ接続する半導体チップとして光インターフェースを有するＯＥＩＣを例にその構成例を示す。ただ、フリップチップ接続するチップと実装基板との間の一部にアンダーフィル材の浸入を防ぐ必要のあるものであれば、特にＯＥＩＣに限定するものではない。
【００２１】
図１に示すように、ＯＥＩＣのチップ１の表面に光インターフェース部分２がある場合、この光インターフェース部分２を取り囲む様に溝構造３を作製する。このチップをフリップチップボンディングした後、アンダーフィル材を溝構造３により囲まれた光インターフェース部分２の反対側から充填すれば、アンダーフィル材は溝構造で拡散浸入が阻害されるため光インターフェース部分２がアンダーフィル材非充填領域となる。そのため、光インターフェイス部分２がアンダーフィル材で遮られてしまうことはない。
【００２２】
図２に溝構造の平面形状の例を数種類示すが、光インターフェース部分２をアンダーフィル材の浸入から防止する形状であればどんな形状でも良い。また、溝構造３の深さや溝構造の断面形状は液体の毛細管現象による拡散を阻害するものであればよく、特に深さや断面形状を制限するものではない。
【００２３】
溝構造の平面形状としては、凹形状（図２（ａ）、（ｄ））、Ｖ形状（図２（ｂ）、（ｅ））、線形状（図２（ｃ））四角形状（図２（ｆ））などが例示される。もちろんＵ形状などの他の形状でもよい。なお、図２（ａ）、（ｂ）、（ｃ）の溝構造３はＯＥＩＣチップ１のエッジに達している。この場合、アンダーフィル材が溝構造３の外側から回り込むことを防止することができる。そのため、アンダーフィル材の侵入をより一層完全に防止することができる。
【００２４】
また、図２（ｆ）は光インターフェイス部分２を取り囲む様に溝構造３が配置されており、この場合もアンダーフィル材の侵入をより完全に防止することができる。
【００２５】
（実施例２）
本願発明の第２の実施例を図３に示す。フリップチップ実装するＯＥＩＣチップ１の光インターフェース部分２に対向する実装基板５側に溝構造３を形成する。ここで、溝構造３はフリップチップ実装されるＯＥＩＣチップ１の対向面だけではなく、ＯＥＩＣチップ１の対向面（フリップチップ搭載領域８）より外側に広く形成しても良い。本例の溝構造３の平面形状は四角形である。ただ、溝構造３の平面形状や断面形状などに関しても第１の実施例と同様、光インターフェース部分２をアンダーフィル材の浸入から防止する形状であればどんな形状でも良いことはいうまでも無い。
【００２６】
（実施例３）
本願発明の第３の実施例を図４に示す。フリップチップ実装するＯＥＩＣチップ１側と、それに対向する実装基板５側との両側に溝構造３を形成する場合を示す。この場合、両者の溝構造３は対向させた時に同位置に来ることが望ましいが、特に一致していなくても良い。本例ではＯＥＩＣチップ１側の溝構造はＯＥＩＣチップ１のエッジまで達したＶ形状であり、また、実装基板５側の光インターフェイス対向部６にもＶ形状の溝構造３が設けられている。なお、溝構造３の平面形状や断面形状などに関しても第１の実施例と同様、光インターフェース部分をアンダーフィル材の浸入から防止する形状であればどんな形状でも良いことはいうまでも無い。
【００２７】
（実施例４）
本願発明の第４の実施例を図５に示す。特に、その側面に光インターフェース２を有するＯＥＩＣチップ１を実装する場合を示す。
【００２８】
ＯＥＩＣチップ１には光デバイス１２が形成されている。光デバイス１２に続き光導波路１１が光デバイス１２に対して光信号を入出力するように設けられ、ＯＥＩＣチップ１の側面に光インターフェイス部分２を有している。
【００２９】
一方、実装基板５にはファイバ保存用Ｖ字型溝１０が形成され、ファイバ保存用Ｖ字型溝１０内に光ファイバ９が保存される。ここでは光ファイバ９の光軸を直接あわせるため、実装基板５上におけるフリップチップ搭載領域８の外側に光ファイバ９を搭載した例を示している。もちろん、フリップチップ搭載領域８の外側の構造については限定するものではない。また図５ではアンダーフィル材の侵込みを阻止する溝構造３が実装基板５に作製されている構造を記載するが、実施例１乃至３と同様、溝構造３はチップ１側か実装基板５側の少なくてもどちらか一方に存在すれば良い。更に、溝形状や溝断面形状も特に限定するものではない。フリップチップ搭載するＯＥＩＣに関しても、図６に例示する様にチップ１の側面に光インターフェイス部分２が存在する構造であれば、どんな構造でも良い。
【００３０】
（実施例５）
図８（ａ）は本願発明の他の実施例を示すものである。
【００３１】
本例では、実装基板５側にＶ形状の溝構造３が形成されている。また、チップ１側の溝構造対向部分のアンダーフィル材の混入を阻止したい側とは逆側の溝構造対向部外側にＶ形状の凸部３０が作製されている。図８（ｂ）には基板とチップ１とを重ねた場合の各構造の位置を示すイメージ図を、また同図ａ−ａ‘の断面図を図８（ｃ）に示す。なお、ここでは、溝構造３及び凸部３０の形状としてＶ形状をもちいて説明しているが、第１の実施例同様、アンダーフィル材の侵入を阻止できる形状であればどんなものでもよいことは言うまでもない。また、本例では凸部は溝構造の作製されていない側に作製されているが、図９に示すように溝構造と同じ側に作製してもよい。
【００３２】
【発明の効果】
以上、説明したように本願発明によれば、フリップチップボンディング技術を用いた実装方法において、接続の機械的強度を上げるためにアンダーフィル材などの接着剤を充填する場合、アンダーフィル材が浸入しては困る領域のみアンダーフィル材の浸入を阻止する構造を実現することができる。これは、主にフリップチップ実装するチップがＯＥＩＣなどの様に光インターフェースを持つ場合には、極めて効果的である。
【図面の簡単な説明】
【図１】半導体チップ上に溝構造を作製した場合の実施例を示す図。
【図２】各種溝構造の形状を例示する図。
【図３】実装基板側に溝構造を作製する場合の実施例を示すフリップチップボンディングのイメージ図。
【図４】半導体チップと実装基板の両者に溝構造を作製する場合の実施例を示すフリップチップボンディングのイメージ図。
【図５】半導体チップの側面に光インターフェース部分が存在する場合の実施例を示すフリップチップボンディングのイメージ図。
【図６】半導体チップの側面に光インターフェース部分が存在する溝構造を示す図。
【図７】半導体チップの側面に光インターフェース部分が存在する場合の実施例に対してアンダーフィル材を充填した後の図。
【図８】実施例５に係る実装構造を示す図である。
【図９】実施例５の変形例に係る実装構造を示す斜視図である。
【図１０】半導体チップ上に作製した光配線構造の例。
【図１１】フリップチップボンディング構造においてアンダーフィル材を充填する様子と充填後の様子を示す図。
【符号の説明】
１ ＯＥＩＣチップ、
２ 光インターフェイス部分（保護部分）、
３ 溝構造、
４ バンプ、
５ 実装基板、
６ 光インターフェイス部分、
７ バンプ接続用パッド、
８ フリップチップ搭載領域、
１０ ファイバ保存用Ｖ字型溝、
１１ 光導波路、
１２ 光デバイス、
２０ アンダーフィル材、
２１ アンダーフィル材堤み山し部分、
２２ アンダーフィル材非充填領域、
２３ アンダーフィル材充填領域、
３０ 凸部
Claims (9)
- 実装基板にチップがフリップチップで実装され、両者の間にアンダーフィル材が充填された基板実装構造において、該チップの一部に、アンダーフィル材の侵入を防ぐ為の溝構造が形成されアンダーフィル材非充填領域を有し、該溝構造が該チップのエッジにまで達していることを特徴とする基板実装構造。
- 実装基板にチップがフリップチップで実装され、両者の間にアンダーフィル材が充填された基板実装構造において、該実装基板の一部に、アンダーフィル材の侵入を防ぐ為の溝構造が形成されアンダーフィル材非充填領域を有し、前記チップの搭載領域の外部にまで溝構造が広がっていることを特徴とする基盤実装構造。
- 実装基板にチップがフリップチップで実装され、両者の間にアンダーフィル材が充填された基板実装構造において、該基板及び該チップの両方の一部に、アンダーフィル材の侵入を防ぐ為の溝構造が形成されアンダーフィル材非充填領域を有し、両溝構造が対向していることを特徴とする基盤実装構造。
- 前記アンダーフィル材が、接着剤であることを特徴とする請求項１乃至３のいずれか１項記載の基板実装構造。
- 前記溝構造が前記アンダーフィル材非充填領域を取り囲む様に配置されていることを特徴とする請求項１記載の基板実装構造。
- 前記溝構造が前記チップ側又は前記実装基板側の少なくともどちらか一方に製作される場合、前記溝構造の周辺部あるいは前記溝構造が作製されていない側の溝構造対向部分外側に凸部を設けることを特徴とする請求項１、２、４、５のいずれか１項記載の基板実装構造。
- 前記チップは、半導体チップであることを特徴とする請求項１乃至６のいずれか１項記載の基板実装構造。
- 前記アンダーフィル非充填領域は、光インターフェイス部分であることを特徴とする請求項１乃至７のいずれか１項記載の基板実装構造。
- 請求項１乃至８のいずれか１項記載の基板実装構造を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044052A JP3818441B2 (ja) | 2002-02-20 | 2002-02-20 | 基板実装構造及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044052A JP3818441B2 (ja) | 2002-02-20 | 2002-02-20 | 基板実装構造及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243444A JP2003243444A (ja) | 2003-08-29 |
| JP3818441B2 true JP3818441B2 (ja) | 2006-09-06 |
Family
ID=27783586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002044052A Expired - Fee Related JP3818441B2 (ja) | 2002-02-20 | 2002-02-20 | 基板実装構造及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818441B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4781162B2 (ja) * | 2006-05-12 | 2011-09-28 | パナソニック株式会社 | 半導体集積回路装置 |
| JP4887221B2 (ja) | 2007-06-08 | 2012-02-29 | 浜松ホトニクス株式会社 | 分光モジュール |
| EP2063238B1 (en) | 2007-06-08 | 2018-08-22 | Hamamatsu Photonics K.K. | Spectroscope |
| WO2008149930A1 (ja) | 2007-06-08 | 2008-12-11 | Hamamatsu Photonics K.K. | 分光モジュール |
| KR20100017082A (ko) | 2007-06-08 | 2010-02-16 | 하마마츠 포토닉스 가부시키가이샤 | 분광 모듈 |
| US8045155B2 (en) | 2007-06-08 | 2011-10-25 | Hamamatsu Photonics K.K. | Spectroscopic module |
| JP4891840B2 (ja) | 2007-06-08 | 2012-03-07 | 浜松ホトニクス株式会社 | 分光モジュール |
| JP4891841B2 (ja) | 2007-06-08 | 2012-03-07 | 浜松ホトニクス株式会社 | 分光モジュール |
| JP5205240B2 (ja) | 2008-05-15 | 2013-06-05 | 浜松ホトニクス株式会社 | 分光モジュールの製造方法及び分光モジュール |
| JP2009300418A (ja) | 2008-05-15 | 2009-12-24 | Hamamatsu Photonics Kk | 分光モジュール |
| JP5205243B2 (ja) | 2008-05-15 | 2013-06-05 | 浜松ホトニクス株式会社 | 分光器 |
| JP5207938B2 (ja) | 2008-05-15 | 2013-06-12 | 浜松ホトニクス株式会社 | 分光モジュール及び分光モジュールの製造方法 |
| JP5512961B2 (ja) | 2008-05-15 | 2014-06-04 | 浜松ホトニクス株式会社 | 分光モジュール及びその製造方法 |
| JP5415060B2 (ja) | 2008-05-15 | 2014-02-12 | 浜松ホトニクス株式会社 | 分光モジュール |
| JP5205238B2 (ja) | 2008-05-15 | 2013-06-05 | 浜松ホトニクス株式会社 | 分光モジュール |
| JP5205241B2 (ja) | 2008-05-15 | 2013-06-05 | 浜松ホトニクス株式会社 | 分光モジュール |
| JP6248441B2 (ja) * | 2013-07-12 | 2017-12-20 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス及び光デバイスの製造方法 |
| WO2024075168A1 (ja) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | 光送信器 |
| WO2024075171A1 (ja) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | 光送信器 |
| WO2024075172A1 (ja) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | 光送信器 |
-
2002
- 2002-02-20 JP JP2002044052A patent/JP3818441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243444A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3818441B2 (ja) | 基板実装構造及び半導体装置 | |
| US20200219865A1 (en) | Co-packaged optics and transceiver | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| US6425695B1 (en) | Optical module and method of manufacturing the same | |
| US7961989B2 (en) | Optical chassis, camera having an optical chassis, and associated methods | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JP2001185752A (ja) | 半導体装置とそれを用いた光信号入出力装置 | |
| US8237256B2 (en) | Integrated package | |
| KR101712364B1 (ko) | 카메라 모듈 및 이의 제조 방법 | |
| JP2002134685A (ja) | 集積回路装置 | |
| JP3139423B2 (ja) | 光素子の実装構造 | |
| WO2020216916A1 (en) | Co-packaged optics and transceiver | |
| JP3483102B2 (ja) | 光素子実装体 | |
| JP4681648B2 (ja) | 樹脂封止モジュール、光モジュールおよび樹脂封止方法 | |
| US6162653A (en) | Lead frame attachment for optoelectronic device | |
| JP3371954B2 (ja) | 光・電気混載モジュール | |
| JP3612243B2 (ja) | 光配線パッケージ及び光配線装置 | |
| US6991151B2 (en) | Method of fabricating an electronic module comprising an active component on a base | |
| US11561353B2 (en) | Optical circuit | |
| JP3672831B2 (ja) | 搭載基板及び光モジュール | |
| JPWO2005067062A1 (ja) | 光入力付基板、光出力付基板、光入出力付基板及びこれらの製造方法、光素子一体型半導体集積回路 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| KR20210037724A (ko) | 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 | |
| CN111554628B (zh) | 一种芯片封装方法 | |
| CN212848403U (zh) | 基于sip的sot封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140623 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |