JP3813755B2 - スイッチング装置 - Google Patents
スイッチング装置 Download PDFInfo
- Publication number
- JP3813755B2 JP3813755B2 JP01682099A JP1682099A JP3813755B2 JP 3813755 B2 JP3813755 B2 JP 3813755B2 JP 01682099 A JP01682099 A JP 01682099A JP 1682099 A JP1682099 A JP 1682099A JP 3813755 B2 JP3813755 B2 JP 3813755B2
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- potential
- load
- diode
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000670 limiting effect Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 35
- 230000000903 blocking effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 13
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はインバータ回路、あるいはコンバータ回路のインバータ部において採用される、上側アームと下側アームとを備えるスイッチング技術に関し、特に下側アームの動作に基づいて充電される容量性素子の両端電圧に基づいて、上側アームの駆動を行う技術に関する。
【０００２】
【従来の技術】
従来から、上側アームのスイッチング素子を駆動する駆動回路が、下側アームのスイッチング素子の駆動によって充電された容量性素子の両端電圧に基づいて駆動される技術が紹介されている。
【０００３】
例えば図１９は、特開平３−１５００７５号公報や特開平６−２５３５５３号公報に開示されたスイッチング技術を示す回路図である。図１９において容量性素子たるコンデンサ３０は、下側アームのスイッチング素子たる絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor:以下「ＩＧＢＴ」とする）３５が導通する際に、ブロッキングダイオード２２を介して電源１５の供給する電圧ＶD を以て充電される。そして上側アームのスイッチング素子たるＩＧＢＴ３４が導通する際には、下側アームのＩＧＢＴ３５が導通しないので、コンデンサ３０の両端電圧は保持され、この両端電圧に基づいて上側アーム駆動回路２５は上側アームのＩＧＢＴ３４のゲートを駆動する。
【０００４】
しかし図１９に示された回路では、動作の初期においてコンデンサ３０を充電する電流は、電源１５の内部インピーダンスと、ブロッキングダイオード２２及び下側アームのＩＧＢＴ３５のそれぞれのオン状態のインピーダンスとで制限されるに過ぎず、過大となるという第１の問題点があった。これは電源１５に対して悪影響を与えることになる。
【０００５】
同様にして第２の問題点として、上側アームのＩＧＢＴ３４がオフして負荷４０からの環流電流がコンデンサ３０を流れる場合にも、その過大となることが挙げられる。図２０はＩＧＢＴ３４，３５のいずれもがオフする、いわゆるインターロックあるいはデッドバンドと呼ばれる状態における図１９に示された回路の等価回路を示す回路図である。
【０００６】
負荷４０の環流電流ＩLは、フリーホイールダイオード３７とコンデンサ３０とに分岐する。コンデンサ３０がそれ以前にＩＧＢＴ３５が導通することによって充電されていれば、そのブロッキングダイオード２２に近い側の電位ＶC+、遠い側の電位ＶC-は、ブロッキングダイオード２２のしきい値電圧をＶ22、ＩＧＢＴ３５のオン時の飽和電圧をＶ35とすると、それぞれほぼＶC+＝ＶD−Ｖ22，ＶC-＝Ｖ35＞０として表される。
【０００７】
この状態から負荷４０からの環流電流ＩL がフリーホイールダイオード３７に流れれば、フリーホイールダイオード３７は自身に流れる電流に比例して電圧ＶF を支持する。フリーホイールダイオード３７のカソードはコンデンサ３０のブロッキングダイオード２２から遠い側の端に直接に接続されているので、電位ＶC-は直ちに電位Ｖ35＞０から電位−ＶF ＜０まで低下し、電源１５から充電電流Ｉchが多大に流れ出す。なおブロッキングダイオード２２は電圧Ｖｆを支持する。
【０００８】
これらの問題点を解決するため、電源１５とコンデンサ３０の間に過大な電流が流れないように電流を制限する限流素子、例えば抵抗を設ける技術も提案された。
【０００９】
図２１は例えば特開平４−１３８０６８号公報に開示されたスイッチング技術を示す回路図である。図２１に示された回路は、図１９に示された回路と比較して、ブロッキングダイオード２２のアノードと電源１５の正極との間に抵抗２９が直列に介挿された構成を有している。この抵抗２９の存在により第１及び第２の問題点であった過大な電流は緩和される。
【００１０】
【発明が解決しようとする課題】
しかし、図２１に示された構成では、抵抗２９の存在により、コンデンサ３０とブロッキングダイオード２２のカソードとの接続点、即ち上側アーム駆動回路２５が上側アームのＩＧＢＴ３４のゲートを駆動する際に依拠する２つの電位ＶB ，ＶS のうち、電位ＶB を低下させるという第３の問題点を招来することとなった。
【００１１】
ｚ２２はＩＧＢＴ３４，３５のいずれもがオフした状態における図２１に示された回路の等価回路を示す回路図である。電源１５から流れる充電電流をＩch、抵抗２９の抵抗値をＲchとし、ブロッキングダイオード２２が充電電流Ｉchに比例した電圧Ｖf を支えるとすると、ＶB ＝ＶD −Ｖf −Ｉch・Ｒchとなり、図２０に示された回路と比較して電位ＶB はＩch・Ｒch低下するのである。
【００１２】
この第３の問題点が顕著となれば、上側アーム駆動回路２５にダメージを与える可能性もある。
【００１３】
本発明は上記の第１乃至第３の問題点の全てを解決し、過大な電流が流れることなく容量性素子を充電し、これによりスイッチング素子の駆動が依拠する電位を安定して得られる技術を提供することを目的としている。
【００１４】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、第１の電位が供給される第１端と、駆動対象たる負荷の一端が接続される第２端とを有し、自身が有する前記第１端及び前記第２端の間を導通／非導通させるスイッチング素子と、前記スイッチング素子の前記第２端及び前記負荷の前記一端が接続されるカソードと、前記第１の電位よりも低い第２の電位が供給され、前記負荷の他端が接続されるアノードとを有する第１のダイオードと、第３の電位を供給する第１端と、前記第３の電位よりも低い第４の電位を供給する第２端とを有する電源と、前記電源の前記第１端に接続されたアノードと、カソードとを有する第２のダイオードと、前記第２のダイオードの前記カソードに接続された第１端と、前記スイッチング素子の前記第２端に接続された第２端と、自身の有する前記第１端及び前記第２端の間の電位差に基づいて、前記スイッチング素子を間欠的に導通させる駆動回路と、前記駆動回路の前記第１端と、前記スイッチング素子の前記第２端との間で直列に接続される容量性素子及び限流素子とを備えるスイッチング装置である。
【００１５】
この発明のうち請求項２にかかるものは、請求項１記載のスイッチング装置であって、前記容量性素子と前記限流素子との接続点は、前記駆動回路の前記第２端に直接に接続される。
【００１６】
この発明のうち請求項３にかかるものは、請求項１または２に記載のスイッチング装置であって、前記駆動回路の前記第１端に接続されたカソードと、前記駆動回路の前記第２端に接続されたアノードとを有するゼナーダイオードを更に備える。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は本実施の形態にかかるスイッチング装置２００の構成及びこれと負荷４０との接続を示す回路図である。負荷４０はスイッチング素子たるＩＧＢＴ３４のエミッタとフリーホイールダイオード３７のカソードとの間に接続される。例えば負荷４０としては直流モータを採用することができる。スイッチング装置２００はいわゆるチョッパとして機能し、ＤＣ−ＤＣコンバータとしても捉えることができる。
【００１８】
ＩＧＢＴ３４のコレクタは電源５０の正極に、フリーホイールダイオード３７のアノードは電源５０の負極に、それぞれ接続されている。電源５０は例えばダイオードブリッジなどのコンバータによって交流電圧から変換された直流電圧Ｖccを供給する。このため、必ずしも厳密な直流電源ではなく、脈流成分をも含みうる。脈流成分を軽減するために電源５０の両端にはコンデンサ（例えば電解コンデンサ）６０が設けられている。
【００１９】
ＩＧＢＴ３４に付随して、フリーホイールダイオード３６が設けられている。即ちＩＧＢＴ３４のコレクタ及びエミッタにはそれぞれフリーホイールダイオード３６のアノードにはフリーホイールダイオード３７のカソードが接続されている。
【００２０】
ＩＧＢＴ３４は上側アーム駆動回路２５によってそのオン／オフが駆動される。上側アーム駆動回路２５の動作の必要から、上側アーム駆動回路２５の電源端子ＶP1，ＶPCには電源１５から電圧ＶD が供給される。電圧ＶD も電圧Ｖccと同様に、脈流成分を含んでいてもよい。
【００２１】
一方、ＩＧＢＴ３４を駆動するためにこのゲートに与える電位が依拠する電圧は、上側アーム駆動回路２５に別途に供給される。具体的には、上側アーム駆動回路２５には電位ＶB ，ＶS が入力される。簡単のため、これらの電位が与えられる入力端子もそれぞれ電位と同じ符号を以て説明する。
【００２２】
入力端子ＶB とＩＧＢＴ３４のエミッタとの間には、コンデンサ３０と抵抗２１の直列接続が介挿されている。つまりコンデンサ３０の一端は入力端子ＶB に接続され、他端は抵抗２１の一端に接続され、抵抗２１の他端はＩＧＢＴ３４のエミッタに接続されている。そして図１に示された構成では、抵抗２１の他端は入力端子ＶS に接続されている。電源１５とコンデンサ３０との間にはブロッキングダイオード２２が介挿されている。具体的にはブロッキングダイオード２２のカソードは入力端子ＶB に接続され、アノードは電源１５の正極及び上側アーム駆動回路２５の電源端子ＶP1に共通して接続されている。
【００２３】
上側アーム駆動回路２５のクロック入力端子ＩＮにはクロック信号ＶCPが供給される。そしてクロック信号ＶCPの活性／非活性のタイミングに基づいて、上側アーム駆動回路２５の制御出力端ＯＵＴの電位、即ちＩＧＢＴ３４のゲート電位の遷移のタイミングが決定される。
【００２４】
以下、動作について説明する。クロック信号ＶCPの活性によりＩＧＢＴ３４がオンしている状態では、電源５０の正極、ＩＧＢＴ３４、負荷４０、電源５０の負極の順に負荷電流ＩL が流れる。図１ではこれを３本の破線で電流Ｉ1 として示している。次に、クロック信号ＶCPの非活性によりＩＧＢＴ３４がオフしている状態では、負荷電流ＩL は、環流電流としてフリーホイールダイオード３７に流れる電流の他、電源１５の正極からブロッキングダイオード２２、コンデンサ３０、抵抗２１を介して引き抜かれる電流としても流れる。図１ではこれを３本の実線（一つは２叉に分岐している）で電流Ｉ2 として示している。
【００２５】
図２は、電流Ｉ2 が流れている場合、即ち上側アームのＩＧＢＴ３４がオフし、負荷４０によってフリーホイールダイオード３７へ環流電流ＩL が流れている場合の等価回路を示す回路図である。電源１５の正極から与えられた電位ＶD からみて、電位ＶB は、ブロッキングダイオード２２が仮想電源として機能して支える電圧Ｖf だけ低くなる。この電圧Ｖf はブロッキングダイオード２２を順方向に流れる電流、つまり電源１５の正極からコンデンサ３０を充電すべく流れる電流Ｉchの大きさに依存する。コンデンサ３０の一端は端子ＶB に接続されているので、その電位ＶC+が電位ＶB を規定する。一方、抵抗２１の他端は端子ＶS に接続されているので、その電位が電位ＶS を規定する。そして電位ＶS はフリーホイールダイオード３７が、そこに流れる電流によって支える電圧ＶF によって規定される。
【００２６】
スイッチング装置２００は上記のように、限流素子として抵抗２１がコンデンサ３０の充電経路に存在しているので、過大な充電電流が流れず第１及び第２の問題点を解決できる。しかも抵抗２１がコンデンサ３０よりも負荷４０に近い側に存在するので、電位ＶB を規定するコンデンサ３０の一方の電位ＶC+は、電位ＶD から電圧Ｖf だけ低下するに留まり、図２１及びｚ２２で示された構成と比較すると、電位ＶB の低下量に関してＩch・Ｒchだけ有利となり、図１９及び図２０で示された場合と形式的には同じとなる。よって第３の問題点も解決される。しかも、図１９及び図２０で示された場合と比較しても、スイッチング装置２００に流れる充電電流は抵抗２１の存在によって小さくなるので、ブロッキングダイオード２２における電圧Ｖf も小さく、一層電位ＶB の低下は抑制できるという利点がある。
【００２７】
図３は本実施の形態の効果を説明するグラフであり、シミュレーション結果を用いて描いている。同図（ａ），（ｂ）はコンデンサ３０に流れる充電電流Ｉchを、同図（ｃ），（ｄ）は電位ＶB を、同図（ｅ）は負荷電流ＩL を、それぞれ示している。いずれのグラフもｎ＝０，１，２，３…として、時刻３０ｎ〜１５（２ｎ＋１）μｓにおいてＩＧＢＴ３４がオンし、時刻１５（２ｎ＋１）ｎ〜３０（ｎ＋１）μｓにおいてＩＧＢＴ３４がオフする場合を示している。
【００２８】
スイッチング装置２００においてコンデンサ３０は例えば４７０μＦ、ＶD ＝１５Ｖ、抵抗２１の抵抗値は１０Ωに設定される。そしてコンデンサ３０はあらかじめ１５Ｖに充電されているものとする。また、同図（ｅ）に示されるように、時刻０μｓから負荷４０の駆動が開始されている場合を前提としており、負荷電流ＩL が環流電流として流れる場合はその値が保たれているものの、ＩＧＢＴ３４がオンする度に負荷電流ＩL が増大している。
【００２９】
図４及び図５は、図３においてスイッチング装置２００との比較の対象となる２つの回路の構成を示す回路図である。図４に示されるスイッチング装置３００は、スイッチング装置２００の構成に対して抵抗２１を削除した（即ちその抵抗値を０とした）構成を有しており、図１９に示されたインバータに対応するチョッパである。また図５に示されるスイッチング装置４００は、スイッチング装置２００の構成に対して抵抗２１をブロッキングダイオード２２のアノードと上側アーム駆動回路２５の電源端子ＶP1との間に移動した構成を有しており、図２１に示されたインバータに対応するチョッパである。
【００３０】
図３（ａ）はスイッチング装置２００，４００のいずれの場合をも示している。いずれも充電経路において抵抗２１がコンデンサ３０と直列に挿入されているため、充電電流Ｉchに相違はないのである。一方、抵抗２１が設けられていないスイッチング装置３００における充電電流Ｉchは同図（ｂ）に示され、非常に大きな電流が流れることが解る。よって同図（ａ），（ｂ）の比較により、スイッチング装置２００，４００が第２の問題点を解決していることが解る。
【００３１】
また図３（ｃ），（ｄ）はそれぞれスイッチング装置２００，４００に対応している。抵抗２１の位置によって電位ＶB の低下が大きく異なることが見て取れ、スイッチング装置２００が第３の問題点を解決していることが解る。
【００３２】
かかる結果はシミュレーションのみならず、実測によっても得られている。図６は実験結果における電位ＶB 及び負荷電流ＩL の振る舞いを示すグラフである。図６（ａ），（ｂ），（ｃ）はそれぞれ図３（ｃ），（ｄ），（ｅ）に対応している。ＩＧＢＴ３４のオン／オフの周期やデューティはシミュレーションとは異なっているものの、シミュレーション結果と同様に、スイッチング装置２００が第３の問題点を解決していることが示されている。
【００３３】
図７は第１の問題点及びその解決を示すグラフであり、スイッチング装置２００．３００．４００においてＩＧＢＴ３４をオフにした状態で、時刻０からコンデンサ３０の充電を開始した様子を示している。コンデンサ３０は例えば４７０μＦ、ＶD ＝１５Ｖ、抵抗２１の抵抗値は１０Ωに設定される。同図（ａ），（ｂ）はコンデンサ３０の充電電流Ｉchの、同図（ｃ）は電位ＶB の、それぞれの経時的変化を示している。
【００３４】
同図（ａ）はスイッチング装置２００，４００についてのものであり、いずれも充電経路において抵抗２１がコンデンサ３０と直列に挿入されているため、充電電流Ｉchに相違はない。そして抵抗２１の存在により充電電流Ｉchは１．５Ａ未満となる。一方、同図（ｂ）はスイッチング装置３００に対応しており、抵抗２１が存在しないので充電電流Ｉchは６０Ａを越える非常に大きな値となっている。よってスイッチング装置２００，４００は第１の問題点をも解決していることが解る。
【００３５】
更に、同図（ｃ）の曲線Ｑ１はスイッチング装置２００，３００のものであり、曲線Ｑ２はスイッチング装置４００のものである。スイッチング装置４００は第１の問題点は解決するものの、電位ＶB の上昇はスイッチング装置２００に比較して非常に遅い。従って、図７ではＩＧＢＴ３４をオフにした状態を仮定しているが、図３のようにＩＧＢＴ３４を数十μｓのオーダーでオン／オフする場合にはスイッチング装置２００が有利であることが解る。
【００３６】
以上のように、スイッチング装置２００によれば、第１乃至第３の問題点を全て解決することができるという効果がある。
【００３７】
なお、図６（ａ）のグラフではその縦軸の上限が１５Ｖとなっているので明確ではないが、電位ＶB のリンギングに伴う端子ＶB ，ＶS 間の電圧が急峻な増大を呈する可能性がある。かかる場合にはサージ除去用の素子を上側アーム駆動回路２５に設けることが望ましい。
【００３８】
図８は本実施の形態の変形であるスイッチング装置２０１の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０１はスイッチング装置２００において、カソード及びアノードがそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に接続されるゼナーダイオード３２を設けた構成を有している。このような構成を採ることにより、上側アーム駆動回路２５の端子ＶB ，ＶS 間に多大な電圧が印加されることが回避される。
【００３９】
実施の形態２．
図９は本実施の形態にかかるスイッチング装置２０２の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０２はスイッチング装置２００において抵抗２１を削除してコンデンサ３０の両端をそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に直接に接続し、抵抗２７を上側アーム駆動回路２５の端子ＶS と、ＩＧＢＴ３４のエミッタとの間に設けた構成を採っている。
【００４０】
図１０はスイッチング装置２０２の等価回路図であり、図２に対応している。即ちＩＧＢＴ３４がオフしており、負荷電流ＩL が環流電流として流れている場合を示している。抵抗２７がコンデンサ３０よりも電源１５から遠い側に位置しているので、実施の形態１で示されたスイッチング装置２００と同様にして第１乃至第３の問題点を解決することができる。そして更に、抵抗２７とコンデンサ３０との接続点は上側アーム駆動回路２５の端子ＶS に直接に接続されているので、電位ＶS はコンデンサ３０の電位ＶC-と等しくなる。よって電位ＶB の低下のみならず電位ＶS の低下も抑制することができる。
【００４１】
本実施の形態においても、実施の形態１と同様に、上側アーム駆動回路２５に対してゼナーダイオード３２を設ける変形が可能である。図１１は上記の変形であるスイッチング装置２０３の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０３では、しかし、ゼナーダイオード３２のカソードと上側アーム駆動回路２５の端子ＶB との間に抵抗２８を設けることが望ましい。ゼナーダイオード３２に流れるコンデンサ３０の放電電流が過大とならないようにするためである。しかし、スイッチング素子のモジュール化という観点からは抵抗２７よりも抵抗２１の方が有利であり、スイッチング装置２００の構成の方がモジュール化は容易となる。
【００４２】
実施の形態３．
図１２は本実施の形態にかかるスイッチング装置１００の構成、及びこれに負荷７０を接続する態様を示す回路図である。ここでは負荷７０が３相負荷、例えば３相モータである場合を例示している。図１３及び図１４はいずれも負荷７０の構成を例示する回路図であり、それぞれＹ結線、Δ結線の場合を示している。図１３においてＵ相、Ｖ相、Ｗ相に対応して、それぞれ誘導性の負荷４０ａ，４０ｂ，４０ｃが設けられている。また図１４において、Ｕ−Ｖ相間、Ｖ−Ｗ相間、Ｗ−Ｕ相間の負荷として、それぞれ誘導性の負荷４０ｄ，４０ｆ，４０ｅが設けられている。
【００４３】
このような３相負荷に対応して、スイッチング装置１００はＵ相、Ｖ相、Ｗ相の３相に区分されて構成されている。
【００４４】
図１５はスイッチング装置１００のＵ相の部分１００ｕの構成、及びこれとＹ結線の３相負荷の一部である負荷４０ａとの接続を抜き出して示す回路図である。スイッチング装置１００の部分１００ｕの構成は、実施の形態１に示したスイッチング装置２００に対し、更に下側アームのスイッチング素子たるＩＧＢＴ３５と、ＩＧＢＴ３５を駆動する下側アーム駆動回路２６とを更に備え、負荷４０の代わりに負荷４０ａが接続された態様を呈している。
【００４５】
負荷４０ａは、その一端が実施の形態１の負荷４０と同様にしてＩＧＢＴ３４のエミッタに接続されている。しかし負荷４０ａは三相負荷７０の一部であるので、その他端は負荷４０とは異なり、フリーホイールダイオード３７のアノードには接続されず、図１３に示されるように負荷４０ｂ，４０ｃと共通に接続される。但し、図１５においてはその接続点を白丸で略記している。
【００４６】
ＩＧＢＴ３５のコレクタ及びエミッタは、それぞれフリーホイールダイオード３７のカソード及びアノードに接続されている。またそのゲートは下側アーム駆動回路２６に接続され、ＩＧＢＴ３５そのオン／オフが駆動される。下側アーム駆動回路２６の動作の必要から、下側アーム駆動回路２６の電源端子ＶN1，ＶNCには電源１５から電圧ＶD が供給される。下側アーム駆動回路２６の動作安定性のため、その端子ＶNOを介して電源１５の負極及び電源５０の負極が接続される。
【００４７】
下側アーム駆動回路２６のクロック入力端子ＩＮにはクロック信号ＶCNが印加される。クロック信号ＶCP，ＶCNは図１２ではそれぞれＶUP，ＶUNとして記載されている。クロック信号ＶCP，ＶCNは互いに排他的に活性化し、双方が同時に非活性となることはあっても、同時に活性となることはない。そしてクロック信号ＶCP，ＶCNの活性／非活性のタイミングに基づいて、それぞれ上側アーム駆動回路２５、下側アーム駆動回路２６の制御出力端ＯＵＴの電位の遷移のタイミングが決定される。
【００４８】
図１２に戻って、スイッチング装置１００のＶ相、Ｗ相の部分についても、Ｕ相の部分１００ｕと同様に構成される。即ち、図１５において示された構成要素の符号に“ｂ”を付して得られる構成がＶ相の部分の構成であり、図１５において示された構成要素の符号に“ｃ”を付して得られる構成がＷ相の部分の構成である。また、クロック信号ＶＣＰ（ＶＵＰ），ＶＣＮ（ＶＵＮ）の代わりに、Ｖ相においてはクロック信号ＶＶＰ，ＶＶＮが、Ｗ相においてはクロック信号ＶＷＰ，ＶＷＮが、上側アーム駆動回路２５ｂ，２５ｃや下側アーム駆動回路２６ｂ，２６ｃに与えられる。これら６つのクロック信号の関係については周知の技術であるのでここでは割愛する。
【００４９】
部分１００ｕにおいても負荷４０ａは、負荷４０ｂ，４０ｃを介して間接的にではあるが、フリーホイールダイオード３７のアノードに接続されているので、フリーホイールダイオード３７へ環流電流を流す。そしてＩＧＢＴ３５がオフしている場合には部分１００ｕの等価回路も図２に示されるようになる。従って、実施の形態１と同様に、部分１００ｕにおいても抵抗２１を設けることにより、第１乃至第３の問題点を解決することができる効果がある。
【００５０】
なお、図１２のように３相に限らず、図１５の構成を２つ用いて単相インバータを構成することができる。その意味で図１５の構成はいわゆるハーフブリッジ回路であると言える。そして単相インバータであっても三相インバータであっても、上記効果を得ることができるのは明白である。また、負荷７０が図１４に記載されるようなΔ結線で構成される場合にも環流電流が流れ、その際に得られる効果は上記の通りであることも明白である。
【００５１】
図１６は、部分１００ｕに対してゼナーダイオード３２を追加し、そのカソードを端子ＶB に、アノードを端子ＶS に、それぞれ接続して得られる部分１０１ｕを示す回路図である。かかる構成もスイッチング装置２０１と同様の効果を得ることができるのは明白である。もちろん、部分１００ｖ，１００ｗに対して同様にゼナーダイオードを付加しても、同様の効果を得ることができる。
【００５２】
図１７及び図１８はそれぞれ部分１０２ｕ，１０３ｕの構成を示す回路図であり、実施の形態２で示されたスイッチング装置２０２，２０３にそれぞれ対応している。
【００５３】
即ち部分１０２ｕは、部分１００ｕに対し、抵抗２１を削除してコンデンサ３０の両端をそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に直接に接続し、抵抗２７を上側アーム駆動回路２５の端子ＶS と、ＩＧＢＴ３４のエミッタとの間に設けた構成を採っている。よってその等価回路も図１０で表され、スイッチング装置２０２と同様の効果を得ることができる。また部分１０３ｕは部分１０２ｕに対してゼナーダイオード３２及び抵抗２８の直列接続を設けた構成を有しており、スイッチング装置２０３と同様の効果を得ることができる。
【００５４】
【発明の効果】
この発明のうち請求項１にかかるスイッチング装置によれば、スイッチング素子が導通していない期間において、容量性素子は負荷の環流電流によって充電される。充電された容量性素子によってスイッチング駆動回路はスイッチング素子の駆動が依拠する電位差を得ることができる。そして限流素子が容量性素子に直列に接続されているので、容量性素子の初期充電時において過大な電流が流れて電源にダメージを与えることを回避できる。更に、限流素子は駆動回路の第１端とスイッチング素子の第２端との間に設けられているので、スイッチング素子の駆動が依拠する第１端の電位が、この限流素子における電圧降下で損なわれることもない。
【００５５】
この発明のうち請求項２にかかるスイッチング装置によれば、駆動回路の第２端における電位の低下を抑制することができる。
【００５６】
この発明のうち請求項３にかかるスイッチング装置によれば、負荷の一端の電位が大きく低下した場合には、ゼナーダイオードが逆方向に導通して、駆動回路端子の第１端と第２端との間の電圧が急峻に増大することを回避する。
【図面の簡単な説明】
【図１】 実施の形態１にかかるスイッチング装置の構成を示す回路図である。
【図２】 実施の形態１にかかるスイッチング装置の等価回路を示す回路図である。
【図３】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図４】 実施の形態１にかかるスイッチング装置の比較の対象となる構成を示す回路図である。
【図５】 実施の形態１にかかるスイッチング装置の比較の対象となる構成を示す回路図である。
【図６】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図７】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図８】 実施の形態１の変形にかかるスイッチング装置の構成を示す回路図である。
【図９】 実施の形態２にかかるスイッチング装置の構成を示す回路図である。
【図１０】 実施の形態２にかかるスイッチング装置の等価回路を示す回路図である。
【図１１】 実施の形態２の変形にかかるスイッチング装置の構成を示す回路図である。
【図１２】 実施の形態３にかかるスイッチング装置の構成を示す回路図である。
【図１３】 実施の形態３における負荷の構成を例示する回路図である。
【図１４】 実施の形態３における負荷の構成を例示する回路図である。
【図１５】 実施の形態３にかかるスイッチング装置の部分的構成を示す回路図である。
【図１６】 実施の形態３の変形を示す回路図である。
【図１７】 実施の形態３の変形を示す回路図である。
【図１８】 実施の形態３の変形を示す回路図である。
【図１９】 従来の技術を示す回路図である。
【図２０】 従来の技術を示す等価回路図である。
【図２１】 従来の技術を示す回路図である。
【図２２】 従来の技術を示す等価回路図である。
【符号の説明】
１５ 電源、２１ 抵抗、２２ ブロッキングダイオード、２５ 上側アーム駆動回路、３０ コンデンサ、３２ ゼナーダイオード、３４ ＩＧＢＴ、３７フリーホイールダイオード、４０，４０ａ 負荷。
【発明の属する技術分野】
この発明はインバータ回路、あるいはコンバータ回路のインバータ部において採用される、上側アームと下側アームとを備えるスイッチング技術に関し、特に下側アームの動作に基づいて充電される容量性素子の両端電圧に基づいて、上側アームの駆動を行う技術に関する。
【０００２】
【従来の技術】
従来から、上側アームのスイッチング素子を駆動する駆動回路が、下側アームのスイッチング素子の駆動によって充電された容量性素子の両端電圧に基づいて駆動される技術が紹介されている。
【０００３】
例えば図１９は、特開平３−１５００７５号公報や特開平６−２５３５５３号公報に開示されたスイッチング技術を示す回路図である。図１９において容量性素子たるコンデンサ３０は、下側アームのスイッチング素子たる絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor:以下「ＩＧＢＴ」とする）３５が導通する際に、ブロッキングダイオード２２を介して電源１５の供給する電圧ＶD を以て充電される。そして上側アームのスイッチング素子たるＩＧＢＴ３４が導通する際には、下側アームのＩＧＢＴ３５が導通しないので、コンデンサ３０の両端電圧は保持され、この両端電圧に基づいて上側アーム駆動回路２５は上側アームのＩＧＢＴ３４のゲートを駆動する。
【０００４】
しかし図１９に示された回路では、動作の初期においてコンデンサ３０を充電する電流は、電源１５の内部インピーダンスと、ブロッキングダイオード２２及び下側アームのＩＧＢＴ３５のそれぞれのオン状態のインピーダンスとで制限されるに過ぎず、過大となるという第１の問題点があった。これは電源１５に対して悪影響を与えることになる。
【０００５】
同様にして第２の問題点として、上側アームのＩＧＢＴ３４がオフして負荷４０からの環流電流がコンデンサ３０を流れる場合にも、その過大となることが挙げられる。図２０はＩＧＢＴ３４，３５のいずれもがオフする、いわゆるインターロックあるいはデッドバンドと呼ばれる状態における図１９に示された回路の等価回路を示す回路図である。
【０００６】
負荷４０の環流電流ＩLは、フリーホイールダイオード３７とコンデンサ３０とに分岐する。コンデンサ３０がそれ以前にＩＧＢＴ３５が導通することによって充電されていれば、そのブロッキングダイオード２２に近い側の電位ＶC+、遠い側の電位ＶC-は、ブロッキングダイオード２２のしきい値電圧をＶ22、ＩＧＢＴ３５のオン時の飽和電圧をＶ35とすると、それぞれほぼＶC+＝ＶD−Ｖ22，ＶC-＝Ｖ35＞０として表される。
【０００７】
この状態から負荷４０からの環流電流ＩL がフリーホイールダイオード３７に流れれば、フリーホイールダイオード３７は自身に流れる電流に比例して電圧ＶF を支持する。フリーホイールダイオード３７のカソードはコンデンサ３０のブロッキングダイオード２２から遠い側の端に直接に接続されているので、電位ＶC-は直ちに電位Ｖ35＞０から電位−ＶF ＜０まで低下し、電源１５から充電電流Ｉchが多大に流れ出す。なおブロッキングダイオード２２は電圧Ｖｆを支持する。
【０００８】
これらの問題点を解決するため、電源１５とコンデンサ３０の間に過大な電流が流れないように電流を制限する限流素子、例えば抵抗を設ける技術も提案された。
【０００９】
図２１は例えば特開平４−１３８０６８号公報に開示されたスイッチング技術を示す回路図である。図２１に示された回路は、図１９に示された回路と比較して、ブロッキングダイオード２２のアノードと電源１５の正極との間に抵抗２９が直列に介挿された構成を有している。この抵抗２９の存在により第１及び第２の問題点であった過大な電流は緩和される。
【００１０】
【発明が解決しようとする課題】
しかし、図２１に示された構成では、抵抗２９の存在により、コンデンサ３０とブロッキングダイオード２２のカソードとの接続点、即ち上側アーム駆動回路２５が上側アームのＩＧＢＴ３４のゲートを駆動する際に依拠する２つの電位ＶB ，ＶS のうち、電位ＶB を低下させるという第３の問題点を招来することとなった。
【００１１】
ｚ２２はＩＧＢＴ３４，３５のいずれもがオフした状態における図２１に示された回路の等価回路を示す回路図である。電源１５から流れる充電電流をＩch、抵抗２９の抵抗値をＲchとし、ブロッキングダイオード２２が充電電流Ｉchに比例した電圧Ｖf を支えるとすると、ＶB ＝ＶD −Ｖf −Ｉch・Ｒchとなり、図２０に示された回路と比較して電位ＶB はＩch・Ｒch低下するのである。
【００１２】
この第３の問題点が顕著となれば、上側アーム駆動回路２５にダメージを与える可能性もある。
【００１３】
本発明は上記の第１乃至第３の問題点の全てを解決し、過大な電流が流れることなく容量性素子を充電し、これによりスイッチング素子の駆動が依拠する電位を安定して得られる技術を提供することを目的としている。
【００１４】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、第１の電位が供給される第１端と、駆動対象たる負荷の一端が接続される第２端とを有し、自身が有する前記第１端及び前記第２端の間を導通／非導通させるスイッチング素子と、前記スイッチング素子の前記第２端及び前記負荷の前記一端が接続されるカソードと、前記第１の電位よりも低い第２の電位が供給され、前記負荷の他端が接続されるアノードとを有する第１のダイオードと、第３の電位を供給する第１端と、前記第３の電位よりも低い第４の電位を供給する第２端とを有する電源と、前記電源の前記第１端に接続されたアノードと、カソードとを有する第２のダイオードと、前記第２のダイオードの前記カソードに接続された第１端と、前記スイッチング素子の前記第２端に接続された第２端と、自身の有する前記第１端及び前記第２端の間の電位差に基づいて、前記スイッチング素子を間欠的に導通させる駆動回路と、前記駆動回路の前記第１端と、前記スイッチング素子の前記第２端との間で直列に接続される容量性素子及び限流素子とを備えるスイッチング装置である。
【００１５】
この発明のうち請求項２にかかるものは、請求項１記載のスイッチング装置であって、前記容量性素子と前記限流素子との接続点は、前記駆動回路の前記第２端に直接に接続される。
【００１６】
この発明のうち請求項３にかかるものは、請求項１または２に記載のスイッチング装置であって、前記駆動回路の前記第１端に接続されたカソードと、前記駆動回路の前記第２端に接続されたアノードとを有するゼナーダイオードを更に備える。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は本実施の形態にかかるスイッチング装置２００の構成及びこれと負荷４０との接続を示す回路図である。負荷４０はスイッチング素子たるＩＧＢＴ３４のエミッタとフリーホイールダイオード３７のカソードとの間に接続される。例えば負荷４０としては直流モータを採用することができる。スイッチング装置２００はいわゆるチョッパとして機能し、ＤＣ−ＤＣコンバータとしても捉えることができる。
【００１８】
ＩＧＢＴ３４のコレクタは電源５０の正極に、フリーホイールダイオード３７のアノードは電源５０の負極に、それぞれ接続されている。電源５０は例えばダイオードブリッジなどのコンバータによって交流電圧から変換された直流電圧Ｖccを供給する。このため、必ずしも厳密な直流電源ではなく、脈流成分をも含みうる。脈流成分を軽減するために電源５０の両端にはコンデンサ（例えば電解コンデンサ）６０が設けられている。
【００１９】
ＩＧＢＴ３４に付随して、フリーホイールダイオード３６が設けられている。即ちＩＧＢＴ３４のコレクタ及びエミッタにはそれぞれフリーホイールダイオード３６のアノードにはフリーホイールダイオード３７のカソードが接続されている。
【００２０】
ＩＧＢＴ３４は上側アーム駆動回路２５によってそのオン／オフが駆動される。上側アーム駆動回路２５の動作の必要から、上側アーム駆動回路２５の電源端子ＶP1，ＶPCには電源１５から電圧ＶD が供給される。電圧ＶD も電圧Ｖccと同様に、脈流成分を含んでいてもよい。
【００２１】
一方、ＩＧＢＴ３４を駆動するためにこのゲートに与える電位が依拠する電圧は、上側アーム駆動回路２５に別途に供給される。具体的には、上側アーム駆動回路２５には電位ＶB ，ＶS が入力される。簡単のため、これらの電位が与えられる入力端子もそれぞれ電位と同じ符号を以て説明する。
【００２２】
入力端子ＶB とＩＧＢＴ３４のエミッタとの間には、コンデンサ３０と抵抗２１の直列接続が介挿されている。つまりコンデンサ３０の一端は入力端子ＶB に接続され、他端は抵抗２１の一端に接続され、抵抗２１の他端はＩＧＢＴ３４のエミッタに接続されている。そして図１に示された構成では、抵抗２１の他端は入力端子ＶS に接続されている。電源１５とコンデンサ３０との間にはブロッキングダイオード２２が介挿されている。具体的にはブロッキングダイオード２２のカソードは入力端子ＶB に接続され、アノードは電源１５の正極及び上側アーム駆動回路２５の電源端子ＶP1に共通して接続されている。
【００２３】
上側アーム駆動回路２５のクロック入力端子ＩＮにはクロック信号ＶCPが供給される。そしてクロック信号ＶCPの活性／非活性のタイミングに基づいて、上側アーム駆動回路２５の制御出力端ＯＵＴの電位、即ちＩＧＢＴ３４のゲート電位の遷移のタイミングが決定される。
【００２４】
以下、動作について説明する。クロック信号ＶCPの活性によりＩＧＢＴ３４がオンしている状態では、電源５０の正極、ＩＧＢＴ３４、負荷４０、電源５０の負極の順に負荷電流ＩL が流れる。図１ではこれを３本の破線で電流Ｉ1 として示している。次に、クロック信号ＶCPの非活性によりＩＧＢＴ３４がオフしている状態では、負荷電流ＩL は、環流電流としてフリーホイールダイオード３７に流れる電流の他、電源１５の正極からブロッキングダイオード２２、コンデンサ３０、抵抗２１を介して引き抜かれる電流としても流れる。図１ではこれを３本の実線（一つは２叉に分岐している）で電流Ｉ2 として示している。
【００２５】
図２は、電流Ｉ2 が流れている場合、即ち上側アームのＩＧＢＴ３４がオフし、負荷４０によってフリーホイールダイオード３７へ環流電流ＩL が流れている場合の等価回路を示す回路図である。電源１５の正極から与えられた電位ＶD からみて、電位ＶB は、ブロッキングダイオード２２が仮想電源として機能して支える電圧Ｖf だけ低くなる。この電圧Ｖf はブロッキングダイオード２２を順方向に流れる電流、つまり電源１５の正極からコンデンサ３０を充電すべく流れる電流Ｉchの大きさに依存する。コンデンサ３０の一端は端子ＶB に接続されているので、その電位ＶC+が電位ＶB を規定する。一方、抵抗２１の他端は端子ＶS に接続されているので、その電位が電位ＶS を規定する。そして電位ＶS はフリーホイールダイオード３７が、そこに流れる電流によって支える電圧ＶF によって規定される。
【００２６】
スイッチング装置２００は上記のように、限流素子として抵抗２１がコンデンサ３０の充電経路に存在しているので、過大な充電電流が流れず第１及び第２の問題点を解決できる。しかも抵抗２１がコンデンサ３０よりも負荷４０に近い側に存在するので、電位ＶB を規定するコンデンサ３０の一方の電位ＶC+は、電位ＶD から電圧Ｖf だけ低下するに留まり、図２１及びｚ２２で示された構成と比較すると、電位ＶB の低下量に関してＩch・Ｒchだけ有利となり、図１９及び図２０で示された場合と形式的には同じとなる。よって第３の問題点も解決される。しかも、図１９及び図２０で示された場合と比較しても、スイッチング装置２００に流れる充電電流は抵抗２１の存在によって小さくなるので、ブロッキングダイオード２２における電圧Ｖf も小さく、一層電位ＶB の低下は抑制できるという利点がある。
【００２７】
図３は本実施の形態の効果を説明するグラフであり、シミュレーション結果を用いて描いている。同図（ａ），（ｂ）はコンデンサ３０に流れる充電電流Ｉchを、同図（ｃ），（ｄ）は電位ＶB を、同図（ｅ）は負荷電流ＩL を、それぞれ示している。いずれのグラフもｎ＝０，１，２，３…として、時刻３０ｎ〜１５（２ｎ＋１）μｓにおいてＩＧＢＴ３４がオンし、時刻１５（２ｎ＋１）ｎ〜３０（ｎ＋１）μｓにおいてＩＧＢＴ３４がオフする場合を示している。
【００２８】
スイッチング装置２００においてコンデンサ３０は例えば４７０μＦ、ＶD ＝１５Ｖ、抵抗２１の抵抗値は１０Ωに設定される。そしてコンデンサ３０はあらかじめ１５Ｖに充電されているものとする。また、同図（ｅ）に示されるように、時刻０μｓから負荷４０の駆動が開始されている場合を前提としており、負荷電流ＩL が環流電流として流れる場合はその値が保たれているものの、ＩＧＢＴ３４がオンする度に負荷電流ＩL が増大している。
【００２９】
図４及び図５は、図３においてスイッチング装置２００との比較の対象となる２つの回路の構成を示す回路図である。図４に示されるスイッチング装置３００は、スイッチング装置２００の構成に対して抵抗２１を削除した（即ちその抵抗値を０とした）構成を有しており、図１９に示されたインバータに対応するチョッパである。また図５に示されるスイッチング装置４００は、スイッチング装置２００の構成に対して抵抗２１をブロッキングダイオード２２のアノードと上側アーム駆動回路２５の電源端子ＶP1との間に移動した構成を有しており、図２１に示されたインバータに対応するチョッパである。
【００３０】
図３（ａ）はスイッチング装置２００，４００のいずれの場合をも示している。いずれも充電経路において抵抗２１がコンデンサ３０と直列に挿入されているため、充電電流Ｉchに相違はないのである。一方、抵抗２１が設けられていないスイッチング装置３００における充電電流Ｉchは同図（ｂ）に示され、非常に大きな電流が流れることが解る。よって同図（ａ），（ｂ）の比較により、スイッチング装置２００，４００が第２の問題点を解決していることが解る。
【００３１】
また図３（ｃ），（ｄ）はそれぞれスイッチング装置２００，４００に対応している。抵抗２１の位置によって電位ＶB の低下が大きく異なることが見て取れ、スイッチング装置２００が第３の問題点を解決していることが解る。
【００３２】
かかる結果はシミュレーションのみならず、実測によっても得られている。図６は実験結果における電位ＶB 及び負荷電流ＩL の振る舞いを示すグラフである。図６（ａ），（ｂ），（ｃ）はそれぞれ図３（ｃ），（ｄ），（ｅ）に対応している。ＩＧＢＴ３４のオン／オフの周期やデューティはシミュレーションとは異なっているものの、シミュレーション結果と同様に、スイッチング装置２００が第３の問題点を解決していることが示されている。
【００３３】
図７は第１の問題点及びその解決を示すグラフであり、スイッチング装置２００．３００．４００においてＩＧＢＴ３４をオフにした状態で、時刻０からコンデンサ３０の充電を開始した様子を示している。コンデンサ３０は例えば４７０μＦ、ＶD ＝１５Ｖ、抵抗２１の抵抗値は１０Ωに設定される。同図（ａ），（ｂ）はコンデンサ３０の充電電流Ｉchの、同図（ｃ）は電位ＶB の、それぞれの経時的変化を示している。
【００３４】
同図（ａ）はスイッチング装置２００，４００についてのものであり、いずれも充電経路において抵抗２１がコンデンサ３０と直列に挿入されているため、充電電流Ｉchに相違はない。そして抵抗２１の存在により充電電流Ｉchは１．５Ａ未満となる。一方、同図（ｂ）はスイッチング装置３００に対応しており、抵抗２１が存在しないので充電電流Ｉchは６０Ａを越える非常に大きな値となっている。よってスイッチング装置２００，４００は第１の問題点をも解決していることが解る。
【００３５】
更に、同図（ｃ）の曲線Ｑ１はスイッチング装置２００，３００のものであり、曲線Ｑ２はスイッチング装置４００のものである。スイッチング装置４００は第１の問題点は解決するものの、電位ＶB の上昇はスイッチング装置２００に比較して非常に遅い。従って、図７ではＩＧＢＴ３４をオフにした状態を仮定しているが、図３のようにＩＧＢＴ３４を数十μｓのオーダーでオン／オフする場合にはスイッチング装置２００が有利であることが解る。
【００３６】
以上のように、スイッチング装置２００によれば、第１乃至第３の問題点を全て解決することができるという効果がある。
【００３７】
なお、図６（ａ）のグラフではその縦軸の上限が１５Ｖとなっているので明確ではないが、電位ＶB のリンギングに伴う端子ＶB ，ＶS 間の電圧が急峻な増大を呈する可能性がある。かかる場合にはサージ除去用の素子を上側アーム駆動回路２５に設けることが望ましい。
【００３８】
図８は本実施の形態の変形であるスイッチング装置２０１の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０１はスイッチング装置２００において、カソード及びアノードがそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に接続されるゼナーダイオード３２を設けた構成を有している。このような構成を採ることにより、上側アーム駆動回路２５の端子ＶB ，ＶS 間に多大な電圧が印加されることが回避される。
【００３９】
実施の形態２．
図９は本実施の形態にかかるスイッチング装置２０２の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０２はスイッチング装置２００において抵抗２１を削除してコンデンサ３０の両端をそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に直接に接続し、抵抗２７を上側アーム駆動回路２５の端子ＶS と、ＩＧＢＴ３４のエミッタとの間に設けた構成を採っている。
【００４０】
図１０はスイッチング装置２０２の等価回路図であり、図２に対応している。即ちＩＧＢＴ３４がオフしており、負荷電流ＩL が環流電流として流れている場合を示している。抵抗２７がコンデンサ３０よりも電源１５から遠い側に位置しているので、実施の形態１で示されたスイッチング装置２００と同様にして第１乃至第３の問題点を解決することができる。そして更に、抵抗２７とコンデンサ３０との接続点は上側アーム駆動回路２５の端子ＶS に直接に接続されているので、電位ＶS はコンデンサ３０の電位ＶC-と等しくなる。よって電位ＶB の低下のみならず電位ＶS の低下も抑制することができる。
【００４１】
本実施の形態においても、実施の形態１と同様に、上側アーム駆動回路２５に対してゼナーダイオード３２を設ける変形が可能である。図１１は上記の変形であるスイッチング装置２０３の構成及びこれと負荷４０との接続を示す回路図である。スイッチング装置２０３では、しかし、ゼナーダイオード３２のカソードと上側アーム駆動回路２５の端子ＶB との間に抵抗２８を設けることが望ましい。ゼナーダイオード３２に流れるコンデンサ３０の放電電流が過大とならないようにするためである。しかし、スイッチング素子のモジュール化という観点からは抵抗２７よりも抵抗２１の方が有利であり、スイッチング装置２００の構成の方がモジュール化は容易となる。
【００４２】
実施の形態３．
図１２は本実施の形態にかかるスイッチング装置１００の構成、及びこれに負荷７０を接続する態様を示す回路図である。ここでは負荷７０が３相負荷、例えば３相モータである場合を例示している。図１３及び図１４はいずれも負荷７０の構成を例示する回路図であり、それぞれＹ結線、Δ結線の場合を示している。図１３においてＵ相、Ｖ相、Ｗ相に対応して、それぞれ誘導性の負荷４０ａ，４０ｂ，４０ｃが設けられている。また図１４において、Ｕ−Ｖ相間、Ｖ−Ｗ相間、Ｗ−Ｕ相間の負荷として、それぞれ誘導性の負荷４０ｄ，４０ｆ，４０ｅが設けられている。
【００４３】
このような３相負荷に対応して、スイッチング装置１００はＵ相、Ｖ相、Ｗ相の３相に区分されて構成されている。
【００４４】
図１５はスイッチング装置１００のＵ相の部分１００ｕの構成、及びこれとＹ結線の３相負荷の一部である負荷４０ａとの接続を抜き出して示す回路図である。スイッチング装置１００の部分１００ｕの構成は、実施の形態１に示したスイッチング装置２００に対し、更に下側アームのスイッチング素子たるＩＧＢＴ３５と、ＩＧＢＴ３５を駆動する下側アーム駆動回路２６とを更に備え、負荷４０の代わりに負荷４０ａが接続された態様を呈している。
【００４５】
負荷４０ａは、その一端が実施の形態１の負荷４０と同様にしてＩＧＢＴ３４のエミッタに接続されている。しかし負荷４０ａは三相負荷７０の一部であるので、その他端は負荷４０とは異なり、フリーホイールダイオード３７のアノードには接続されず、図１３に示されるように負荷４０ｂ，４０ｃと共通に接続される。但し、図１５においてはその接続点を白丸で略記している。
【００４６】
ＩＧＢＴ３５のコレクタ及びエミッタは、それぞれフリーホイールダイオード３７のカソード及びアノードに接続されている。またそのゲートは下側アーム駆動回路２６に接続され、ＩＧＢＴ３５そのオン／オフが駆動される。下側アーム駆動回路２６の動作の必要から、下側アーム駆動回路２６の電源端子ＶN1，ＶNCには電源１５から電圧ＶD が供給される。下側アーム駆動回路２６の動作安定性のため、その端子ＶNOを介して電源１５の負極及び電源５０の負極が接続される。
【００４７】
下側アーム駆動回路２６のクロック入力端子ＩＮにはクロック信号ＶCNが印加される。クロック信号ＶCP，ＶCNは図１２ではそれぞれＶUP，ＶUNとして記載されている。クロック信号ＶCP，ＶCNは互いに排他的に活性化し、双方が同時に非活性となることはあっても、同時に活性となることはない。そしてクロック信号ＶCP，ＶCNの活性／非活性のタイミングに基づいて、それぞれ上側アーム駆動回路２５、下側アーム駆動回路２６の制御出力端ＯＵＴの電位の遷移のタイミングが決定される。
【００４８】
図１２に戻って、スイッチング装置１００のＶ相、Ｗ相の部分についても、Ｕ相の部分１００ｕと同様に構成される。即ち、図１５において示された構成要素の符号に“ｂ”を付して得られる構成がＶ相の部分の構成であり、図１５において示された構成要素の符号に“ｃ”を付して得られる構成がＷ相の部分の構成である。また、クロック信号ＶＣＰ（ＶＵＰ），ＶＣＮ（ＶＵＮ）の代わりに、Ｖ相においてはクロック信号ＶＶＰ，ＶＶＮが、Ｗ相においてはクロック信号ＶＷＰ，ＶＷＮが、上側アーム駆動回路２５ｂ，２５ｃや下側アーム駆動回路２６ｂ，２６ｃに与えられる。これら６つのクロック信号の関係については周知の技術であるのでここでは割愛する。
【００４９】
部分１００ｕにおいても負荷４０ａは、負荷４０ｂ，４０ｃを介して間接的にではあるが、フリーホイールダイオード３７のアノードに接続されているので、フリーホイールダイオード３７へ環流電流を流す。そしてＩＧＢＴ３５がオフしている場合には部分１００ｕの等価回路も図２に示されるようになる。従って、実施の形態１と同様に、部分１００ｕにおいても抵抗２１を設けることにより、第１乃至第３の問題点を解決することができる効果がある。
【００５０】
なお、図１２のように３相に限らず、図１５の構成を２つ用いて単相インバータを構成することができる。その意味で図１５の構成はいわゆるハーフブリッジ回路であると言える。そして単相インバータであっても三相インバータであっても、上記効果を得ることができるのは明白である。また、負荷７０が図１４に記載されるようなΔ結線で構成される場合にも環流電流が流れ、その際に得られる効果は上記の通りであることも明白である。
【００５１】
図１６は、部分１００ｕに対してゼナーダイオード３２を追加し、そのカソードを端子ＶB に、アノードを端子ＶS に、それぞれ接続して得られる部分１０１ｕを示す回路図である。かかる構成もスイッチング装置２０１と同様の効果を得ることができるのは明白である。もちろん、部分１００ｖ，１００ｗに対して同様にゼナーダイオードを付加しても、同様の効果を得ることができる。
【００５２】
図１７及び図１８はそれぞれ部分１０２ｕ，１０３ｕの構成を示す回路図であり、実施の形態２で示されたスイッチング装置２０２，２０３にそれぞれ対応している。
【００５３】
即ち部分１０２ｕは、部分１００ｕに対し、抵抗２１を削除してコンデンサ３０の両端をそれぞれ上側アーム駆動回路２５の端子ＶB ，ＶS に直接に接続し、抵抗２７を上側アーム駆動回路２５の端子ＶS と、ＩＧＢＴ３４のエミッタとの間に設けた構成を採っている。よってその等価回路も図１０で表され、スイッチング装置２０２と同様の効果を得ることができる。また部分１０３ｕは部分１０２ｕに対してゼナーダイオード３２及び抵抗２８の直列接続を設けた構成を有しており、スイッチング装置２０３と同様の効果を得ることができる。
【００５４】
【発明の効果】
この発明のうち請求項１にかかるスイッチング装置によれば、スイッチング素子が導通していない期間において、容量性素子は負荷の環流電流によって充電される。充電された容量性素子によってスイッチング駆動回路はスイッチング素子の駆動が依拠する電位差を得ることができる。そして限流素子が容量性素子に直列に接続されているので、容量性素子の初期充電時において過大な電流が流れて電源にダメージを与えることを回避できる。更に、限流素子は駆動回路の第１端とスイッチング素子の第２端との間に設けられているので、スイッチング素子の駆動が依拠する第１端の電位が、この限流素子における電圧降下で損なわれることもない。
【００５５】
この発明のうち請求項２にかかるスイッチング装置によれば、駆動回路の第２端における電位の低下を抑制することができる。
【００５６】
この発明のうち請求項３にかかるスイッチング装置によれば、負荷の一端の電位が大きく低下した場合には、ゼナーダイオードが逆方向に導通して、駆動回路端子の第１端と第２端との間の電圧が急峻に増大することを回避する。
【図面の簡単な説明】
【図１】 実施の形態１にかかるスイッチング装置の構成を示す回路図である。
【図２】 実施の形態１にかかるスイッチング装置の等価回路を示す回路図である。
【図３】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図４】 実施の形態１にかかるスイッチング装置の比較の対象となる構成を示す回路図である。
【図５】 実施の形態１にかかるスイッチング装置の比較の対象となる構成を示す回路図である。
【図６】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図７】 実施の形態１にかかるスイッチング装置の効果を説明するグラフである。
【図８】 実施の形態１の変形にかかるスイッチング装置の構成を示す回路図である。
【図９】 実施の形態２にかかるスイッチング装置の構成を示す回路図である。
【図１０】 実施の形態２にかかるスイッチング装置の等価回路を示す回路図である。
【図１１】 実施の形態２の変形にかかるスイッチング装置の構成を示す回路図である。
【図１２】 実施の形態３にかかるスイッチング装置の構成を示す回路図である。
【図１３】 実施の形態３における負荷の構成を例示する回路図である。
【図１４】 実施の形態３における負荷の構成を例示する回路図である。
【図１５】 実施の形態３にかかるスイッチング装置の部分的構成を示す回路図である。
【図１６】 実施の形態３の変形を示す回路図である。
【図１７】 実施の形態３の変形を示す回路図である。
【図１８】 実施の形態３の変形を示す回路図である。
【図１９】 従来の技術を示す回路図である。
【図２０】 従来の技術を示す等価回路図である。
【図２１】 従来の技術を示す回路図である。
【図２２】 従来の技術を示す等価回路図である。
【符号の説明】
１５ 電源、２１ 抵抗、２２ ブロッキングダイオード、２５ 上側アーム駆動回路、３０ コンデンサ、３２ ゼナーダイオード、３４ ＩＧＢＴ、３７フリーホイールダイオード、４０，４０ａ 負荷。
Claims (3)
- 第１の電位が供給される第１端と、駆動対象たる負荷の一端が接続される第２端とを有し、自身が有する前記第１端及び前記第２端の間を導通／非導通させるスイッチング素子と、
前記スイッチング素子の前記第２端及び前記負荷の前記一端が接続されるカソードと、前記第１の電位よりも低い第２の電位が供給され、前記負荷の他端が接続されるアノードとを有する第１のダイオードと、
第３の電位を供給する第１端と、前記第３の電位よりも低い第４の電位を供給する第２端とを有する電源と、
前記電源の前記第１端に接続されたアノードと、カソードとを有する第２のダイオードと、
前記第２のダイオードの前記カソードに接続された第１端と、前記スイッチング素子の前記第２端に接続された第２端と、自身の有する前記第１端及び前記第２端の間の電位差に基づいて、前記スイッチング素子を間欠的に導通させる駆動回路と、
前記駆動回路の前記第１端と、前記スイッチング素子の前記第２端との間で直列に接続される容量性素子及び限流素子と
を備えるスイッチング装置。 - 前記容量性素子と前記限流素子との接続点は、前記駆動回路の前記第２端に直接に接続される、請求項１記載のスイッチング装置。
- 前記駆動回路の前記第１端に接続されたカソードと、前記駆動回路の前記第２端に接続されたアノードとを有するゼナーダイオード
を更に備える、請求項１または２に記載のスイッチング装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01682099A JP3813755B2 (ja) | 1999-01-26 | 1999-01-26 | スイッチング装置 |
| US09/325,879 US6018474A (en) | 1999-01-26 | 1999-06-04 | Switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01682099A JP3813755B2 (ja) | 1999-01-26 | 1999-01-26 | スイッチング装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000217368A JP2000217368A (ja) | 2000-08-04 |
| JP2000217368A5 JP2000217368A5 (ja) | 2005-05-12 |
| JP3813755B2 true JP3813755B2 (ja) | 2006-08-23 |
Family
ID=11926821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01682099A Expired - Lifetime JP3813755B2 (ja) | 1999-01-26 | 1999-01-26 | スイッチング装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6018474A (ja) |
| JP (1) | JP3813755B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7680799B2 (en) * | 2005-01-31 | 2010-03-16 | Computer Associates Think, Inc. | Autonomic control of a distributed computing system in accordance with a hierarchical model |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744847B2 (ja) * | 1989-11-07 | 1995-05-15 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| JP3144124B2 (ja) * | 1993-02-25 | 2001-03-12 | 松下電器産業株式会社 | インバータ装置 |
-
1999
- 1999-01-26 JP JP01682099A patent/JP3813755B2/ja not_active Expired - Lifetime
- 1999-06-04 US US09/325,879 patent/US6018474A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6018474A (en) | 2000-01-25 |
| JP2000217368A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107851661B (zh) | 功率转换器的物理拓扑结构 | |
| US8670259B2 (en) | Current source power conversion circuit | |
| JP6729693B2 (ja) | 駆動装置 | |
| RU2671947C1 (ru) | Инвертор с возможностью заряда | |
| JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| US7492618B2 (en) | Inverter device | |
| JP4847707B2 (ja) | 電力用半導体装置 | |
| US11050358B2 (en) | Power module with built-in drive circuit | |
| JP2019129565A (ja) | 駆動装置 | |
| JP7209862B2 (ja) | パワーデバイス及び電気機器 | |
| JP3813755B2 (ja) | スイッチング装置 | |
| JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| JP6705234B2 (ja) | インバータ装置の制御方法 | |
| JP3791393B2 (ja) | インバータ回路 | |
| JP2005033876A (ja) | インバータ回路 | |
| JP2001309670A (ja) | インバータ装置の駆動回路 | |
| JPH10248243A (ja) | 電力変換回路 | |
| JP4060617B2 (ja) | 放電灯点灯回路 | |
| JP2018121475A (ja) | 電力変換装置 | |
| US20230308008A1 (en) | Semiconductor device | |
| JP2018057156A (ja) | 電力変換器 | |
| JP3158093B2 (ja) | モータの駆動回路 | |
| JP2018121472A (ja) | 電力変換装置 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |