JP3812867B2 - 電源線路及び信号線路の布線構造 - Google Patents
電源線路及び信号線路の布線構造 Download PDFInfo
- Publication number
- JP3812867B2 JP3812867B2 JP35096098A JP35096098A JP3812867B2 JP 3812867 B2 JP3812867 B2 JP 3812867B2 JP 35096098 A JP35096098 A JP 35096098A JP 35096098 A JP35096098 A JP 35096098A JP 3812867 B2 JP3812867 B2 JP 3812867B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal line
- line
- board
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Patch Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源部から回路部へ電源を供給するための電源線路と、回路部相互に信号を伝達するための信号線路とを布設してなる電源線路及び信号線路の布線構造に関する。
【０００２】
【従来の技術】
従来より火災報知設備等の防災設備には防災機器を制御するための制御盤が設けられており、該制御盤には盤内に電源を供給するための電源部と、盤外に配置した各種感知器の制御や処理等を行う複数の回路部とが設けられている。そして電源部からは各回路部に電源線路が各々布設され、該電源線路を介して各回路部に電源が供給される。また各回路部の相互間には信号線路が直接布設され、該信号線路を介して各回路部相互に制御信号やデータ信号等の各種信号が伝達される。図３は従来の電源線路及び信号線路の布線構造を示すブロック図である。この図３において電源部は電源基盤１０１として示されており、回路部はＣＰＵを配置したＣＰＵ基盤１０２とその他の周辺回路を配置した周辺基盤１０３として示されている。そして電源基盤１０１からＣＰＵ基盤１０２及び周辺基盤１０３にそれぞれ電源線路ＥＬ１０１、ＥＬ１０２が布設され、ＣＰＵ基盤１０２と周辺基盤１０３との間には信号線路ＳＬ１０１が直接布設されている。
【０００３】
【発明が解決しようとする課題】
しかしながら従来のこのような電源線路及び信号線路の布線構造においては、上述のように、電源基盤１０１からＣＰＵ基盤１０２及び周辺基盤１０３にそれぞれ電源線路ＥＬ１０１、ＥＬ１０２が布設され、ＣＰＵ基盤１０２と周辺基盤１０３との間には信号線路ＳＬ１０１が直接布設されており、すなわち電源線路ＥＬ１０１と信号線路ＳＬ１０１とが相互に全く別の経路で布設されていた。ここでこのような布線構造に瞬断等の各種原因によってノイズ電圧が印加された場合、電源線路ＥＬ１０１、ＥＬ１０２と信号線路ＳＬ１０１とが別の経路で布設されていたので、電源線路ＥＬ１０１、ＥＬ１０２に誘起されるノイズ電圧と信号線路ＳＬ１０１に誘起されるノイズ電圧との電圧レベルが異なっていた。そしてこのようなレベル差に応じて、電源線路ＥＬ１０１、ＥＬ１０２を介して供給される電源の電圧と信号線路ＳＬ１０１を介して伝達される信号の電圧とにレベル差が生じ、このレベル差が原因となって機器の誤動作を生じさせることがあった。
【０００４】
本発明は、従来のこのような電源線路及び信号線路の布線構造における問題点に鑑みてなされたもので、電源線路と信号線路とに生じるノイズ電圧のレベル差を解消し、機器の誤動作等を防止することのできる、電源線路及び信号線路の布線構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記従来の電源線路及び信号線路の布線構造における問題点を解決するために請求項１に記載の本発明は、電源部から回路部へ電源を供給するための電源線路を布設すると共に、回路部相互に信号を伝達するための信号線路を布設してなる電源線路及び信号線路の布線構造において、前記回路部を制御部と周辺部とを含んで構成し、前記電源線路を前記電源部から前記制御部及び前記周辺部にそれぞれ至るように布設すると共に、前記信号線路を前記制御部から前記電源部の電源基盤上を通って前記周辺部に至るように布設し、前記電源線路と前記信号線路とを相互に略同一経路に布設したことを特徴として構成されている。
【０００８】
【発明の実施の形態】
以下、本発明の第一実施形態について図面を参照して詳細に説明する。図１は本実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
この図１において１は電源部たる電源基盤であり、後述するＣＰＵ基盤２及び周辺基盤３に対して電源を供給するものである。ＣＰＵ基盤２及び周辺基盤３は回路部の一実施形態として示されるもので、このうちＣＰＵ基盤２は図示しないＣＰＵ（中央演算処理装置）を備えると共に図示しない任意の記憶素子を備える制御部である。また周辺基盤３も回路部の一実施形態として示されるもので、ＣＰＵ基盤２のＣＰＵ等にて制御される図示しない入力部及び出力部等の周辺回路を備える周辺部である。
【０００９】
ここで図１に示すように、電源線路ＥＬ１は、電源基盤１からＣＰＵ基盤２を経由して周辺基盤３に至るように布設されている。すなわち電源線路ＥＬ１は電源基盤１から引出されてＣＰＵ基盤２に引込まれ、このＣＰＵ基盤２内において分岐して該ＣＰＵ基盤２に接続されている。また電源線路ＥＬ１は、ＣＰＵ基盤２から引出されてさらに周辺基盤３に引込まれて、この周辺基盤３内において該周辺基盤３に接続されている。そして電源線路ＥＬ１を介して、電源基盤１からＣＰＵ基盤２、周辺基盤３へと、電源が順次供給可能とされている。
【００１０】
また図１に示すように、信号線路ＳＬ１は、ＣＰＵ基盤２から周辺基盤３に至るように布設されている。すなわち信号線路ＳＬ１は、ＣＰＵ基盤２から引出されて周辺基盤３に引込まれている。そして信号線路ＳＬ１を介して、ＣＰＵ基盤２から周辺基盤３に対して制御信号及びデータ信号が送信可能とされており、また周辺基盤３からＣＰＵ基盤２に対して応答信号やデータ信号が送信可能とされている。
【００１１】
そして上述のように電源線路ＥＬ１及び信号線路ＳＬ１を布設したことにより、これら電源線路ＥＬ１及び信号線路ＳＬ１はその一部において互いに同一経路に配置されている。すなわちＣＰＵ基盤２と周辺基盤３との間の経路において、電源線路ＥＬ１及び信号線路ＳＬ１とは互いに長手方向に沿って平行に、かつ互いに近接した状態で配置されている。より具体的にはこれら電源線路ＥＬ１及び信号線路ＳＬ１は、図示しない細長のケーブル用樹脂ＢＯＸ内に近接して納められている。
このような布線構造に瞬断復旧等の各種原因によってノイズ電圧が印加された場合、電源線路ＥＬ１と信号線路ＳＬ１とがほぼ同じ経路に布設されているので、電源線路ＥＬ１に誘起されるノイズ電圧と信号線路ＳＬ１に誘起されるノイズ電圧との電圧レベルはほぼ同じになる。したがって電源線路ＥＬ１を介して供給される電源の電圧と信号線路ＳＬ１を介して伝達される信号の電圧とにレベル差が生じることがなく、レベル差を原因とする機器の誤動作を生じさせることがない。
【００１２】
次に、本発明の第二実施形態について説明する。図２は本実施形態における電源線路及び信号線路の布線構造を示すブロック図である。ただし特に説明なき構成については第一実施形態と同じであり、また同一構成を同一符号にて示す。
図２において電源線路ＥＬ２、ＥＬ３は、電源基盤１からＣＰＵ基盤２及び周辺基盤３にそれぞれ至るように布設されている。すなわち電源線路ＥＬ２は電源基盤１から引出されてＣＰＵ基盤２に直接引込まれると共に、電源線路ＥＬ３は電源基盤１から引出されて周辺基盤３に直接引込まれている。
また信号線路ＳＬ２はＣＰＵ基盤２から電源基盤１を経由して周辺基盤３に至るように布設されている。すなわち信号線路ＳＬ２はＣＰＵ基盤２から引出された後、周辺基盤３へ直接引込まれるのではなく、電源基盤１を経由して（具体的には電源基盤１の基盤上を通って）、周辺基盤３へ引込まれている。なお電源基盤１と信号線路ＳＬ２とは電気的に接続されていないが、接続されていてもよい。
【００１３】
このように電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２を布設したことにより、これら電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２はその全長に渡って互いに同一経路に配置されている。すなわち電源基盤１とＣＰＵ基盤２との間の経路、及び電源基盤１と周辺基盤３との間の経路において、電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２とは互いに長手方向に沿って平行に、かつ互いに近接した状態で配置されている。
したがって本実施形態においても第一実施形態と同様に、電源線路ＥＬ２、ＥＬ３を介して供給される電源の電圧と信号線路ＳＬ２を介して伝達される信号の電圧とにレベル差が生じることがなく、レベル差を原因とする機器の誤動作を生じさせることがない。
【００１４】
さてこれまで本発明の第一及び第二実施形態について説明したが、本発明は上記に示した実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいものであり、以下、これら異なる形態について説明する。
まず上記実施形態においては回路部を制御部たるＣＰＵ基盤と周辺部たる周辺基盤とにより構成したが、任意の機能毎又は構成毎に一体に又は別体に構成されてよい。これら電源基盤、ＣＰＵ基盤及び周辺基盤は、１つの筐体内部に納められてもよく、あるいは相互に別個の筐体内部に納められてもよい。その他、ＣＰＵ基盤及び周辺基盤の具体的仕様は全く任意に定め得るが、例えば火災報知設備において火災監視区域に設置された複数の火災感知器を制御するものであってよい。また第一実施形態に示した布線構造と第二実施形態に示した布線構造とのいずれを採用するかは適宜選択されてよいが、例えば筐体に対する電源基盤やＣＰＵ基盤の固定位置を考慮して、最も布線効率のよい布線構造が採用されてよく、必要に応じて第一実施形態に示した布線構造と第二実施形態に示した布線構造とを混在させてもよい。
【００１５】
【発明の効果】
上記したように請求項１に記載の本発明は、電源部から回路部へ電源を供給するための電源線路を布設すると共に、回路部相互に信号を伝達するための信号線路を布設してなる電源線路及び信号線路の布線構造において、前記回路部を制御部と周辺部とを含んで構成し、前記電源線路を前記電源部から前記制御部及び前記周辺部にそれぞれ至るように布設すると共に、前記信号線路を前記制御部から前記電源部の電源基盤上を通って前記周辺部に至るように布設し、前記電源線路と前記信号線路とを相互に略同一経路に布設したことにより、電源線路と信号線路をその全長に渡って同一経路に配置することができ、電源線路に誘起されるノイズ電圧と信号線路に誘起されるノイズ電圧との電圧レベルの差をより確実に解消することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
【図２】本発明の第二実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
【図３】従来の電源線路及び信号線路の布線構造を示すブロック図である。
【符号の説明】
ＥＬ１、ＥＬ２、ＥＬ３、ＥＬ１０１、ＥＬ１０２ 電源線路
ＳＬ１、ＳＬ２、ＳＬ１０１ 信号線路
１、１０１ 電源基盤
２、１０２ ＣＰＵ基盤
３、１０３ 周辺基盤
【発明の属する技術分野】
本発明は、電源部から回路部へ電源を供給するための電源線路と、回路部相互に信号を伝達するための信号線路とを布設してなる電源線路及び信号線路の布線構造に関する。
【０００２】
【従来の技術】
従来より火災報知設備等の防災設備には防災機器を制御するための制御盤が設けられており、該制御盤には盤内に電源を供給するための電源部と、盤外に配置した各種感知器の制御や処理等を行う複数の回路部とが設けられている。そして電源部からは各回路部に電源線路が各々布設され、該電源線路を介して各回路部に電源が供給される。また各回路部の相互間には信号線路が直接布設され、該信号線路を介して各回路部相互に制御信号やデータ信号等の各種信号が伝達される。図３は従来の電源線路及び信号線路の布線構造を示すブロック図である。この図３において電源部は電源基盤１０１として示されており、回路部はＣＰＵを配置したＣＰＵ基盤１０２とその他の周辺回路を配置した周辺基盤１０３として示されている。そして電源基盤１０１からＣＰＵ基盤１０２及び周辺基盤１０３にそれぞれ電源線路ＥＬ１０１、ＥＬ１０２が布設され、ＣＰＵ基盤１０２と周辺基盤１０３との間には信号線路ＳＬ１０１が直接布設されている。
【０００３】
【発明が解決しようとする課題】
しかしながら従来のこのような電源線路及び信号線路の布線構造においては、上述のように、電源基盤１０１からＣＰＵ基盤１０２及び周辺基盤１０３にそれぞれ電源線路ＥＬ１０１、ＥＬ１０２が布設され、ＣＰＵ基盤１０２と周辺基盤１０３との間には信号線路ＳＬ１０１が直接布設されており、すなわち電源線路ＥＬ１０１と信号線路ＳＬ１０１とが相互に全く別の経路で布設されていた。ここでこのような布線構造に瞬断等の各種原因によってノイズ電圧が印加された場合、電源線路ＥＬ１０１、ＥＬ１０２と信号線路ＳＬ１０１とが別の経路で布設されていたので、電源線路ＥＬ１０１、ＥＬ１０２に誘起されるノイズ電圧と信号線路ＳＬ１０１に誘起されるノイズ電圧との電圧レベルが異なっていた。そしてこのようなレベル差に応じて、電源線路ＥＬ１０１、ＥＬ１０２を介して供給される電源の電圧と信号線路ＳＬ１０１を介して伝達される信号の電圧とにレベル差が生じ、このレベル差が原因となって機器の誤動作を生じさせることがあった。
【０００４】
本発明は、従来のこのような電源線路及び信号線路の布線構造における問題点に鑑みてなされたもので、電源線路と信号線路とに生じるノイズ電圧のレベル差を解消し、機器の誤動作等を防止することのできる、電源線路及び信号線路の布線構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記従来の電源線路及び信号線路の布線構造における問題点を解決するために請求項１に記載の本発明は、電源部から回路部へ電源を供給するための電源線路を布設すると共に、回路部相互に信号を伝達するための信号線路を布設してなる電源線路及び信号線路の布線構造において、前記回路部を制御部と周辺部とを含んで構成し、前記電源線路を前記電源部から前記制御部及び前記周辺部にそれぞれ至るように布設すると共に、前記信号線路を前記制御部から前記電源部の電源基盤上を通って前記周辺部に至るように布設し、前記電源線路と前記信号線路とを相互に略同一経路に布設したことを特徴として構成されている。
【０００８】
【発明の実施の形態】
以下、本発明の第一実施形態について図面を参照して詳細に説明する。図１は本実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
この図１において１は電源部たる電源基盤であり、後述するＣＰＵ基盤２及び周辺基盤３に対して電源を供給するものである。ＣＰＵ基盤２及び周辺基盤３は回路部の一実施形態として示されるもので、このうちＣＰＵ基盤２は図示しないＣＰＵ（中央演算処理装置）を備えると共に図示しない任意の記憶素子を備える制御部である。また周辺基盤３も回路部の一実施形態として示されるもので、ＣＰＵ基盤２のＣＰＵ等にて制御される図示しない入力部及び出力部等の周辺回路を備える周辺部である。
【０００９】
ここで図１に示すように、電源線路ＥＬ１は、電源基盤１からＣＰＵ基盤２を経由して周辺基盤３に至るように布設されている。すなわち電源線路ＥＬ１は電源基盤１から引出されてＣＰＵ基盤２に引込まれ、このＣＰＵ基盤２内において分岐して該ＣＰＵ基盤２に接続されている。また電源線路ＥＬ１は、ＣＰＵ基盤２から引出されてさらに周辺基盤３に引込まれて、この周辺基盤３内において該周辺基盤３に接続されている。そして電源線路ＥＬ１を介して、電源基盤１からＣＰＵ基盤２、周辺基盤３へと、電源が順次供給可能とされている。
【００１０】
また図１に示すように、信号線路ＳＬ１は、ＣＰＵ基盤２から周辺基盤３に至るように布設されている。すなわち信号線路ＳＬ１は、ＣＰＵ基盤２から引出されて周辺基盤３に引込まれている。そして信号線路ＳＬ１を介して、ＣＰＵ基盤２から周辺基盤３に対して制御信号及びデータ信号が送信可能とされており、また周辺基盤３からＣＰＵ基盤２に対して応答信号やデータ信号が送信可能とされている。
【００１１】
そして上述のように電源線路ＥＬ１及び信号線路ＳＬ１を布設したことにより、これら電源線路ＥＬ１及び信号線路ＳＬ１はその一部において互いに同一経路に配置されている。すなわちＣＰＵ基盤２と周辺基盤３との間の経路において、電源線路ＥＬ１及び信号線路ＳＬ１とは互いに長手方向に沿って平行に、かつ互いに近接した状態で配置されている。より具体的にはこれら電源線路ＥＬ１及び信号線路ＳＬ１は、図示しない細長のケーブル用樹脂ＢＯＸ内に近接して納められている。
このような布線構造に瞬断復旧等の各種原因によってノイズ電圧が印加された場合、電源線路ＥＬ１と信号線路ＳＬ１とがほぼ同じ経路に布設されているので、電源線路ＥＬ１に誘起されるノイズ電圧と信号線路ＳＬ１に誘起されるノイズ電圧との電圧レベルはほぼ同じになる。したがって電源線路ＥＬ１を介して供給される電源の電圧と信号線路ＳＬ１を介して伝達される信号の電圧とにレベル差が生じることがなく、レベル差を原因とする機器の誤動作を生じさせることがない。
【００１２】
次に、本発明の第二実施形態について説明する。図２は本実施形態における電源線路及び信号線路の布線構造を示すブロック図である。ただし特に説明なき構成については第一実施形態と同じであり、また同一構成を同一符号にて示す。
図２において電源線路ＥＬ２、ＥＬ３は、電源基盤１からＣＰＵ基盤２及び周辺基盤３にそれぞれ至るように布設されている。すなわち電源線路ＥＬ２は電源基盤１から引出されてＣＰＵ基盤２に直接引込まれると共に、電源線路ＥＬ３は電源基盤１から引出されて周辺基盤３に直接引込まれている。
また信号線路ＳＬ２はＣＰＵ基盤２から電源基盤１を経由して周辺基盤３に至るように布設されている。すなわち信号線路ＳＬ２はＣＰＵ基盤２から引出された後、周辺基盤３へ直接引込まれるのではなく、電源基盤１を経由して（具体的には電源基盤１の基盤上を通って）、周辺基盤３へ引込まれている。なお電源基盤１と信号線路ＳＬ２とは電気的に接続されていないが、接続されていてもよい。
【００１３】
このように電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２を布設したことにより、これら電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２はその全長に渡って互いに同一経路に配置されている。すなわち電源基盤１とＣＰＵ基盤２との間の経路、及び電源基盤１と周辺基盤３との間の経路において、電源線路ＥＬ２、ＥＬ３及び信号線路ＳＬ２とは互いに長手方向に沿って平行に、かつ互いに近接した状態で配置されている。
したがって本実施形態においても第一実施形態と同様に、電源線路ＥＬ２、ＥＬ３を介して供給される電源の電圧と信号線路ＳＬ２を介して伝達される信号の電圧とにレベル差が生じることがなく、レベル差を原因とする機器の誤動作を生じさせることがない。
【００１４】
さてこれまで本発明の第一及び第二実施形態について説明したが、本発明は上記に示した実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいものであり、以下、これら異なる形態について説明する。
まず上記実施形態においては回路部を制御部たるＣＰＵ基盤と周辺部たる周辺基盤とにより構成したが、任意の機能毎又は構成毎に一体に又は別体に構成されてよい。これら電源基盤、ＣＰＵ基盤及び周辺基盤は、１つの筐体内部に納められてもよく、あるいは相互に別個の筐体内部に納められてもよい。その他、ＣＰＵ基盤及び周辺基盤の具体的仕様は全く任意に定め得るが、例えば火災報知設備において火災監視区域に設置された複数の火災感知器を制御するものであってよい。また第一実施形態に示した布線構造と第二実施形態に示した布線構造とのいずれを採用するかは適宜選択されてよいが、例えば筐体に対する電源基盤やＣＰＵ基盤の固定位置を考慮して、最も布線効率のよい布線構造が採用されてよく、必要に応じて第一実施形態に示した布線構造と第二実施形態に示した布線構造とを混在させてもよい。
【００１５】
【発明の効果】
上記したように請求項１に記載の本発明は、電源部から回路部へ電源を供給するための電源線路を布設すると共に、回路部相互に信号を伝達するための信号線路を布設してなる電源線路及び信号線路の布線構造において、前記回路部を制御部と周辺部とを含んで構成し、前記電源線路を前記電源部から前記制御部及び前記周辺部にそれぞれ至るように布設すると共に、前記信号線路を前記制御部から前記電源部の電源基盤上を通って前記周辺部に至るように布設し、前記電源線路と前記信号線路とを相互に略同一経路に布設したことにより、電源線路と信号線路をその全長に渡って同一経路に配置することができ、電源線路に誘起されるノイズ電圧と信号線路に誘起されるノイズ電圧との電圧レベルの差をより確実に解消することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
【図２】本発明の第二実施形態における電源線路及び信号線路の布線構造を示すブロック図である。
【図３】従来の電源線路及び信号線路の布線構造を示すブロック図である。
【符号の説明】
ＥＬ１、ＥＬ２、ＥＬ３、ＥＬ１０１、ＥＬ１０２ 電源線路
ＳＬ１、ＳＬ２、ＳＬ１０１ 信号線路
１、１０１ 電源基盤
２、１０２ ＣＰＵ基盤
３、１０３ 周辺基盤
Claims (1)
- 電源部から回路部へ電源を供給するための電源線路を布設すると共に、回路部相互に信号を伝達するための信号線路を布設してなる電源線路及び信号線路の布線構造において、前記回路部を制御部と周辺部とを含んで構成し、前記電源線路を前記電源部から前記制御部及び前記周辺部にそれぞれ至るように布設すると共に、前記信号線路を前記制御部から前記電源部の電源基盤上を通って前記周辺部に至るように布設し、前記電源線路と前記信号線路とを相互に略同一経路に布設したことを特徴とする電源線路及び信号線路の布線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35096098A JP3812867B2 (ja) | 1998-12-10 | 1998-12-10 | 電源線路及び信号線路の布線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35096098A JP3812867B2 (ja) | 1998-12-10 | 1998-12-10 | 電源線路及び信号線路の布線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000184518A JP2000184518A (ja) | 2000-06-30 |
| JP3812867B2 true JP3812867B2 (ja) | 2006-08-23 |
Family
ID=18414092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35096098A Expired - Lifetime JP3812867B2 (ja) | 1998-12-10 | 1998-12-10 | 電源線路及び信号線路の布線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812867B2 (ja) |
-
1998
- 1998-12-10 JP JP35096098A patent/JP3812867B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000184518A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516205B1 (en) | Portable terminal with bus manager switching function | |
| US7839653B2 (en) | Storage controller | |
| JPH07261876A (ja) | データバスのための入／出力モジユール | |
| JP3812867B2 (ja) | 電源線路及び信号線路の布線構造 | |
| JP3768813B2 (ja) | 並列電源システムおよび電子装置 | |
| US7230468B2 (en) | Systems and methods for providing distributed control signal redundancy among electronic circuits | |
| EP0618702B1 (en) | Multiplex transmission apparatus | |
| JPH08251729A (ja) | 分電盤の増設構造 | |
| JP3903806B2 (ja) | リモート入出力装置 | |
| KR200395538Y1 (ko) | 직류 전원 분배반 | |
| JP3265739B2 (ja) | 多重伝送装置 | |
| JP3669426B2 (ja) | コネクタ不正接続保護回路 | |
| JP3297541B2 (ja) | プログラマブルコントローラ | |
| JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPH0371217A (ja) | 電源供給制御システム | |
| JP3425087B2 (ja) | 配線システム | |
| JP2005278083A (ja) | 車両情報通信システム | |
| JPH106273A (ja) | 産業用ロボット | |
| JPH08320701A (ja) | 情報コンセントおよびプラグ | |
| JPH0648609B2 (ja) | ブレーカ動作監視用機能ユニット | |
| JPH027800A (ja) | 遠隔監視制御用中央制御装置 | |
| JPH11282580A (ja) | 電源断監視装置及びシステム | |
| JP2004242248A (ja) | 中央制御装置および照明制御システム | |
| JP4155375B2 (ja) | 情報伝送装置 | |
| JP5243700B2 (ja) | 接続状態監視システム及び接続状態監視方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |