JP3809216B2 - ネットワークインタフェースボード及びディジタル複写機及びコンピュータ可読メモリ - Google Patents
ネットワークインタフェースボード及びディジタル複写機及びコンピュータ可読メモリ Download PDFInfo
- Publication number
- JP3809216B2 JP3809216B2 JP06875096A JP6875096A JP3809216B2 JP 3809216 B2 JP3809216 B2 JP 3809216B2 JP 06875096 A JP06875096 A JP 06875096A JP 6875096 A JP6875096 A JP 6875096A JP 3809216 B2 JP3809216 B2 JP 3809216B2
- Authority
- JP
- Japan
- Prior art keywords
- network
- board
- bus
- network interface
- interface board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00209—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax
- H04N1/00222—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of image data generation or reproduction, e.g. scan-to-email or network printing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00209—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax
- H04N1/00222—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of image data generation or reproduction, e.g. scan-to-email or network printing
- H04N1/00225—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of image data generation or reproduction, e.g. scan-to-email or network printing details of image data generation, e.g. scan-to-email or network scanners
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00209—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax
- H04N1/00222—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of image data generation or reproduction, e.g. scan-to-email or network printing
- H04N1/00233—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of image data generation or reproduction, e.g. scan-to-email or network printing details of image data reproduction, e.g. network printing or remote image display
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0091—Digital copier; digital 'photocopier'
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Facsimiles In General (AREA)
- Computer And Data Communications (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル複写機及びその機能をネットワークのユーザから利用するためのネットワークインタフェースボードに関する。詳細には、本発明は、ディジタル複写機の機能、例えば、スキャンニングとプリンティングの機能をネットワークのユーザから利用できるようにするために、ネットワークインタフェースボードと他のインタフェースボードのいずれも制御する多装置コントローラと協働して通信するネットワークインタフェースボードに関する。
【０００２】
【従来の技術】
コンピュータ化ローカルおよび広域エリアネットワーク（以降、“ＬＡＮ”）の人気が高まるにつれて、工業界は、広く多様な周辺機器がＬＡＮへ直接アクセスすることに努力を集中してきた。このようにして、例えば、現在では、プリンタをネットワークに直接にインタフェースし、スキャナをネットワークに直接にインタフェースするため、ファクシミリ機（例えば、米国出願第０７／９７８，３６９、１９９２年１１月１８日出願、本発明の譲受人に譲渡）に、直接的なネットワークインタフェースを提供するインタフェースボードがある。最近、複写機の機能をＬＡＮのユーザへ直接に提供するために、ディジタル複写機をＬＡＮへ直接に接続することも、考えられてきた。具体的には、ディジタル複写機は、スキャナとプリンタとを備えている。従って、ディジタル複写機に格納されたスキャナとプリンタとの機能をＬＡＮのユーザへ提供することが考慮されている。
【発明が解決しようとする課題】
これらの進歩にもかかわらず、なおも、改善の必要性がある。特に、現在考えられている装置では、一回に、一つのタスクを行うことだけが可能である。例えば、一人のネットワークユーザがディジタル複写機のスキャナ機能を利用するならば、他のネットワークユーザは、ディジタル複写機のプリンタ機能を同時に使用することはできない。従って、ディジタル複写機の機能が、複数のネットワークユーザに同時に使用可能とするマルチタスキング能力の必要が存在する。
【０００３】
その上、ネットワーク化された周辺機器の他の機能、例えば、ファクシミリ機能または特殊な画像処理能力などが、相互に同時に、およびディジタル複写機のスキャナとプリンタの機能と同時にネットワークユーザに利用される必要性もある。
【０００４】
本発明は上記従来例に鑑みてなされたもので、複数のネットワーク上のユーザから、ネットワークに接続された装置の有する機能を並列的に利用することを可能とするネットワークインターフェースボード及びネットワークサービス要求処理方法を提供することを目的とする。また、複数のネットワークユーザからスキャナ及びプリンタ機能を並列に利用できるディジタル複写機を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成される。
【０００６】
上記した必要性は、ネットワークインタフェースボードが、ディジタル複写機の複数の機能をローカルエリアネットワークのユーザに利用可能にし、異なる機能が、異なるユーザに並列に利用可能である同時処理環境においてそのように可能とする本発明により満足される。
【０００７】
詳細には、本発明は、多装置コントローラの他のコントローラと協働的に通信するネットワークインタフェースボードである。多装置コントローラは、ディジタル複写機のビデオバスへの直接アクセスを行うなどによりディジタル複写機の周辺能力を分解し、これにより、多装置コントローラはディジタル複写機をディジタルスキャナとディジタルプリンタとに分割することができる。多装置コントローラは、ネットワークインタフェースボードと、多装置コントローラへ接続されたファクシミリボードや画像処理ボードなどの他のボードとを制御する。ネットワークユーザに、多装置コントローラにより制御された装置へのアクセスと、ディジタル複写機のディジタルスキャナとプリンタの能力へのアクセスとを提供するために、ネットワークインタフェースボードはＬＡＮへインタフェースしている。ネットワークインタフェースボードは、マルチタスキング環境において動作し、これにより、多数のネットワークユーザは、この機能を同時にアクセスすることができる。例えば、インタフェースボードのマルチタスキング能力により、一人のネットワークユーザは、文書をディジタル複写機でプリントし、もう一人のネットワークユーザは、その文書の最初のネットワークユーザのその文書のプリントと同時に、文書をスキャンすることができ、多装置コントローラは、ファクシミリ機能を備えている場合には、第三のネットワークユーザは、第一と第二のネットワークユーザの仕事と同時にファクシミリを送ることができる。
【０００８】
もうひとつの特徴は次の点にある。すなわち、本発明は、多装置コントローラ（ＭＤＣ）を介してＬＡＮと複写機との間に接続されたネットワークインタフェースボードにおいて受信されたネットワークサービス要求をサービスする方法であり、ネットワークサービスの要求は、ＭＤＣを介してＬＡＮから複写機へ直接に受信される。本方法は、ネットワークインタフェースボードを動作可能状態にして、複写機をＬＡＮへインタフェースするために、ネットワークインタフェースボードのメモリに格納された構成変数により、ネットワークインタフェースボードを初期化し、複数のネットワークサーバをネットワークインタフェースボードのメモリに格納するステップから成っており、複数のネットワークサーバは、受信されたネットワークサービスの要求に応答して実行される。また、本方法には、ネットワークサービスの要求に対応するネットワークサーバを実行することにより、ネットワークサービスの要求をサービスするステップもある。ネットワークサービスの要求は、マルチタスキングオペレーティングシステムにより同時にサービスされる。
【０００９】
複数のネットワークサービスを格納し、ネットワークサービスの要求に応答してマルチタスキングオペレーティングシステムによりネットワークサービスを実行することにより、前述の方法は、多数ネットワークユーザへのサービスを同時に行う。その結果、前述の方法は、ネットワークユーザがサービスされる要求を手に入れるために待たねばならない時間を短くする。
【００１０】
また、本発明のネットワークインターフェースボードはつぎのような構成から成る。すなわち、コアボードに接続されたインタフェースバスを有し、複数のボードが、ビデオバスとＣＰＵバスを介して前記コアボードへ接続されており、該コアボードが、ＣＰＵバスを介して行われるマスター／スレーブ通信により、前記コアボードに接続されたボードのそれぞれを制御する複写機において、複写機のスキャンニングとプリンティングの機能をネットワークへ提供するネットワークインターフェースボードであって、前記ネットワークからネットワークサービスの要求を受信し、要求に対して応答するネットワークインタフェースと、前記ビデオバス及びＣＰＵバスに対してインタフェースしているインタフェースと、前記コアボードからＣＰＵを介して送られたアクセス照会に応答し、スキャンニングとプリンティングのサービスの前記ネットワークの要求に応じてビデオデータをビデオバスへ読みとり、あるいは書き込むことにより、前記スキャンニング及びプリンティングの要求を並列に処理するマルチタスキングプロセッサとを備えることを特徴とする。
【００１１】
また、本発明のディジタル複写機はつぎのような構成から成る。すなわち、スキャナ部とプリンタ部とを有するネットワークに接続可能なディジタル複写機であって、前記スキャナ部とプリンタ部についての画像データにアクセスするためのインタフェースバスと、前記インタフェースバスに接続され、前記スキャナ部とプリンタ部へのインタフェースを形成し、前記ＣＰＵバスとビデオバスを介して他のオプションボードへのインタフェースを形成しているコアボードと、一端が前記ＣＰＵバスとビデオバスとへ接続され、他端がネットワークへ接続され、前記スキャナ部とプリンタ部のそれぞれへ並列かつ独立したアクセスを多数のネットワークユーザへ提供するマルチタスキングオペレーティングシステムを有する前記ネットワークインタフェースボードコントローラとを備えることを特徴とする。
【００１２】
また、本発明のネットワークサービス要求処理方法はつぎのような構成から成る。すなわち、ローカルエリアネットワークと接続され、複写機とコアボードを介して接続されたネットワークインタフェースボードにおいて、前記ローカルエリアネットワークから受信したあるいは前記複写機からコアボードを介して受信したネットワークサービスに対する要求を処理するサービス要求処理方法であって、前記ネットワークインタフェースボードを、前記複写機と前記ローカルエリアネットワークとをインタフェースするように、ネットワークインタフェースボード上のメモリに格納された構成変数により前記ネットワークインタフェースボードを初期化する工程と、受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを前記ネットワークインタフェースボード上のメモリに格納する格納工程と、ネットワークサービスに対する要求を受信する工程と、ネットワークサービスに応じたネットワークサーバを、マルチタスキングオペレーティングシステムにより並列に実行することにより、ネットワークサービスに対する各要求に対して並列にサービスを行うサービス工程とを備えることを特徴とする。
【００１３】
また、本発明のコンピュータ可読メモリはつぎのような構成から成る。すなわち、ローカルエリアネットワークと接続され、コアボードを介して複写機と接続されたネットワークインタフェースボードにおいて、ローカルエリアネットワークから受信されたあるいはコアボードを介して複写機から受信されたネットワークサービスに対する要求にサービスを行うコンピュータ実行可能な処理ステップを格納するコンピュータ可読メモリであって、ネットワークインタフェースボードを、前記複写機をローカルエリアネットワークへインタフェースするように、ネットワークインタフェースボードのメモリに格納された構成変数によりネットワークインタフェースボードを構成する初期化工程のコードと、前記ネットワークインタフェースボードのメモリに、受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを格納する格納工程のコードと、ネットワークサービスに対する要求を受信する受信工程のコードと、ネットワークサービスに対する要求に応答するネットワークサーバを実行し、ネットワークサービスに対する要求に対してマルチタスキングオペレーティングシステムにより並列にサービスを行うサービス工程のコードとを備えていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の好適な一実施形態を説明する。
［１．システムの説明］
図１は、ディジタル複写機１０も制御可能な多装置コントローラ２０に装着されたネットワークインタフェースボード（以降、ＮＩＢという）５０からなるシステムの全体図である。
【００１５】
図１で分かるように、ディジタル複写機１０は、文書送り部１１、用紙供給格部１２、およびソーター／スタッカー１４を有する。本実施形態の使用に適したディジタル複写機は、キャノンＧＰ５５Ｆディジタル複写機（商品名）である。知られているように、この種のディジタル複写機は、走査された文書の画像を得るように、文書送り部１１内の文書をディジタルスキャナーへ送るように動作する。不図示の内部のプリンターは、走査入力されたディジタル画像を用紙格納部１２から送られた用紙にプリントして、プリントされた画像をソーター／スタッカー１４へ排出する。
【００１６】
多装置コントローラ（以降、ＭＤＣという）２０は、スキャナー部とプリンター部の機能を分割するべく、ディジタル複写機のインタフェースバス１３をアクセスする。図２と図３に関して後述するように、ＭＤＣ２０は、コアボードを有している。コアボードは、ディジタル複写機１０のインタフェースバスをアクセスし、コアボードへ接続される複数のオプションボードに対するインタフェースバスへのアクセスを提供する。オプションボードは、各オプションボード上のデュアルポートＲＡＭを経てマスター／スレーブ通信によりコアボードと通信する。その典型として、オプションボードの一つには、コンピュータ２１などのスタンドアロンコンピュータによりＭＤＣ２０へ接続するインタフェースボードがある。また、オプションボードには、電話２２へ接続するファクシミリボード、ＰＣＬ５、ＬＩＰＳ、Ｐｏｓｔｓｃｒｉｐｔなどのページ記述言語コマンドをラスタ化するラスタライザーボード、および１９９３年１２月２２日に米国出願されたＮｏ．０８／１７１，７２０「文書に格納されたテキストおよび／または非テキストブロックを選択する方法と装置」に記載されたブロック選択とページ分析機能などの先端的な画像処理を行う画像処理ボードを備えている。
【００１７】
特に顕著なことは、本実施形態によれば、オプションボードの一つが、ＭＤＣ２０のコアボードへ接続可能なＮＩＢ５０であり、ローカルエリアネットワークヘアクセスすることを可能とすることである。
【００１８】
動作状態において、ディジタル複写機１０は、標準のディジタル複写機として独立して動作するスタンドアロンモードを有する。さらに、ディジタル複写機は、パーソナルコンピュータ２１を介してローカルユーザーに対し、スキャナーとして、または、プリンターとして動作する。最も典型的には、ＮＩＢ５０を介し、ＭＤＣ２０と共動して、ディジタル複写機１０は、複写機１０内のスキャナー、複写機１０内のプリンター、または、前述のファクシミリオプションボード、ラスタライザオプションボード、あるいは画像処理オプションボードなどのＭＤＣ２０のオプションボードの一つを並行して使用することを望んでいる多数のネットワークユーザーの誰からもアクセス可能な多機能ネットワーク装置として動作する。
【００１９】
図２は、ＭＤＣ２０の破断斜視図である。上述のように、ＭＤＣ２０は、コアボード２４、インタフェースボード２６、ファクシミリまたはラスタライザまたは画像処理オプションボードなどのオプションボード２７、及びＮＩＢボード５０を備えている。
【００２０】
図３はＭＤＣ２０の構成図である。図３から分かるように、コアボード２４、インタフェースボード２６、オプションボード２７、およびＮＩＢ５０は、ＣＰＵバス２９とビデオバス３０とにより、すべてマザーボード２８へ接続されている。コアボード２４は、ディジタル複写機１０からのインタフェースバス１３をビデオバス３０で使用できるようにするため、高速処理回路を備えている。詳細に言えば、コネクター３１とＦＩＦＯ３２とを介して、セレクター３３の制御の下に、コアボード２４は、フィルター処理部３４、密度処理部３５、ディジタル処理部３６、回転処理部３７、拡大処理部３８および平滑化処理部３９を、ビデオバス３０を経てＮＩＢ５０などの接続されたボードのすべてから使用可能にしている。コアボード２４はインターフェースボード２６や接続されたオプションボードを制御するＣＰＵ４１を含む。ＣＰＵ４１は、ＣＰＵバス４０へも接続されており、バス４０へは、ＲＡＭメモリ４２、ＲＳー２３２シリアルコントローラ４３、および４０ＭＢのハードディスク４５を制御するＳＣＳＩコントローラ４４も接続されている。コアボードは、デュアルポートＲＡＭを経てオプションボードのそれぞれへ通じているマスター／スレーブ通信により、すべての接続されたオプションボードを制御する。後述のセクション１．１において説明されているこのマスター／スレーブ通信において、オプションボードは、コアボードからのアクセス照会コマンドに対して応答を返す。この過程を繰り返すことにより、実行されるボード間の通信の衝突は防止される。
【００２１】
インタフェースボード２６は、コアボード２４のＣＰＵバス４０とマザーボード２８のＣＰＵバス２９とを経て、ＣＰＵ４１から直接に制御されて、動作する。詳細には、インタフェースボード２６は、メモリ４６と、セントロニクス・コントローラなどによるコンピュータ２１との並列通信、ＳＣＳＩコントローラによるＳＣＳＩ通信、ＲＳ−２３２コントローラによるシリアル通信を制御する各種コントローラ４７とを備えている。
［１．１マスター／スレーブ通信］
ＭＤＣ内のすべての通信は、コアボード２４を経て中継される。例えば、ディジタル複写機１０のインタフェースバス１３への画像データの受信または送信は、コアボード２４を介してオプションボードまたはＮＩＢボードを経由して中継される。さらに、ボード間通信は、コアボードを経て中継される。例えば、オプションボード２７がファクシミリ機能を備えている場合、ネットワークユーザーは、コアボード２４を介したオプションボード２７への通信を中継するＮＩＢボード５０を経由して、そのファクシミリ機能をアクセスする。これは、コアボード２４が各オプションボードのデュアルポートＲＡＭへのアクセス照会コマンドを巡回伝送することにより行われる。各オプションボードは、応答を発行することにより、コアボード２４からのアクセス照会コマンドに応答する。応答には、オプションボードへの更なるコマンドの発行をコアボードに要求するものが含まれ得る。この更なるコマンドとしては、コアボードへのデータの送信、または、ビデオデータのビデオバス３０への伝送等がある。コアボードは、オプションボードのデュアルポートＲＡＭから応答を読み、その応答を適切に処理する。例えば、ファクシミリデータをネットワークからＮＩＢ５０を経由して送る場合に、ＮＩＢボード５０がコアボード２４からのその旨のアクセス照会コマンドをＮＩＢ５０のデュアルポートＲＡＭから読むと、ＮＩＢ５０はファクシミリデータがオプションボードへ伝送されることを示す応答をコアボードへ送る。次に、コアボード２４は、ファクシミリデータを出力するようＮＩＢボード５０へコマンドを送る。ＮＩＢボード５０は、ファクシミリデータを自身のデュアルポートＲＡＭへ書き込むことにより、このコマンドへ応答する。コアボード２４は、ファクシミリデータを獲得して、次のサイクルでアクセス照会コマンドをファクシミリオプションボード２７のデュアルポートＲＡＭへ送る。このアクセス照会コマンドには、データを受信するコマンドが含まれている。このように、コアボード２４は、その制御の下でアクセス照会コマンドを周期的にボードと装置とへ送ることにより、ボードと装置のアクセスを管理する。
【００２２】
このようにして、インタフェース１３を介しての複写機１０からの或いは複写機１０への通信と、オプションボードまたはＮＩＢ５０からの或いはそれらへの通信とを含むＭＤＣ内のすべての通信は、すべての接続された装置にコアボード２４のアクセスを巡回させ、アクセス照会コマンドをそれぞれの装置へ周期的に送ることにより、コアボード２４を経て中継される。コアボード２４は、各オプションボードからの応答を待ち、その応答は、更なるコマンドの発行要求を含み得る。この場合、コアボード２４は、各接続した装置とのマスター／スレーブ通信におけるマスター装置として働く。
【００２３】
図４Ａ〜図４Ｄは、ＮＩＢ５０がコアボード２４により中継されたディジタル複写機１０へプリントジョブシーケンスを送る場合のマスター／スレーブ通信過程を示している。図４Ａに示されているように、コアボード２４は、それに接続したすべてのオプションボードを巡回し、（１）においてアクセス照会コマンドをオプションボード２７へ送る。オプションボード２７は、（２）において、アクセスが必要ないことを示しす応答を行う。
【００２４】
コアボード２４は、それに接続した装置への巡回アクセスを続け、アクセス照会コマンド（３）をＮＩＢ５０へ送る。ＮＩＢ５０は、ディジタル複写機１０へ送るべく準備されたプリントジョブを有しており、（４）において、プリントジョブをＮＩＢ５０から引き出すことを指示する更なるコマンドの発行をコアボード２４へ要求することで応答する。
【００２５】
図４Ｃに示されているように、コアボード２４は、ＰＣＬデータ入力コマンド（５）を発行し、これに対して、ＮＩＢ５０は、（６）においてカウントとＰＣＬデータを送ることにより応答する。ＮＩＢ５０が応答するべきコマンドを発行するコアボード２４のこのシーケンスは、ＮＩＢ５０が、プリントジョブに関するすべてのセットアップ情報（宛先、ページカウント、用紙源など）をコアボード２４へ送ってしまうまで続く。
【００２６】
次に、図４Ｄに示されているように、コアボード２４は、画像データを送るように、コマンド（７）をＮＩＢ５０へ発行する。ＮＩＢ５０は、（８）において、伝送コマンドを受信したことを示すアクノリッジを返すとともに、（９）において、画像データをビデオバス３０へ送ることにより応答する。コアボード２４は、（１０）において、その画像データを、ジョブを順次プリントするディジタル複写機へ中継、伝送する。
【００２７】
同様な形態で、コアボード２４は、それへ接続されたほかの装置への通信を中継する。例えば、スキャンジョブをディジタル複写機１０からＮＩＢ５０へ中継したり、或いは、ファクシミリジョブをＮＩＢ５０からファクシミリオプションボード２７へ中継する。
［２．ネットワーク・インタフェース・ボード］
図５は、ネットワークインタフェースボード５０の構成要素の物理的配置を示す図である。図５に示されているように、ＮＩＢ５０は、構成要素がすべてＰＷＢ（プリント配線板）に取り付けられており、ＮＩＢ５０のすべての機能を制御するインテル８０４８６−ＤＸ２マイクロプロセッサ（商標）などのマイクロプロセッサ５２、アドレス／データバスをモニターし、チップ選択コマンドを送るＮＩＢ５０の各種機能を制御／モニターするＮＩＢに特有の論理回路を有するＰＣ−ＡＴチップセット５４、ローカルエリアネットワークへのアクセスを管理するイーサネットコントローラなどのネットワークコントローラ５５、および１０ＢａｓｅＴ、１０Ｂａｓｅ２、およびＡＵＩなどの標準ネットワーク配線に接続する３つのネットワークコネクター５６から構成している。マイクロプロセッサ５２には、最小４ＭＢのダイナミックＲＡＭ（ＤＲＡＭ）がＳＩＭＭ（シングル・インライン・メモリ・モジュール）形ソケット５７により装着されており、これは６４ＭＢのＤＲＡＭを受け入れることが出来る。デュアルポートＲＡＭ５９は、ＭＤＣ・ＣＰＵバス２９上のＭＤＣコアボード２４とコネクター６０を経て通信するために設けられている。
【００２８】
マイクロプロセッサ５２は、また、不揮発性メモリとしてのＰＣＭＣＩＡサイズのハードディスクドライブ６１（本例では、１３１ＭＢのハードディスクドライブ）へのアクセスを備えている。ＰＣＭＣＩＡインタフェースコントローラ６４により制御される二つのオプションスロットは、それぞれ、ＰＣＭＣＩＡタイプ２の拡張部を備えており、ＮＩＢ５０に多様な周辺機器、例えば、モデム、ＡｒｃＮｅｔ（アークネットワーク）インタフェースなどを追加することが可能である。
【００２９】
ＭＤＣのビデオバス３０へのアクセスは、ビデオバスゲートアレイ６６により制御されるビデオバスコネクター６５を経て行われる。ゲートアレイ６６は、ＳＩＭＭソケット６７により３２ＭＢのＤＲＡＭまで拡張可能な、最小１ＭＢのＲＡＭ（ＶＲＡＭ）へのアクセスを行う。
【００３０】
状態灯６８が、ユーザーがＮＩＢ５０の内部状態フラグをモニターするために備えられている。そのほかに、２つのデータインタフェースポートが設けられている。即ち、スタンドアロンコンピュータなどの双方向データ装置への接続のための双方向並列ポート６９ａと、デバッグなどのためにシリアル通信をサポートするためのＲＳ−２３２シリアルポート６９ｂである。
［２．１ ネットワーク・インタフェース・ボードの構造］
図６は、ＮＩＢ５０における相互連結性を示す高レベル構成図である。図示のように、マイクロプロセッサ５２は、アドレスバス７０及びデータバス７１へ接続されている。チップセット５４も、アドレスバス７０及びとデータバス７１へ接続されている。チップセット５４は、アドレス及びデータバスとビデオバスゲートアレイ６６との間に配置されるインタフェース５４ａと、イーサネットコントローラ５５とネットワークコネクターとの間に配置されるインタフェース５４ｂとを有する。更に、アドレス及びデータバス７０，７１は、イーサネットコントローラ５５、４ＭＢのＤＲＡＭ５７を含むＤＲＡＭ用ＳＩＭＭソケット５７ａ、デュアルポートＲＡＭ５９（上述のように、コネクター６０を経てＭＤＣ・ＣＰＵバス２９へインタフェースしている）、不揮発性メモリ６１（ここでは１３１ＭＢのハードディスクドライブ）、およびＰＣＭＣＩＡオプションカード用のスロット６２，６３をアドレスとデータバス７０，７１へインタフェースするＰＣＭＣＩＡインタフェース６４を接続している。
【００３１】
インタフェース５４ａは、ビデオバスゲートアレイ６６をアドレス及びデータバス７０，７１へインタフェースしている。ビデオバスゲートアレイ６６は、１ＭＢのＶＲＡＭ６７を有するメモリＳＩＭＭＣソケット６７ａへ接続されているそれ専用のアドレス及びデータバス７２，７４を有する。上述のように、ビデオバスゲートアレイ６６は、コネクター６５を経てビデオバス３０へインタフェースしている。
【００３２】
図７は、マイクロプロセッサ５２によるアクセスと処理とのために、ディスクドライブ６１上の不揮発性メモリに格納されている処理ステップ（または、プログラム）の構成例を示す。図７に示されているように、ディスクドライブ６１は、電源投入時或いはブートアップ・コマンドの受信時にマイクロプロセッサ５２により処理される構成ファイル７５を有する。構成ファイルは、通常、マイクロプロセッサ５２へ、メモリをどのように分割するか、どのメモリ常駐プログラムがメモリのどの領域にロードされるか、どのアプリケーションプログラムが並列に実行されるタスクとして始動するか、などに関して指示する。例えば、構成ファイル７５は、ネットワーク通信プロトコルのためにＤＲＡＭ５７の幾つかの領域を専用化するマイクロプロセッサ５２への命令を有する。
【００３３】
ディスクドライブ６１は、また、マルチタスキング・オペレーティング・システム７６を含む。マルチタスキング・オペレーティング・システム７６は、マイクロプロセッサ５２がマルチタスキング環境において動作できるようにするものであり、これにより、ネットワーク処理は、異なるネットワークユーザーに対して同時に実行される。詳細には、マルチタスキング・オペレーティング・システム７６により、マイクロプロセッサ５２は、プリントサービスの要求などの第一のネットワークユーザーからのネットワーク要求を、第一のネットワークユーザー関係の処理が完了するまで待つ必要もなく、走査サービスなどの第二のユーザーからのネットワーク要求の処理と同時に処理する。
【００３４】
マルチタスキング・オペレーション・システム７６のカーネルは、タスク管理、タスク間通信、メモリ管理およびほかの数種類の資源管理を可能にする。具体的には、カーネルは、次のことを行う。
【００３５】
（１）マルチタスキング：カーネルは、Ｖ８６モードで実行する１６ビットアプリケーションを協働させ、保護モードで実行する３２ビットアプリケーションを協働させる非先取り（non-preemptive）マルチタスキングをサポートする。さらに、カーネルは、非協働の常備された（off-the-shelf）ＤＯＳアプリケーションを、それらのアプリケーションをマイクロプロセッサ５２のＶ８６モードにおいて実行することにより、先取り的に（preemptively）マルチタスキングする（Ｖ８６モードは、リアルモード実効モジュールが物理的アドレス空間のどこに配置されてもよく、リアルモードのように物理メモリの低位の１ＭＢに制限されない）。
【００３６】
（２）ＤＯＳサポート：カーネルは、複数のＤＯＳタスクを実行可能にする。これらのタスクは、それぞれがＶ８６モードにおいて、それ自身の仮想計算機で実行する。提供されるＤＯＳサポートのレベルは、ＤＯＳファイルシステムのサポートを含んでいるが、一般的には、ビデオ、キーボードまたはマウス機器のサポートを含んでいない。好適には、ＤＯＳ自体は、カーネルの内部では実行されない。むしろ、カーネルは、ＤＯＳが異なるＤＯＳタスクの間で共有されることを可能にする。
【００３７】
（３）タスク間通信：タスク間の通信のためにメッセージング機構が設けられている。ＩＰＣを行うＡＰＩは存在するが、これはカーネルの外で実行される。
【００３８】
（４）共有ライブラリ：このカーネルは、ライブラリが異なるタスクの間で共有されることを可能にする。このため、ライブラリルーチンのただ一つのコピーがタスクの数に関係なく存在するようになる。
【００３９】
（５）メモリ管理：割り当てるインタフェースとフリーメモリとが備えられている。これは、１ＭＢより大きいメモリへのアクセスを必要するアプリケーションをサポートすることを可能にする。ＤＯＳエクステンダは、ＤＯＳサービスを３２ビットアプリケーションへ提供することが必要であるが、これらのアプリケーションは、３２ビットＤＯＳアプリケーションとして開発することができる。このように、カーネルは、ＤＰＭＩを実行して、いかなるＤＰＭＩにも互換可能なＤＯＳエクステンダが、３２ビックアクセスを行うのに使用されることを可能にする。
【００４０】
（６）割り込みハンドラー：ＤＯＳスタイル装置のドライバーはサポートされる。
【００４１】
（７）フラットアドレス指定モデル：カーネルは、インテル８０４８６のフラット３２ビットアドレス指定モデルをサポートする。
【００４２】
（８）ホストＰＣサポート：カーネルは、８０４８６／８０３８６装備のＰＣワークステーションで動作する。従って、ワークステーションは、標準で備えられた（off-the-shelf）ＤＯＳのＰＣツールを用いて、開発環境として、およびＮＩＢアプリケーションソフトウェアの（限定された）テスト環境として使用することができる。
【００４３】
さらに、ディスク６１は、ノーベルタイプのプロトコルスタックであるＩＰＸ／ＳＰＸとＵＮＩＸタイプのプロトコルスタックであるＴＣＰ／ＩＰとを含むネットワークプロトコルスタックモジュールは勿論のこと、ネットワークドライバーとマルチプレクサのソフトウェアを含む。
【００４４】
詳細には、ＭＬＩＤ（マルチリンク・インタフェース・ドライバー）は、最低位レベルのネットワーク接続ソフトウェアを備え、ＨＳＭ（ハードウェアサポートモジュール）と共にリンクされたＭＳＭ（媒体サポートモジュール）を有する。ＬＳＬ（リンクサポートレイヤ）は、上記の、最低位ＭＬＩＤ機能とネットワークプロトコルスタックとの間でマルチプレクサとして働くネットワークコードである。これらのプロトコルスタックは、ＵＮＩＸスベースのプロトコルスタックであるＴＣＰ／ＩＰはもちろん、ノーベルタイプのプロトコルであるＩＰＸ／ＳＰＸプロトコルスタックを含む。
【００４５】
ディスク６１は、プリントサーバー処理ステップ７９とスキャンサーバー処理ステップ８０とを有する。プリントサーバーとスキャンサーバーとは、ディジタル複写機１０内のプリンターとスキャナーとの機能を、ローカルエリアネットワークへ提供する。詳細には、プリントとスキャンサービスについてのネットワークの要求に応答して、プリントサーバー７９とスキャンサーバー８０とは、ＣＰＵバス２９とコネクター６０とを経てコアボード２４とマスター／スレーブ通信を行うことによりこれらの要求にサービスし、コネクター６５を経てビデオバス３０よりのビデオ情報の読みとり、ビデオバス３０へのビデオ情報の書き込みを行うように機能する。その上、マルチタスキング・オペレーション・システム７６により、プリントサーバーの機能とスキャンサーバーの機能は、ほかのサービスが始まる前に、一つのサービスが完了することを待つ必要がなく、同時に実行され得る。
【００４６】
ディスク６１は、ファクシミリサーバー８１と画像処理サーバー８２などのほかのサーバーを有する。これらのサーバーは、ＭＤＣ２０へ接続されたほかのオプションボード２７の機能を引き出すべく動作をする。例えば、ファクシミリオプションボードがＭＤＣ２０へ接続されている場合、ファクシミリサーバー８１は、ファクシミリオプションボードの機能をローカルエリアネットワークへ送る。ほかの例として、上述の米国出願０８／１７１，７２０号によるブロック選択を行う画像処理ボードなどの特殊目的画像処理ボードがＭＤＣ２０へ接続されている場合、画像処理サーバー８２は、その特殊目的ボードの機能をローカルエリアネットワークへ送るように動作する。その上に、上述のように、マルチタスキングオペレーションシステム７６により、その機能はマルチタスキング環境に送られ、これにより、それ以前に発行されたネットワーク要求の完了を待つ必要もなく、すべての必要なサーバーは、データを同時に処理する。
【００４７】
ディスク６１に格納されたほかのプログラムは、フレームタイプのプリスキャンニングプログラムを含む。フレームタイプのプリスキャンニングプログラムは、どのフレームタイプ（例えば、８０２．２、８０２．３、イーサネットII、またはイーサネットスナップ）がどのプロトコルスタック（例えば、ＩＰＸ／ＳＰＸまたはＴＣＰ／ＩＰ）に関連しているかを識別することを担う。適切なプリスキャン動作は、係属中の米国出願８０／３３６，０６２（１９９４年１１月４日出願、名称「ネットワークプロトコルセンサー（Network Protocol Sensor）」）に記載されている。ＤＯＳトランスレータは、ローカルのＤＯＳ系機能呼び出しをネットワーク機能呼び出しへ翻訳するコードを有する。これにより、ＤＯＳトランスレータ８５は、開く、読みとる、書き込む、閉じるなどのネットワークファイル機能を備えている。サービス広告プロトコル８６は、ネットワーク装置がそれ自身をネットワークのファイルサーバーへ登録することが出来る普通のノベルオペレーションシステムの概念である。ファイルサーバーは、プリントサーバー、スキャンサーバー、ファクシミリサーバー、などのアクティブな、および非アクティブなネットワークエンティティのリストを維持する。ソケットモニタ８７は、すべてのプロトコルスタックのＮＩＢ間の協調を行うように設けられている。ソケットモニタ８７は、典型的には、ネットワークボードとＭＤＣとの間のステータスと制御のチャンネルを有しており、この理由から、プリンターステータスを獲得することのできる唯一のタスクである。ソケットモニター８７は、ＮＩＢへのプロセス間の通信を経てほかのタスクへステータスと制御を提供する。ソケットモニタ８７はまた、すべてのノベル指向のステータスと制御ユーティリティ間のネットワーク接続とパケットの内容とに関連している。最後に、常駐サービスユーティリティ８９は、不揮発性ＲＡＭの読み出しと書き込み、デバッガー、タイマークリック、およびほかの基本的機能などの包括的サービスを行う多様なユーティリティを有する。
【００４８】
図８は、図６に示された構成要素の、アドレスバス及びデータバス７０，７１への接続を示す詳細な構成図である。図８に示されているように、マイクロプロセッサ５２が、アドレス及びデータバス７０，７１へ直接に接続されている。また、ＰＣ−ＡＴチップセット５４、イーサネットコントローラ５５、ＤＲＡＭ５７と拡張スロット５７ａ、デュアルポートＲＡＭ５９、不揮発性の記憶装置６１用のディスクインタフェース６１ａ、ＰＣＭＣＩＡインタフェース６４、および並列インタフェース６９が、アドレスとデータのバス７０，７１へ直接に接続されている。また、ビデオバス・ゲートアレイ６６は、アドレスバッファ９０とデータバッファ９５とを経て、アドレスとデータのバスへ間接的に接続されている。アドレスバッファ９０とデータバッファ９５は、ビデオバス・ゲートアレイ６６へ提供される結合ビデオ・アドレス・データ・バス９１を形成している。上述のように、ビデオバス・ゲートアレイ６６は、それ専用のビデオアドレス及びデータバス７２，７４を有し、これらを介してゲートアレイ６６は、ビデオＲＡＭ６７と、拡張スロット６７ａへ挿入されたすべてのＲＡＭとをアドレス指定する。
【００４９】
データまたはアドレスバス７０，７１へ直接または間接的に接続された装置のそれぞれ（すなわち、イーサネットコントローラ５５、ＤＲＡＭ５７、デュアルポートＲＡＭ５９、ディスクインタフェース６１ａ、ＰＣＭＣＩＡインタフェース６４、並列インタフェース６９、アドレスバッファ９０、データバッファ９５、およびビデオバス・ゲートアレイ６６）は、チップイネーブル入力を有する。チップイネーブル入力がアクティブでなければ、装置は、アドレスとデータのバスの通信量を無視し、アドレスまたはデータのバスへの書き込みが禁止される。チップ選択ロジック１００は、アドレスとデータの７０，７１へ直接に接続された各種装置のどれが、これらのバスへデータを読みとりまたは書き込みことが許可されるかを決定する。詳細には、チップセットロジック１００は、バスの競合状態を調停するために、バスの活動を調整する。この調整は、アドレスバス７０に出現しているアドレス信号をモニターし、これらのアドレス信号を復号化することにより、どの装置がアドレスされているかを決定することにより行われる。アドレス信号を復号化した後、チップセットロジック１００は、複数のチップ選択信号の一つを発行し、これが指定された装置のチップイネーブル入力で受信される。
［２．２チップセット論理］
図９Ａ〜図９Ｃは、チップ選択ロジック１００の可能な実施形態を示す。これらの形態は、復号化されたアドレスに応答して一つ以上の信号を出力するようにアドレスバス７０上のアドレスを復号化すべくプログラムすることができる一般的なプログラマブルなアレイ論理（ＰＡＬ）を使用する。
【００５０】
図９Ａは、一般的なチップ選択論理を示す。図９Ａに示されているように、２つのＰＡＬ１０１，１０２は、複数のチップセット信号０１〜１３の一つを正確に出力するために、アドレスバス７０のアドレス信号を復号化する。具体的には、通常のＰＡＬチップは、一般的に８個の出力だけを有する。従って、アドレスとデータのバス７０，７１へ接続された多数の装置に対応するために、これら２つのＰＡＬが、必要な数のチップ選択信号を供給するのに必要となる。このような形態は、２つのかなり高価なＰＡＬが装備されなければならないので、コスト効果はない。
【００５１】
図９Ｂは、単一のＰＡＬを使用するチップセレクトロジック１００のほかの実施を示す。詳細には、図９Ｂに示された構成には、チッブイネーブル信号を出力するだけでなく、符号化信号をも出力するＰＡＬが含まれている。この符号化信号は、必要なチップ選択信号を出力するために、別のデコーダにより復号化される。この構成には利点がある。その理由は、もう一つのＰＡＬを必要としないこともあるが、むしろ、標準の３ビット２進デコーダ（one-of-eight binary decoder）などの安価なデコーダを使用するからである。
【００５２】
具体的には、図９Ｂに示されているように、チップ選択ロジック１００は、アドレスバス７０からのアドレス信号を受信し、チップ選択信号０１〜０５の少なくとる一つを出力するようにプログラムされたＰＡＬ１０４を有する。ＰＡＬ１０４は、また、符号化信号１０５（ここでは３つの２進符号化信号）を出力するようにプログラムされている。符号化された信号は、そのまま用いられるチップ選択信号ではなく、次の表に示されているように、チップ選択番号０６〜１３に対する符号化されたチップ選択信号である。
【００５３】
【表１】
【００５４】
一般的なの３ビット２進デコーダであるデコーダ１０６は、符号化された信号１０５を受信し、それらを必要なチップ選択信号、すなわち、チップ選択信号０６〜１３へ復号化する。
【００５５】
希望するならば、図９Ｃに示された構成を使用することもできる。図９Ｃは、バッファ１０７をＰＡＬ１０４からのチップ選択出力へ加えた点において図９Ｂと異なる。バッファ１０７は、デコーダ１０６により誘起された僅かな遅れを補償し、チップ選択信号０１〜１３の有効となるタイミングをすべて同時とする。
【００５６】
図１２は、本実施形態による、チップ選択信号を発生するプロセス段階を示すフローチャートである。図１２に示されているように、ステップＳ１２０１において、ＰＡＬ１０４はアドレスバス７０からアドレス信号を受信する。上述のように、これらのアドレス信号は、マイクロプロセッサ５２により発生し、ＮＩＢ５０のチップに対応する。次に、ステップＳ１２０２において、ＰＡＬ１０４は、受信されたアドレス信号を解釈して、受信されたアドレス信号がＰＡＬ１０４の既知のアドレスと一致しているかどうかを決定する。これらの既知のアドレスは、チップ選択信号、または上記の符号化信号に対応する。受信されたアドレス信号が既知のアドレスと一致しない場合、処理はステップＳ１２０３からステップＳ１２０１へ戻り、新しいアドレス信号がアドレスバス７０から受信される。一方、ステップＳ１２０３において、受信されたアドレス信号が既知のアドレスと一致するならば、処理はステップＳ１２０４へ進む。
【００５７】
ステップＳ１２０４は、上記の符号化信号と反対に、受信されたアドレス信号が、既知のチップ選択信号と一致するかどうかを決定する。すなわち、ＰＡＬ１０４は、受信されたアドレス信号が既知のチップ選択信号と一致するか、どうかを決定するために、受信されたアドレス信号を既知のチップ選択信号と比較する。ＰＡＬ１０４が、受信されたアドレス信号が既知のチップ選択信号と一致すると決定した場合、処理はステップＳ１２０７へ進む。
【００５８】
ステップＳ１２０７において、受信されたアドレス信号と一致するチップイネーブル信号が出力される。例えば、図９Ｂに示されているように、ステップＳ１２０７において、ＰＡＬ１０４は、チップ選択０１〜０５の一つを出力する。図９Ｂに示されているように、これらのチップ選択信号は、ＰＡＬ１０４により出力される前にデコーダ１０６により復号化される必要はなく、上記のように、これらのチップ選択信号のそれぞれは、ＮＩＢ５０の一つのチップを使用可能にするために使用される。例えば、図８に示されているように、チップ選択信号９２は、データバッファ９５を使用可能にするために使用される。
【００５９】
しかし、ステップＳ１２０４において、ＰＡＬ１０４が、受信されたアドレス信号が既知のチップ選択信号と一致しないと決定すると、処理はステップＳ１２０５へ進む。詳細には、受信されたアドレス信号が既知のチップ選択信号と一致しない場合は、受信されたアドレス信号は処理され、上記の表に示される如く符号化された信号がＰＡＬ１０４により出力される。その後、デコーダ１０６等のデコーダによって符号化された信号が復号化され、チップ選択信号として生成される（ステップＳ１２０６）。図９Ｂの実施例の場合、デコーダ１０６は、チップ選択０６〜１３を生成してステップＳ１２０７において出力するために、ＰＡＬ１０４により出力された符号化された信号を復号化する。チップ選択０１〜０５と同様に、チップ選択０６〜１３のそれぞれは、ＮＩＢ５０の一つのチップと対応し、一つのチップを使用可能にするため、一つのチップへ与えられる。ステップＳ１２０７を経て本処理を終了する。
［２．３ ビデオバス通信］
ビデオバスゲートアレイ６６は、ビデオＲＡＭ（ＶＲＡＭ）６７へのアクセスを統合する。具体的には、ビデオバスゲートアレイ６６は、コアボード２４がビデオデータをビデオバス３０を経てＶＲＡＭ６７に対して読みとり、書き込みを行うこと、マイクロプロセッサ５２がビデオデータをアドレス及びデータバス７０，７１を経てＶＲＡＭ６７に対して読みとり、書き込みを行うことを可能とする。ビデオバスゲートアレイ６６は、適切な調停サービスを行って、各時点において、コアボード２４或いはマイクロプロセッサ５２のいずれか一方のみがＶＲＡＭへアクセスすることを補償している。
【００６０】
ビデオバスゲートアレイ６６は、１６ビット幅のデータパスを有しており、ゲートアレイがマイクロプロセッサ５２によりアクセスされるとき、ＰＣ−ＡＴチップセット５４により設定された１６ＭＨｚのクロックの下で動作する。コアボード２４とＶＲＡＭ６７との間のデータ転送はビデオバス３０を経て行われるので、ＶＲＡＭ６７へのアクセスがビデオバスを経て行われるに際して特別な処理が行われる必要はない。読みとりと書き込みのこれらのアクセスは、セクション１．１において上述されているように進行する。
【００６１】
一方で、ビデオバスゲートアレイ６６の１６ビットフォーマットは、マイクロプロセッサ５２の３２ビットフォーマットと整合せず、１６ビットＭＨｚのクロック速度は、マイクロプロセッサ５２の２５ＭＨｚの速度と整合しない。特に、ここで使用されているマイクロプロセッサ（インテル４８６マイクロプロセッサ）は、ＤＲＡＭ５７とデュアルポートＲＡＭ５９に３２ビットでアクセスする３２ビットマイクロプロセッサである。３２ビット、２５ＭＨｚマイクロプロセッサによる１６ビット、１６ＭＨｚビデオバスゲートアレイへのアクセスを可能にするため、特殊なインタフェースが必要である。インタフェース５４ａは、ＶＲＡＭ６７、ビデオバスゲートアレイ６６、およびマイクロプロセッサ５２の間で、必要な調停、タイミング、同期化、および信号の整列を行う。
【００６２】
インタフェース５４ａには、アドレスバッファ９０とデータバッファ９５とを含む。アドレスバッファ９０は、アドレスバス７０とアドレス／データバス９１との間に接続されており、アドレス／データバス９１は、順次、ビデオバスゲートアレイ６６へ接続されている。アドレスバッファ９０はチップ選択ロジック１００からのチップ選択信号９４に応答する。即ち、選択信号９４の活性化に応答して、アドレスバッファ９０がアドレスバス７０のアドレス情報をアドレス／データバス９１へバッファリングする。
【００６３】
データバッファ９５は、データバス７１とアドレス／データバス９１との間に接続されている。データバッファ９５は、データバッファ選択信号９２に応答する。即ち、データバッファ９５は、選択信号９２の活性化に応答して、（読みとりまたは書き込みのいずれかが望まれるかに従って）データバス９１のデータ情報をアドレス／データバス９１から、またはそれへとバッファリングする。
【００６４】
アドレスバッファ選択信号とデータバッファ選択信号９２とのタイミングは、チップ選択ロジック１００により調整される。即ち、チップ選択ロジック１００は、ビデオゲートアレイ６６のアドレスに対応するアドレスバス７０上のアドレス情報に応答して、アドレスバッファ選択信号９４を活性化し、これによりアドレスバッファがアドレスバス７０からのアドレス情報をアドレス／データバス９１へバッファリングする。その後、アドレスバッファ選択信号９４は非活性化され、データバッファ選択信号９２が活性化される。これにより、データバッファ９５が、データバスのデータ情報をアドレス／データバス９１から、またはそれへとバッファリングする。チップ選択ロジック１００は、非レディ信号を活性化し、マイクロプロセッサ５２によるビデオゲートアレイ６６への読みとりと書き込みの動作中において、必要に応じて、マイクロプロセッサ５２にウエイトを挿入させる、。
【００６５】
図１０は、上述の動作を示すタイミング図である。図１０において、（ａ）は、マイクロプロセッサのクロック信号で、この実施形態では２５ＭＨｚである。（ｂ）はバスクロック信号であり、ビデオバスゲートアレイ６６に関するビデオバスを制御する。このバスクロック信号はクロック信号ａを１６ＭＨｚ分割することにより得られる。（ｃ）はストローブ信号であり、アドレス／データバス９１のストローブを示す。（ｄ）は、ビデオストローブ信号である。（ｅ）はアドレスバス７０のアドレス情報を示し、（ｆ）はデータバス７１のデータ情報を示し、（ｇ）はデータバッファ選択信号９２の状態を示し、（ｈ）はアドレスバッファ選択信号９４の状態を示し、（ｉ）はアドレス／データバス９１のアドレス情報とデータ情報の状態を示す。（ｊ）は、読みとり／書き込み信号であり、（ｋ）は、マイクロプロセッサ５２へ送られる非レディ信号９６の状態を示している。
【００６６】
図１０に示されているように、アドレスバッファ７０のアドレス情報がＶＲＡＭ６７内のメモリロケーションに対応する場合、アドレスストローブｄの受信に応答して、チップ選択ロジック１００は、３つの信号を発生する。すなわち、アドレスバッファ選択信号９４、非レディ信号９６、およびビデオバスゲートアレイ６６のチップ選択信号である。非レディ信号９６により、マイクロプロセッサ５２は、メモリアクセス動作中にウエイトを生成する。一方、アドレスバッファ選択信号９４により、アドレスバッファ９０は、アドレスバス７０上のアドレス情報をアドレス／データバス９１へバッファリングする。
【００６７】
アドレス／データバス９１の有効なアドレス情報に応答して、またそのチップ選択信号がチップ選択ロジック１００により活性化された場合、ビデオバスゲートアレイ６６は、ビデオデータバス７２とビデオアドレスバス７４とを経て、ＶＲＡＭ６７をアクセスする。ＶＲＡＭ６７からの読み出しの場合、ビデオバスゲートアレイ６６は、ＶＲＡＭ６７からのデータをアドレス／データバス９１へ送り返す。ＶＲＡＭ６７への書き込みの場合、ビデオバスゲートアレイ６６は、有効なデータ情報がアドレス／データバス９１に現れるのを待ち、後述のように、その後、それをＶＲＡＭ６７へ書き込む。
【００６８】
クロックサイクルが終わると、チップ選択ロジック１００はアドレスバッファ選択信号９４を非活性化し、データバッファ選択信号９２を活性化する。これにより、順次、データバッファ９５は、（読みとりまたは書き込みのいずれかが要求されるかに従って）データバス７１のデータ情報をアドレス／データバス９１から、またはそれへバッファリングする。詳細には、ＶＲＡＭ６７への書き込みの場合、データバス７１のデータ情報は、データバッファ９５によりアドレス／データバス９１へバッファリングされ、ビデオバスゲートアレイ６６は、それをビデオデータバス７２を経てＶＲＡＭ６７へ送る。ＶＲＡＭ６７からの読みとりの場合、上述のように、ビデオバスゲートアレイ６６は、ビデオデータバス７２を経てＶＲＡＭ６７のデータを引き出し、データをアドレス／データバス９１へ送り、そこで、データバッファ９５は、そのデータをデータバス７１へバッファリングして返す。
【００６９】
データバッファ選択信号９２が、少なくとも一つの完全なクロック信号の間、活性状態であった後、非レディ信号９６が不活性化され、現在のＶＲＡＭアクセスサイクルが完了していることを、マイクロプロセッサ５２へ信号で知らせる。マイクロプロセッサ５２がＶＲＡＭ６７へ書き込んだならば、動作はここで完了する。同様に、マイクロプロセッサ５２がＶＲＡＭ６７から読み込んだならば、マイクロプロセッサ５２は、ここで要求したデータ情報をデータバス７１から得ることができる。
【００７０】
図１３は、本実施形態による高速アドレスバスと高速データバスとを低速アドレス／データバスへインタフェースする処理ステップを示すフローチャートである。ステップＳ１３０１において、チップ選択ロジック１００は、アドレス情報をアドレスバス７０から、データ情報をデータバス７１から受信する。上記のように、アドレスとデータの情報は、マイクロプロセッサ５２によりアドレスバス７０へ出力される。ステップＳ１３０２において、チップ選択ロジック１００は、受信したアドレス情報を解釈して、アドレス情報がＶＲＡＭ６７のメモリロケーションに対応するかどうかを決定する。受信されたアドレス情報が、ＶＲＡＭ６７のメモリロケーションに対応しないならば、処理はステップＳ１３０３からステップＳ１３０１へ戻り、その後、新しいアドレス情報とデータ情報とが、それぞれ、アドレスバス７０とデータバス７１から受信される。受信されたアドレス情報が、ＶＲＡＭ６７のメモリロケーションに対応する場合は、処理はステップＳ１３０４へ進む。
【００７１】
ステップＳ１３０４において、図８に示されているように、ビデオバスゲートアレイ６６は、チップ選択ロジック１００から出力されたビデオバスゲートアレイ信号９２ａにより動作状態になる。より詳細には、上記のように、チップ選択ロジック１００は、受信されたアドレス情報を解釈し、チップ選択信号を発生する。ここでは、チップ選択信号９２ａが生成される。その後、処理はステップＳ１３０５へ進む。
【００７２】
ステップＳ１３０５は、ビデオバスゲートアレイ６６が、ＶＲＡＭ６７にアクセス可能であるかどうかを決定する。ビデオバスゲートアレイ６６が、ＶＲＡＭ６７にアクセス可能でないならば、処理はステップＳ１３０６へ進み、そこで、処理は、ビデオバスゲートアレイ６６がＶＲＡＭ６７にアクセス可能となるまで停止する。ビデオバスゲートアレイ６６がＶＲＡＭ６７にアクセス可能になると、ステップＳ１３０７において、アドレスバッファ９０とデータバッファ９５は、それぞれ、アドレスバッファ選択信号９４とデータバッファ選択信号９２とにより動作状態とされる。図８に示されているように、これらの信号は、アドレスバス７０から受信されたアドレス情報に応答してチップ選択ロジック１００により出力される。
【００７３】
上述のように、アドレスバッファ９０は、アドレス情報をアドレスバス７０とアドレス／データバス９１との間でバッファリングし、データバッファ９５は、データ情報をデータバス７１とアドレス／データバス９１との間でバッファリングする。このようにして、アドレスバッファ９０とデータバッファ９５とが動作状態になると、アドレス情報とデータ情報とは、それぞれ、アドレスバス７０とデータバス７１とから、アドレス／データバス９１を経てビデオバスゲートアレイ６６へ送られる。
【００７４】
次に、ステップＳ１３０８において、ビデオバスゲートアレイ６６は、ＶＲＡＭへアクセスするために、アドレスバッファ９０を経て送信されたアドレス情報を使用する。上述のように、この情報は、データ情報をＶＲＡＭ６７へ書き込むか、またはデータ情報をＶＲＡＭ６７から読みとるために、ビデオバスゲートアレイ６６により使用される。ステップＳ１３０８の完了により、本処理は終了する。
［３．動作］
ネットワークインタフェースボードの動作を、図１１に示されたフローチャートを参照して説明する。図１１に示された処理手順は、記憶装置６１（図７）内のプログラムをＤＲＡＭ５７へロードし、マイクロプロセッサ５２によって各処理をＤＲＡＭから実行することにより、実施される。
【００７５】
図１１の処理手順は、多装置コントローラ２０へ接続されたインタフェースバスを有する複写機のネットワークインタフェースボードの動作を示しており、多装置コントローラ２０は、複数のほかのボードがビデオバス２９とＣＰＵバス３０とを経て接続されているコアボード２４を備えている。上述のように、多装置コントローラ２０は、ＣＰＵバス２４を経て実行されるマスター／スレーブ通信によりコントローラ２０へ接続された各ボードを制御する。以下に説明する形態において、ＮＩＢ５０は、ビデオバス３０を経て送られる画像データを用いて、複写機のスキャンとプリントの機能をコンピュータ化されたローカルエリアネットワークへ送る動作を行う。特に、以降に詳細に説明するように、ネットワークインタフェース５６を経てＬＡＮからのネットワークサービスに対する要求が発行あるいは応答され、更にＭＤＣコネクター６０，６５を介してＮＩＢ５０はビデオバス及びＣＰＵバスとインターフェースしている。プロセッサー５２は、マルチタスキング環境において動作して、コアボード２４からのＣＰＵバスを経たマスター／スレーブアクセス照会コマンドに応答し、画像データをビデオバスへ読みとり、あるいは書き込む。マルチタスキングプロセッサーも、スキャニングとプリンティングサービスについてのＬＡＮの要求に応答し、これらのスキャンニングとプリンティングの要求を同時に処理する。ほかのサービスも、ＭＤＣ２０へ接続されているほかのオプションボードにより、ＮＩＢ５０を経て行われる。
【００７６】
ステップＳ１１０１において、電力の投入または適切な論理リセットが行われると、ＣＰＵ５２は、ディスクドライブ６１の構成ファイル７５を参照してブートアップ処理を始動する。上述のように、構成ファイルは、メモリ割り付け、オペレーションシステムなどのＮＩＢ５０の構成を決定する各種オプションを有することができる。通常、構成ファイル７５は、ネットワークとＭＤＣ２０との間をインタフェースするネットワークインタフェースボードとして、ＮＩＢ５０を構成する。その場合、上述のように、構成ファイル７５は、メモリの構成、ネットワーク通信スタックなどの各種メモリ常駐プログラムのメモリスペースの割り付け、およびマルチタスキングオペレーションシステム７６の開始とローディングから成っている。特に、上述のように、マルチタスキングオペレーションシステム７６の作用により、多様なネットワークユーザーへの同時ネットワークサービスが可能である。
【００７７】
図１１へ戻り、ステップＳ１１０２において、マイクロプロセッサ５２は、そのネットワーク通信ソフトウェアをロードする。詳細には、マイクロプロセッサ５２は、ネットワークドライバーとマルチプレクサとをそれらに割り付けられたメモリ（一般に、高位メモリ）へロードし、さらに、ＮＩＢ５０が装着されているネットワーク環境におけるネットワーク通信に関係するために必要とされるネットワーク通信スタックはすべてロードする。例えば、ノベル・ネットウェア・ネットワーク環境が設定されている状態において、マイクロプロセッサ５２は、ＩＰＸ／ＳＰＸネットワーク通信スタックをメモリへロードする。同様に、ＵＮＩＸネットワークオペレーションシステムが設定されている状態において、マイクロプロセッサ５２は、ＴＣＰ／ＩＰネットワーク通信スタックをメモリへロードする。ＩＰＸ／ＳＰＸまたはＴＣＰ／ＩＰ、またはいずれも、スタートアップ・スクリプト（構成ファイル７５）の一部として格納されている。
【００７８】
ステップＳ１１０３とＳ１１０４において、マルチタスクオペレーティングシステム７６と必要なネットワークサーバ（例えば、プリントサーバ７９、スキャンサーバ８０、ファクシミリサーバ８１、画像処理サーバ８２）が全てロードされる。そして、マルチタスクオペレーティングシステム７６が起動される。その後、ステップＳ１１０５において、ＮＩＢ５０はネットワークサービスに関する要求を待つ。ネットワークサービスに関する要求が受信されるまで、ＮＩＢ５０はアイドル状態で待機し、コアボード２４からのアクセス要求コマンドに対しては単なるアクノリッジ（ＡＣＫ）で応答する。一方、ネットワークサービスに関する要求が受信されるやいなや、処理はステップＳ１１０６へ進む。ここで、ネットワークサービスに関する要求は、ネットワークユーザからのものでも、ディジタル複写機１０を操作するローカルユーザからのものでもよい。
【００７９】
ネットワークサービスに対する要求が受信されると、ステップＳ１１０６とＳ１１０７において、その要求はサービスを受ける。詳しくいうと、ステップＳ１１０６において、マイクロプロセッサ５２は、適切なネットワークサーバーの実行を開始する。例えば、プリントサービスが要求される場合、マイクロプロセッサ５２は、プリントサーバー７９の実行を開始する。同様に、スキャンサービスが要求された場合、マイクロプロセッサ５２は、スキャンサーバー８０の実行を開始する。ファクシミリサーバー８１と画像処理サーバー８２は、ファクシミリサービスまたは画像処理サービスが要求される場合に提供される。
【００８０】
ステップＳ１１０７において、マイクロプロセッサ５２は、要求に対するサービスを行うために、必要なサーバの実行を継続する。次に、オペレーティングシステム７６により提供されるマルチタスキングオペレーションによって、ステップＳ１１０５へ戻り、ネットワークサービスに対するほかの要求を待つ。一方で、ステップＳ１１０７においてすでに処理されているサービスは、完了するまで続く。ほかの要求が受信されると、マルチタスキングオペレーションにより、マイクロプロセッサ５２は、適切なサーバーの実行を開始し（ステップＳ１１０６）、その要求に対するサービスを始める（ステップＳ１１０７）。このようにして、並列ネットワーク処理が、ＮＩＢ５０により制御された装置によって物理的にサポートされる範囲で実行されている。
【００８１】
本実施形態は、特定の呈示実施形態に関して説明されている。本実施形態は、上述の実施形態に限定されず、また、多様な変更と修正が、本実施形態の精神と範囲を逸脱することなく行われ得る。
【００８２】
【発明の効果】
以上説明したように、本発明は、複数のネットワーク上のユーザから、ネットワークに接続された装置の有する機能を並列的に利用することを可能とする。このため、複数のネットワークユーザが同時に同一装置の有する機能を利用でき、ネットワーク上の資源の利用効率を向上させることができる。
【００８３】
上記ネットワークに接続された装置として、ディジタル複写機を用いれば、その有するスキャナ機能とプリンタ機能とをネットワークユーザは並列的に利用することができる。
【００８４】
【図面の簡単な説明】
【図１】ディジタル複写機を制御するコアボードを有する多装置コントローラ（ＭＤＣ）に装着されたネットワークインタフェースボードを示す図である。
【図２】ＭＤＣに取り付けられた個々のボードを示すＭＤＣの破断斜視図である。
【図３】ＭＤＣの機能構成を示す図である。
【図４Ａ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｂ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｃ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｄ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図５】ネットワークインタフェースボードの構成要素の物理的配置を示す図である。
【図６】ネットワークインタフェースボードの構成を示すブロック図である。
【図７】ネットワークインタフェースボードの不揮発性メモリに格納されたプログラムの構成例を示す図である。
【図８】ネットワークインタフェースボードの詳細なブロック図である。
【図９Ａ】一般的な８チップ選択論理の実施例を示す図である。
【図９Ｂ】本実施形態に使用されているチップ選択論理を示す図である。
【図９Ｃ】本実施形態に使用されているチップ選択論理を示す図である。
【図１０】共用ＲＡＭのインタフェースを説明するタイミング図である。
【図１１】ネットワークインタフェースボードのマルチタスキング動作を説明するフローチャートである。
【図１２】本実施形態によるチップ選択信号を発生する処理手順を示すフローチャートである。
【図１３】本実施形態による、速いアドレスバスと速いデータバスとを遅いアドレス／データバスへインタフェースする処理手順を示すフローチャートである。
【発明の属する技術分野】
本発明は、ディジタル複写機及びその機能をネットワークのユーザから利用するためのネットワークインタフェースボードに関する。詳細には、本発明は、ディジタル複写機の機能、例えば、スキャンニングとプリンティングの機能をネットワークのユーザから利用できるようにするために、ネットワークインタフェースボードと他のインタフェースボードのいずれも制御する多装置コントローラと協働して通信するネットワークインタフェースボードに関する。
【０００２】
【従来の技術】
コンピュータ化ローカルおよび広域エリアネットワーク（以降、“ＬＡＮ”）の人気が高まるにつれて、工業界は、広く多様な周辺機器がＬＡＮへ直接アクセスすることに努力を集中してきた。このようにして、例えば、現在では、プリンタをネットワークに直接にインタフェースし、スキャナをネットワークに直接にインタフェースするため、ファクシミリ機（例えば、米国出願第０７／９７８，３６９、１９９２年１１月１８日出願、本発明の譲受人に譲渡）に、直接的なネットワークインタフェースを提供するインタフェースボードがある。最近、複写機の機能をＬＡＮのユーザへ直接に提供するために、ディジタル複写機をＬＡＮへ直接に接続することも、考えられてきた。具体的には、ディジタル複写機は、スキャナとプリンタとを備えている。従って、ディジタル複写機に格納されたスキャナとプリンタとの機能をＬＡＮのユーザへ提供することが考慮されている。
【発明が解決しようとする課題】
これらの進歩にもかかわらず、なおも、改善の必要性がある。特に、現在考えられている装置では、一回に、一つのタスクを行うことだけが可能である。例えば、一人のネットワークユーザがディジタル複写機のスキャナ機能を利用するならば、他のネットワークユーザは、ディジタル複写機のプリンタ機能を同時に使用することはできない。従って、ディジタル複写機の機能が、複数のネットワークユーザに同時に使用可能とするマルチタスキング能力の必要が存在する。
【０００３】
その上、ネットワーク化された周辺機器の他の機能、例えば、ファクシミリ機能または特殊な画像処理能力などが、相互に同時に、およびディジタル複写機のスキャナとプリンタの機能と同時にネットワークユーザに利用される必要性もある。
【０００４】
本発明は上記従来例に鑑みてなされたもので、複数のネットワーク上のユーザから、ネットワークに接続された装置の有する機能を並列的に利用することを可能とするネットワークインターフェースボード及びネットワークサービス要求処理方法を提供することを目的とする。また、複数のネットワークユーザからスキャナ及びプリンタ機能を並列に利用できるディジタル複写機を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成される。
【０００６】
上記した必要性は、ネットワークインタフェースボードが、ディジタル複写機の複数の機能をローカルエリアネットワークのユーザに利用可能にし、異なる機能が、異なるユーザに並列に利用可能である同時処理環境においてそのように可能とする本発明により満足される。
【０００７】
詳細には、本発明は、多装置コントローラの他のコントローラと協働的に通信するネットワークインタフェースボードである。多装置コントローラは、ディジタル複写機のビデオバスへの直接アクセスを行うなどによりディジタル複写機の周辺能力を分解し、これにより、多装置コントローラはディジタル複写機をディジタルスキャナとディジタルプリンタとに分割することができる。多装置コントローラは、ネットワークインタフェースボードと、多装置コントローラへ接続されたファクシミリボードや画像処理ボードなどの他のボードとを制御する。ネットワークユーザに、多装置コントローラにより制御された装置へのアクセスと、ディジタル複写機のディジタルスキャナとプリンタの能力へのアクセスとを提供するために、ネットワークインタフェースボードはＬＡＮへインタフェースしている。ネットワークインタフェースボードは、マルチタスキング環境において動作し、これにより、多数のネットワークユーザは、この機能を同時にアクセスすることができる。例えば、インタフェースボードのマルチタスキング能力により、一人のネットワークユーザは、文書をディジタル複写機でプリントし、もう一人のネットワークユーザは、その文書の最初のネットワークユーザのその文書のプリントと同時に、文書をスキャンすることができ、多装置コントローラは、ファクシミリ機能を備えている場合には、第三のネットワークユーザは、第一と第二のネットワークユーザの仕事と同時にファクシミリを送ることができる。
【０００８】
もうひとつの特徴は次の点にある。すなわち、本発明は、多装置コントローラ（ＭＤＣ）を介してＬＡＮと複写機との間に接続されたネットワークインタフェースボードにおいて受信されたネットワークサービス要求をサービスする方法であり、ネットワークサービスの要求は、ＭＤＣを介してＬＡＮから複写機へ直接に受信される。本方法は、ネットワークインタフェースボードを動作可能状態にして、複写機をＬＡＮへインタフェースするために、ネットワークインタフェースボードのメモリに格納された構成変数により、ネットワークインタフェースボードを初期化し、複数のネットワークサーバをネットワークインタフェースボードのメモリに格納するステップから成っており、複数のネットワークサーバは、受信されたネットワークサービスの要求に応答して実行される。また、本方法には、ネットワークサービスの要求に対応するネットワークサーバを実行することにより、ネットワークサービスの要求をサービスするステップもある。ネットワークサービスの要求は、マルチタスキングオペレーティングシステムにより同時にサービスされる。
【０００９】
複数のネットワークサービスを格納し、ネットワークサービスの要求に応答してマルチタスキングオペレーティングシステムによりネットワークサービスを実行することにより、前述の方法は、多数ネットワークユーザへのサービスを同時に行う。その結果、前述の方法は、ネットワークユーザがサービスされる要求を手に入れるために待たねばならない時間を短くする。
【００１０】
また、本発明のネットワークインターフェースボードはつぎのような構成から成る。すなわち、コアボードに接続されたインタフェースバスを有し、複数のボードが、ビデオバスとＣＰＵバスを介して前記コアボードへ接続されており、該コアボードが、ＣＰＵバスを介して行われるマスター／スレーブ通信により、前記コアボードに接続されたボードのそれぞれを制御する複写機において、複写機のスキャンニングとプリンティングの機能をネットワークへ提供するネットワークインターフェースボードであって、前記ネットワークからネットワークサービスの要求を受信し、要求に対して応答するネットワークインタフェースと、前記ビデオバス及びＣＰＵバスに対してインタフェースしているインタフェースと、前記コアボードからＣＰＵを介して送られたアクセス照会に応答し、スキャンニングとプリンティングのサービスの前記ネットワークの要求に応じてビデオデータをビデオバスへ読みとり、あるいは書き込むことにより、前記スキャンニング及びプリンティングの要求を並列に処理するマルチタスキングプロセッサとを備えることを特徴とする。
【００１１】
また、本発明のディジタル複写機はつぎのような構成から成る。すなわち、スキャナ部とプリンタ部とを有するネットワークに接続可能なディジタル複写機であって、前記スキャナ部とプリンタ部についての画像データにアクセスするためのインタフェースバスと、前記インタフェースバスに接続され、前記スキャナ部とプリンタ部へのインタフェースを形成し、前記ＣＰＵバスとビデオバスを介して他のオプションボードへのインタフェースを形成しているコアボードと、一端が前記ＣＰＵバスとビデオバスとへ接続され、他端がネットワークへ接続され、前記スキャナ部とプリンタ部のそれぞれへ並列かつ独立したアクセスを多数のネットワークユーザへ提供するマルチタスキングオペレーティングシステムを有する前記ネットワークインタフェースボードコントローラとを備えることを特徴とする。
【００１２】
また、本発明のネットワークサービス要求処理方法はつぎのような構成から成る。すなわち、ローカルエリアネットワークと接続され、複写機とコアボードを介して接続されたネットワークインタフェースボードにおいて、前記ローカルエリアネットワークから受信したあるいは前記複写機からコアボードを介して受信したネットワークサービスに対する要求を処理するサービス要求処理方法であって、前記ネットワークインタフェースボードを、前記複写機と前記ローカルエリアネットワークとをインタフェースするように、ネットワークインタフェースボード上のメモリに格納された構成変数により前記ネットワークインタフェースボードを初期化する工程と、受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを前記ネットワークインタフェースボード上のメモリに格納する格納工程と、ネットワークサービスに対する要求を受信する工程と、ネットワークサービスに応じたネットワークサーバを、マルチタスキングオペレーティングシステムにより並列に実行することにより、ネットワークサービスに対する各要求に対して並列にサービスを行うサービス工程とを備えることを特徴とする。
【００１３】
また、本発明のコンピュータ可読メモリはつぎのような構成から成る。すなわち、ローカルエリアネットワークと接続され、コアボードを介して複写機と接続されたネットワークインタフェースボードにおいて、ローカルエリアネットワークから受信されたあるいはコアボードを介して複写機から受信されたネットワークサービスに対する要求にサービスを行うコンピュータ実行可能な処理ステップを格納するコンピュータ可読メモリであって、ネットワークインタフェースボードを、前記複写機をローカルエリアネットワークへインタフェースするように、ネットワークインタフェースボードのメモリに格納された構成変数によりネットワークインタフェースボードを構成する初期化工程のコードと、前記ネットワークインタフェースボードのメモリに、受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを格納する格納工程のコードと、ネットワークサービスに対する要求を受信する受信工程のコードと、ネットワークサービスに対する要求に応答するネットワークサーバを実行し、ネットワークサービスに対する要求に対してマルチタスキングオペレーティングシステムにより並列にサービスを行うサービス工程のコードとを備えていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の好適な一実施形態を説明する。
［１．システムの説明］
図１は、ディジタル複写機１０も制御可能な多装置コントローラ２０に装着されたネットワークインタフェースボード（以降、ＮＩＢという）５０からなるシステムの全体図である。
【００１５】
図１で分かるように、ディジタル複写機１０は、文書送り部１１、用紙供給格部１２、およびソーター／スタッカー１４を有する。本実施形態の使用に適したディジタル複写機は、キャノンＧＰ５５Ｆディジタル複写機（商品名）である。知られているように、この種のディジタル複写機は、走査された文書の画像を得るように、文書送り部１１内の文書をディジタルスキャナーへ送るように動作する。不図示の内部のプリンターは、走査入力されたディジタル画像を用紙格納部１２から送られた用紙にプリントして、プリントされた画像をソーター／スタッカー１４へ排出する。
【００１６】
多装置コントローラ（以降、ＭＤＣという）２０は、スキャナー部とプリンター部の機能を分割するべく、ディジタル複写機のインタフェースバス１３をアクセスする。図２と図３に関して後述するように、ＭＤＣ２０は、コアボードを有している。コアボードは、ディジタル複写機１０のインタフェースバスをアクセスし、コアボードへ接続される複数のオプションボードに対するインタフェースバスへのアクセスを提供する。オプションボードは、各オプションボード上のデュアルポートＲＡＭを経てマスター／スレーブ通信によりコアボードと通信する。その典型として、オプションボードの一つには、コンピュータ２１などのスタンドアロンコンピュータによりＭＤＣ２０へ接続するインタフェースボードがある。また、オプションボードには、電話２２へ接続するファクシミリボード、ＰＣＬ５、ＬＩＰＳ、Ｐｏｓｔｓｃｒｉｐｔなどのページ記述言語コマンドをラスタ化するラスタライザーボード、および１９９３年１２月２２日に米国出願されたＮｏ．０８／１７１，７２０「文書に格納されたテキストおよび／または非テキストブロックを選択する方法と装置」に記載されたブロック選択とページ分析機能などの先端的な画像処理を行う画像処理ボードを備えている。
【００１７】
特に顕著なことは、本実施形態によれば、オプションボードの一つが、ＭＤＣ２０のコアボードへ接続可能なＮＩＢ５０であり、ローカルエリアネットワークヘアクセスすることを可能とすることである。
【００１８】
動作状態において、ディジタル複写機１０は、標準のディジタル複写機として独立して動作するスタンドアロンモードを有する。さらに、ディジタル複写機は、パーソナルコンピュータ２１を介してローカルユーザーに対し、スキャナーとして、または、プリンターとして動作する。最も典型的には、ＮＩＢ５０を介し、ＭＤＣ２０と共動して、ディジタル複写機１０は、複写機１０内のスキャナー、複写機１０内のプリンター、または、前述のファクシミリオプションボード、ラスタライザオプションボード、あるいは画像処理オプションボードなどのＭＤＣ２０のオプションボードの一つを並行して使用することを望んでいる多数のネットワークユーザーの誰からもアクセス可能な多機能ネットワーク装置として動作する。
【００１９】
図２は、ＭＤＣ２０の破断斜視図である。上述のように、ＭＤＣ２０は、コアボード２４、インタフェースボード２６、ファクシミリまたはラスタライザまたは画像処理オプションボードなどのオプションボード２７、及びＮＩＢボード５０を備えている。
【００２０】
図３はＭＤＣ２０の構成図である。図３から分かるように、コアボード２４、インタフェースボード２６、オプションボード２７、およびＮＩＢ５０は、ＣＰＵバス２９とビデオバス３０とにより、すべてマザーボード２８へ接続されている。コアボード２４は、ディジタル複写機１０からのインタフェースバス１３をビデオバス３０で使用できるようにするため、高速処理回路を備えている。詳細に言えば、コネクター３１とＦＩＦＯ３２とを介して、セレクター３３の制御の下に、コアボード２４は、フィルター処理部３４、密度処理部３５、ディジタル処理部３６、回転処理部３７、拡大処理部３８および平滑化処理部３９を、ビデオバス３０を経てＮＩＢ５０などの接続されたボードのすべてから使用可能にしている。コアボード２４はインターフェースボード２６や接続されたオプションボードを制御するＣＰＵ４１を含む。ＣＰＵ４１は、ＣＰＵバス４０へも接続されており、バス４０へは、ＲＡＭメモリ４２、ＲＳー２３２シリアルコントローラ４３、および４０ＭＢのハードディスク４５を制御するＳＣＳＩコントローラ４４も接続されている。コアボードは、デュアルポートＲＡＭを経てオプションボードのそれぞれへ通じているマスター／スレーブ通信により、すべての接続されたオプションボードを制御する。後述のセクション１．１において説明されているこのマスター／スレーブ通信において、オプションボードは、コアボードからのアクセス照会コマンドに対して応答を返す。この過程を繰り返すことにより、実行されるボード間の通信の衝突は防止される。
【００２１】
インタフェースボード２６は、コアボード２４のＣＰＵバス４０とマザーボード２８のＣＰＵバス２９とを経て、ＣＰＵ４１から直接に制御されて、動作する。詳細には、インタフェースボード２６は、メモリ４６と、セントロニクス・コントローラなどによるコンピュータ２１との並列通信、ＳＣＳＩコントローラによるＳＣＳＩ通信、ＲＳ−２３２コントローラによるシリアル通信を制御する各種コントローラ４７とを備えている。
［１．１マスター／スレーブ通信］
ＭＤＣ内のすべての通信は、コアボード２４を経て中継される。例えば、ディジタル複写機１０のインタフェースバス１３への画像データの受信または送信は、コアボード２４を介してオプションボードまたはＮＩＢボードを経由して中継される。さらに、ボード間通信は、コアボードを経て中継される。例えば、オプションボード２７がファクシミリ機能を備えている場合、ネットワークユーザーは、コアボード２４を介したオプションボード２７への通信を中継するＮＩＢボード５０を経由して、そのファクシミリ機能をアクセスする。これは、コアボード２４が各オプションボードのデュアルポートＲＡＭへのアクセス照会コマンドを巡回伝送することにより行われる。各オプションボードは、応答を発行することにより、コアボード２４からのアクセス照会コマンドに応答する。応答には、オプションボードへの更なるコマンドの発行をコアボードに要求するものが含まれ得る。この更なるコマンドとしては、コアボードへのデータの送信、または、ビデオデータのビデオバス３０への伝送等がある。コアボードは、オプションボードのデュアルポートＲＡＭから応答を読み、その応答を適切に処理する。例えば、ファクシミリデータをネットワークからＮＩＢ５０を経由して送る場合に、ＮＩＢボード５０がコアボード２４からのその旨のアクセス照会コマンドをＮＩＢ５０のデュアルポートＲＡＭから読むと、ＮＩＢ５０はファクシミリデータがオプションボードへ伝送されることを示す応答をコアボードへ送る。次に、コアボード２４は、ファクシミリデータを出力するようＮＩＢボード５０へコマンドを送る。ＮＩＢボード５０は、ファクシミリデータを自身のデュアルポートＲＡＭへ書き込むことにより、このコマンドへ応答する。コアボード２４は、ファクシミリデータを獲得して、次のサイクルでアクセス照会コマンドをファクシミリオプションボード２７のデュアルポートＲＡＭへ送る。このアクセス照会コマンドには、データを受信するコマンドが含まれている。このように、コアボード２４は、その制御の下でアクセス照会コマンドを周期的にボードと装置とへ送ることにより、ボードと装置のアクセスを管理する。
【００２２】
このようにして、インタフェース１３を介しての複写機１０からの或いは複写機１０への通信と、オプションボードまたはＮＩＢ５０からの或いはそれらへの通信とを含むＭＤＣ内のすべての通信は、すべての接続された装置にコアボード２４のアクセスを巡回させ、アクセス照会コマンドをそれぞれの装置へ周期的に送ることにより、コアボード２４を経て中継される。コアボード２４は、各オプションボードからの応答を待ち、その応答は、更なるコマンドの発行要求を含み得る。この場合、コアボード２４は、各接続した装置とのマスター／スレーブ通信におけるマスター装置として働く。
【００２３】
図４Ａ〜図４Ｄは、ＮＩＢ５０がコアボード２４により中継されたディジタル複写機１０へプリントジョブシーケンスを送る場合のマスター／スレーブ通信過程を示している。図４Ａに示されているように、コアボード２４は、それに接続したすべてのオプションボードを巡回し、（１）においてアクセス照会コマンドをオプションボード２７へ送る。オプションボード２７は、（２）において、アクセスが必要ないことを示しす応答を行う。
【００２４】
コアボード２４は、それに接続した装置への巡回アクセスを続け、アクセス照会コマンド（３）をＮＩＢ５０へ送る。ＮＩＢ５０は、ディジタル複写機１０へ送るべく準備されたプリントジョブを有しており、（４）において、プリントジョブをＮＩＢ５０から引き出すことを指示する更なるコマンドの発行をコアボード２４へ要求することで応答する。
【００２５】
図４Ｃに示されているように、コアボード２４は、ＰＣＬデータ入力コマンド（５）を発行し、これに対して、ＮＩＢ５０は、（６）においてカウントとＰＣＬデータを送ることにより応答する。ＮＩＢ５０が応答するべきコマンドを発行するコアボード２４のこのシーケンスは、ＮＩＢ５０が、プリントジョブに関するすべてのセットアップ情報（宛先、ページカウント、用紙源など）をコアボード２４へ送ってしまうまで続く。
【００２６】
次に、図４Ｄに示されているように、コアボード２４は、画像データを送るように、コマンド（７）をＮＩＢ５０へ発行する。ＮＩＢ５０は、（８）において、伝送コマンドを受信したことを示すアクノリッジを返すとともに、（９）において、画像データをビデオバス３０へ送ることにより応答する。コアボード２４は、（１０）において、その画像データを、ジョブを順次プリントするディジタル複写機へ中継、伝送する。
【００２７】
同様な形態で、コアボード２４は、それへ接続されたほかの装置への通信を中継する。例えば、スキャンジョブをディジタル複写機１０からＮＩＢ５０へ中継したり、或いは、ファクシミリジョブをＮＩＢ５０からファクシミリオプションボード２７へ中継する。
［２．ネットワーク・インタフェース・ボード］
図５は、ネットワークインタフェースボード５０の構成要素の物理的配置を示す図である。図５に示されているように、ＮＩＢ５０は、構成要素がすべてＰＷＢ（プリント配線板）に取り付けられており、ＮＩＢ５０のすべての機能を制御するインテル８０４８６−ＤＸ２マイクロプロセッサ（商標）などのマイクロプロセッサ５２、アドレス／データバスをモニターし、チップ選択コマンドを送るＮＩＢ５０の各種機能を制御／モニターするＮＩＢに特有の論理回路を有するＰＣ−ＡＴチップセット５４、ローカルエリアネットワークへのアクセスを管理するイーサネットコントローラなどのネットワークコントローラ５５、および１０ＢａｓｅＴ、１０Ｂａｓｅ２、およびＡＵＩなどの標準ネットワーク配線に接続する３つのネットワークコネクター５６から構成している。マイクロプロセッサ５２には、最小４ＭＢのダイナミックＲＡＭ（ＤＲＡＭ）がＳＩＭＭ（シングル・インライン・メモリ・モジュール）形ソケット５７により装着されており、これは６４ＭＢのＤＲＡＭを受け入れることが出来る。デュアルポートＲＡＭ５９は、ＭＤＣ・ＣＰＵバス２９上のＭＤＣコアボード２４とコネクター６０を経て通信するために設けられている。
【００２８】
マイクロプロセッサ５２は、また、不揮発性メモリとしてのＰＣＭＣＩＡサイズのハードディスクドライブ６１（本例では、１３１ＭＢのハードディスクドライブ）へのアクセスを備えている。ＰＣＭＣＩＡインタフェースコントローラ６４により制御される二つのオプションスロットは、それぞれ、ＰＣＭＣＩＡタイプ２の拡張部を備えており、ＮＩＢ５０に多様な周辺機器、例えば、モデム、ＡｒｃＮｅｔ（アークネットワーク）インタフェースなどを追加することが可能である。
【００２９】
ＭＤＣのビデオバス３０へのアクセスは、ビデオバスゲートアレイ６６により制御されるビデオバスコネクター６５を経て行われる。ゲートアレイ６６は、ＳＩＭＭソケット６７により３２ＭＢのＤＲＡＭまで拡張可能な、最小１ＭＢのＲＡＭ（ＶＲＡＭ）へのアクセスを行う。
【００３０】
状態灯６８が、ユーザーがＮＩＢ５０の内部状態フラグをモニターするために備えられている。そのほかに、２つのデータインタフェースポートが設けられている。即ち、スタンドアロンコンピュータなどの双方向データ装置への接続のための双方向並列ポート６９ａと、デバッグなどのためにシリアル通信をサポートするためのＲＳ−２３２シリアルポート６９ｂである。
［２．１ ネットワーク・インタフェース・ボードの構造］
図６は、ＮＩＢ５０における相互連結性を示す高レベル構成図である。図示のように、マイクロプロセッサ５２は、アドレスバス７０及びデータバス７１へ接続されている。チップセット５４も、アドレスバス７０及びとデータバス７１へ接続されている。チップセット５４は、アドレス及びデータバスとビデオバスゲートアレイ６６との間に配置されるインタフェース５４ａと、イーサネットコントローラ５５とネットワークコネクターとの間に配置されるインタフェース５４ｂとを有する。更に、アドレス及びデータバス７０，７１は、イーサネットコントローラ５５、４ＭＢのＤＲＡＭ５７を含むＤＲＡＭ用ＳＩＭＭソケット５７ａ、デュアルポートＲＡＭ５９（上述のように、コネクター６０を経てＭＤＣ・ＣＰＵバス２９へインタフェースしている）、不揮発性メモリ６１（ここでは１３１ＭＢのハードディスクドライブ）、およびＰＣＭＣＩＡオプションカード用のスロット６２，６３をアドレスとデータバス７０，７１へインタフェースするＰＣＭＣＩＡインタフェース６４を接続している。
【００３１】
インタフェース５４ａは、ビデオバスゲートアレイ６６をアドレス及びデータバス７０，７１へインタフェースしている。ビデオバスゲートアレイ６６は、１ＭＢのＶＲＡＭ６７を有するメモリＳＩＭＭＣソケット６７ａへ接続されているそれ専用のアドレス及びデータバス７２，７４を有する。上述のように、ビデオバスゲートアレイ６６は、コネクター６５を経てビデオバス３０へインタフェースしている。
【００３２】
図７は、マイクロプロセッサ５２によるアクセスと処理とのために、ディスクドライブ６１上の不揮発性メモリに格納されている処理ステップ（または、プログラム）の構成例を示す。図７に示されているように、ディスクドライブ６１は、電源投入時或いはブートアップ・コマンドの受信時にマイクロプロセッサ５２により処理される構成ファイル７５を有する。構成ファイルは、通常、マイクロプロセッサ５２へ、メモリをどのように分割するか、どのメモリ常駐プログラムがメモリのどの領域にロードされるか、どのアプリケーションプログラムが並列に実行されるタスクとして始動するか、などに関して指示する。例えば、構成ファイル７５は、ネットワーク通信プロトコルのためにＤＲＡＭ５７の幾つかの領域を専用化するマイクロプロセッサ５２への命令を有する。
【００３３】
ディスクドライブ６１は、また、マルチタスキング・オペレーティング・システム７６を含む。マルチタスキング・オペレーティング・システム７６は、マイクロプロセッサ５２がマルチタスキング環境において動作できるようにするものであり、これにより、ネットワーク処理は、異なるネットワークユーザーに対して同時に実行される。詳細には、マルチタスキング・オペレーティング・システム７６により、マイクロプロセッサ５２は、プリントサービスの要求などの第一のネットワークユーザーからのネットワーク要求を、第一のネットワークユーザー関係の処理が完了するまで待つ必要もなく、走査サービスなどの第二のユーザーからのネットワーク要求の処理と同時に処理する。
【００３４】
マルチタスキング・オペレーション・システム７６のカーネルは、タスク管理、タスク間通信、メモリ管理およびほかの数種類の資源管理を可能にする。具体的には、カーネルは、次のことを行う。
【００３５】
（１）マルチタスキング：カーネルは、Ｖ８６モードで実行する１６ビットアプリケーションを協働させ、保護モードで実行する３２ビットアプリケーションを協働させる非先取り（non-preemptive）マルチタスキングをサポートする。さらに、カーネルは、非協働の常備された（off-the-shelf）ＤＯＳアプリケーションを、それらのアプリケーションをマイクロプロセッサ５２のＶ８６モードにおいて実行することにより、先取り的に（preemptively）マルチタスキングする（Ｖ８６モードは、リアルモード実効モジュールが物理的アドレス空間のどこに配置されてもよく、リアルモードのように物理メモリの低位の１ＭＢに制限されない）。
【００３６】
（２）ＤＯＳサポート：カーネルは、複数のＤＯＳタスクを実行可能にする。これらのタスクは、それぞれがＶ８６モードにおいて、それ自身の仮想計算機で実行する。提供されるＤＯＳサポートのレベルは、ＤＯＳファイルシステムのサポートを含んでいるが、一般的には、ビデオ、キーボードまたはマウス機器のサポートを含んでいない。好適には、ＤＯＳ自体は、カーネルの内部では実行されない。むしろ、カーネルは、ＤＯＳが異なるＤＯＳタスクの間で共有されることを可能にする。
【００３７】
（３）タスク間通信：タスク間の通信のためにメッセージング機構が設けられている。ＩＰＣを行うＡＰＩは存在するが、これはカーネルの外で実行される。
【００３８】
（４）共有ライブラリ：このカーネルは、ライブラリが異なるタスクの間で共有されることを可能にする。このため、ライブラリルーチンのただ一つのコピーがタスクの数に関係なく存在するようになる。
【００３９】
（５）メモリ管理：割り当てるインタフェースとフリーメモリとが備えられている。これは、１ＭＢより大きいメモリへのアクセスを必要するアプリケーションをサポートすることを可能にする。ＤＯＳエクステンダは、ＤＯＳサービスを３２ビットアプリケーションへ提供することが必要であるが、これらのアプリケーションは、３２ビットＤＯＳアプリケーションとして開発することができる。このように、カーネルは、ＤＰＭＩを実行して、いかなるＤＰＭＩにも互換可能なＤＯＳエクステンダが、３２ビックアクセスを行うのに使用されることを可能にする。
【００４０】
（６）割り込みハンドラー：ＤＯＳスタイル装置のドライバーはサポートされる。
【００４１】
（７）フラットアドレス指定モデル：カーネルは、インテル８０４８６のフラット３２ビットアドレス指定モデルをサポートする。
【００４２】
（８）ホストＰＣサポート：カーネルは、８０４８６／８０３８６装備のＰＣワークステーションで動作する。従って、ワークステーションは、標準で備えられた（off-the-shelf）ＤＯＳのＰＣツールを用いて、開発環境として、およびＮＩＢアプリケーションソフトウェアの（限定された）テスト環境として使用することができる。
【００４３】
さらに、ディスク６１は、ノーベルタイプのプロトコルスタックであるＩＰＸ／ＳＰＸとＵＮＩＸタイプのプロトコルスタックであるＴＣＰ／ＩＰとを含むネットワークプロトコルスタックモジュールは勿論のこと、ネットワークドライバーとマルチプレクサのソフトウェアを含む。
【００４４】
詳細には、ＭＬＩＤ（マルチリンク・インタフェース・ドライバー）は、最低位レベルのネットワーク接続ソフトウェアを備え、ＨＳＭ（ハードウェアサポートモジュール）と共にリンクされたＭＳＭ（媒体サポートモジュール）を有する。ＬＳＬ（リンクサポートレイヤ）は、上記の、最低位ＭＬＩＤ機能とネットワークプロトコルスタックとの間でマルチプレクサとして働くネットワークコードである。これらのプロトコルスタックは、ＵＮＩＸスベースのプロトコルスタックであるＴＣＰ／ＩＰはもちろん、ノーベルタイプのプロトコルであるＩＰＸ／ＳＰＸプロトコルスタックを含む。
【００４５】
ディスク６１は、プリントサーバー処理ステップ７９とスキャンサーバー処理ステップ８０とを有する。プリントサーバーとスキャンサーバーとは、ディジタル複写機１０内のプリンターとスキャナーとの機能を、ローカルエリアネットワークへ提供する。詳細には、プリントとスキャンサービスについてのネットワークの要求に応答して、プリントサーバー７９とスキャンサーバー８０とは、ＣＰＵバス２９とコネクター６０とを経てコアボード２４とマスター／スレーブ通信を行うことによりこれらの要求にサービスし、コネクター６５を経てビデオバス３０よりのビデオ情報の読みとり、ビデオバス３０へのビデオ情報の書き込みを行うように機能する。その上、マルチタスキング・オペレーション・システム７６により、プリントサーバーの機能とスキャンサーバーの機能は、ほかのサービスが始まる前に、一つのサービスが完了することを待つ必要がなく、同時に実行され得る。
【００４６】
ディスク６１は、ファクシミリサーバー８１と画像処理サーバー８２などのほかのサーバーを有する。これらのサーバーは、ＭＤＣ２０へ接続されたほかのオプションボード２７の機能を引き出すべく動作をする。例えば、ファクシミリオプションボードがＭＤＣ２０へ接続されている場合、ファクシミリサーバー８１は、ファクシミリオプションボードの機能をローカルエリアネットワークへ送る。ほかの例として、上述の米国出願０８／１７１，７２０号によるブロック選択を行う画像処理ボードなどの特殊目的画像処理ボードがＭＤＣ２０へ接続されている場合、画像処理サーバー８２は、その特殊目的ボードの機能をローカルエリアネットワークへ送るように動作する。その上に、上述のように、マルチタスキングオペレーションシステム７６により、その機能はマルチタスキング環境に送られ、これにより、それ以前に発行されたネットワーク要求の完了を待つ必要もなく、すべての必要なサーバーは、データを同時に処理する。
【００４７】
ディスク６１に格納されたほかのプログラムは、フレームタイプのプリスキャンニングプログラムを含む。フレームタイプのプリスキャンニングプログラムは、どのフレームタイプ（例えば、８０２．２、８０２．３、イーサネットII、またはイーサネットスナップ）がどのプロトコルスタック（例えば、ＩＰＸ／ＳＰＸまたはＴＣＰ／ＩＰ）に関連しているかを識別することを担う。適切なプリスキャン動作は、係属中の米国出願８０／３３６，０６２（１９９４年１１月４日出願、名称「ネットワークプロトコルセンサー（Network Protocol Sensor）」）に記載されている。ＤＯＳトランスレータは、ローカルのＤＯＳ系機能呼び出しをネットワーク機能呼び出しへ翻訳するコードを有する。これにより、ＤＯＳトランスレータ８５は、開く、読みとる、書き込む、閉じるなどのネットワークファイル機能を備えている。サービス広告プロトコル８６は、ネットワーク装置がそれ自身をネットワークのファイルサーバーへ登録することが出来る普通のノベルオペレーションシステムの概念である。ファイルサーバーは、プリントサーバー、スキャンサーバー、ファクシミリサーバー、などのアクティブな、および非アクティブなネットワークエンティティのリストを維持する。ソケットモニタ８７は、すべてのプロトコルスタックのＮＩＢ間の協調を行うように設けられている。ソケットモニタ８７は、典型的には、ネットワークボードとＭＤＣとの間のステータスと制御のチャンネルを有しており、この理由から、プリンターステータスを獲得することのできる唯一のタスクである。ソケットモニター８７は、ＮＩＢへのプロセス間の通信を経てほかのタスクへステータスと制御を提供する。ソケットモニタ８７はまた、すべてのノベル指向のステータスと制御ユーティリティ間のネットワーク接続とパケットの内容とに関連している。最後に、常駐サービスユーティリティ８９は、不揮発性ＲＡＭの読み出しと書き込み、デバッガー、タイマークリック、およびほかの基本的機能などの包括的サービスを行う多様なユーティリティを有する。
【００４８】
図８は、図６に示された構成要素の、アドレスバス及びデータバス７０，７１への接続を示す詳細な構成図である。図８に示されているように、マイクロプロセッサ５２が、アドレス及びデータバス７０，７１へ直接に接続されている。また、ＰＣ−ＡＴチップセット５４、イーサネットコントローラ５５、ＤＲＡＭ５７と拡張スロット５７ａ、デュアルポートＲＡＭ５９、不揮発性の記憶装置６１用のディスクインタフェース６１ａ、ＰＣＭＣＩＡインタフェース６４、および並列インタフェース６９が、アドレスとデータのバス７０，７１へ直接に接続されている。また、ビデオバス・ゲートアレイ６６は、アドレスバッファ９０とデータバッファ９５とを経て、アドレスとデータのバスへ間接的に接続されている。アドレスバッファ９０とデータバッファ９５は、ビデオバス・ゲートアレイ６６へ提供される結合ビデオ・アドレス・データ・バス９１を形成している。上述のように、ビデオバス・ゲートアレイ６６は、それ専用のビデオアドレス及びデータバス７２，７４を有し、これらを介してゲートアレイ６６は、ビデオＲＡＭ６７と、拡張スロット６７ａへ挿入されたすべてのＲＡＭとをアドレス指定する。
【００４９】
データまたはアドレスバス７０，７１へ直接または間接的に接続された装置のそれぞれ（すなわち、イーサネットコントローラ５５、ＤＲＡＭ５７、デュアルポートＲＡＭ５９、ディスクインタフェース６１ａ、ＰＣＭＣＩＡインタフェース６４、並列インタフェース６９、アドレスバッファ９０、データバッファ９５、およびビデオバス・ゲートアレイ６６）は、チップイネーブル入力を有する。チップイネーブル入力がアクティブでなければ、装置は、アドレスとデータのバスの通信量を無視し、アドレスまたはデータのバスへの書き込みが禁止される。チップ選択ロジック１００は、アドレスとデータの７０，７１へ直接に接続された各種装置のどれが、これらのバスへデータを読みとりまたは書き込みことが許可されるかを決定する。詳細には、チップセットロジック１００は、バスの競合状態を調停するために、バスの活動を調整する。この調整は、アドレスバス７０に出現しているアドレス信号をモニターし、これらのアドレス信号を復号化することにより、どの装置がアドレスされているかを決定することにより行われる。アドレス信号を復号化した後、チップセットロジック１００は、複数のチップ選択信号の一つを発行し、これが指定された装置のチップイネーブル入力で受信される。
［２．２チップセット論理］
図９Ａ〜図９Ｃは、チップ選択ロジック１００の可能な実施形態を示す。これらの形態は、復号化されたアドレスに応答して一つ以上の信号を出力するようにアドレスバス７０上のアドレスを復号化すべくプログラムすることができる一般的なプログラマブルなアレイ論理（ＰＡＬ）を使用する。
【００５０】
図９Ａは、一般的なチップ選択論理を示す。図９Ａに示されているように、２つのＰＡＬ１０１，１０２は、複数のチップセット信号０１〜１３の一つを正確に出力するために、アドレスバス７０のアドレス信号を復号化する。具体的には、通常のＰＡＬチップは、一般的に８個の出力だけを有する。従って、アドレスとデータのバス７０，７１へ接続された多数の装置に対応するために、これら２つのＰＡＬが、必要な数のチップ選択信号を供給するのに必要となる。このような形態は、２つのかなり高価なＰＡＬが装備されなければならないので、コスト効果はない。
【００５１】
図９Ｂは、単一のＰＡＬを使用するチップセレクトロジック１００のほかの実施を示す。詳細には、図９Ｂに示された構成には、チッブイネーブル信号を出力するだけでなく、符号化信号をも出力するＰＡＬが含まれている。この符号化信号は、必要なチップ選択信号を出力するために、別のデコーダにより復号化される。この構成には利点がある。その理由は、もう一つのＰＡＬを必要としないこともあるが、むしろ、標準の３ビット２進デコーダ（one-of-eight binary decoder）などの安価なデコーダを使用するからである。
【００５２】
具体的には、図９Ｂに示されているように、チップ選択ロジック１００は、アドレスバス７０からのアドレス信号を受信し、チップ選択信号０１〜０５の少なくとる一つを出力するようにプログラムされたＰＡＬ１０４を有する。ＰＡＬ１０４は、また、符号化信号１０５（ここでは３つの２進符号化信号）を出力するようにプログラムされている。符号化された信号は、そのまま用いられるチップ選択信号ではなく、次の表に示されているように、チップ選択番号０６〜１３に対する符号化されたチップ選択信号である。
【００５３】
【表１】
一般的なの３ビット２進デコーダであるデコーダ１０６は、符号化された信号１０５を受信し、それらを必要なチップ選択信号、すなわち、チップ選択信号０６〜１３へ復号化する。
【００５５】
希望するならば、図９Ｃに示された構成を使用することもできる。図９Ｃは、バッファ１０７をＰＡＬ１０４からのチップ選択出力へ加えた点において図９Ｂと異なる。バッファ１０７は、デコーダ１０６により誘起された僅かな遅れを補償し、チップ選択信号０１〜１３の有効となるタイミングをすべて同時とする。
【００５６】
図１２は、本実施形態による、チップ選択信号を発生するプロセス段階を示すフローチャートである。図１２に示されているように、ステップＳ１２０１において、ＰＡＬ１０４はアドレスバス７０からアドレス信号を受信する。上述のように、これらのアドレス信号は、マイクロプロセッサ５２により発生し、ＮＩＢ５０のチップに対応する。次に、ステップＳ１２０２において、ＰＡＬ１０４は、受信されたアドレス信号を解釈して、受信されたアドレス信号がＰＡＬ１０４の既知のアドレスと一致しているかどうかを決定する。これらの既知のアドレスは、チップ選択信号、または上記の符号化信号に対応する。受信されたアドレス信号が既知のアドレスと一致しない場合、処理はステップＳ１２０３からステップＳ１２０１へ戻り、新しいアドレス信号がアドレスバス７０から受信される。一方、ステップＳ１２０３において、受信されたアドレス信号が既知のアドレスと一致するならば、処理はステップＳ１２０４へ進む。
【００５７】
ステップＳ１２０４は、上記の符号化信号と反対に、受信されたアドレス信号が、既知のチップ選択信号と一致するかどうかを決定する。すなわち、ＰＡＬ１０４は、受信されたアドレス信号が既知のチップ選択信号と一致するか、どうかを決定するために、受信されたアドレス信号を既知のチップ選択信号と比較する。ＰＡＬ１０４が、受信されたアドレス信号が既知のチップ選択信号と一致すると決定した場合、処理はステップＳ１２０７へ進む。
【００５８】
ステップＳ１２０７において、受信されたアドレス信号と一致するチップイネーブル信号が出力される。例えば、図９Ｂに示されているように、ステップＳ１２０７において、ＰＡＬ１０４は、チップ選択０１〜０５の一つを出力する。図９Ｂに示されているように、これらのチップ選択信号は、ＰＡＬ１０４により出力される前にデコーダ１０６により復号化される必要はなく、上記のように、これらのチップ選択信号のそれぞれは、ＮＩＢ５０の一つのチップを使用可能にするために使用される。例えば、図８に示されているように、チップ選択信号９２は、データバッファ９５を使用可能にするために使用される。
【００５９】
しかし、ステップＳ１２０４において、ＰＡＬ１０４が、受信されたアドレス信号が既知のチップ選択信号と一致しないと決定すると、処理はステップＳ１２０５へ進む。詳細には、受信されたアドレス信号が既知のチップ選択信号と一致しない場合は、受信されたアドレス信号は処理され、上記の表に示される如く符号化された信号がＰＡＬ１０４により出力される。その後、デコーダ１０６等のデコーダによって符号化された信号が復号化され、チップ選択信号として生成される（ステップＳ１２０６）。図９Ｂの実施例の場合、デコーダ１０６は、チップ選択０６〜１３を生成してステップＳ１２０７において出力するために、ＰＡＬ１０４により出力された符号化された信号を復号化する。チップ選択０１〜０５と同様に、チップ選択０６〜１３のそれぞれは、ＮＩＢ５０の一つのチップと対応し、一つのチップを使用可能にするため、一つのチップへ与えられる。ステップＳ１２０７を経て本処理を終了する。
［２．３ ビデオバス通信］
ビデオバスゲートアレイ６６は、ビデオＲＡＭ（ＶＲＡＭ）６７へのアクセスを統合する。具体的には、ビデオバスゲートアレイ６６は、コアボード２４がビデオデータをビデオバス３０を経てＶＲＡＭ６７に対して読みとり、書き込みを行うこと、マイクロプロセッサ５２がビデオデータをアドレス及びデータバス７０，７１を経てＶＲＡＭ６７に対して読みとり、書き込みを行うことを可能とする。ビデオバスゲートアレイ６６は、適切な調停サービスを行って、各時点において、コアボード２４或いはマイクロプロセッサ５２のいずれか一方のみがＶＲＡＭへアクセスすることを補償している。
【００６０】
ビデオバスゲートアレイ６６は、１６ビット幅のデータパスを有しており、ゲートアレイがマイクロプロセッサ５２によりアクセスされるとき、ＰＣ−ＡＴチップセット５４により設定された１６ＭＨｚのクロックの下で動作する。コアボード２４とＶＲＡＭ６７との間のデータ転送はビデオバス３０を経て行われるので、ＶＲＡＭ６７へのアクセスがビデオバスを経て行われるに際して特別な処理が行われる必要はない。読みとりと書き込みのこれらのアクセスは、セクション１．１において上述されているように進行する。
【００６１】
一方で、ビデオバスゲートアレイ６６の１６ビットフォーマットは、マイクロプロセッサ５２の３２ビットフォーマットと整合せず、１６ビットＭＨｚのクロック速度は、マイクロプロセッサ５２の２５ＭＨｚの速度と整合しない。特に、ここで使用されているマイクロプロセッサ（インテル４８６マイクロプロセッサ）は、ＤＲＡＭ５７とデュアルポートＲＡＭ５９に３２ビットでアクセスする３２ビットマイクロプロセッサである。３２ビット、２５ＭＨｚマイクロプロセッサによる１６ビット、１６ＭＨｚビデオバスゲートアレイへのアクセスを可能にするため、特殊なインタフェースが必要である。インタフェース５４ａは、ＶＲＡＭ６７、ビデオバスゲートアレイ６６、およびマイクロプロセッサ５２の間で、必要な調停、タイミング、同期化、および信号の整列を行う。
【００６２】
インタフェース５４ａには、アドレスバッファ９０とデータバッファ９５とを含む。アドレスバッファ９０は、アドレスバス７０とアドレス／データバス９１との間に接続されており、アドレス／データバス９１は、順次、ビデオバスゲートアレイ６６へ接続されている。アドレスバッファ９０はチップ選択ロジック１００からのチップ選択信号９４に応答する。即ち、選択信号９４の活性化に応答して、アドレスバッファ９０がアドレスバス７０のアドレス情報をアドレス／データバス９１へバッファリングする。
【００６３】
データバッファ９５は、データバス７１とアドレス／データバス９１との間に接続されている。データバッファ９５は、データバッファ選択信号９２に応答する。即ち、データバッファ９５は、選択信号９２の活性化に応答して、（読みとりまたは書き込みのいずれかが望まれるかに従って）データバス９１のデータ情報をアドレス／データバス９１から、またはそれへとバッファリングする。
【００６４】
アドレスバッファ選択信号とデータバッファ選択信号９２とのタイミングは、チップ選択ロジック１００により調整される。即ち、チップ選択ロジック１００は、ビデオゲートアレイ６６のアドレスに対応するアドレスバス７０上のアドレス情報に応答して、アドレスバッファ選択信号９４を活性化し、これによりアドレスバッファがアドレスバス７０からのアドレス情報をアドレス／データバス９１へバッファリングする。その後、アドレスバッファ選択信号９４は非活性化され、データバッファ選択信号９２が活性化される。これにより、データバッファ９５が、データバスのデータ情報をアドレス／データバス９１から、またはそれへとバッファリングする。チップ選択ロジック１００は、非レディ信号を活性化し、マイクロプロセッサ５２によるビデオゲートアレイ６６への読みとりと書き込みの動作中において、必要に応じて、マイクロプロセッサ５２にウエイトを挿入させる、。
【００６５】
図１０は、上述の動作を示すタイミング図である。図１０において、（ａ）は、マイクロプロセッサのクロック信号で、この実施形態では２５ＭＨｚである。（ｂ）はバスクロック信号であり、ビデオバスゲートアレイ６６に関するビデオバスを制御する。このバスクロック信号はクロック信号ａを１６ＭＨｚ分割することにより得られる。（ｃ）はストローブ信号であり、アドレス／データバス９１のストローブを示す。（ｄ）は、ビデオストローブ信号である。（ｅ）はアドレスバス７０のアドレス情報を示し、（ｆ）はデータバス７１のデータ情報を示し、（ｇ）はデータバッファ選択信号９２の状態を示し、（ｈ）はアドレスバッファ選択信号９４の状態を示し、（ｉ）はアドレス／データバス９１のアドレス情報とデータ情報の状態を示す。（ｊ）は、読みとり／書き込み信号であり、（ｋ）は、マイクロプロセッサ５２へ送られる非レディ信号９６の状態を示している。
【００６６】
図１０に示されているように、アドレスバッファ７０のアドレス情報がＶＲＡＭ６７内のメモリロケーションに対応する場合、アドレスストローブｄの受信に応答して、チップ選択ロジック１００は、３つの信号を発生する。すなわち、アドレスバッファ選択信号９４、非レディ信号９６、およびビデオバスゲートアレイ６６のチップ選択信号である。非レディ信号９６により、マイクロプロセッサ５２は、メモリアクセス動作中にウエイトを生成する。一方、アドレスバッファ選択信号９４により、アドレスバッファ９０は、アドレスバス７０上のアドレス情報をアドレス／データバス９１へバッファリングする。
【００６７】
アドレス／データバス９１の有効なアドレス情報に応答して、またそのチップ選択信号がチップ選択ロジック１００により活性化された場合、ビデオバスゲートアレイ６６は、ビデオデータバス７２とビデオアドレスバス７４とを経て、ＶＲＡＭ６７をアクセスする。ＶＲＡＭ６７からの読み出しの場合、ビデオバスゲートアレイ６６は、ＶＲＡＭ６７からのデータをアドレス／データバス９１へ送り返す。ＶＲＡＭ６７への書き込みの場合、ビデオバスゲートアレイ６６は、有効なデータ情報がアドレス／データバス９１に現れるのを待ち、後述のように、その後、それをＶＲＡＭ６７へ書き込む。
【００６８】
クロックサイクルが終わると、チップ選択ロジック１００はアドレスバッファ選択信号９４を非活性化し、データバッファ選択信号９２を活性化する。これにより、順次、データバッファ９５は、（読みとりまたは書き込みのいずれかが要求されるかに従って）データバス７１のデータ情報をアドレス／データバス９１から、またはそれへバッファリングする。詳細には、ＶＲＡＭ６７への書き込みの場合、データバス７１のデータ情報は、データバッファ９５によりアドレス／データバス９１へバッファリングされ、ビデオバスゲートアレイ６６は、それをビデオデータバス７２を経てＶＲＡＭ６７へ送る。ＶＲＡＭ６７からの読みとりの場合、上述のように、ビデオバスゲートアレイ６６は、ビデオデータバス７２を経てＶＲＡＭ６７のデータを引き出し、データをアドレス／データバス９１へ送り、そこで、データバッファ９５は、そのデータをデータバス７１へバッファリングして返す。
【００６９】
データバッファ選択信号９２が、少なくとも一つの完全なクロック信号の間、活性状態であった後、非レディ信号９６が不活性化され、現在のＶＲＡＭアクセスサイクルが完了していることを、マイクロプロセッサ５２へ信号で知らせる。マイクロプロセッサ５２がＶＲＡＭ６７へ書き込んだならば、動作はここで完了する。同様に、マイクロプロセッサ５２がＶＲＡＭ６７から読み込んだならば、マイクロプロセッサ５２は、ここで要求したデータ情報をデータバス７１から得ることができる。
【００７０】
図１３は、本実施形態による高速アドレスバスと高速データバスとを低速アドレス／データバスへインタフェースする処理ステップを示すフローチャートである。ステップＳ１３０１において、チップ選択ロジック１００は、アドレス情報をアドレスバス７０から、データ情報をデータバス７１から受信する。上記のように、アドレスとデータの情報は、マイクロプロセッサ５２によりアドレスバス７０へ出力される。ステップＳ１３０２において、チップ選択ロジック１００は、受信したアドレス情報を解釈して、アドレス情報がＶＲＡＭ６７のメモリロケーションに対応するかどうかを決定する。受信されたアドレス情報が、ＶＲＡＭ６７のメモリロケーションに対応しないならば、処理はステップＳ１３０３からステップＳ１３０１へ戻り、その後、新しいアドレス情報とデータ情報とが、それぞれ、アドレスバス７０とデータバス７１から受信される。受信されたアドレス情報が、ＶＲＡＭ６７のメモリロケーションに対応する場合は、処理はステップＳ１３０４へ進む。
【００７１】
ステップＳ１３０４において、図８に示されているように、ビデオバスゲートアレイ６６は、チップ選択ロジック１００から出力されたビデオバスゲートアレイ信号９２ａにより動作状態になる。より詳細には、上記のように、チップ選択ロジック１００は、受信されたアドレス情報を解釈し、チップ選択信号を発生する。ここでは、チップ選択信号９２ａが生成される。その後、処理はステップＳ１３０５へ進む。
【００７２】
ステップＳ１３０５は、ビデオバスゲートアレイ６６が、ＶＲＡＭ６７にアクセス可能であるかどうかを決定する。ビデオバスゲートアレイ６６が、ＶＲＡＭ６７にアクセス可能でないならば、処理はステップＳ１３０６へ進み、そこで、処理は、ビデオバスゲートアレイ６６がＶＲＡＭ６７にアクセス可能となるまで停止する。ビデオバスゲートアレイ６６がＶＲＡＭ６７にアクセス可能になると、ステップＳ１３０７において、アドレスバッファ９０とデータバッファ９５は、それぞれ、アドレスバッファ選択信号９４とデータバッファ選択信号９２とにより動作状態とされる。図８に示されているように、これらの信号は、アドレスバス７０から受信されたアドレス情報に応答してチップ選択ロジック１００により出力される。
【００７３】
上述のように、アドレスバッファ９０は、アドレス情報をアドレスバス７０とアドレス／データバス９１との間でバッファリングし、データバッファ９５は、データ情報をデータバス７１とアドレス／データバス９１との間でバッファリングする。このようにして、アドレスバッファ９０とデータバッファ９５とが動作状態になると、アドレス情報とデータ情報とは、それぞれ、アドレスバス７０とデータバス７１とから、アドレス／データバス９１を経てビデオバスゲートアレイ６６へ送られる。
【００７４】
次に、ステップＳ１３０８において、ビデオバスゲートアレイ６６は、ＶＲＡＭへアクセスするために、アドレスバッファ９０を経て送信されたアドレス情報を使用する。上述のように、この情報は、データ情報をＶＲＡＭ６７へ書き込むか、またはデータ情報をＶＲＡＭ６７から読みとるために、ビデオバスゲートアレイ６６により使用される。ステップＳ１３０８の完了により、本処理は終了する。
［３．動作］
ネットワークインタフェースボードの動作を、図１１に示されたフローチャートを参照して説明する。図１１に示された処理手順は、記憶装置６１（図７）内のプログラムをＤＲＡＭ５７へロードし、マイクロプロセッサ５２によって各処理をＤＲＡＭから実行することにより、実施される。
【００７５】
図１１の処理手順は、多装置コントローラ２０へ接続されたインタフェースバスを有する複写機のネットワークインタフェースボードの動作を示しており、多装置コントローラ２０は、複数のほかのボードがビデオバス２９とＣＰＵバス３０とを経て接続されているコアボード２４を備えている。上述のように、多装置コントローラ２０は、ＣＰＵバス２４を経て実行されるマスター／スレーブ通信によりコントローラ２０へ接続された各ボードを制御する。以下に説明する形態において、ＮＩＢ５０は、ビデオバス３０を経て送られる画像データを用いて、複写機のスキャンとプリントの機能をコンピュータ化されたローカルエリアネットワークへ送る動作を行う。特に、以降に詳細に説明するように、ネットワークインタフェース５６を経てＬＡＮからのネットワークサービスに対する要求が発行あるいは応答され、更にＭＤＣコネクター６０，６５を介してＮＩＢ５０はビデオバス及びＣＰＵバスとインターフェースしている。プロセッサー５２は、マルチタスキング環境において動作して、コアボード２４からのＣＰＵバスを経たマスター／スレーブアクセス照会コマンドに応答し、画像データをビデオバスへ読みとり、あるいは書き込む。マルチタスキングプロセッサーも、スキャニングとプリンティングサービスについてのＬＡＮの要求に応答し、これらのスキャンニングとプリンティングの要求を同時に処理する。ほかのサービスも、ＭＤＣ２０へ接続されているほかのオプションボードにより、ＮＩＢ５０を経て行われる。
【００７６】
ステップＳ１１０１において、電力の投入または適切な論理リセットが行われると、ＣＰＵ５２は、ディスクドライブ６１の構成ファイル７５を参照してブートアップ処理を始動する。上述のように、構成ファイルは、メモリ割り付け、オペレーションシステムなどのＮＩＢ５０の構成を決定する各種オプションを有することができる。通常、構成ファイル７５は、ネットワークとＭＤＣ２０との間をインタフェースするネットワークインタフェースボードとして、ＮＩＢ５０を構成する。その場合、上述のように、構成ファイル７５は、メモリの構成、ネットワーク通信スタックなどの各種メモリ常駐プログラムのメモリスペースの割り付け、およびマルチタスキングオペレーションシステム７６の開始とローディングから成っている。特に、上述のように、マルチタスキングオペレーションシステム７６の作用により、多様なネットワークユーザーへの同時ネットワークサービスが可能である。
【００７７】
図１１へ戻り、ステップＳ１１０２において、マイクロプロセッサ５２は、そのネットワーク通信ソフトウェアをロードする。詳細には、マイクロプロセッサ５２は、ネットワークドライバーとマルチプレクサとをそれらに割り付けられたメモリ（一般に、高位メモリ）へロードし、さらに、ＮＩＢ５０が装着されているネットワーク環境におけるネットワーク通信に関係するために必要とされるネットワーク通信スタックはすべてロードする。例えば、ノベル・ネットウェア・ネットワーク環境が設定されている状態において、マイクロプロセッサ５２は、ＩＰＸ／ＳＰＸネットワーク通信スタックをメモリへロードする。同様に、ＵＮＩＸネットワークオペレーションシステムが設定されている状態において、マイクロプロセッサ５２は、ＴＣＰ／ＩＰネットワーク通信スタックをメモリへロードする。ＩＰＸ／ＳＰＸまたはＴＣＰ／ＩＰ、またはいずれも、スタートアップ・スクリプト（構成ファイル７５）の一部として格納されている。
【００７８】
ステップＳ１１０３とＳ１１０４において、マルチタスクオペレーティングシステム７６と必要なネットワークサーバ（例えば、プリントサーバ７９、スキャンサーバ８０、ファクシミリサーバ８１、画像処理サーバ８２）が全てロードされる。そして、マルチタスクオペレーティングシステム７６が起動される。その後、ステップＳ１１０５において、ＮＩＢ５０はネットワークサービスに関する要求を待つ。ネットワークサービスに関する要求が受信されるまで、ＮＩＢ５０はアイドル状態で待機し、コアボード２４からのアクセス要求コマンドに対しては単なるアクノリッジ（ＡＣＫ）で応答する。一方、ネットワークサービスに関する要求が受信されるやいなや、処理はステップＳ１１０６へ進む。ここで、ネットワークサービスに関する要求は、ネットワークユーザからのものでも、ディジタル複写機１０を操作するローカルユーザからのものでもよい。
【００７９】
ネットワークサービスに対する要求が受信されると、ステップＳ１１０６とＳ１１０７において、その要求はサービスを受ける。詳しくいうと、ステップＳ１１０６において、マイクロプロセッサ５２は、適切なネットワークサーバーの実行を開始する。例えば、プリントサービスが要求される場合、マイクロプロセッサ５２は、プリントサーバー７９の実行を開始する。同様に、スキャンサービスが要求された場合、マイクロプロセッサ５２は、スキャンサーバー８０の実行を開始する。ファクシミリサーバー８１と画像処理サーバー８２は、ファクシミリサービスまたは画像処理サービスが要求される場合に提供される。
【００８０】
ステップＳ１１０７において、マイクロプロセッサ５２は、要求に対するサービスを行うために、必要なサーバの実行を継続する。次に、オペレーティングシステム７６により提供されるマルチタスキングオペレーションによって、ステップＳ１１０５へ戻り、ネットワークサービスに対するほかの要求を待つ。一方で、ステップＳ１１０７においてすでに処理されているサービスは、完了するまで続く。ほかの要求が受信されると、マルチタスキングオペレーションにより、マイクロプロセッサ５２は、適切なサーバーの実行を開始し（ステップＳ１１０６）、その要求に対するサービスを始める（ステップＳ１１０７）。このようにして、並列ネットワーク処理が、ＮＩＢ５０により制御された装置によって物理的にサポートされる範囲で実行されている。
【００８１】
本実施形態は、特定の呈示実施形態に関して説明されている。本実施形態は、上述の実施形態に限定されず、また、多様な変更と修正が、本実施形態の精神と範囲を逸脱することなく行われ得る。
【００８２】
【発明の効果】
以上説明したように、本発明は、複数のネットワーク上のユーザから、ネットワークに接続された装置の有する機能を並列的に利用することを可能とする。このため、複数のネットワークユーザが同時に同一装置の有する機能を利用でき、ネットワーク上の資源の利用効率を向上させることができる。
【００８３】
上記ネットワークに接続された装置として、ディジタル複写機を用いれば、その有するスキャナ機能とプリンタ機能とをネットワークユーザは並列的に利用することができる。
【００８４】
【図面の簡単な説明】
【図１】ディジタル複写機を制御するコアボードを有する多装置コントローラ（ＭＤＣ）に装着されたネットワークインタフェースボードを示す図である。
【図２】ＭＤＣに取り付けられた個々のボードを示すＭＤＣの破断斜視図である。
【図３】ＭＤＣの機能構成を示す図である。
【図４Ａ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｂ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｃ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図４Ｄ】ＭＤＣのコアボードとＭＤＣのほかのボードとの間のマスター／スレーブ通信を説明する図である。
【図５】ネットワークインタフェースボードの構成要素の物理的配置を示す図である。
【図６】ネットワークインタフェースボードの構成を示すブロック図である。
【図７】ネットワークインタフェースボードの不揮発性メモリに格納されたプログラムの構成例を示す図である。
【図８】ネットワークインタフェースボードの詳細なブロック図である。
【図９Ａ】一般的な８チップ選択論理の実施例を示す図である。
【図９Ｂ】本実施形態に使用されているチップ選択論理を示す図である。
【図９Ｃ】本実施形態に使用されているチップ選択論理を示す図である。
【図１０】共用ＲＡＭのインタフェースを説明するタイミング図である。
【図１１】ネットワークインタフェースボードのマルチタスキング動作を説明するフローチャートである。
【図１２】本実施形態によるチップ選択信号を発生する処理手順を示すフローチャートである。
【図１３】本実施形態による、速いアドレスバスと速いデータバスとを遅いアドレス／データバスへインタフェースする処理手順を示すフローチャートである。
Claims (20)
- コアボードに接続されたインタフェースバスを有し、複数のボードが、ビデオバスとＣＰＵバスを介して前記コアボードへ接続されており、該コアボードが、ＣＰＵバスを介して行われるマスター／スレーブ通信により、前記コアボードに接続されたボードのそれぞれを制御する複写機において、複写機のスキャンニングとプリンティングの機能をネットワークへ提供するネットワークインターフェースボードであって、
前記ネットワークからネットワークサービスの要求を受信し、要求に対して応答するネットワークインタフェースと、
前記ビデオバス及びＣＰＵバスに対してインタフェースしているインタフェースと、
前記コアボードからＣＰＵを介して送られたアクセス照会に応答し、スキャンニングとプリンティングのサービスの前記ネットワークの要求に応じてビデオデータをビデオバスへ読みとり、あるいは書き込むことにより、前記スキャンニング及びプリンティングの要求を並列に処理するマルチタスキングプロセッサと、を備えることを特徴とするネットワークインタフェースボード。 - マルチタスキングオペレーティングシステムとネットワーク通信ソフトウェアを格納しているメモリと、プリントサーバ、およびスキャンサーバとを更に備え、前記マルチタスキングプロセッサはネットワーク通信を前記ネットワーク通信ソフトウェアにより処理し、プリントサーバによりプリントサービスの要求を処理し、スキャンサーバによりスキャンサービスの要求を処理するように、前記マルチタスキングオペレーティングシステムに従って動作することを特徴とする請求項１に記載のネットワークインタフェースボード。
- 前記メモリは、少なくとも一つの他のサーバも格納し、前記マルチタスキングプロセッサは、前記プリンティングサーバ及びスキャニングサーバのサービス要求を他のサーバと並列に処理し、前記コアボードは、前記メモリ上の他の周辺サーバにより前記ネットワークへその機能が提供される周辺ボードへ接続されていることを特徴とする請求項２に記載のネットワークインタフェースボード。
- 前記ネットワークインタフェースボードは、前記コアボードにより調整されたマスター／スレーブ通信により前記周辺ボードへ通信することを特徴とする請求項３に記載のネットワークインタフェースボード。
- 前記ネットワークインタフェースボードは、前記ＣＰＵバスを介して前記コアボードへ応答を送ることにより、前記ＣＰＵバスを介した前記コアボードからのアクセス照会に応答することを特徴とする請求項１に記載のネットワークインタフェースボード。
- 前記コアボードは、ビデオデータが続いていることを示すネットワークインタフェースボードからの応答の受信に応じて、ビデオデータをビデオバスへ書き込むコマンドを前記ネットワークインタフェースボードへ送ることを特徴とする請求項５に記載のネットワークインタフェースボード。
- 前記ネットワークインタフェースボードは、ビデオデータをビデオバスへ書き込むコマンドの受信に応じて、ビデオデータを前記ビデオバスへ書き込むことを特徴とする請求項６に記載のネットワークインタフェースボード。
- スキャナ部とプリンタ部とを有するネットワークに接続可能なディジタル複写機であって、
前記スキャナ部とプリンタ部についての画像データにアクセスするためのインタフェースバスと、
前記インタフェースバスに接続され、前記スキャナ部とプリンタ部へのインタフェースを形成し、前記ＣＰＵバスとビデオバスを介して他のオプションボードへのインタフェースを形成しているコアボードと、
一端が前記ＣＰＵバスとビデオバスとへ接続され、他端がネットワークへ接続され、前記スキャナ部とプリンタ部のそれぞれへ並列かつ独立したアクセスを多数のネットワークユーザへ提供するマルチタスキングオペレーティングシステムを有する前記ネットワークインタフェースボードコントローラと、を備えることを特徴とするディジタル複写機。 - 前記ネットワークインタフェースボードコントローラは、前記コアボードへ接続されたその他のオプションボードのそれぞれへの並列かつ独立したアクセスを提供することを特徴とする請求項８に記載のディジタル複写機。
- 前記ネットワークインタフェースボードコントローラは、前記コアボードを通じて行われるマスター／スレーブ通信を介して、他のオプションボードをアクセスすることを特徴とする請求項９に記載のディジタル複写機。
- 前記ネットワークインタフェースボードコントローラは、前記ＣＰＵバスを通じて行われるコアボードとのマスター／スレーブ通信を介して、プリンタ部及びスキャナ部とインタフェースすることを特徴とする請求項８に記載のディジタル複写機。
- マルチタスキングオペレーティングシステムとネットワーク通信ソフトウエアとを格納しているメモリと、プリントサーバと、スキャンサーバとを更に備え、前記マルチタスキングプロセサは、ネットワーク通信をネットワーク通信スタックにより処理し、プリントサーバによりプリントサービスの要求を処理し、スキャンサーバによりスキャンサービスの要求を処理するように、前記マルチタスキングオペレーティングシステムに従って動作することを特徴とする請求項８に記載のディジタル複写機。
- 前記メモリは、少なくとも一つの他のサーバも格納し、前記マルチタスキングプロセッサは、前記プリントサーバ及びスキャンサーバのサービス要求を他のサーバと並列に処理し、前記コアボードは、前記他の周辺サーバにより前記ネットワークへその機能が提供される周辺ボードへ接続されていることを特徴とする請求項１２に記載のディジタル複写機。
- 前記ネットワークインタフェースボードコントローラは、前記コアボードにより統合されたマスター／スレーブ通信を介して前記周辺ボードへ通信することを特徴とする請求項１３に記載のディジタル複写機。
- 前記ネットワークインタフェースボードコントローラは、前記ＣＰＵバスを介して前記コアボードへ応答を送ることにより、前記ＣＰＵバスを介した前記コアボードからのアクセス照会へ応答することを特徴とする請求項８に記載のディジタル複写機。
- 前記コアボードは、ビデオデータが続いていることを示す前記ネットワークインタフェースボードコントローラからの応答の受信に応じて、ビデオデータをビデオバスへ書き込むコマンドを前記ネットワークインタフェースボードコントローラへ送ることを特徴とする請求項１５に記載のディジタル複写機。
- 前記ネットワークインタフェースボードコントローラは、ビデオデータをビデオバスへ書き込むコマンドの受信に応じて、ビデオデータを前記ビデオバスへ書き込むことを特徴とする請求項１６に記載のディジタル複写機。
- ローカルエリアネットワークと接続され、複写機とコアボードを介して接続されたネットワークインタフェースボードにおいて、前記ローカルエリアネットワークから受信したあるいは前記複写機からコアボードを介して受信したネットワークサービスに対する要求を処理するサービス要求処理方法であって、
前記ネットワークインタフェースボードを、前記複写機と前記ローカルエリアネットワークとをインタフェースするように、ネットワークインタフェースボード上のメモリに格納された構成変数により前記ネットワークインタフェースボードを初期化する工程と、
受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを前記ネットワークインタフェースボード上のメモリに格納する格納工程と、
ネットワークサービスに対する要求を受信する工程と、
ネットワークサービスに応じたネットワークサーバを、マルチタスキングオペレーティングシステムにより並列に実行することにより、ネットワークサービスに対する各要求に対して並列にサービスを行うサービス工程とを備えることを特徴とするネットワークサービス要求処理方法。 - ＣＰＵバスを介して前記コアボードから受信したアクセス照会に応じて、ビデオバスを介したビデオデータの読みとりまたは書き込みを指示するコマンドを求める要求を前記ＣＰＵバスを介して前記コアボードに発行する工程と、
前記ビデオバスを介したビデオデータの読みとりまたは書き込みを指示するコマンドを前記ＣＰＵバスを介して前記コアボードから受信する工程と、
前記ＣＰＵバスを介して前記コアボードから受信した前記コマンドに従って、前記ビデオバスを介したビデオデータの読みとりまたは書き込みを行う工程とを有することを特徴とする請求項１８に記載のネットワークサービス要求処理方法。 - ローカルエリアネットワークと接続され、コアボードを介して複写機と接続されたネットワークインタフェースボードにおいて、ローカルエリアネットワークから受信されたあるいはコアボードを介して複写機から受信されたネットワークサービスに対する要求にサービスを行うコンピュータ実行可能な処理ステップを格納するコンピュータ可読メモリであって、
ネットワークインタフェースボードを、前記複写機をローカルエリアネットワークへインタフェースするように、ネットワークインタフェースボードのメモリに格納された構成変数によりネットワークインタフェースボードを構成する初期化工程のコードと、
前記ネットワークインタフェースボードのメモリに、受信されたネットワークサービスに対する要求に応じて実行される複数のネットワークサーバを格納する格納工程のコードと、
ネットワークサービスに対する要求を受信する受信工程のコードと、
ネットワークサービスに対する要求に応答するネットワークサーバを実行し、ネットワークサービスに対する要求に対してマルチタスキングオペレーティングシステムにより並列にサービスを行うサービス工程のコードとを備えていることを特徴とするコンピュータ可読メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/409034 | 1995-03-23 | ||
| US08/409,034 US5724555A (en) | 1995-03-23 | 1995-03-23 | Network interface board for digital copier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918639A JPH0918639A (ja) | 1997-01-17 |
| JP3809216B2 true JP3809216B2 (ja) | 2006-08-16 |
Family
ID=23618784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06875096A Expired - Fee Related JP3809216B2 (ja) | 1995-03-23 | 1996-03-25 | ネットワークインタフェースボード及びディジタル複写機及びコンピュータ可読メモリ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5724555A (ja) |
| EP (1) | EP0733978B1 (ja) |
| JP (1) | JP3809216B2 (ja) |
| DE (1) | DE69616119T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067407A (en) * | 1995-06-30 | 2000-05-23 | Canon Information Systems, Inc. | Remote diagnosis of network device over a local area network |
| US6148344A (en) * | 1995-10-16 | 2000-11-14 | Nec Corporation | System and method for enabling an IPX driver to accommodate multiple LAN adapters |
| JP3847882B2 (ja) * | 1996-02-09 | 2006-11-22 | キヤノン株式会社 | 通信装置およびその処理方法 |
| JPH1063518A (ja) * | 1996-08-26 | 1998-03-06 | Brother Ind Ltd | 情報処理装置、および記憶媒体 |
| JP3172108B2 (ja) * | 1997-01-20 | 2001-06-04 | 株式会社東芝 | 画像形成装置 |
| US5913072A (en) * | 1997-04-08 | 1999-06-15 | Wieringa; Fred | Image processing system in which image processing programs stored in a personal computer are selectively executed through user interface of a scanner |
| US6583888B1 (en) * | 1998-03-02 | 2003-06-24 | Xerox Corporation | System for managing service access in a multifunctional printing system |
| GB2341954A (en) * | 1998-09-28 | 2000-03-29 | Netcore Inc | Sharing an image processing device via a local area network |
| US6580726B1 (en) * | 1998-09-30 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | Multiple access prevention for datagram-based control protocols method |
| US6412022B1 (en) * | 1998-09-30 | 2002-06-25 | Hewlett-Packard Company | Simultaneous print and scan logical channel network multifunction peripheral |
| JP3408984B2 (ja) * | 1999-01-28 | 2003-05-19 | パナソニック コミュニケーションズ株式会社 | ネットワークファクシミリ装置 |
| US6801332B1 (en) | 1999-05-18 | 2004-10-05 | Canon Kabushiki Kaisha | Composite apparatus and printer sharing method |
| US20020093674A1 (en) * | 2001-01-16 | 2002-07-18 | Ferlitsch Andy Rodney | Method and system for instant fax transmission |
| US7355730B2 (en) * | 2001-03-21 | 2008-04-08 | Toshiba Tec Germany Imaging Systems Gmbh | Office machine that can be remote-maintenanced via a computer network and a management or/and support or/and report or/and information system comprising a plurality of office machines |
| US7552216B2 (en) * | 2001-03-27 | 2009-06-23 | Lexmark International, Inc. | Method of sharing a printer |
| EP1326417B1 (en) * | 2001-12-28 | 2012-04-18 | Canon Kabushiki Kaisha | Internal interface in image processing apparatus and control thereof |
| KR100461596B1 (ko) * | 2003-02-24 | 2004-12-18 | 삼성전자주식회사 | Ｉ2ｃ 버스를 이용하는 화상형성장치 및 그 제어방법 |
| US20050286080A1 (en) * | 2004-06-29 | 2005-12-29 | Samsung Electronics Co., Ltd. | Apparatus and method of transmitting document |
| JP3989923B2 (ja) * | 2004-07-14 | 2007-10-10 | シャープ株式会社 | 拡張情報処理モジュール、情報処理モジュール、および設定情報引継ぎ方法 |
| JP4626490B2 (ja) * | 2005-11-07 | 2011-02-09 | ソニー株式会社 | 回路装置 |
| JP4979281B2 (ja) * | 2006-06-19 | 2012-07-18 | キヤノン株式会社 | 画像処理装置及びその制御方法と画像処理システム |
| US8701021B2 (en) * | 2006-07-31 | 2014-04-15 | Hewlett-Packard Development Company, L.P. | Capability to build multiple application views from a single system model |
| US8510488B2 (en) * | 2007-08-08 | 2013-08-13 | Ricoh Company, Limited | Function control apparatus and function control method |
| CN102198758A (zh) * | 2010-03-24 | 2011-09-28 | 苏州楚天光电设备有限公司 | 嵌入式网络控制激光标刻系统 |
| JP5949339B2 (ja) | 2012-08-31 | 2016-07-06 | ブラザー工業株式会社 | 画像処理装置及びプログラム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2740181B2 (ja) * | 1987-05-09 | 1998-04-15 | 株式会社リコー | 複写装置 |
| FR2679351B1 (fr) * | 1991-07-15 | 1995-01-27 | Bull Sa | Systeme d'exploitation pour dispositif universel de couplage d'un bus d'ordinateur a une liaison specifique d'un reseau. |
| JPH05292240A (ja) * | 1991-09-04 | 1993-11-05 | Canon Inc | スキャナプリンタサーバー及びスキャナプリンタサーバーシステム |
| US5611046A (en) * | 1992-11-18 | 1997-03-11 | Canon Kabushiki Kaisha | Method and apparatus for interfacing a peripheral to a local area network |
| JP3547153B2 (ja) * | 1993-06-14 | 2004-07-28 | 株式会社リコー | ディジタル複写機システム |
| US5396616A (en) * | 1993-06-15 | 1995-03-07 | Xerox Corporation | System for emulating multi-tasking pipelines in a single tasking environment |
-
1995
- 1995-03-23 US US08/409,034 patent/US5724555A/en not_active Expired - Lifetime
-
1996
- 1996-03-22 DE DE69616119T patent/DE69616119T2/de not_active Expired - Lifetime
- 1996-03-22 EP EP96301994A patent/EP0733978B1/en not_active Expired - Lifetime
- 1996-03-25 JP JP06875096A patent/JP3809216B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69616119D1 (de) | 2001-11-29 |
| EP0733978A1 (en) | 1996-09-25 |
| US5724555A (en) | 1998-03-03 |
| DE69616119T2 (de) | 2002-05-29 |
| JPH0918639A (ja) | 1997-01-17 |
| EP0733978B1 (en) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809216B2 (ja) | ネットワークインタフェースボード及びディジタル複写機及びコンピュータ可読メモリ | |
| US6018787A (en) | System for generating chip select signals based on coded and uncoded address signals | |
| US5579452A (en) | Method of managing memory allocation in a printing system | |
| US5226112A (en) | Method for translating a plurality of printer page description languages | |
| US6967960B1 (en) | Method and apparatus for emulating a local data port | |
| US5600762A (en) | Method of processing a job, in a printing system, with a composite job ticket | |
| US5475801A (en) | System for controlling the printing of electronic documents with various page description languages and other parameters | |
| US7765413B2 (en) | Image processing device and method of controlling the image processing device which estimates a state-transition sequence for a USB driver | |
| US5710873A (en) | Apparatus and method for maximizing a rate of image data transfer in a printing system | |
| US6452695B1 (en) | System and method for enabling an image input device and a printer to operate as a digital copier | |
| JP2001211280A (ja) | 一式の共用リソースを使用するシステムにおける高優先度のリソース要求の処理方法および装置 | |
| EP0733980B1 (en) | Shared RAM access arrangement | |
| US7966440B2 (en) | Image processing controller and image forming apparatus | |
| JP3798353B2 (ja) | 電子装置 | |
| CA2156137C (en) | Programmable arbitrating apparatus | |
| US6657742B1 (en) | System for printing facsimile jobs with a property profile | |
| JPH08289068A (ja) | 複合型デジタル複写機 | |
| JP3857598B2 (ja) | データ転送方法およびそのデータ転送方法を利用するデバイス制御モジュール，画像形成装置 | |
| JP2003248626A (ja) | 画像形成装置及びメモリ管理方法 | |
| JP2000015875A (ja) | 印刷装置及び印刷制御方法と記憶媒体 | |
| JP3447820B2 (ja) | バスコントローラ | |
| Waugh | The Linux 2.4 parallel port subsystem | |
| JP2965686B2 (ja) | 印刷制御装置 | |
| JP2003337714A (ja) | 画像形成装置及びメモリマップ方法 | |
| JP2000020452A (ja) | メモリアクセス制御装置および印刷制御装置およびメモリアクセス制御装置のメモリアクセス方法および印刷制御装置のメモリアクセス方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |